| /*===- TableGen'erated file -------------------------------------*- C++ -*-===*\ |
| |* *| |
| |* Assembly Writer Source Fragment *| |
| |* *| |
| |* Automatically generated file, do not edit! *| |
| |* *| |
| \*===----------------------------------------------------------------------===*/ |
| |
| /// getMnemonic - This method is automatically generated by tablegen |
| /// from the instruction set description. |
| std::pair<const char *, uint64_t> RISCVInstPrinter::getMnemonic(const MCInst *MI) { |
| |
| #ifdef __GNUC__ |
| #pragma GCC diagnostic push |
| #pragma GCC diagnostic ignored "-Woverlength-strings" |
| #endif |
| static const char AsmStrs[] = { |
| /* 0 */ "sha512sig0\t\0" |
| /* 12 */ "sha256sig0\t\0" |
| /* 24 */ "sha512sum0\t\0" |
| /* 36 */ "sha256sum0\t\0" |
| /* 48 */ "sm3p0\t\0" |
| /* 55 */ "sha512sig1\t\0" |
| /* 67 */ "sha256sig1\t\0" |
| /* 79 */ "sha512sum1\t\0" |
| /* 91 */ "sha256sum1\t\0" |
| /* 103 */ "sm3p1\t\0" |
| /* 110 */ "vsext.vf2\t\0" |
| /* 121 */ "vzext.vf2\t\0" |
| /* 132 */ "aes64ks2\t\0" |
| /* 142 */ "c.srai64\t\0" |
| /* 152 */ "c.slli64\t\0" |
| /* 162 */ "c.srli64\t\0" |
| /* 172 */ "vsext.vf4\t\0" |
| /* 183 */ "vzext.vf4\t\0" |
| /* 194 */ "xperm4\t\0" |
| /* 202 */ "vsext.vf8\t\0" |
| /* 213 */ "vzext.vf8\t\0" |
| /* 224 */ "xperm8\t\0" |
| /* 232 */ "brev8\t\0" |
| /* 239 */ "lla\t\0" |
| /* 244 */ "sfence.vma\t\0" |
| /* 256 */ "sinval.vma\t\0" |
| /* 268 */ "hfence.gvma\t\0" |
| /* 281 */ "hinval.gvma\t\0" |
| /* 294 */ "hfence.vvma\t\0" |
| /* 307 */ "hinval.vvma\t\0" |
| /* 320 */ "sra\t\0" |
| /* 325 */ "orc.b\t\0" |
| /* 332 */ "sext.b\t\0" |
| /* 340 */ "hlv.b\t\0" |
| /* 347 */ "hsv.b\t\0" |
| /* 354 */ "lb\t\0" |
| /* 358 */ "sb\t\0" |
| /* 362 */ "c.sub\t\0" |
| /* 369 */ "vt.maskc\t\0" |
| /* 379 */ "auipc\t\0" |
| /* 386 */ "csrrc\t\0" |
| /* 393 */ "fsub.d\t\0" |
| /* 401 */ "fmsub.d\t\0" |
| /* 410 */ "fnmsub.d\t\0" |
| /* 420 */ "sc.d\t\0" |
| /* 426 */ "fadd.d\t\0" |
| /* 434 */ "fmadd.d\t\0" |
| /* 443 */ "fnmadd.d\t\0" |
| /* 453 */ "amoadd.d\t\0" |
| /* 463 */ "amoand.d\t\0" |
| /* 473 */ "fle.d\t\0" |
| /* 480 */ "fcvt.h.d\t\0" |
| /* 490 */ "fsgnj.d\t\0" |
| /* 499 */ "fcvt.l.d\t\0" |
| /* 509 */ "fmul.d\t\0" |
| /* 517 */ "fmin.d\t\0" |
| /* 525 */ "amomin.d\t\0" |
| /* 535 */ "fsgnjn.d\t\0" |
| /* 545 */ "amoswap.d\t\0" |
| /* 556 */ "feq.d\t\0" |
| /* 563 */ "lr.d\t\0" |
| /* 569 */ "amoor.d\t\0" |
| /* 578 */ "amoxor.d\t\0" |
| /* 588 */ "fcvt.s.d\t\0" |
| /* 598 */ "fclass.d\t\0" |
| /* 608 */ "flt.d\t\0" |
| /* 615 */ "fsqrt.d\t\0" |
| /* 624 */ "fcvt.lu.d\t\0" |
| /* 635 */ "amominu.d\t\0" |
| /* 646 */ "fcvt.wu.d\t\0" |
| /* 657 */ "amomaxu.d\t\0" |
| /* 668 */ "fdiv.d\t\0" |
| /* 676 */ "hlv.d\t\0" |
| /* 683 */ "hsv.d\t\0" |
| /* 690 */ "fcvt.w.d\t\0" |
| /* 700 */ "fmv.x.d\t\0" |
| /* 709 */ "fmax.d\t\0" |
| /* 717 */ "amomax.d\t\0" |
| /* 727 */ "fsgnjx.d\t\0" |
| /* 737 */ "c.add\t\0" |
| /* 744 */ "sh1add\t\0" |
| /* 752 */ "sh2add\t\0" |
| /* 760 */ "sh3add\t\0" |
| /* 768 */ "sm4ed\t\0" |
| /* 775 */ "la.tls.gd\t\0" |
| /* 786 */ "c.ld\t\0" |
| /* 792 */ "c.fld\t\0" |
| /* 799 */ "c.and\t\0" |
| /* 806 */ "c.sd\t\0" |
| /* 812 */ "c.fsd\t\0" |
| /* 819 */ "fence\t\0" |
| /* 826 */ "bge\t\0" |
| /* 831 */ "la.tls.ie\t\0" |
| /* 842 */ "bne\t\0" |
| /* 847 */ "vfmv.s.f\t\0" |
| /* 857 */ "vfmv.v.f\t\0" |
| /* 867 */ "vfsub.vf\t\0" |
| /* 877 */ "vfmsub.vf\t\0" |
| /* 888 */ "vfnmsub.vf\t\0" |
| /* 900 */ "vfrsub.vf\t\0" |
| /* 911 */ "vfwsub.vf\t\0" |
| /* 922 */ "vfmsac.vf\t\0" |
| /* 933 */ "vfnmsac.vf\t\0" |
| /* 945 */ "vfwnmsac.vf\t\0" |
| /* 958 */ "vfwmsac.vf\t\0" |
| /* 970 */ "vfmacc.vf\t\0" |
| /* 981 */ "vfnmacc.vf\t\0" |
| /* 993 */ "vfwnmacc.vf\t\0" |
| /* 1006 */ "vfwmacc.vf\t\0" |
| /* 1018 */ "vfadd.vf\t\0" |
| /* 1028 */ "vfmadd.vf\t\0" |
| /* 1039 */ "vfnmadd.vf\t\0" |
| /* 1051 */ "vfwadd.vf\t\0" |
| /* 1062 */ "vmfge.vf\t\0" |
| /* 1072 */ "vmfle.vf\t\0" |
| /* 1082 */ "vmfne.vf\t\0" |
| /* 1092 */ "vfsgnj.vf\t\0" |
| /* 1103 */ "vfmul.vf\t\0" |
| /* 1113 */ "vfwmul.vf\t\0" |
| /* 1124 */ "vfmin.vf\t\0" |
| /* 1134 */ "vfsgnjn.vf\t\0" |
| /* 1146 */ "vfslide1down.vf\t\0" |
| /* 1163 */ "vfslide1up.vf\t\0" |
| /* 1178 */ "vmfeq.vf\t\0" |
| /* 1188 */ "vmfgt.vf\t\0" |
| /* 1198 */ "vmflt.vf\t\0" |
| /* 1208 */ "vfdiv.vf\t\0" |
| /* 1218 */ "vfrdiv.vf\t\0" |
| /* 1229 */ "vfmax.vf\t\0" |
| /* 1239 */ "vfsgnjx.vf\t\0" |
| /* 1251 */ "vfwsub.wf\t\0" |
| /* 1262 */ "vfwadd.wf\t\0" |
| /* 1273 */ "fsub.h\t\0" |
| /* 1281 */ "fmsub.h\t\0" |
| /* 1290 */ "fnmsub.h\t\0" |
| /* 1300 */ "fcvt.d.h\t\0" |
| /* 1310 */ "fadd.h\t\0" |
| /* 1318 */ "fmadd.h\t\0" |
| /* 1327 */ "fnmadd.h\t\0" |
| /* 1337 */ "fle.h\t\0" |
| /* 1344 */ "fsgnj.h\t\0" |
| /* 1353 */ "fcvt.l.h\t\0" |
| /* 1363 */ "fmul.h\t\0" |
| /* 1371 */ "fmin.h\t\0" |
| /* 1379 */ "fsgnjn.h\t\0" |
| /* 1389 */ "feq.h\t\0" |
| /* 1396 */ "fcvt.s.h\t\0" |
| /* 1406 */ "fclass.h\t\0" |
| /* 1416 */ "flt.h\t\0" |
| /* 1423 */ "fsqrt.h\t\0" |
| /* 1432 */ "sext.h\t\0" |
| /* 1440 */ "zext.h\t\0" |
| /* 1448 */ "fcvt.lu.h\t\0" |
| /* 1459 */ "fcvt.wu.h\t\0" |
| /* 1470 */ "fdiv.h\t\0" |
| /* 1478 */ "hlv.h\t\0" |
| /* 1485 */ "hsv.h\t\0" |
| /* 1492 */ "fcvt.w.h\t\0" |
| /* 1502 */ "fmv.x.h\t\0" |
| /* 1511 */ "fmax.h\t\0" |
| /* 1519 */ "fsgnjx.h\t\0" |
| /* 1529 */ "sha512sig0h\t\0" |
| /* 1542 */ "sha512sig1h\t\0" |
| /* 1555 */ "packh\t\0" |
| /* 1562 */ "flh\t\0" |
| /* 1567 */ "clmulh\t\0" |
| /* 1575 */ "fsh\t\0" |
| /* 1580 */ "cbo.flush\t\0" |
| /* 1591 */ "fence.i\t\0" |
| /* 1600 */ "prefetch.i\t\0" |
| /* 1612 */ "vmv.v.i\t\0" |
| /* 1621 */ "aes64ks1i\t\0" |
| /* 1632 */ "c.srai\t\0" |
| /* 1640 */ "csrrci\t\0" |
| /* 1648 */ "c.addi\t\0" |
| /* 1656 */ "c.andi\t\0" |
| /* 1664 */ "wfi\t\0" |
| /* 1669 */ "c.li\t\0" |
| /* 1675 */ "c.slli\t\0" |
| /* 1683 */ "c.srli\t\0" |
| /* 1691 */ "vsetivli\t\0" |
| /* 1701 */ "vsetvli\t\0" |
| /* 1710 */ "aes32dsmi\t\0" |
| /* 1721 */ "aes32esmi\t\0" |
| /* 1732 */ "bclri\t\0" |
| /* 1739 */ "rori\t\0" |
| /* 1745 */ "xori\t\0" |
| /* 1751 */ "aes32dsi\t\0" |
| /* 1761 */ "aes32esi\t\0" |
| /* 1771 */ "csrrsi\t\0" |
| /* 1779 */ "bseti\t\0" |
| /* 1786 */ "slti\t\0" |
| /* 1792 */ "bexti\t\0" |
| /* 1799 */ "c.lui\t\0" |
| /* 1806 */ "vssra.vi\t\0" |
| /* 1816 */ "vsra.vi\t\0" |
| /* 1825 */ "vrsub.vi\t\0" |
| /* 1835 */ "vmadc.vi\t\0" |
| /* 1845 */ "vsadd.vi\t\0" |
| /* 1855 */ "vadd.vi\t\0" |
| /* 1864 */ "vand.vi\t\0" |
| /* 1873 */ "vmsge.vi\t\0" |
| /* 1883 */ "vmsle.vi\t\0" |
| /* 1893 */ "vmsne.vi\t\0" |
| /* 1903 */ "vsll.vi\t\0" |
| /* 1912 */ "vssrl.vi\t\0" |
| /* 1922 */ "vsrl.vi\t\0" |
| /* 1931 */ "vslidedown.vi\t\0" |
| /* 1946 */ "vslideup.vi\t\0" |
| /* 1959 */ "vmseq.vi\t\0" |
| /* 1969 */ "vrgather.vi\t\0" |
| /* 1982 */ "vor.vi\t\0" |
| /* 1990 */ "vxor.vi\t\0" |
| /* 1999 */ "vmsgt.vi\t\0" |
| /* 2009 */ "vmslt.vi\t\0" |
| /* 2019 */ "vsaddu.vi\t\0" |
| /* 2030 */ "vmsgeu.vi\t\0" |
| /* 2041 */ "vmsleu.vi\t\0" |
| /* 2052 */ "vmsgtu.vi\t\0" |
| /* 2063 */ "vmsltu.vi\t\0" |
| /* 2074 */ "binvi\t\0" |
| /* 2081 */ "vnsra.wi\t\0" |
| /* 2091 */ "vnsrl.wi\t\0" |
| /* 2101 */ "vnclip.wi\t\0" |
| /* 2112 */ "vnclipu.wi\t\0" |
| /* 2124 */ "csrrwi\t\0" |
| /* 2132 */ "c.j\t\0" |
| /* 2137 */ "c.ebreak\t\0" |
| /* 2147 */ "pack\t\0" |
| /* 2153 */ "fcvt.d.l\t\0" |
| /* 2163 */ "fcvt.h.l\t\0" |
| /* 2173 */ "fcvt.s.l\t\0" |
| /* 2183 */ "sha512sig0l\t\0" |
| /* 2196 */ "sha512sig1l\t\0" |
| /* 2209 */ "c.jal\t\0" |
| /* 2216 */ "cbo.inval\t\0" |
| /* 2227 */ "sfence.w.inval\t\0" |
| /* 2243 */ "tail\t\0" |
| /* 2249 */ "ecall\t\0" |
| /* 2256 */ "sll\t\0" |
| /* 2261 */ "rol\t\0" |
| /* 2266 */ "sc.d.rl\t\0" |
| /* 2275 */ "amoadd.d.rl\t\0" |
| /* 2288 */ "amoand.d.rl\t\0" |
| /* 2301 */ "amomin.d.rl\t\0" |
| /* 2314 */ "amoswap.d.rl\t\0" |
| /* 2328 */ "lr.d.rl\t\0" |
| /* 2337 */ "amoor.d.rl\t\0" |
| /* 2349 */ "amoxor.d.rl\t\0" |
| /* 2362 */ "amominu.d.rl\t\0" |
| /* 2376 */ "amomaxu.d.rl\t\0" |
| /* 2390 */ "amomax.d.rl\t\0" |
| /* 2403 */ "sc.w.rl\t\0" |
| /* 2412 */ "amoadd.w.rl\t\0" |
| /* 2425 */ "amoand.w.rl\t\0" |
| /* 2438 */ "amomin.w.rl\t\0" |
| /* 2451 */ "amoswap.w.rl\t\0" |
| /* 2465 */ "lr.w.rl\t\0" |
| /* 2474 */ "amoor.w.rl\t\0" |
| /* 2486 */ "amoxor.w.rl\t\0" |
| /* 2499 */ "amominu.w.rl\t\0" |
| /* 2513 */ "amomaxu.w.rl\t\0" |
| /* 2527 */ "amomax.w.rl\t\0" |
| /* 2540 */ "sc.d.aqrl\t\0" |
| /* 2551 */ "amoadd.d.aqrl\t\0" |
| /* 2566 */ "amoand.d.aqrl\t\0" |
| /* 2581 */ "amomin.d.aqrl\t\0" |
| /* 2596 */ "amoswap.d.aqrl\t\0" |
| /* 2612 */ "lr.d.aqrl\t\0" |
| /* 2623 */ "amoor.d.aqrl\t\0" |
| /* 2637 */ "amoxor.d.aqrl\t\0" |
| /* 2652 */ "amominu.d.aqrl\t\0" |
| /* 2668 */ "amomaxu.d.aqrl\t\0" |
| /* 2684 */ "amomax.d.aqrl\t\0" |
| /* 2699 */ "sc.w.aqrl\t\0" |
| /* 2710 */ "amoadd.w.aqrl\t\0" |
| /* 2725 */ "amoand.w.aqrl\t\0" |
| /* 2740 */ "amomin.w.aqrl\t\0" |
| /* 2755 */ "amoswap.w.aqrl\t\0" |
| /* 2771 */ "lr.w.aqrl\t\0" |
| /* 2782 */ "amoor.w.aqrl\t\0" |
| /* 2796 */ "amoxor.w.aqrl\t\0" |
| /* 2811 */ "amominu.w.aqrl\t\0" |
| /* 2827 */ "amomaxu.w.aqrl\t\0" |
| /* 2843 */ "amomax.w.aqrl\t\0" |
| /* 2858 */ "srl\t\0" |
| /* 2863 */ "clmul\t\0" |
| /* 2870 */ "vsetvl\t\0" |
| /* 2878 */ "viota.m\t\0" |
| /* 2887 */ "vmsbf.m\t\0" |
| /* 2896 */ "vmsif.m\t\0" |
| /* 2905 */ "vmsof.m\t\0" |
| /* 2914 */ "vcpop.m\t\0" |
| /* 2923 */ "vfirst.m\t\0" |
| /* 2933 */ "rem\t\0" |
| /* 2938 */ "vfmerge.vfm\t\0" |
| /* 2951 */ "aes64im\t\0" |
| /* 2960 */ "vmadc.vim\t\0" |
| /* 2971 */ "vadc.vim\t\0" |
| /* 2981 */ "vmerge.vim\t\0" |
| /* 2993 */ "vmand.mm\t\0" |
| /* 3003 */ "vmnand.mm\t\0" |
| /* 3014 */ "vmandn.mm\t\0" |
| /* 3025 */ "vmorn.mm\t\0" |
| /* 3035 */ "vmor.mm\t\0" |
| /* 3044 */ "vmnor.mm\t\0" |
| /* 3054 */ "vmxnor.mm\t\0" |
| /* 3065 */ "vmxor.mm\t\0" |
| /* 3075 */ "aes64dsm\t\0" |
| /* 3085 */ "aes64esm\t\0" |
| /* 3095 */ "vcompress.vm\t\0" |
| /* 3109 */ "vmsbc.vvm\t\0" |
| /* 3120 */ "vsbc.vvm\t\0" |
| /* 3130 */ "vmadc.vvm\t\0" |
| /* 3141 */ "vadc.vvm\t\0" |
| /* 3151 */ "vmerge.vvm\t\0" |
| /* 3163 */ "vmsbc.vxm\t\0" |
| /* 3174 */ "vsbc.vxm\t\0" |
| /* 3184 */ "vmadc.vxm\t\0" |
| /* 3195 */ "vadc.vxm\t\0" |
| /* 3205 */ "vmerge.vxm\t\0" |
| /* 3217 */ "cbo.clean\t\0" |
| /* 3228 */ "vt.maskcn\t\0" |
| /* 3239 */ "andn\t\0" |
| /* 3245 */ "min\t\0" |
| /* 3250 */ "c.addi4spn\t\0" |
| /* 3262 */ "orn\t\0" |
| /* 3267 */ "cbo.zero\t\0" |
| /* 3277 */ "fence.tso\t\0" |
| /* 3288 */ "wrs.nto\t\0" |
| /* 3297 */ "wrs.sto\t\0" |
| /* 3306 */ "unzip\t\0" |
| /* 3313 */ "c.unimp\t\0" |
| /* 3322 */ "jump\t\0" |
| /* 3328 */ "c.nop\t\0" |
| /* 3335 */ "cpop\t\0" |
| /* 3341 */ "c.addi16sp\t\0" |
| /* 3353 */ "c.ldsp\t\0" |
| /* 3361 */ "c.fldsp\t\0" |
| /* 3370 */ "c.sdsp\t\0" |
| /* 3378 */ "c.fsdsp\t\0" |
| /* 3387 */ "c.lwsp\t\0" |
| /* 3395 */ "c.flwsp\t\0" |
| /* 3404 */ "c.swsp\t\0" |
| /* 3412 */ "c.fswsp\t\0" |
| /* 3421 */ "sc.d.aq\t\0" |
| /* 3430 */ "amoadd.d.aq\t\0" |
| /* 3443 */ "amoand.d.aq\t\0" |
| /* 3456 */ "amomin.d.aq\t\0" |
| /* 3469 */ "amoswap.d.aq\t\0" |
| /* 3483 */ "lr.d.aq\t\0" |
| /* 3492 */ "amoor.d.aq\t\0" |
| /* 3504 */ "amoxor.d.aq\t\0" |
| /* 3517 */ "amominu.d.aq\t\0" |
| /* 3531 */ "amomaxu.d.aq\t\0" |
| /* 3545 */ "amomax.d.aq\t\0" |
| /* 3558 */ "sc.w.aq\t\0" |
| /* 3567 */ "amoadd.w.aq\t\0" |
| /* 3580 */ "amoand.w.aq\t\0" |
| /* 3593 */ "amomin.w.aq\t\0" |
| /* 3606 */ "amoswap.w.aq\t\0" |
| /* 3620 */ "lr.w.aq\t\0" |
| /* 3629 */ "amoor.w.aq\t\0" |
| /* 3641 */ "amoxor.w.aq\t\0" |
| /* 3654 */ "amominu.w.aq\t\0" |
| /* 3668 */ "amomaxu.w.aq\t\0" |
| /* 3682 */ "amomax.w.aq\t\0" |
| /* 3695 */ "beq\t\0" |
| /* 3700 */ "prefetch.r\t\0" |
| /* 3712 */ "sha512sum0r\t\0" |
| /* 3725 */ "sha512sum1r\t\0" |
| /* 3738 */ "sfence.inval.ir\t\0" |
| /* 3755 */ "c.jr\t\0" |
| /* 3761 */ "c.jalr\t\0" |
| /* 3769 */ "bclr\t\0" |
| /* 3775 */ "clmulr\t\0" |
| /* 3783 */ "c.or\t\0" |
| /* 3789 */ "xnor\t\0" |
| /* 3795 */ "ror\t\0" |
| /* 3800 */ "c.xor\t\0" |
| /* 3807 */ "fsub.s\t\0" |
| /* 3815 */ "fmsub.s\t\0" |
| /* 3824 */ "fnmsub.s\t\0" |
| /* 3834 */ "fcvt.d.s\t\0" |
| /* 3844 */ "fadd.s\t\0" |
| /* 3852 */ "fmadd.s\t\0" |
| /* 3861 */ "fnmadd.s\t\0" |
| /* 3871 */ "fle.s\t\0" |
| /* 3878 */ "vfmv.f.s\t\0" |
| /* 3888 */ "fcvt.h.s\t\0" |
| /* 3898 */ "fsgnj.s\t\0" |
| /* 3907 */ "fcvt.l.s\t\0" |
| /* 3917 */ "fmul.s\t\0" |
| /* 3925 */ "fmin.s\t\0" |
| /* 3933 */ "fsgnjn.s\t\0" |
| /* 3943 */ "feq.s\t\0" |
| /* 3950 */ "fclass.s\t\0" |
| /* 3960 */ "flt.s\t\0" |
| /* 3967 */ "fsqrt.s\t\0" |
| /* 3976 */ "fcvt.lu.s\t\0" |
| /* 3987 */ "fcvt.wu.s\t\0" |
| /* 3998 */ "fdiv.s\t\0" |
| /* 4006 */ "fcvt.w.s\t\0" |
| /* 4016 */ "vmv.x.s\t\0" |
| /* 4025 */ "fmax.s\t\0" |
| /* 4033 */ "fsgnjx.s\t\0" |
| /* 4043 */ "aes64ds\t\0" |
| /* 4052 */ "aes64es\t\0" |
| /* 4061 */ "sm4ks\t\0" |
| /* 4068 */ "csrrs\t\0" |
| /* 4075 */ "vredand.vs\t\0" |
| /* 4087 */ "vredsum.vs\t\0" |
| /* 4099 */ "vwredsum.vs\t\0" |
| /* 4112 */ "vfredosum.vs\t\0" |
| /* 4126 */ "vfwredosum.vs\t\0" |
| /* 4141 */ "vfredusum.vs\t\0" |
| /* 4155 */ "vfwredusum.vs\t\0" |
| /* 4170 */ "vfredmin.vs\t\0" |
| /* 4183 */ "vredmin.vs\t\0" |
| /* 4195 */ "vredor.vs\t\0" |
| /* 4206 */ "vredxor.vs\t\0" |
| /* 4218 */ "vwredsumu.vs\t\0" |
| /* 4232 */ "vredminu.vs\t\0" |
| /* 4245 */ "vredmaxu.vs\t\0" |
| /* 4258 */ "vfredmax.vs\t\0" |
| /* 4271 */ "vredmax.vs\t\0" |
| /* 4283 */ "dret\t\0" |
| /* 4289 */ "mret\t\0" |
| /* 4295 */ "sret\t\0" |
| /* 4301 */ "uret\t\0" |
| /* 4307 */ "bset\t\0" |
| /* 4313 */ "blt\t\0" |
| /* 4318 */ "slt\t\0" |
| /* 4323 */ "bext\t\0" |
| /* 4329 */ "hlv.bu\t\0" |
| /* 4337 */ "lbu\t\0" |
| /* 4342 */ "bgeu\t\0" |
| /* 4348 */ "hlv.hu\t\0" |
| /* 4356 */ "hlvx.hu\t\0" |
| /* 4365 */ "mulhu\t\0" |
| /* 4372 */ "sltiu\t\0" |
| /* 4379 */ "fcvt.d.lu\t\0" |
| /* 4390 */ "fcvt.h.lu\t\0" |
| /* 4401 */ "fcvt.s.lu\t\0" |
| /* 4412 */ "remu\t\0" |
| /* 4418 */ "minu\t\0" |
| /* 4424 */ "mulhsu\t\0" |
| /* 4432 */ "bltu\t\0" |
| /* 4438 */ "sltu\t\0" |
| /* 4444 */ "divu\t\0" |
| /* 4450 */ "fcvt.d.wu\t\0" |
| /* 4461 */ "fcvt.h.wu\t\0" |
| /* 4472 */ "fcvt.s.wu\t\0" |
| /* 4483 */ "hlv.wu\t\0" |
| /* 4491 */ "hlvx.wu\t\0" |
| /* 4500 */ "lwu\t\0" |
| /* 4505 */ "maxu\t\0" |
| /* 4511 */ "vlseg2e32.v\t\0" |
| /* 4524 */ "vlsseg2e32.v\t\0" |
| /* 4538 */ "vssseg2e32.v\t\0" |
| /* 4552 */ "vsseg2e32.v\t\0" |
| /* 4565 */ "vlseg3e32.v\t\0" |
| /* 4578 */ "vlsseg3e32.v\t\0" |
| /* 4592 */ "vssseg3e32.v\t\0" |
| /* 4606 */ "vsseg3e32.v\t\0" |
| /* 4619 */ "vlseg4e32.v\t\0" |
| /* 4632 */ "vlsseg4e32.v\t\0" |
| /* 4646 */ "vssseg4e32.v\t\0" |
| /* 4660 */ "vsseg4e32.v\t\0" |
| /* 4673 */ "vlseg5e32.v\t\0" |
| /* 4686 */ "vlsseg5e32.v\t\0" |
| /* 4700 */ "vssseg5e32.v\t\0" |
| /* 4714 */ "vsseg5e32.v\t\0" |
| /* 4727 */ "vlseg6e32.v\t\0" |
| /* 4740 */ "vlsseg6e32.v\t\0" |
| /* 4754 */ "vssseg6e32.v\t\0" |
| /* 4768 */ "vsseg6e32.v\t\0" |
| /* 4781 */ "vlseg7e32.v\t\0" |
| /* 4794 */ "vlsseg7e32.v\t\0" |
| /* 4808 */ "vssseg7e32.v\t\0" |
| /* 4822 */ "vsseg7e32.v\t\0" |
| /* 4835 */ "vlseg8e32.v\t\0" |
| /* 4848 */ "vlsseg8e32.v\t\0" |
| /* 4862 */ "vssseg8e32.v\t\0" |
| /* 4876 */ "vsseg8e32.v\t\0" |
| /* 4889 */ "vle32.v\t\0" |
| /* 4898 */ "vl1re32.v\t\0" |
| /* 4909 */ "vl2re32.v\t\0" |
| /* 4920 */ "vl4re32.v\t\0" |
| /* 4931 */ "vl8re32.v\t\0" |
| /* 4942 */ "vlse32.v\t\0" |
| /* 4952 */ "vsse32.v\t\0" |
| /* 4962 */ "vse32.v\t\0" |
| /* 4971 */ "vloxseg2ei32.v\t\0" |
| /* 4987 */ "vsoxseg2ei32.v\t\0" |
| /* 5003 */ "vluxseg2ei32.v\t\0" |
| /* 5019 */ "vsuxseg2ei32.v\t\0" |
| /* 5035 */ "vloxseg3ei32.v\t\0" |
| /* 5051 */ "vsoxseg3ei32.v\t\0" |
| /* 5067 */ "vluxseg3ei32.v\t\0" |
| /* 5083 */ "vsuxseg3ei32.v\t\0" |
| /* 5099 */ "vloxseg4ei32.v\t\0" |
| /* 5115 */ "vsoxseg4ei32.v\t\0" |
| /* 5131 */ "vluxseg4ei32.v\t\0" |
| /* 5147 */ "vsuxseg4ei32.v\t\0" |
| /* 5163 */ "vloxseg5ei32.v\t\0" |
| /* 5179 */ "vsoxseg5ei32.v\t\0" |
| /* 5195 */ "vluxseg5ei32.v\t\0" |
| /* 5211 */ "vsuxseg5ei32.v\t\0" |
| /* 5227 */ "vloxseg6ei32.v\t\0" |
| /* 5243 */ "vsoxseg6ei32.v\t\0" |
| /* 5259 */ "vluxseg6ei32.v\t\0" |
| /* 5275 */ "vsuxseg6ei32.v\t\0" |
| /* 5291 */ "vloxseg7ei32.v\t\0" |
| /* 5307 */ "vsoxseg7ei32.v\t\0" |
| /* 5323 */ "vluxseg7ei32.v\t\0" |
| /* 5339 */ "vsuxseg7ei32.v\t\0" |
| /* 5355 */ "vloxseg8ei32.v\t\0" |
| /* 5371 */ "vsoxseg8ei32.v\t\0" |
| /* 5387 */ "vluxseg8ei32.v\t\0" |
| /* 5403 */ "vsuxseg8ei32.v\t\0" |
| /* 5419 */ "vloxei32.v\t\0" |
| /* 5431 */ "vsoxei32.v\t\0" |
| /* 5443 */ "vluxei32.v\t\0" |
| /* 5455 */ "vsuxei32.v\t\0" |
| /* 5467 */ "vlseg2e64.v\t\0" |
| /* 5480 */ "vlsseg2e64.v\t\0" |
| /* 5494 */ "vssseg2e64.v\t\0" |
| /* 5508 */ "vsseg2e64.v\t\0" |
| /* 5521 */ "vlseg3e64.v\t\0" |
| /* 5534 */ "vlsseg3e64.v\t\0" |
| /* 5548 */ "vssseg3e64.v\t\0" |
| /* 5562 */ "vsseg3e64.v\t\0" |
| /* 5575 */ "vlseg4e64.v\t\0" |
| /* 5588 */ "vlsseg4e64.v\t\0" |
| /* 5602 */ "vssseg4e64.v\t\0" |
| /* 5616 */ "vsseg4e64.v\t\0" |
| /* 5629 */ "vlseg5e64.v\t\0" |
| /* 5642 */ "vlsseg5e64.v\t\0" |
| /* 5656 */ "vssseg5e64.v\t\0" |
| /* 5670 */ "vsseg5e64.v\t\0" |
| /* 5683 */ "vlseg6e64.v\t\0" |
| /* 5696 */ "vlsseg6e64.v\t\0" |
| /* 5710 */ "vssseg6e64.v\t\0" |
| /* 5724 */ "vsseg6e64.v\t\0" |
| /* 5737 */ "vlseg7e64.v\t\0" |
| /* 5750 */ "vlsseg7e64.v\t\0" |
| /* 5764 */ "vssseg7e64.v\t\0" |
| /* 5778 */ "vsseg7e64.v\t\0" |
| /* 5791 */ "vlseg8e64.v\t\0" |
| /* 5804 */ "vlsseg8e64.v\t\0" |
| /* 5818 */ "vssseg8e64.v\t\0" |
| /* 5832 */ "vsseg8e64.v\t\0" |
| /* 5845 */ "vle64.v\t\0" |
| /* 5854 */ "vl1re64.v\t\0" |
| /* 5865 */ "vl2re64.v\t\0" |
| /* 5876 */ "vl4re64.v\t\0" |
| /* 5887 */ "vl8re64.v\t\0" |
| /* 5898 */ "vlse64.v\t\0" |
| /* 5908 */ "vsse64.v\t\0" |
| /* 5918 */ "vse64.v\t\0" |
| /* 5927 */ "vloxseg2ei64.v\t\0" |
| /* 5943 */ "vsoxseg2ei64.v\t\0" |
| /* 5959 */ "vluxseg2ei64.v\t\0" |
| /* 5975 */ "vsuxseg2ei64.v\t\0" |
| /* 5991 */ "vloxseg3ei64.v\t\0" |
| /* 6007 */ "vsoxseg3ei64.v\t\0" |
| /* 6023 */ "vluxseg3ei64.v\t\0" |
| /* 6039 */ "vsuxseg3ei64.v\t\0" |
| /* 6055 */ "vloxseg4ei64.v\t\0" |
| /* 6071 */ "vsoxseg4ei64.v\t\0" |
| /* 6087 */ "vluxseg4ei64.v\t\0" |
| /* 6103 */ "vsuxseg4ei64.v\t\0" |
| /* 6119 */ "vloxseg5ei64.v\t\0" |
| /* 6135 */ "vsoxseg5ei64.v\t\0" |
| /* 6151 */ "vluxseg5ei64.v\t\0" |
| /* 6167 */ "vsuxseg5ei64.v\t\0" |
| /* 6183 */ "vloxseg6ei64.v\t\0" |
| /* 6199 */ "vsoxseg6ei64.v\t\0" |
| /* 6215 */ "vluxseg6ei64.v\t\0" |
| /* 6231 */ "vsuxseg6ei64.v\t\0" |
| /* 6247 */ "vloxseg7ei64.v\t\0" |
| /* 6263 */ "vsoxseg7ei64.v\t\0" |
| /* 6279 */ "vluxseg7ei64.v\t\0" |
| /* 6295 */ "vsuxseg7ei64.v\t\0" |
| /* 6311 */ "vloxseg8ei64.v\t\0" |
| /* 6327 */ "vsoxseg8ei64.v\t\0" |
| /* 6343 */ "vluxseg8ei64.v\t\0" |
| /* 6359 */ "vsuxseg8ei64.v\t\0" |
| /* 6375 */ "vloxei64.v\t\0" |
| /* 6387 */ "vsoxei64.v\t\0" |
| /* 6399 */ "vluxei64.v\t\0" |
| /* 6411 */ "vsuxei64.v\t\0" |
| /* 6423 */ "vlseg2e16.v\t\0" |
| /* 6436 */ "vlsseg2e16.v\t\0" |
| /* 6450 */ "vssseg2e16.v\t\0" |
| /* 6464 */ "vsseg2e16.v\t\0" |
| /* 6477 */ "vlseg3e16.v\t\0" |
| /* 6490 */ "vlsseg3e16.v\t\0" |
| /* 6504 */ "vssseg3e16.v\t\0" |
| /* 6518 */ "vsseg3e16.v\t\0" |
| /* 6531 */ "vlseg4e16.v\t\0" |
| /* 6544 */ "vlsseg4e16.v\t\0" |
| /* 6558 */ "vssseg4e16.v\t\0" |
| /* 6572 */ "vsseg4e16.v\t\0" |
| /* 6585 */ "vlseg5e16.v\t\0" |
| /* 6598 */ "vlsseg5e16.v\t\0" |
| /* 6612 */ "vssseg5e16.v\t\0" |
| /* 6626 */ "vsseg5e16.v\t\0" |
| /* 6639 */ "vlseg6e16.v\t\0" |
| /* 6652 */ "vlsseg6e16.v\t\0" |
| /* 6666 */ "vssseg6e16.v\t\0" |
| /* 6680 */ "vsseg6e16.v\t\0" |
| /* 6693 */ "vlseg7e16.v\t\0" |
| /* 6706 */ "vlsseg7e16.v\t\0" |
| /* 6720 */ "vssseg7e16.v\t\0" |
| /* 6734 */ "vsseg7e16.v\t\0" |
| /* 6747 */ "vlseg8e16.v\t\0" |
| /* 6760 */ "vlsseg8e16.v\t\0" |
| /* 6774 */ "vssseg8e16.v\t\0" |
| /* 6788 */ "vsseg8e16.v\t\0" |
| /* 6801 */ "vle16.v\t\0" |
| /* 6810 */ "vl1re16.v\t\0" |
| /* 6821 */ "vl2re16.v\t\0" |
| /* 6832 */ "vl4re16.v\t\0" |
| /* 6843 */ "vl8re16.v\t\0" |
| /* 6854 */ "vlse16.v\t\0" |
| /* 6864 */ "vsse16.v\t\0" |
| /* 6874 */ "vse16.v\t\0" |
| /* 6883 */ "vloxseg2ei16.v\t\0" |
| /* 6899 */ "vsoxseg2ei16.v\t\0" |
| /* 6915 */ "vluxseg2ei16.v\t\0" |
| /* 6931 */ "vsuxseg2ei16.v\t\0" |
| /* 6947 */ "vloxseg3ei16.v\t\0" |
| /* 6963 */ "vsoxseg3ei16.v\t\0" |
| /* 6979 */ "vluxseg3ei16.v\t\0" |
| /* 6995 */ "vsuxseg3ei16.v\t\0" |
| /* 7011 */ "vloxseg4ei16.v\t\0" |
| /* 7027 */ "vsoxseg4ei16.v\t\0" |
| /* 7043 */ "vluxseg4ei16.v\t\0" |
| /* 7059 */ "vsuxseg4ei16.v\t\0" |
| /* 7075 */ "vloxseg5ei16.v\t\0" |
| /* 7091 */ "vsoxseg5ei16.v\t\0" |
| /* 7107 */ "vluxseg5ei16.v\t\0" |
| /* 7123 */ "vsuxseg5ei16.v\t\0" |
| /* 7139 */ "vloxseg6ei16.v\t\0" |
| /* 7155 */ "vsoxseg6ei16.v\t\0" |
| /* 7171 */ "vluxseg6ei16.v\t\0" |
| /* 7187 */ "vsuxseg6ei16.v\t\0" |
| /* 7203 */ "vloxseg7ei16.v\t\0" |
| /* 7219 */ "vsoxseg7ei16.v\t\0" |
| /* 7235 */ "vluxseg7ei16.v\t\0" |
| /* 7251 */ "vsuxseg7ei16.v\t\0" |
| /* 7267 */ "vloxseg8ei16.v\t\0" |
| /* 7283 */ "vsoxseg8ei16.v\t\0" |
| /* 7299 */ "vluxseg8ei16.v\t\0" |
| /* 7315 */ "vsuxseg8ei16.v\t\0" |
| /* 7331 */ "vloxei16.v\t\0" |
| /* 7343 */ "vsoxei16.v\t\0" |
| /* 7355 */ "vluxei16.v\t\0" |
| /* 7367 */ "vsuxei16.v\t\0" |
| /* 7379 */ "vfrec7.v\t\0" |
| /* 7389 */ "vfrsqrt7.v\t\0" |
| /* 7401 */ "vlseg2e8.v\t\0" |
| /* 7413 */ "vlsseg2e8.v\t\0" |
| /* 7426 */ "vssseg2e8.v\t\0" |
| /* 7439 */ "vsseg2e8.v\t\0" |
| /* 7451 */ "vlseg3e8.v\t\0" |
| /* 7463 */ "vlsseg3e8.v\t\0" |
| /* 7476 */ "vssseg3e8.v\t\0" |
| /* 7489 */ "vsseg3e8.v\t\0" |
| /* 7501 */ "vlseg4e8.v\t\0" |
| /* 7513 */ "vlsseg4e8.v\t\0" |
| /* 7526 */ "vssseg4e8.v\t\0" |
| /* 7539 */ "vsseg4e8.v\t\0" |
| /* 7551 */ "vlseg5e8.v\t\0" |
| /* 7563 */ "vlsseg5e8.v\t\0" |
| /* 7576 */ "vssseg5e8.v\t\0" |
| /* 7589 */ "vsseg5e8.v\t\0" |
| /* 7601 */ "vlseg6e8.v\t\0" |
| /* 7613 */ "vlsseg6e8.v\t\0" |
| /* 7626 */ "vssseg6e8.v\t\0" |
| /* 7639 */ "vsseg6e8.v\t\0" |
| /* 7651 */ "vlseg7e8.v\t\0" |
| /* 7663 */ "vlsseg7e8.v\t\0" |
| /* 7676 */ "vssseg7e8.v\t\0" |
| /* 7689 */ "vsseg7e8.v\t\0" |
| /* 7701 */ "vlseg8e8.v\t\0" |
| /* 7713 */ "vlsseg8e8.v\t\0" |
| /* 7726 */ "vssseg8e8.v\t\0" |
| /* 7739 */ "vsseg8e8.v\t\0" |
| /* 7751 */ "vle8.v\t\0" |
| /* 7759 */ "vl1re8.v\t\0" |
| /* 7769 */ "vl2re8.v\t\0" |
| /* 7779 */ "vl4re8.v\t\0" |
| /* 7789 */ "vl8re8.v\t\0" |
| /* 7799 */ "vlse8.v\t\0" |
| /* 7808 */ "vsse8.v\t\0" |
| /* 7817 */ "vse8.v\t\0" |
| /* 7825 */ "vloxseg2ei8.v\t\0" |
| /* 7840 */ "vsoxseg2ei8.v\t\0" |
| /* 7855 */ "vluxseg2ei8.v\t\0" |
| /* 7870 */ "vsuxseg2ei8.v\t\0" |
| /* 7885 */ "vloxseg3ei8.v\t\0" |
| /* 7900 */ "vsoxseg3ei8.v\t\0" |
| /* 7915 */ "vluxseg3ei8.v\t\0" |
| /* 7930 */ "vsuxseg3ei8.v\t\0" |
| /* 7945 */ "vloxseg4ei8.v\t\0" |
| /* 7960 */ "vsoxseg4ei8.v\t\0" |
| /* 7975 */ "vluxseg4ei8.v\t\0" |
| /* 7990 */ "vsuxseg4ei8.v\t\0" |
| /* 8005 */ "vloxseg5ei8.v\t\0" |
| /* 8020 */ "vsoxseg5ei8.v\t\0" |
| /* 8035 */ "vluxseg5ei8.v\t\0" |
| /* 8050 */ "vsuxseg5ei8.v\t\0" |
| /* 8065 */ "vloxseg6ei8.v\t\0" |
| /* 8080 */ "vsoxseg6ei8.v\t\0" |
| /* 8095 */ "vluxseg6ei8.v\t\0" |
| /* 8110 */ "vsuxseg6ei8.v\t\0" |
| /* 8125 */ "vloxseg7ei8.v\t\0" |
| /* 8140 */ "vsoxseg7ei8.v\t\0" |
| /* 8155 */ "vluxseg7ei8.v\t\0" |
| /* 8170 */ "vsuxseg7ei8.v\t\0" |
| /* 8185 */ "vloxseg8ei8.v\t\0" |
| /* 8200 */ "vsoxseg8ei8.v\t\0" |
| /* 8215 */ "vluxseg8ei8.v\t\0" |
| /* 8230 */ "vsuxseg8ei8.v\t\0" |
| /* 8245 */ "vloxei8.v\t\0" |
| /* 8256 */ "vsoxei8.v\t\0" |
| /* 8267 */ "vluxei8.v\t\0" |
| /* 8278 */ "vsuxei8.v\t\0" |
| /* 8289 */ "vid.v\t\0" |
| /* 8296 */ "vfwcvt.f.f.v\t\0" |
| /* 8310 */ "vfcvt.xu.f.v\t\0" |
| /* 8324 */ "vfwcvt.xu.f.v\t\0" |
| /* 8339 */ "vfcvt.rtz.xu.f.v\t\0" |
| /* 8357 */ "vfwcvt.rtz.xu.f.v\t\0" |
| /* 8376 */ "vfcvt.x.f.v\t\0" |
| /* 8389 */ "vfwcvt.x.f.v\t\0" |
| /* 8403 */ "vfcvt.rtz.x.f.v\t\0" |
| /* 8420 */ "vfwcvt.rtz.x.f.v\t\0" |
| /* 8438 */ "vlseg2e32ff.v\t\0" |
| /* 8453 */ "vlseg3e32ff.v\t\0" |
| /* 8468 */ "vlseg4e32ff.v\t\0" |
| /* 8483 */ "vlseg5e32ff.v\t\0" |
| /* 8498 */ "vlseg6e32ff.v\t\0" |
| /* 8513 */ "vlseg7e32ff.v\t\0" |
| /* 8528 */ "vlseg8e32ff.v\t\0" |
| /* 8543 */ "vle32ff.v\t\0" |
| /* 8554 */ "vlseg2e64ff.v\t\0" |
| /* 8569 */ "vlseg3e64ff.v\t\0" |
| /* 8584 */ "vlseg4e64ff.v\t\0" |
| /* 8599 */ "vlseg5e64ff.v\t\0" |
| /* 8614 */ "vlseg6e64ff.v\t\0" |
| /* 8629 */ "vlseg7e64ff.v\t\0" |
| /* 8644 */ "vlseg8e64ff.v\t\0" |
| /* 8659 */ "vle64ff.v\t\0" |
| /* 8670 */ "vlseg2e16ff.v\t\0" |
| /* 8685 */ "vlseg3e16ff.v\t\0" |
| /* 8700 */ "vlseg4e16ff.v\t\0" |
| /* 8715 */ "vlseg5e16ff.v\t\0" |
| /* 8730 */ "vlseg6e16ff.v\t\0" |
| /* 8745 */ "vlseg7e16ff.v\t\0" |
| /* 8760 */ "vlseg8e16ff.v\t\0" |
| /* 8775 */ "vle16ff.v\t\0" |
| /* 8786 */ "vlseg2e8ff.v\t\0" |
| /* 8800 */ "vlseg3e8ff.v\t\0" |
| /* 8814 */ "vlseg4e8ff.v\t\0" |
| /* 8828 */ "vlseg5e8ff.v\t\0" |
| /* 8842 */ "vlseg6e8ff.v\t\0" |
| /* 8856 */ "vlseg7e8ff.v\t\0" |
| /* 8870 */ "vlseg8e8ff.v\t\0" |
| /* 8884 */ "vle8ff.v\t\0" |
| /* 8894 */ "vlm.v\t\0" |
| /* 8901 */ "vsm.v\t\0" |
| /* 8908 */ "vs1r.v\t\0" |
| /* 8916 */ "vmv1r.v\t\0" |
| /* 8925 */ "vs2r.v\t\0" |
| /* 8933 */ "vmv2r.v\t\0" |
| /* 8942 */ "vs4r.v\t\0" |
| /* 8950 */ "vmv4r.v\t\0" |
| /* 8959 */ "vs8r.v\t\0" |
| /* 8967 */ "vmv8r.v\t\0" |
| /* 8976 */ "vfclass.v\t\0" |
| /* 8987 */ "vfsqrt.v\t\0" |
| /* 8997 */ "vfcvt.f.xu.v\t\0" |
| /* 9011 */ "vfwcvt.f.xu.v\t\0" |
| /* 9026 */ "vmv.v.v\t\0" |
| /* 9035 */ "vfcvt.f.x.v\t\0" |
| /* 9048 */ "vfwcvt.f.x.v\t\0" |
| /* 9062 */ "div\t\0" |
| /* 9067 */ "c.mv\t\0" |
| /* 9073 */ "binv\t\0" |
| /* 9079 */ "vrgatherei16.vv\t\0" |
| /* 9096 */ "th.vmaqa.vv\t\0" |
| /* 9109 */ "vssra.vv\t\0" |
| /* 9119 */ "vsra.vv\t\0" |
| /* 9128 */ "vasub.vv\t\0" |
| /* 9138 */ "vfsub.vv\t\0" |
| /* 9148 */ "vfmsub.vv\t\0" |
| /* 9159 */ "vfnmsub.vv\t\0" |
| /* 9171 */ "vnmsub.vv\t\0" |
| /* 9182 */ "vssub.vv\t\0" |
| /* 9192 */ "vsub.vv\t\0" |
| /* 9201 */ "vfwsub.vv\t\0" |
| /* 9212 */ "vwsub.vv\t\0" |
| /* 9222 */ "vfmsac.vv\t\0" |
| /* 9233 */ "vfnmsac.vv\t\0" |
| /* 9245 */ "vnmsac.vv\t\0" |
| /* 9256 */ "vfwnmsac.vv\t\0" |
| /* 9269 */ "vfwmsac.vv\t\0" |
| /* 9281 */ "vmsbc.vv\t\0" |
| /* 9291 */ "vfmacc.vv\t\0" |
| /* 9302 */ "vfnmacc.vv\t\0" |
| /* 9314 */ "vfwnmacc.vv\t\0" |
| /* 9327 */ "vmacc.vv\t\0" |
| /* 9337 */ "vfwmacc.vv\t\0" |
| /* 9349 */ "vwmacc.vv\t\0" |
| /* 9360 */ "vmadc.vv\t\0" |
| /* 9370 */ "vaadd.vv\t\0" |
| /* 9380 */ "vfadd.vv\t\0" |
| /* 9390 */ "vfmadd.vv\t\0" |
| /* 9401 */ "vfnmadd.vv\t\0" |
| /* 9413 */ "vmadd.vv\t\0" |
| /* 9423 */ "vsadd.vv\t\0" |
| /* 9433 */ "vadd.vv\t\0" |
| /* 9442 */ "vfwadd.vv\t\0" |
| /* 9453 */ "vwadd.vv\t\0" |
| /* 9463 */ "vand.vv\t\0" |
| /* 9472 */ "vmfle.vv\t\0" |
| /* 9482 */ "vmsle.vv\t\0" |
| /* 9492 */ "vmfne.vv\t\0" |
| /* 9502 */ "vmsne.vv\t\0" |
| /* 9512 */ "vmulh.vv\t\0" |
| /* 9522 */ "vfsgnj.vv\t\0" |
| /* 9533 */ "vsll.vv\t\0" |
| /* 9542 */ "vssrl.vv\t\0" |
| /* 9552 */ "vsrl.vv\t\0" |
| /* 9561 */ "vfmul.vv\t\0" |
| /* 9571 */ "vsmul.vv\t\0" |
| /* 9581 */ "vmul.vv\t\0" |
| /* 9590 */ "vfwmul.vv\t\0" |
| /* 9601 */ "vwmul.vv\t\0" |
| /* 9611 */ "vrem.vv\t\0" |
| /* 9620 */ "vfmin.vv\t\0" |
| /* 9630 */ "vmin.vv\t\0" |
| /* 9639 */ "vfsgnjn.vv\t\0" |
| /* 9651 */ "vmfeq.vv\t\0" |
| /* 9661 */ "vmseq.vv\t\0" |
| /* 9671 */ "vrgather.vv\t\0" |
| /* 9684 */ "vor.vv\t\0" |
| /* 9692 */ "vxor.vv\t\0" |
| /* 9701 */ "vmflt.vv\t\0" |
| /* 9711 */ "vmslt.vv\t\0" |
| /* 9721 */ "th.vmaqau.vv\t\0" |
| /* 9735 */ "vasubu.vv\t\0" |
| /* 9746 */ "vssubu.vv\t\0" |
| /* 9757 */ "vwsubu.vv\t\0" |
| /* 9768 */ "vwmaccu.vv\t\0" |
| /* 9780 */ "vaaddu.vv\t\0" |
| /* 9791 */ "vsaddu.vv\t\0" |
| /* 9802 */ "vwaddu.vv\t\0" |
| /* 9813 */ "vmsleu.vv\t\0" |
| /* 9824 */ "vmulhu.vv\t\0" |
| /* 9835 */ "vwmulu.vv\t\0" |
| /* 9846 */ "vremu.vv\t\0" |
| /* 9856 */ "vminu.vv\t\0" |
| /* 9866 */ "th.vmaqasu.vv\t\0" |
| /* 9881 */ "vwmaccsu.vv\t\0" |
| /* 9894 */ "vmulhsu.vv\t\0" |
| /* 9906 */ "vwmulsu.vv\t\0" |
| /* 9918 */ "vmsltu.vv\t\0" |
| /* 9929 */ "vdivu.vv\t\0" |
| /* 9939 */ "vmaxu.vv\t\0" |
| /* 9949 */ "vfdiv.vv\t\0" |
| /* 9959 */ "vdiv.vv\t\0" |
| /* 9968 */ "vfmax.vv\t\0" |
| /* 9978 */ "vmax.vv\t\0" |
| /* 9987 */ "vfsgnjx.vv\t\0" |
| /* 9999 */ "vnsra.wv\t\0" |
| /* 10009 */ "vfwsub.wv\t\0" |
| /* 10020 */ "vwsub.wv\t\0" |
| /* 10030 */ "vfwadd.wv\t\0" |
| /* 10041 */ "vwadd.wv\t\0" |
| /* 10051 */ "vnsrl.wv\t\0" |
| /* 10061 */ "vnclip.wv\t\0" |
| /* 10072 */ "vwsubu.wv\t\0" |
| /* 10083 */ "vwaddu.wv\t\0" |
| /* 10094 */ "vnclipu.wv\t\0" |
| /* 10106 */ "sc.w\t\0" |
| /* 10112 */ "fcvt.d.w\t\0" |
| /* 10122 */ "amoadd.w\t\0" |
| /* 10132 */ "amoand.w\t\0" |
| /* 10142 */ "vfncvt.rod.f.f.w\t\0" |
| /* 10160 */ "vfncvt.f.f.w\t\0" |
| /* 10174 */ "vfncvt.xu.f.w\t\0" |
| /* 10189 */ "vfncvt.rtz.xu.f.w\t\0" |
| /* 10208 */ "vfncvt.x.f.w\t\0" |
| /* 10222 */ "vfncvt.rtz.x.f.w\t\0" |
| /* 10240 */ "fcvt.h.w\t\0" |
| /* 10250 */ "prefetch.w\t\0" |
| /* 10262 */ "amomin.w\t\0" |
| /* 10272 */ "amoswap.w\t\0" |
| /* 10283 */ "lr.w\t\0" |
| /* 10289 */ "amoor.w\t\0" |
| /* 10298 */ "amoxor.w\t\0" |
| /* 10308 */ "fcvt.s.w\t\0" |
| /* 10318 */ "zext.w\t\0" |
| /* 10326 */ "amominu.w\t\0" |
| /* 10337 */ "vfncvt.f.xu.w\t\0" |
| /* 10352 */ "amomaxu.w\t\0" |
| /* 10363 */ "hlv.w\t\0" |
| /* 10370 */ "hsv.w\t\0" |
| /* 10377 */ "vfncvt.f.x.w\t\0" |
| /* 10391 */ "fmv.x.w\t\0" |
| /* 10400 */ "amomax.w\t\0" |
| /* 10410 */ "sraw\t\0" |
| /* 10416 */ "c.subw\t\0" |
| /* 10424 */ "c.addw\t\0" |
| /* 10432 */ "sraiw\t\0" |
| /* 10439 */ "c.addiw\t\0" |
| /* 10448 */ "slliw\t\0" |
| /* 10455 */ "srliw\t\0" |
| /* 10462 */ "roriw\t\0" |
| /* 10469 */ "packw\t\0" |
| /* 10476 */ "c.lw\t\0" |
| /* 10482 */ "c.flw\t\0" |
| /* 10489 */ "sllw\t\0" |
| /* 10495 */ "rolw\t\0" |
| /* 10501 */ "srlw\t\0" |
| /* 10507 */ "mulw\t\0" |
| /* 10513 */ "remw\t\0" |
| /* 10519 */ "cpopw\t\0" |
| /* 10526 */ "rorw\t\0" |
| /* 10532 */ "csrrw\t\0" |
| /* 10539 */ "c.sw\t\0" |
| /* 10545 */ "c.fsw\t\0" |
| /* 10552 */ "sh1add.uw\t\0" |
| /* 10563 */ "sh2add.uw\t\0" |
| /* 10574 */ "sh3add.uw\t\0" |
| /* 10585 */ "slli.uw\t\0" |
| /* 10594 */ "remuw\t\0" |
| /* 10601 */ "divuw\t\0" |
| /* 10608 */ "divw\t\0" |
| /* 10614 */ "clzw\t\0" |
| /* 10620 */ "ctzw\t\0" |
| /* 10626 */ "fmv.d.x\t\0" |
| /* 10635 */ "fmv.h.x\t\0" |
| /* 10644 */ "vmv.s.x\t\0" |
| /* 10653 */ "vmv.v.x\t\0" |
| /* 10662 */ "fmv.w.x\t\0" |
| /* 10671 */ "max\t\0" |
| /* 10676 */ "th.vmaqa.vx\t\0" |
| /* 10689 */ "vssra.vx\t\0" |
| /* 10699 */ "vsra.vx\t\0" |
| /* 10708 */ "vasub.vx\t\0" |
| /* 10718 */ "vnmsub.vx\t\0" |
| /* 10729 */ "vrsub.vx\t\0" |
| /* 10739 */ "vssub.vx\t\0" |
| /* 10749 */ "vsub.vx\t\0" |
| /* 10758 */ "vwsub.vx\t\0" |
| /* 10768 */ "vnmsac.vx\t\0" |
| /* 10779 */ "vmsbc.vx\t\0" |
| /* 10789 */ "vmacc.vx\t\0" |
| /* 10799 */ "vwmacc.vx\t\0" |
| /* 10810 */ "vmadc.vx\t\0" |
| /* 10820 */ "vaadd.vx\t\0" |
| /* 10830 */ "vmadd.vx\t\0" |
| /* 10840 */ "vsadd.vx\t\0" |
| /* 10850 */ "vadd.vx\t\0" |
| /* 10859 */ "vwadd.vx\t\0" |
| /* 10869 */ "vand.vx\t\0" |
| /* 10878 */ "vmsge.vx\t\0" |
| /* 10888 */ "vmsle.vx\t\0" |
| /* 10898 */ "vmsne.vx\t\0" |
| /* 10908 */ "vmulh.vx\t\0" |
| /* 10918 */ "vsll.vx\t\0" |
| /* 10927 */ "vssrl.vx\t\0" |
| /* 10937 */ "vsrl.vx\t\0" |
| /* 10946 */ "vsmul.vx\t\0" |
| /* 10956 */ "vmul.vx\t\0" |
| /* 10965 */ "vwmul.vx\t\0" |
| /* 10975 */ "vrem.vx\t\0" |
| /* 10984 */ "vmin.vx\t\0" |
| /* 10993 */ "vslide1down.vx\t\0" |
| /* 11009 */ "vslidedown.vx\t\0" |
| /* 11024 */ "vslide1up.vx\t\0" |
| /* 11038 */ "vslideup.vx\t\0" |
| /* 11051 */ "vmseq.vx\t\0" |
| /* 11061 */ "vrgather.vx\t\0" |
| /* 11074 */ "vor.vx\t\0" |
| /* 11082 */ "vxor.vx\t\0" |
| /* 11091 */ "th.vmaqaus.vx\t\0" |
| /* 11106 */ "vwmaccus.vx\t\0" |
| /* 11119 */ "vmsgt.vx\t\0" |
| /* 11129 */ "vmslt.vx\t\0" |
| /* 11139 */ "th.vmaqau.vx\t\0" |
| /* 11153 */ "vasubu.vx\t\0" |
| /* 11164 */ "vssubu.vx\t\0" |
| /* 11175 */ "vwsubu.vx\t\0" |
| /* 11186 */ "vwmaccu.vx\t\0" |
| /* 11198 */ "vaaddu.vx\t\0" |
| /* 11209 */ "vsaddu.vx\t\0" |
| /* 11220 */ "vwaddu.vx\t\0" |
| /* 11231 */ "vmsgeu.vx\t\0" |
| /* 11242 */ "vmsleu.vx\t\0" |
| /* 11253 */ "vmulhu.vx\t\0" |
| /* 11264 */ "vwmulu.vx\t\0" |
| /* 11275 */ "vremu.vx\t\0" |
| /* 11285 */ "vminu.vx\t\0" |
| /* 11295 */ "th.vmaqasu.vx\t\0" |
| /* 11310 */ "vwmaccsu.vx\t\0" |
| /* 11323 */ "vmulhsu.vx\t\0" |
| /* 11335 */ "vwmulsu.vx\t\0" |
| /* 11347 */ "vmsgtu.vx\t\0" |
| /* 11358 */ "vmsltu.vx\t\0" |
| /* 11369 */ "vdivu.vx\t\0" |
| /* 11379 */ "vmaxu.vx\t\0" |
| /* 11389 */ "vdiv.vx\t\0" |
| /* 11398 */ "vmax.vx\t\0" |
| /* 11407 */ "vnsra.wx\t\0" |
| /* 11417 */ "vwsub.wx\t\0" |
| /* 11427 */ "vwadd.wx\t\0" |
| /* 11437 */ "vnsrl.wx\t\0" |
| /* 11447 */ "vnclip.wx\t\0" |
| /* 11458 */ "vwsubu.wx\t\0" |
| /* 11469 */ "vwaddu.wx\t\0" |
| /* 11480 */ "vnclipu.wx\t\0" |
| /* 11492 */ "c.bnez\t\0" |
| /* 11500 */ "clz\t\0" |
| /* 11505 */ "c.beqz\t\0" |
| /* 11513 */ "ctz\t\0" |
| /* 11518 */ ".insn r4 \0" |
| /* 11528 */ ".insn b \0" |
| /* 11537 */ ".insn i \0" |
| /* 11546 */ ".insn j \0" |
| /* 11555 */ ".insn r \0" |
| /* 11564 */ ".insn s \0" |
| /* 11573 */ ".insn u \0" |
| /* 11582 */ "# XRay Function Patchable RET.\0" |
| /* 11613 */ "# XRay Typed Event Log.\0" |
| /* 11637 */ "# XRay Custom Event Log.\0" |
| /* 11662 */ "# XRay Function Enter.\0" |
| /* 11685 */ "# XRay Tail Call Exit.\0" |
| /* 11708 */ "# XRay Function Exit.\0" |
| /* 11730 */ "LIFETIME_END\0" |
| /* 11743 */ "PSEUDO_PROBE\0" |
| /* 11756 */ "BUNDLE\0" |
| /* 11763 */ "DBG_VALUE\0" |
| /* 11773 */ "DBG_INSTR_REF\0" |
| /* 11787 */ "DBG_PHI\0" |
| /* 11795 */ "DBG_LABEL\0" |
| /* 11805 */ "LIFETIME_START\0" |
| /* 11820 */ "DBG_VALUE_LIST\0" |
| /* 11835 */ "# FEntry call\0" |
| }; |
| #ifdef __GNUC__ |
| #pragma GCC diagnostic pop |
| #endif |
| |
| static const uint32_t OpInfo0[] = { |
| 0U, // PHI |
| 0U, // INLINEASM |
| 0U, // INLINEASM_BR |
| 0U, // CFI_INSTRUCTION |
| 0U, // EH_LABEL |
| 0U, // GC_LABEL |
| 0U, // ANNOTATION_LABEL |
| 0U, // KILL |
| 0U, // EXTRACT_SUBREG |
| 0U, // INSERT_SUBREG |
| 0U, // IMPLICIT_DEF |
| 0U, // SUBREG_TO_REG |
| 0U, // COPY_TO_REGCLASS |
| 11764U, // DBG_VALUE |
| 11821U, // DBG_VALUE_LIST |
| 11774U, // DBG_INSTR_REF |
| 11788U, // DBG_PHI |
| 11796U, // DBG_LABEL |
| 0U, // REG_SEQUENCE |
| 0U, // COPY |
| 11757U, // BUNDLE |
| 11806U, // LIFETIME_START |
| 11731U, // LIFETIME_END |
| 11744U, // PSEUDO_PROBE |
| 0U, // ARITH_FENCE |
| 0U, // STACKMAP |
| 11836U, // FENTRY_CALL |
| 0U, // PATCHPOINT |
| 0U, // LOAD_STACK_GUARD |
| 0U, // PREALLOCATED_SETUP |
| 0U, // PREALLOCATED_ARG |
| 0U, // STATEPOINT |
| 0U, // LOCAL_ESCAPE |
| 0U, // FAULTING_OP |
| 0U, // PATCHABLE_OP |
| 11663U, // PATCHABLE_FUNCTION_ENTER |
| 11583U, // PATCHABLE_RET |
| 11709U, // PATCHABLE_FUNCTION_EXIT |
| 11686U, // PATCHABLE_TAIL_CALL |
| 11638U, // PATCHABLE_EVENT_CALL |
| 11614U, // PATCHABLE_TYPED_EVENT_CALL |
| 0U, // ICALL_BRANCH_FUNNEL |
| 0U, // MEMBARRIER |
| 0U, // G_ASSERT_SEXT |
| 0U, // G_ASSERT_ZEXT |
| 0U, // G_ASSERT_ALIGN |
| 0U, // G_ADD |
| 0U, // G_SUB |
| 0U, // G_MUL |
| 0U, // G_SDIV |
| 0U, // G_UDIV |
| 0U, // G_SREM |
| 0U, // G_UREM |
| 0U, // G_SDIVREM |
| 0U, // G_UDIVREM |
| 0U, // G_AND |
| 0U, // G_OR |
| 0U, // G_XOR |
| 0U, // G_IMPLICIT_DEF |
| 0U, // G_PHI |
| 0U, // G_FRAME_INDEX |
| 0U, // G_GLOBAL_VALUE |
| 0U, // G_EXTRACT |
| 0U, // G_UNMERGE_VALUES |
| 0U, // G_INSERT |
| 0U, // G_MERGE_VALUES |
| 0U, // G_BUILD_VECTOR |
| 0U, // G_BUILD_VECTOR_TRUNC |
| 0U, // G_CONCAT_VECTORS |
| 0U, // G_PTRTOINT |
| 0U, // G_INTTOPTR |
| 0U, // G_BITCAST |
| 0U, // G_FREEZE |
| 0U, // G_INTRINSIC_FPTRUNC_ROUND |
| 0U, // G_INTRINSIC_TRUNC |
| 0U, // G_INTRINSIC_ROUND |
| 0U, // G_INTRINSIC_LRINT |
| 0U, // G_INTRINSIC_ROUNDEVEN |
| 0U, // G_READCYCLECOUNTER |
| 0U, // G_LOAD |
| 0U, // G_SEXTLOAD |
| 0U, // G_ZEXTLOAD |
| 0U, // G_INDEXED_LOAD |
| 0U, // G_INDEXED_SEXTLOAD |
| 0U, // G_INDEXED_ZEXTLOAD |
| 0U, // G_STORE |
| 0U, // G_INDEXED_STORE |
| 0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS |
| 0U, // G_ATOMIC_CMPXCHG |
| 0U, // G_ATOMICRMW_XCHG |
| 0U, // G_ATOMICRMW_ADD |
| 0U, // G_ATOMICRMW_SUB |
| 0U, // G_ATOMICRMW_AND |
| 0U, // G_ATOMICRMW_NAND |
| 0U, // G_ATOMICRMW_OR |
| 0U, // G_ATOMICRMW_XOR |
| 0U, // G_ATOMICRMW_MAX |
| 0U, // G_ATOMICRMW_MIN |
| 0U, // G_ATOMICRMW_UMAX |
| 0U, // G_ATOMICRMW_UMIN |
| 0U, // G_ATOMICRMW_FADD |
| 0U, // G_ATOMICRMW_FSUB |
| 0U, // G_ATOMICRMW_FMAX |
| 0U, // G_ATOMICRMW_FMIN |
| 0U, // G_ATOMICRMW_UINC_WRAP |
| 0U, // G_ATOMICRMW_UDEC_WRAP |
| 0U, // G_FENCE |
| 0U, // G_BRCOND |
| 0U, // G_BRINDIRECT |
| 0U, // G_INVOKE_REGION_START |
| 0U, // G_INTRINSIC |
| 0U, // G_INTRINSIC_W_SIDE_EFFECTS |
| 0U, // G_ANYEXT |
| 0U, // G_TRUNC |
| 0U, // G_CONSTANT |
| 0U, // G_FCONSTANT |
| 0U, // G_VASTART |
| 0U, // G_VAARG |
| 0U, // G_SEXT |
| 0U, // G_SEXT_INREG |
| 0U, // G_ZEXT |
| 0U, // G_SHL |
| 0U, // G_LSHR |
| 0U, // G_ASHR |
| 0U, // G_FSHL |
| 0U, // G_FSHR |
| 0U, // G_ROTR |
| 0U, // G_ROTL |
| 0U, // G_ICMP |
| 0U, // G_FCMP |
| 0U, // G_SELECT |
| 0U, // G_UADDO |
| 0U, // G_UADDE |
| 0U, // G_USUBO |
| 0U, // G_USUBE |
| 0U, // G_SADDO |
| 0U, // G_SADDE |
| 0U, // G_SSUBO |
| 0U, // G_SSUBE |
| 0U, // G_UMULO |
| 0U, // G_SMULO |
| 0U, // G_UMULH |
| 0U, // G_SMULH |
| 0U, // G_UADDSAT |
| 0U, // G_SADDSAT |
| 0U, // G_USUBSAT |
| 0U, // G_SSUBSAT |
| 0U, // G_USHLSAT |
| 0U, // G_SSHLSAT |
| 0U, // G_SMULFIX |
| 0U, // G_UMULFIX |
| 0U, // G_SMULFIXSAT |
| 0U, // G_UMULFIXSAT |
| 0U, // G_SDIVFIX |
| 0U, // G_UDIVFIX |
| 0U, // G_SDIVFIXSAT |
| 0U, // G_UDIVFIXSAT |
| 0U, // G_FADD |
| 0U, // G_FSUB |
| 0U, // G_FMUL |
| 0U, // G_FMA |
| 0U, // G_FMAD |
| 0U, // G_FDIV |
| 0U, // G_FREM |
| 0U, // G_FPOW |
| 0U, // G_FPOWI |
| 0U, // G_FEXP |
| 0U, // G_FEXP2 |
| 0U, // G_FLOG |
| 0U, // G_FLOG2 |
| 0U, // G_FLOG10 |
| 0U, // G_FNEG |
| 0U, // G_FPEXT |
| 0U, // G_FPTRUNC |
| 0U, // G_FPTOSI |
| 0U, // G_FPTOUI |
| 0U, // G_SITOFP |
| 0U, // G_UITOFP |
| 0U, // G_FABS |
| 0U, // G_FCOPYSIGN |
| 0U, // G_IS_FPCLASS |
| 0U, // G_FCANONICALIZE |
| 0U, // G_FMINNUM |
| 0U, // G_FMAXNUM |
| 0U, // G_FMINNUM_IEEE |
| 0U, // G_FMAXNUM_IEEE |
| 0U, // G_FMINIMUM |
| 0U, // G_FMAXIMUM |
| 0U, // G_PTR_ADD |
| 0U, // G_PTRMASK |
| 0U, // G_SMIN |
| 0U, // G_SMAX |
| 0U, // G_UMIN |
| 0U, // G_UMAX |
| 0U, // G_ABS |
| 0U, // G_LROUND |
| 0U, // G_LLROUND |
| 0U, // G_BR |
| 0U, // G_BRJT |
| 0U, // G_INSERT_VECTOR_ELT |
| 0U, // G_EXTRACT_VECTOR_ELT |
| 0U, // G_SHUFFLE_VECTOR |
| 0U, // G_CTTZ |
| 0U, // G_CTTZ_ZERO_UNDEF |
| 0U, // G_CTLZ |
| 0U, // G_CTLZ_ZERO_UNDEF |
| 0U, // G_CTPOP |
| 0U, // G_BSWAP |
| 0U, // G_BITREVERSE |
| 0U, // G_FCEIL |
| 0U, // G_FCOS |
| 0U, // G_FSIN |
| 0U, // G_FSQRT |
| 0U, // G_FFLOOR |
| 0U, // G_FRINT |
| 0U, // G_FNEARBYINT |
| 0U, // G_ADDRSPACE_CAST |
| 0U, // G_BLOCK_ADDR |
| 0U, // G_JUMP_TABLE |
| 0U, // G_DYN_STACKALLOC |
| 0U, // G_STRICT_FADD |
| 0U, // G_STRICT_FSUB |
| 0U, // G_STRICT_FMUL |
| 0U, // G_STRICT_FDIV |
| 0U, // G_STRICT_FREM |
| 0U, // G_STRICT_FMA |
| 0U, // G_STRICT_FSQRT |
| 0U, // G_READ_REGISTER |
| 0U, // G_WRITE_REGISTER |
| 0U, // G_MEMCPY |
| 0U, // G_MEMCPY_INLINE |
| 0U, // G_MEMMOVE |
| 0U, // G_MEMSET |
| 0U, // G_BZERO |
| 0U, // G_VECREDUCE_SEQ_FADD |
| 0U, // G_VECREDUCE_SEQ_FMUL |
| 0U, // G_VECREDUCE_FADD |
| 0U, // G_VECREDUCE_FMUL |
| 0U, // G_VECREDUCE_FMAX |
| 0U, // G_VECREDUCE_FMIN |
| 0U, // G_VECREDUCE_ADD |
| 0U, // G_VECREDUCE_MUL |
| 0U, // G_VECREDUCE_AND |
| 0U, // G_VECREDUCE_OR |
| 0U, // G_VECREDUCE_XOR |
| 0U, // G_VECREDUCE_SMAX |
| 0U, // G_VECREDUCE_SMIN |
| 0U, // G_VECREDUCE_UMAX |
| 0U, // G_VECREDUCE_UMIN |
| 0U, // G_SBFX |
| 0U, // G_UBFX |
| 11U, // ADJCALLSTACKDOWN |
| 11U, // ADJCALLSTACKUP |
| 11U, // BuildPairF64Pseudo |
| 11U, // HWASAN_CHECK_MEMACCESS_SHORTGRANULES |
| 17124U, // PseudoAddTPRel |
| 11U, // PseudoAtomicLoadNand32 |
| 11U, // PseudoAtomicLoadNand64 |
| 11U, // PseudoBR |
| 11U, // PseudoBRIND |
| 149707U, // PseudoCALL |
| 11U, // PseudoCALLIndirect |
| 8407243U, // PseudoCALLReg |
| 11U, // PseudoCCADD |
| 11U, // PseudoCCADDW |
| 11U, // PseudoCCAND |
| 11U, // PseudoCCMOVGPR |
| 11U, // PseudoCCOR |
| 11U, // PseudoCCSUB |
| 11U, // PseudoCCSUBW |
| 11U, // PseudoCCXOR |
| 11U, // PseudoCmpXchg32 |
| 11U, // PseudoCmpXchg64 |
| 303072027U, // PseudoFLD |
| 303072795U, // PseudoFLH |
| 303081717U, // PseudoFLW |
| 11U, // PseudoFROUND_D |
| 11U, // PseudoFROUND_H |
| 11U, // PseudoFROUND_S |
| 303072047U, // PseudoFSD |
| 303072808U, // PseudoFSH |
| 303081780U, // PseudoFSW |
| 10521851U, // PseudoJump |
| 8405233U, // PseudoLA |
| 8405768U, // PseudoLA_TLS_GD |
| 8405824U, // PseudoLA_TLS_IE |
| 8405347U, // PseudoLB |
| 8409330U, // PseudoLBU |
| 8405781U, // PseudoLD |
| 8406556U, // PseudoLH |
| 8409360U, // PseudoLHU |
| 8406664U, // PseudoLI |
| 8405232U, // PseudoLLA |
| 8415471U, // PseudoLW |
| 8409493U, // PseudoLWU |
| 11U, // PseudoMaskedAtomicLoadAdd32 |
| 11U, // PseudoMaskedAtomicLoadMax32 |
| 11U, // PseudoMaskedAtomicLoadMin32 |
| 11U, // PseudoMaskedAtomicLoadNand32 |
| 11U, // PseudoMaskedAtomicLoadSub32 |
| 11U, // PseudoMaskedAtomicLoadUMax32 |
| 11U, // PseudoMaskedAtomicLoadUMin32 |
| 11U, // PseudoMaskedAtomicSwap32 |
| 11U, // PseudoMaskedCmpXchg32 |
| 11U, // PseudoQuietFLE_D |
| 11U, // PseudoQuietFLE_H |
| 11U, // PseudoQuietFLE_S |
| 11U, // PseudoQuietFLT_D |
| 11U, // PseudoQuietFLT_H |
| 11U, // PseudoQuietFLT_S |
| 11U, // PseudoRET |
| 11U, // PseudoReadVL |
| 11U, // PseudoReadVLENB |
| 303071591U, // PseudoSB |
| 303072041U, // PseudoSD |
| 8405325U, // PseudoSEXT_B |
| 8406425U, // PseudoSEXT_H |
| 303072809U, // PseudoSH |
| 303081774U, // PseudoSW |
| 149700U, // PseudoTAIL |
| 11U, // PseudoTAILIndirect |
| 11U, // PseudoTHVdotVMAQASU_VV_M1 |
| 11U, // PseudoTHVdotVMAQASU_VV_M1_MASK |
| 11U, // PseudoTHVdotVMAQASU_VV_M2 |
| 11U, // PseudoTHVdotVMAQASU_VV_M2_MASK |
| 11U, // PseudoTHVdotVMAQASU_VV_M4 |
| 11U, // PseudoTHVdotVMAQASU_VV_M4_MASK |
| 11U, // PseudoTHVdotVMAQASU_VV_M8 |
| 11U, // PseudoTHVdotVMAQASU_VV_M8_MASK |
| 11U, // PseudoTHVdotVMAQASU_VV_MF2 |
| 11U, // PseudoTHVdotVMAQASU_VV_MF2_MASK |
| 11U, // PseudoTHVdotVMAQASU_VX_M1 |
| 11U, // PseudoTHVdotVMAQASU_VX_M1_MASK |
| 11U, // PseudoTHVdotVMAQASU_VX_M2 |
| 11U, // PseudoTHVdotVMAQASU_VX_M2_MASK |
| 11U, // PseudoTHVdotVMAQASU_VX_M4 |
| 11U, // PseudoTHVdotVMAQASU_VX_M4_MASK |
| 11U, // PseudoTHVdotVMAQASU_VX_M8 |
| 11U, // PseudoTHVdotVMAQASU_VX_M8_MASK |
| 11U, // PseudoTHVdotVMAQASU_VX_MF2 |
| 11U, // PseudoTHVdotVMAQASU_VX_MF2_MASK |
| 11U, // PseudoTHVdotVMAQAUS_VX_M1 |
| 11U, // PseudoTHVdotVMAQAUS_VX_M1_MASK |
| 11U, // PseudoTHVdotVMAQAUS_VX_M2 |
| 11U, // PseudoTHVdotVMAQAUS_VX_M2_MASK |
| 11U, // PseudoTHVdotVMAQAUS_VX_M4 |
| 11U, // PseudoTHVdotVMAQAUS_VX_M4_MASK |
| 11U, // PseudoTHVdotVMAQAUS_VX_M8 |
| 11U, // PseudoTHVdotVMAQAUS_VX_M8_MASK |
| 11U, // PseudoTHVdotVMAQAUS_VX_MF2 |
| 11U, // PseudoTHVdotVMAQAUS_VX_MF2_MASK |
| 11U, // PseudoTHVdotVMAQAU_VV_M1 |
| 11U, // PseudoTHVdotVMAQAU_VV_M1_MASK |
| 11U, // PseudoTHVdotVMAQAU_VV_M2 |
| 11U, // PseudoTHVdotVMAQAU_VV_M2_MASK |
| 11U, // PseudoTHVdotVMAQAU_VV_M4 |
| 11U, // PseudoTHVdotVMAQAU_VV_M4_MASK |
| 11U, // PseudoTHVdotVMAQAU_VV_M8 |
| 11U, // PseudoTHVdotVMAQAU_VV_M8_MASK |
| 11U, // PseudoTHVdotVMAQAU_VV_MF2 |
| 11U, // PseudoTHVdotVMAQAU_VV_MF2_MASK |
| 11U, // PseudoTHVdotVMAQAU_VX_M1 |
| 11U, // PseudoTHVdotVMAQAU_VX_M1_MASK |
| 11U, // PseudoTHVdotVMAQAU_VX_M2 |
| 11U, // PseudoTHVdotVMAQAU_VX_M2_MASK |
| 11U, // PseudoTHVdotVMAQAU_VX_M4 |
| 11U, // PseudoTHVdotVMAQAU_VX_M4_MASK |
| 11U, // PseudoTHVdotVMAQAU_VX_M8 |
| 11U, // PseudoTHVdotVMAQAU_VX_M8_MASK |
| 11U, // PseudoTHVdotVMAQAU_VX_MF2 |
| 11U, // PseudoTHVdotVMAQAU_VX_MF2_MASK |
| 11U, // PseudoTHVdotVMAQA_VV_M1 |
| 11U, // PseudoTHVdotVMAQA_VV_M1_MASK |
| 11U, // PseudoTHVdotVMAQA_VV_M2 |
| 11U, // PseudoTHVdotVMAQA_VV_M2_MASK |
| 11U, // PseudoTHVdotVMAQA_VV_M4 |
| 11U, // PseudoTHVdotVMAQA_VV_M4_MASK |
| 11U, // PseudoTHVdotVMAQA_VV_M8 |
| 11U, // PseudoTHVdotVMAQA_VV_M8_MASK |
| 11U, // PseudoTHVdotVMAQA_VV_MF2 |
| 11U, // PseudoTHVdotVMAQA_VV_MF2_MASK |
| 11U, // PseudoTHVdotVMAQA_VX_M1 |
| 11U, // PseudoTHVdotVMAQA_VX_M1_MASK |
| 11U, // PseudoTHVdotVMAQA_VX_M2 |
| 11U, // PseudoTHVdotVMAQA_VX_M2_MASK |
| 11U, // PseudoTHVdotVMAQA_VX_M4 |
| 11U, // PseudoTHVdotVMAQA_VX_M4_MASK |
| 11U, // PseudoTHVdotVMAQA_VX_M8 |
| 11U, // PseudoTHVdotVMAQA_VX_M8_MASK |
| 11U, // PseudoTHVdotVMAQA_VX_MF2 |
| 11U, // PseudoTHVdotVMAQA_VX_MF2_MASK |
| 11U, // PseudoVAADDU_VV_M1 |
| 11U, // PseudoVAADDU_VV_M1_MASK |
| 11U, // PseudoVAADDU_VV_M1_TU |
| 11U, // PseudoVAADDU_VV_M2 |
| 11U, // PseudoVAADDU_VV_M2_MASK |
| 11U, // PseudoVAADDU_VV_M2_TU |
| 11U, // PseudoVAADDU_VV_M4 |
| 11U, // PseudoVAADDU_VV_M4_MASK |
| 11U, // PseudoVAADDU_VV_M4_TU |
| 11U, // PseudoVAADDU_VV_M8 |
| 11U, // PseudoVAADDU_VV_M8_MASK |
| 11U, // PseudoVAADDU_VV_M8_TU |
| 11U, // PseudoVAADDU_VV_MF2 |
| 11U, // PseudoVAADDU_VV_MF2_MASK |
| 11U, // PseudoVAADDU_VV_MF2_TU |
| 11U, // PseudoVAADDU_VV_MF4 |
| 11U, // PseudoVAADDU_VV_MF4_MASK |
| 11U, // PseudoVAADDU_VV_MF4_TU |
| 11U, // PseudoVAADDU_VV_MF8 |
| 11U, // PseudoVAADDU_VV_MF8_MASK |
| 11U, // PseudoVAADDU_VV_MF8_TU |
| 11U, // PseudoVAADDU_VX_M1 |
| 11U, // PseudoVAADDU_VX_M1_MASK |
| 11U, // PseudoVAADDU_VX_M1_TU |
| 11U, // PseudoVAADDU_VX_M2 |
| 11U, // PseudoVAADDU_VX_M2_MASK |
| 11U, // PseudoVAADDU_VX_M2_TU |
| 11U, // PseudoVAADDU_VX_M4 |
| 11U, // PseudoVAADDU_VX_M4_MASK |
| 11U, // PseudoVAADDU_VX_M4_TU |
| 11U, // PseudoVAADDU_VX_M8 |
| 11U, // PseudoVAADDU_VX_M8_MASK |
| 11U, // PseudoVAADDU_VX_M8_TU |
| 11U, // PseudoVAADDU_VX_MF2 |
| 11U, // PseudoVAADDU_VX_MF2_MASK |
| 11U, // PseudoVAADDU_VX_MF2_TU |
| 11U, // PseudoVAADDU_VX_MF4 |
| 11U, // PseudoVAADDU_VX_MF4_MASK |
| 11U, // PseudoVAADDU_VX_MF4_TU |
| 11U, // PseudoVAADDU_VX_MF8 |
| 11U, // PseudoVAADDU_VX_MF8_MASK |
| 11U, // PseudoVAADDU_VX_MF8_TU |
| 11U, // PseudoVAADD_VV_M1 |
| 11U, // PseudoVAADD_VV_M1_MASK |
| 11U, // PseudoVAADD_VV_M1_TU |
| 11U, // PseudoVAADD_VV_M2 |
| 11U, // PseudoVAADD_VV_M2_MASK |
| 11U, // PseudoVAADD_VV_M2_TU |
| 11U, // PseudoVAADD_VV_M4 |
| 11U, // PseudoVAADD_VV_M4_MASK |
| 11U, // PseudoVAADD_VV_M4_TU |
| 11U, // PseudoVAADD_VV_M8 |
| 11U, // PseudoVAADD_VV_M8_MASK |
| 11U, // PseudoVAADD_VV_M8_TU |
| 11U, // PseudoVAADD_VV_MF2 |
| 11U, // PseudoVAADD_VV_MF2_MASK |
| 11U, // PseudoVAADD_VV_MF2_TU |
| 11U, // PseudoVAADD_VV_MF4 |
| 11U, // PseudoVAADD_VV_MF4_MASK |
| 11U, // PseudoVAADD_VV_MF4_TU |
| 11U, // PseudoVAADD_VV_MF8 |
| 11U, // PseudoVAADD_VV_MF8_MASK |
| 11U, // PseudoVAADD_VV_MF8_TU |
| 11U, // PseudoVAADD_VX_M1 |
| 11U, // PseudoVAADD_VX_M1_MASK |
| 11U, // PseudoVAADD_VX_M1_TU |
| 11U, // PseudoVAADD_VX_M2 |
| 11U, // PseudoVAADD_VX_M2_MASK |
| 11U, // PseudoVAADD_VX_M2_TU |
| 11U, // PseudoVAADD_VX_M4 |
| 11U, // PseudoVAADD_VX_M4_MASK |
| 11U, // PseudoVAADD_VX_M4_TU |
| 11U, // PseudoVAADD_VX_M8 |
| 11U, // PseudoVAADD_VX_M8_MASK |
| 11U, // PseudoVAADD_VX_M8_TU |
| 11U, // PseudoVAADD_VX_MF2 |
| 11U, // PseudoVAADD_VX_MF2_MASK |
| 11U, // PseudoVAADD_VX_MF2_TU |
| 11U, // PseudoVAADD_VX_MF4 |
| 11U, // PseudoVAADD_VX_MF4_MASK |
| 11U, // PseudoVAADD_VX_MF4_TU |
| 11U, // PseudoVAADD_VX_MF8 |
| 11U, // PseudoVAADD_VX_MF8_MASK |
| 11U, // PseudoVAADD_VX_MF8_TU |
| 11U, // PseudoVADC_VIM_M1 |
| 11U, // PseudoVADC_VIM_M1_TU |
| 11U, // PseudoVADC_VIM_M2 |
| 11U, // PseudoVADC_VIM_M2_TU |
| 11U, // PseudoVADC_VIM_M4 |
| 11U, // PseudoVADC_VIM_M4_TU |
| 11U, // PseudoVADC_VIM_M8 |
| 11U, // PseudoVADC_VIM_M8_TU |
| 11U, // PseudoVADC_VIM_MF2 |
| 11U, // PseudoVADC_VIM_MF2_TU |
| 11U, // PseudoVADC_VIM_MF4 |
| 11U, // PseudoVADC_VIM_MF4_TU |
| 11U, // PseudoVADC_VIM_MF8 |
| 11U, // PseudoVADC_VIM_MF8_TU |
| 11U, // PseudoVADC_VVM_M1 |
| 11U, // PseudoVADC_VVM_M1_TU |
| 11U, // PseudoVADC_VVM_M2 |
| 11U, // PseudoVADC_VVM_M2_TU |
| 11U, // PseudoVADC_VVM_M4 |
| 11U, // PseudoVADC_VVM_M4_TU |
| 11U, // PseudoVADC_VVM_M8 |
| 11U, // PseudoVADC_VVM_M8_TU |
| 11U, // PseudoVADC_VVM_MF2 |
| 11U, // PseudoVADC_VVM_MF2_TU |
| 11U, // PseudoVADC_VVM_MF4 |
| 11U, // PseudoVADC_VVM_MF4_TU |
| 11U, // PseudoVADC_VVM_MF8 |
| 11U, // PseudoVADC_VVM_MF8_TU |
| 11U, // PseudoVADC_VXM_M1 |
| 11U, // PseudoVADC_VXM_M1_TU |
| 11U, // PseudoVADC_VXM_M2 |
| 11U, // PseudoVADC_VXM_M2_TU |
| 11U, // PseudoVADC_VXM_M4 |
| 11U, // PseudoVADC_VXM_M4_TU |
| 11U, // PseudoVADC_VXM_M8 |
| 11U, // PseudoVADC_VXM_M8_TU |
| 11U, // PseudoVADC_VXM_MF2 |
| 11U, // PseudoVADC_VXM_MF2_TU |
| 11U, // PseudoVADC_VXM_MF4 |
| 11U, // PseudoVADC_VXM_MF4_TU |
| 11U, // PseudoVADC_VXM_MF8 |
| 11U, // PseudoVADC_VXM_MF8_TU |
| 11U, // PseudoVADD_VI_M1 |
| 11U, // PseudoVADD_VI_M1_MASK |
| 11U, // PseudoVADD_VI_M1_TU |
| 11U, // PseudoVADD_VI_M2 |
| 11U, // PseudoVADD_VI_M2_MASK |
| 11U, // PseudoVADD_VI_M2_TU |
| 11U, // PseudoVADD_VI_M4 |
| 11U, // PseudoVADD_VI_M4_MASK |
| 11U, // PseudoVADD_VI_M4_TU |
| 11U, // PseudoVADD_VI_M8 |
| 11U, // PseudoVADD_VI_M8_MASK |
| 11U, // PseudoVADD_VI_M8_TU |
| 11U, // PseudoVADD_VI_MF2 |
| 11U, // PseudoVADD_VI_MF2_MASK |
| 11U, // PseudoVADD_VI_MF2_TU |
| 11U, // PseudoVADD_VI_MF4 |
| 11U, // PseudoVADD_VI_MF4_MASK |
| 11U, // PseudoVADD_VI_MF4_TU |
| 11U, // PseudoVADD_VI_MF8 |
| 11U, // PseudoVADD_VI_MF8_MASK |
| 11U, // PseudoVADD_VI_MF8_TU |
| 11U, // PseudoVADD_VV_M1 |
| 11U, // PseudoVADD_VV_M1_MASK |
| 11U, // PseudoVADD_VV_M1_TU |
| 11U, // PseudoVADD_VV_M2 |
| 11U, // PseudoVADD_VV_M2_MASK |
| 11U, // PseudoVADD_VV_M2_TU |
| 11U, // PseudoVADD_VV_M4 |
| 11U, // PseudoVADD_VV_M4_MASK |
| 11U, // PseudoVADD_VV_M4_TU |
| 11U, // PseudoVADD_VV_M8 |
| 11U, // PseudoVADD_VV_M8_MASK |
| 11U, // PseudoVADD_VV_M8_TU |
| 11U, // PseudoVADD_VV_MF2 |
| 11U, // PseudoVADD_VV_MF2_MASK |
| 11U, // PseudoVADD_VV_MF2_TU |
| 11U, // PseudoVADD_VV_MF4 |
| 11U, // PseudoVADD_VV_MF4_MASK |
| 11U, // PseudoVADD_VV_MF4_TU |
| 11U, // PseudoVADD_VV_MF8 |
| 11U, // PseudoVADD_VV_MF8_MASK |
| 11U, // PseudoVADD_VV_MF8_TU |
| 11U, // PseudoVADD_VX_M1 |
| 11U, // PseudoVADD_VX_M1_MASK |
| 11U, // PseudoVADD_VX_M1_TU |
| 11U, // PseudoVADD_VX_M2 |
| 11U, // PseudoVADD_VX_M2_MASK |
| 11U, // PseudoVADD_VX_M2_TU |
| 11U, // PseudoVADD_VX_M4 |
| 11U, // PseudoVADD_VX_M4_MASK |
| 11U, // PseudoVADD_VX_M4_TU |
| 11U, // PseudoVADD_VX_M8 |
| 11U, // PseudoVADD_VX_M8_MASK |
| 11U, // PseudoVADD_VX_M8_TU |
| 11U, // PseudoVADD_VX_MF2 |
| 11U, // PseudoVADD_VX_MF2_MASK |
| 11U, // PseudoVADD_VX_MF2_TU |
| 11U, // PseudoVADD_VX_MF4 |
| 11U, // PseudoVADD_VX_MF4_MASK |
| 11U, // PseudoVADD_VX_MF4_TU |
| 11U, // PseudoVADD_VX_MF8 |
| 11U, // PseudoVADD_VX_MF8_MASK |
| 11U, // PseudoVADD_VX_MF8_TU |
| 11U, // PseudoVAND_VI_M1 |
| 11U, // PseudoVAND_VI_M1_MASK |
| 11U, // PseudoVAND_VI_M1_TU |
| 11U, // PseudoVAND_VI_M2 |
| 11U, // PseudoVAND_VI_M2_MASK |
| 11U, // PseudoVAND_VI_M2_TU |
| 11U, // PseudoVAND_VI_M4 |
| 11U, // PseudoVAND_VI_M4_MASK |
| 11U, // PseudoVAND_VI_M4_TU |
| 11U, // PseudoVAND_VI_M8 |
| 11U, // PseudoVAND_VI_M8_MASK |
| 11U, // PseudoVAND_VI_M8_TU |
| 11U, // PseudoVAND_VI_MF2 |
| 11U, // PseudoVAND_VI_MF2_MASK |
| 11U, // PseudoVAND_VI_MF2_TU |
| 11U, // PseudoVAND_VI_MF4 |
| 11U, // PseudoVAND_VI_MF4_MASK |
| 11U, // PseudoVAND_VI_MF4_TU |
| 11U, // PseudoVAND_VI_MF8 |
| 11U, // PseudoVAND_VI_MF8_MASK |
| 11U, // PseudoVAND_VI_MF8_TU |
| 11U, // PseudoVAND_VV_M1 |
| 11U, // PseudoVAND_VV_M1_MASK |
| 11U, // PseudoVAND_VV_M1_TU |
| 11U, // PseudoVAND_VV_M2 |
| 11U, // PseudoVAND_VV_M2_MASK |
| 11U, // PseudoVAND_VV_M2_TU |
| 11U, // PseudoVAND_VV_M4 |
| 11U, // PseudoVAND_VV_M4_MASK |
| 11U, // PseudoVAND_VV_M4_TU |
| 11U, // PseudoVAND_VV_M8 |
| 11U, // PseudoVAND_VV_M8_MASK |
| 11U, // PseudoVAND_VV_M8_TU |
| 11U, // PseudoVAND_VV_MF2 |
| 11U, // PseudoVAND_VV_MF2_MASK |
| 11U, // PseudoVAND_VV_MF2_TU |
| 11U, // PseudoVAND_VV_MF4 |
| 11U, // PseudoVAND_VV_MF4_MASK |
| 11U, // PseudoVAND_VV_MF4_TU |
| 11U, // PseudoVAND_VV_MF8 |
| 11U, // PseudoVAND_VV_MF8_MASK |
| 11U, // PseudoVAND_VV_MF8_TU |
| 11U, // PseudoVAND_VX_M1 |
| 11U, // PseudoVAND_VX_M1_MASK |
| 11U, // PseudoVAND_VX_M1_TU |
| 11U, // PseudoVAND_VX_M2 |
| 11U, // PseudoVAND_VX_M2_MASK |
| 11U, // PseudoVAND_VX_M2_TU |
| 11U, // PseudoVAND_VX_M4 |
| 11U, // PseudoVAND_VX_M4_MASK |
| 11U, // PseudoVAND_VX_M4_TU |
| 11U, // PseudoVAND_VX_M8 |
| 11U, // PseudoVAND_VX_M8_MASK |
| 11U, // PseudoVAND_VX_M8_TU |
| 11U, // PseudoVAND_VX_MF2 |
| 11U, // PseudoVAND_VX_MF2_MASK |
| 11U, // PseudoVAND_VX_MF2_TU |
| 11U, // PseudoVAND_VX_MF4 |
| 11U, // PseudoVAND_VX_MF4_MASK |
| 11U, // PseudoVAND_VX_MF4_TU |
| 11U, // PseudoVAND_VX_MF8 |
| 11U, // PseudoVAND_VX_MF8_MASK |
| 11U, // PseudoVAND_VX_MF8_TU |
| 11U, // PseudoVASUBU_VV_M1 |
| 11U, // PseudoVASUBU_VV_M1_MASK |
| 11U, // PseudoVASUBU_VV_M1_TU |
| 11U, // PseudoVASUBU_VV_M2 |
| 11U, // PseudoVASUBU_VV_M2_MASK |
| 11U, // PseudoVASUBU_VV_M2_TU |
| 11U, // PseudoVASUBU_VV_M4 |
| 11U, // PseudoVASUBU_VV_M4_MASK |
| 11U, // PseudoVASUBU_VV_M4_TU |
| 11U, // PseudoVASUBU_VV_M8 |
| 11U, // PseudoVASUBU_VV_M8_MASK |
| 11U, // PseudoVASUBU_VV_M8_TU |
| 11U, // PseudoVASUBU_VV_MF2 |
| 11U, // PseudoVASUBU_VV_MF2_MASK |
| 11U, // PseudoVASUBU_VV_MF2_TU |
| 11U, // PseudoVASUBU_VV_MF4 |
| 11U, // PseudoVASUBU_VV_MF4_MASK |
| 11U, // PseudoVASUBU_VV_MF4_TU |
| 11U, // PseudoVASUBU_VV_MF8 |
| 11U, // PseudoVASUBU_VV_MF8_MASK |
| 11U, // PseudoVASUBU_VV_MF8_TU |
| 11U, // PseudoVASUBU_VX_M1 |
| 11U, // PseudoVASUBU_VX_M1_MASK |
| 11U, // PseudoVASUBU_VX_M1_TU |
| 11U, // PseudoVASUBU_VX_M2 |
| 11U, // PseudoVASUBU_VX_M2_MASK |
| 11U, // PseudoVASUBU_VX_M2_TU |
| 11U, // PseudoVASUBU_VX_M4 |
| 11U, // PseudoVASUBU_VX_M4_MASK |
| 11U, // PseudoVASUBU_VX_M4_TU |
| 11U, // PseudoVASUBU_VX_M8 |
| 11U, // PseudoVASUBU_VX_M8_MASK |
| 11U, // PseudoVASUBU_VX_M8_TU |
| 11U, // PseudoVASUBU_VX_MF2 |
| 11U, // PseudoVASUBU_VX_MF2_MASK |
| 11U, // PseudoVASUBU_VX_MF2_TU |
| 11U, // PseudoVASUBU_VX_MF4 |
| 11U, // PseudoVASUBU_VX_MF4_MASK |
| 11U, // PseudoVASUBU_VX_MF4_TU |
| 11U, // PseudoVASUBU_VX_MF8 |
| 11U, // PseudoVASUBU_VX_MF8_MASK |
| 11U, // PseudoVASUBU_VX_MF8_TU |
| 11U, // PseudoVASUB_VV_M1 |
| 11U, // PseudoVASUB_VV_M1_MASK |
| 11U, // PseudoVASUB_VV_M1_TU |
| 11U, // PseudoVASUB_VV_M2 |
| 11U, // PseudoVASUB_VV_M2_MASK |
| 11U, // PseudoVASUB_VV_M2_TU |
| 11U, // PseudoVASUB_VV_M4 |
| 11U, // PseudoVASUB_VV_M4_MASK |
| 11U, // PseudoVASUB_VV_M4_TU |
| 11U, // PseudoVASUB_VV_M8 |
| 11U, // PseudoVASUB_VV_M8_MASK |
| 11U, // PseudoVASUB_VV_M8_TU |
| 11U, // PseudoVASUB_VV_MF2 |
| 11U, // PseudoVASUB_VV_MF2_MASK |
| 11U, // PseudoVASUB_VV_MF2_TU |
| 11U, // PseudoVASUB_VV_MF4 |
| 11U, // PseudoVASUB_VV_MF4_MASK |
| 11U, // PseudoVASUB_VV_MF4_TU |
| 11U, // PseudoVASUB_VV_MF8 |
| 11U, // PseudoVASUB_VV_MF8_MASK |
| 11U, // PseudoVASUB_VV_MF8_TU |
| 11U, // PseudoVASUB_VX_M1 |
| 11U, // PseudoVASUB_VX_M1_MASK |
| 11U, // PseudoVASUB_VX_M1_TU |
| 11U, // PseudoVASUB_VX_M2 |
| 11U, // PseudoVASUB_VX_M2_MASK |
| 11U, // PseudoVASUB_VX_M2_TU |
| 11U, // PseudoVASUB_VX_M4 |
| 11U, // PseudoVASUB_VX_M4_MASK |
| 11U, // PseudoVASUB_VX_M4_TU |
| 11U, // PseudoVASUB_VX_M8 |
| 11U, // PseudoVASUB_VX_M8_MASK |
| 11U, // PseudoVASUB_VX_M8_TU |
| 11U, // PseudoVASUB_VX_MF2 |
| 11U, // PseudoVASUB_VX_MF2_MASK |
| 11U, // PseudoVASUB_VX_MF2_TU |
| 11U, // PseudoVASUB_VX_MF4 |
| 11U, // PseudoVASUB_VX_MF4_MASK |
| 11U, // PseudoVASUB_VX_MF4_TU |
| 11U, // PseudoVASUB_VX_MF8 |
| 11U, // PseudoVASUB_VX_MF8_MASK |
| 11U, // PseudoVASUB_VX_MF8_TU |
| 11U, // PseudoVCOMPRESS_VM_M1 |
| 11U, // PseudoVCOMPRESS_VM_M2 |
| 11U, // PseudoVCOMPRESS_VM_M4 |
| 11U, // PseudoVCOMPRESS_VM_M8 |
| 11U, // PseudoVCOMPRESS_VM_MF2 |
| 11U, // PseudoVCOMPRESS_VM_MF4 |
| 11U, // PseudoVCOMPRESS_VM_MF8 |
| 11U, // PseudoVCPOP_M_B1 |
| 11U, // PseudoVCPOP_M_B16 |
| 11U, // PseudoVCPOP_M_B16_MASK |
| 11U, // PseudoVCPOP_M_B1_MASK |
| 11U, // PseudoVCPOP_M_B2 |
| 11U, // PseudoVCPOP_M_B2_MASK |
| 11U, // PseudoVCPOP_M_B32 |
| 11U, // PseudoVCPOP_M_B32_MASK |
| 11U, // PseudoVCPOP_M_B4 |
| 11U, // PseudoVCPOP_M_B4_MASK |
| 11U, // PseudoVCPOP_M_B64 |
| 11U, // PseudoVCPOP_M_B64_MASK |
| 11U, // PseudoVCPOP_M_B8 |
| 11U, // PseudoVCPOP_M_B8_MASK |
| 11U, // PseudoVDIVU_VV_M1 |
| 11U, // PseudoVDIVU_VV_M1_MASK |
| 11U, // PseudoVDIVU_VV_M1_TU |
| 11U, // PseudoVDIVU_VV_M2 |
| 11U, // PseudoVDIVU_VV_M2_MASK |
| 11U, // PseudoVDIVU_VV_M2_TU |
| 11U, // PseudoVDIVU_VV_M4 |
| 11U, // PseudoVDIVU_VV_M4_MASK |
| 11U, // PseudoVDIVU_VV_M4_TU |
| 11U, // PseudoVDIVU_VV_M8 |
| 11U, // PseudoVDIVU_VV_M8_MASK |
| 11U, // PseudoVDIVU_VV_M8_TU |
| 11U, // PseudoVDIVU_VV_MF2 |
| 11U, // PseudoVDIVU_VV_MF2_MASK |
| 11U, // PseudoVDIVU_VV_MF2_TU |
| 11U, // PseudoVDIVU_VV_MF4 |
| 11U, // PseudoVDIVU_VV_MF4_MASK |
| 11U, // PseudoVDIVU_VV_MF4_TU |
| 11U, // PseudoVDIVU_VV_MF8 |
| 11U, // PseudoVDIVU_VV_MF8_MASK |
| 11U, // PseudoVDIVU_VV_MF8_TU |
| 11U, // PseudoVDIVU_VX_M1 |
| 11U, // PseudoVDIVU_VX_M1_MASK |
| 11U, // PseudoVDIVU_VX_M1_TU |
| 11U, // PseudoVDIVU_VX_M2 |
| 11U, // PseudoVDIVU_VX_M2_MASK |
| 11U, // PseudoVDIVU_VX_M2_TU |
| 11U, // PseudoVDIVU_VX_M4 |
| 11U, // PseudoVDIVU_VX_M4_MASK |
| 11U, // PseudoVDIVU_VX_M4_TU |
| 11U, // PseudoVDIVU_VX_M8 |
| 11U, // PseudoVDIVU_VX_M8_MASK |
| 11U, // PseudoVDIVU_VX_M8_TU |
| 11U, // PseudoVDIVU_VX_MF2 |
| 11U, // PseudoVDIVU_VX_MF2_MASK |
| 11U, // PseudoVDIVU_VX_MF2_TU |
| 11U, // PseudoVDIVU_VX_MF4 |
| 11U, // PseudoVDIVU_VX_MF4_MASK |
| 11U, // PseudoVDIVU_VX_MF4_TU |
| 11U, // PseudoVDIVU_VX_MF8 |
| 11U, // PseudoVDIVU_VX_MF8_MASK |
| 11U, // PseudoVDIVU_VX_MF8_TU |
| 11U, // PseudoVDIV_VV_M1 |
| 11U, // PseudoVDIV_VV_M1_MASK |
| 11U, // PseudoVDIV_VV_M1_TU |
| 11U, // PseudoVDIV_VV_M2 |
| 11U, // PseudoVDIV_VV_M2_MASK |
| 11U, // PseudoVDIV_VV_M2_TU |
| 11U, // PseudoVDIV_VV_M4 |
| 11U, // PseudoVDIV_VV_M4_MASK |
| 11U, // PseudoVDIV_VV_M4_TU |
| 11U, // PseudoVDIV_VV_M8 |
| 11U, // PseudoVDIV_VV_M8_MASK |
| 11U, // PseudoVDIV_VV_M8_TU |
| 11U, // PseudoVDIV_VV_MF2 |
| 11U, // PseudoVDIV_VV_MF2_MASK |
| 11U, // PseudoVDIV_VV_MF2_TU |
| 11U, // PseudoVDIV_VV_MF4 |
| 11U, // PseudoVDIV_VV_MF4_MASK |
| 11U, // PseudoVDIV_VV_MF4_TU |
| 11U, // PseudoVDIV_VV_MF8 |
| 11U, // PseudoVDIV_VV_MF8_MASK |
| 11U, // PseudoVDIV_VV_MF8_TU |
| 11U, // PseudoVDIV_VX_M1 |
| 11U, // PseudoVDIV_VX_M1_MASK |
| 11U, // PseudoVDIV_VX_M1_TU |
| 11U, // PseudoVDIV_VX_M2 |
| 11U, // PseudoVDIV_VX_M2_MASK |
| 11U, // PseudoVDIV_VX_M2_TU |
| 11U, // PseudoVDIV_VX_M4 |
| 11U, // PseudoVDIV_VX_M4_MASK |
| 11U, // PseudoVDIV_VX_M4_TU |
| 11U, // PseudoVDIV_VX_M8 |
| 11U, // PseudoVDIV_VX_M8_MASK |
| 11U, // PseudoVDIV_VX_M8_TU |
| 11U, // PseudoVDIV_VX_MF2 |
| 11U, // PseudoVDIV_VX_MF2_MASK |
| 11U, // PseudoVDIV_VX_MF2_TU |
| 11U, // PseudoVDIV_VX_MF4 |
| 11U, // PseudoVDIV_VX_MF4_MASK |
| 11U, // PseudoVDIV_VX_MF4_TU |
| 11U, // PseudoVDIV_VX_MF8 |
| 11U, // PseudoVDIV_VX_MF8_MASK |
| 11U, // PseudoVDIV_VX_MF8_TU |
| 11U, // PseudoVFADD_VF16_M1 |
| 11U, // PseudoVFADD_VF16_M1_MASK |
| 11U, // PseudoVFADD_VF16_M1_TU |
| 11U, // PseudoVFADD_VF16_M2 |
| 11U, // PseudoVFADD_VF16_M2_MASK |
| 11U, // PseudoVFADD_VF16_M2_TU |
| 11U, // PseudoVFADD_VF16_M4 |
| 11U, // PseudoVFADD_VF16_M4_MASK |
| 11U, // PseudoVFADD_VF16_M4_TU |
| 11U, // PseudoVFADD_VF16_M8 |
| 11U, // PseudoVFADD_VF16_M8_MASK |
| 11U, // PseudoVFADD_VF16_M8_TU |
| 11U, // PseudoVFADD_VF16_MF2 |
| 11U, // PseudoVFADD_VF16_MF2_MASK |
| 11U, // PseudoVFADD_VF16_MF2_TU |
| 11U, // PseudoVFADD_VF16_MF4 |
| 11U, // PseudoVFADD_VF16_MF4_MASK |
| 11U, // PseudoVFADD_VF16_MF4_TU |
| 11U, // PseudoVFADD_VF32_M1 |
| 11U, // PseudoVFADD_VF32_M1_MASK |
| 11U, // PseudoVFADD_VF32_M1_TU |
| 11U, // PseudoVFADD_VF32_M2 |
| 11U, // PseudoVFADD_VF32_M2_MASK |
| 11U, // PseudoVFADD_VF32_M2_TU |
| 11U, // PseudoVFADD_VF32_M4 |
| 11U, // PseudoVFADD_VF32_M4_MASK |
| 11U, // PseudoVFADD_VF32_M4_TU |
| 11U, // PseudoVFADD_VF32_M8 |
| 11U, // PseudoVFADD_VF32_M8_MASK |
| 11U, // PseudoVFADD_VF32_M8_TU |
| 11U, // PseudoVFADD_VF32_MF2 |
| 11U, // PseudoVFADD_VF32_MF2_MASK |
| 11U, // PseudoVFADD_VF32_MF2_TU |
| 11U, // PseudoVFADD_VF64_M1 |
| 11U, // PseudoVFADD_VF64_M1_MASK |
| 11U, // PseudoVFADD_VF64_M1_TU |
| 11U, // PseudoVFADD_VF64_M2 |
| 11U, // PseudoVFADD_VF64_M2_MASK |
| 11U, // PseudoVFADD_VF64_M2_TU |
| 11U, // PseudoVFADD_VF64_M4 |
| 11U, // PseudoVFADD_VF64_M4_MASK |
| 11U, // PseudoVFADD_VF64_M4_TU |
| 11U, // PseudoVFADD_VF64_M8 |
| 11U, // PseudoVFADD_VF64_M8_MASK |
| 11U, // PseudoVFADD_VF64_M8_TU |
| 11U, // PseudoVFADD_VV_M1 |
| 11U, // PseudoVFADD_VV_M1_MASK |
| 11U, // PseudoVFADD_VV_M1_TU |
| 11U, // PseudoVFADD_VV_M2 |
| 11U, // PseudoVFADD_VV_M2_MASK |
| 11U, // PseudoVFADD_VV_M2_TU |
| 11U, // PseudoVFADD_VV_M4 |
| 11U, // PseudoVFADD_VV_M4_MASK |
| 11U, // PseudoVFADD_VV_M4_TU |
| 11U, // PseudoVFADD_VV_M8 |
| 11U, // PseudoVFADD_VV_M8_MASK |
| 11U, // PseudoVFADD_VV_M8_TU |
| 11U, // PseudoVFADD_VV_MF2 |
| 11U, // PseudoVFADD_VV_MF2_MASK |
| 11U, // PseudoVFADD_VV_MF2_TU |
| 11U, // PseudoVFADD_VV_MF4 |
| 11U, // PseudoVFADD_VV_MF4_MASK |
| 11U, // PseudoVFADD_VV_MF4_TU |
| 11U, // PseudoVFCLASS_V_M1 |
| 11U, // PseudoVFCLASS_V_M1_MASK |
| 11U, // PseudoVFCLASS_V_M1_TU |
| 11U, // PseudoVFCLASS_V_M2 |
| 11U, // PseudoVFCLASS_V_M2_MASK |
| 11U, // PseudoVFCLASS_V_M2_TU |
| 11U, // PseudoVFCLASS_V_M4 |
| 11U, // PseudoVFCLASS_V_M4_MASK |
| 11U, // PseudoVFCLASS_V_M4_TU |
| 11U, // PseudoVFCLASS_V_M8 |
| 11U, // PseudoVFCLASS_V_M8_MASK |
| 11U, // PseudoVFCLASS_V_M8_TU |
| 11U, // PseudoVFCLASS_V_MF2 |
| 11U, // PseudoVFCLASS_V_MF2_MASK |
| 11U, // PseudoVFCLASS_V_MF2_TU |
| 11U, // PseudoVFCLASS_V_MF4 |
| 11U, // PseudoVFCLASS_V_MF4_MASK |
| 11U, // PseudoVFCLASS_V_MF4_TU |
| 11U, // PseudoVFCVT_F_XU_V_M1 |
| 11U, // PseudoVFCVT_F_XU_V_M1_MASK |
| 11U, // PseudoVFCVT_F_XU_V_M1_TU |
| 11U, // PseudoVFCVT_F_XU_V_M2 |
| 11U, // PseudoVFCVT_F_XU_V_M2_MASK |
| 11U, // PseudoVFCVT_F_XU_V_M2_TU |
| 11U, // PseudoVFCVT_F_XU_V_M4 |
| 11U, // PseudoVFCVT_F_XU_V_M4_MASK |
| 11U, // PseudoVFCVT_F_XU_V_M4_TU |
| 11U, // PseudoVFCVT_F_XU_V_M8 |
| 11U, // PseudoVFCVT_F_XU_V_M8_MASK |
| 11U, // PseudoVFCVT_F_XU_V_M8_TU |
| 11U, // PseudoVFCVT_F_XU_V_MF2 |
| 11U, // PseudoVFCVT_F_XU_V_MF2_MASK |
| 11U, // PseudoVFCVT_F_XU_V_MF2_TU |
| 11U, // PseudoVFCVT_F_XU_V_MF4 |
| 11U, // PseudoVFCVT_F_XU_V_MF4_MASK |
| 11U, // PseudoVFCVT_F_XU_V_MF4_TU |
| 11U, // PseudoVFCVT_F_X_V_M1 |
| 11U, // PseudoVFCVT_F_X_V_M1_MASK |
| 11U, // PseudoVFCVT_F_X_V_M1_TU |
| 11U, // PseudoVFCVT_F_X_V_M2 |
| 11U, // PseudoVFCVT_F_X_V_M2_MASK |
| 11U, // PseudoVFCVT_F_X_V_M2_TU |
| 11U, // PseudoVFCVT_F_X_V_M4 |
| 11U, // PseudoVFCVT_F_X_V_M4_MASK |
| 11U, // PseudoVFCVT_F_X_V_M4_TU |
| 11U, // PseudoVFCVT_F_X_V_M8 |
| 11U, // PseudoVFCVT_F_X_V_M8_MASK |
| 11U, // PseudoVFCVT_F_X_V_M8_TU |
| 11U, // PseudoVFCVT_F_X_V_MF2 |
| 11U, // PseudoVFCVT_F_X_V_MF2_MASK |
| 11U, // PseudoVFCVT_F_X_V_MF2_TU |
| 11U, // PseudoVFCVT_F_X_V_MF4 |
| 11U, // PseudoVFCVT_F_X_V_MF4_MASK |
| 11U, // PseudoVFCVT_F_X_V_MF4_TU |
| 11U, // PseudoVFCVT_RM_F_XU_V_M1_MASK |
| 11U, // PseudoVFCVT_RM_F_XU_V_M2_MASK |
| 11U, // PseudoVFCVT_RM_F_XU_V_M4_MASK |
| 11U, // PseudoVFCVT_RM_F_XU_V_M8_MASK |
| 11U, // PseudoVFCVT_RM_F_XU_V_MF2_MASK |
| 11U, // PseudoVFCVT_RM_F_XU_V_MF4_MASK |
| 11U, // PseudoVFCVT_RM_F_X_V_M1_MASK |
| 11U, // PseudoVFCVT_RM_F_X_V_M2_MASK |
| 11U, // PseudoVFCVT_RM_F_X_V_M4_MASK |
| 11U, // PseudoVFCVT_RM_F_X_V_M8_MASK |
| 11U, // PseudoVFCVT_RM_F_X_V_MF2_MASK |
| 11U, // PseudoVFCVT_RM_F_X_V_MF4_MASK |
| 11U, // PseudoVFCVT_RM_XU_F_V_M1_MASK |
| 11U, // PseudoVFCVT_RM_XU_F_V_M2_MASK |
| 11U, // PseudoVFCVT_RM_XU_F_V_M4_MASK |
| 11U, // PseudoVFCVT_RM_XU_F_V_M8_MASK |
| 11U, // PseudoVFCVT_RM_XU_F_V_MF2_MASK |
| 11U, // PseudoVFCVT_RM_XU_F_V_MF4_MASK |
| 11U, // PseudoVFCVT_RM_X_F_V_M1_MASK |
| 11U, // PseudoVFCVT_RM_X_F_V_M2_MASK |
| 11U, // PseudoVFCVT_RM_X_F_V_M4_MASK |
| 11U, // PseudoVFCVT_RM_X_F_V_M8_MASK |
| 11U, // PseudoVFCVT_RM_X_F_V_MF2_MASK |
| 11U, // PseudoVFCVT_RM_X_F_V_MF4_MASK |
| 11U, // PseudoVFCVT_RTZ_XU_F_V_M1 |
| 11U, // PseudoVFCVT_RTZ_XU_F_V_M1_MASK |
| 11U, // PseudoVFCVT_RTZ_XU_F_V_M1_TU |
| 11U, // PseudoVFCVT_RTZ_XU_F_V_M2 |
| 11U, // PseudoVFCVT_RTZ_XU_F_V_M2_MASK |
| 11U, // PseudoVFCVT_RTZ_XU_F_V_M2_TU |
| 11U, // PseudoVFCVT_RTZ_XU_F_V_M4 |
| 11U, // PseudoVFCVT_RTZ_XU_F_V_M4_MASK |
| 11U, // PseudoVFCVT_RTZ_XU_F_V_M4_TU |
| 11U, // PseudoVFCVT_RTZ_XU_F_V_M8 |
| 11U, // PseudoVFCVT_RTZ_XU_F_V_M8_MASK |
| 11U, // PseudoVFCVT_RTZ_XU_F_V_M8_TU |
| 11U, // PseudoVFCVT_RTZ_XU_F_V_MF2 |
| 11U, // PseudoVFCVT_RTZ_XU_F_V_MF2_MASK |
| 11U, // PseudoVFCVT_RTZ_XU_F_V_MF2_TU |
| 11U, // PseudoVFCVT_RTZ_XU_F_V_MF4 |
| 11U, // PseudoVFCVT_RTZ_XU_F_V_MF4_MASK |
| 11U, // PseudoVFCVT_RTZ_XU_F_V_MF4_TU |
| 11U, // PseudoVFCVT_RTZ_X_F_V_M1 |
| 11U, // PseudoVFCVT_RTZ_X_F_V_M1_MASK |
| 11U, // PseudoVFCVT_RTZ_X_F_V_M1_TU |
| 11U, // PseudoVFCVT_RTZ_X_F_V_M2 |
| 11U, // PseudoVFCVT_RTZ_X_F_V_M2_MASK |
| 11U, // PseudoVFCVT_RTZ_X_F_V_M2_TU |
| 11U, // PseudoVFCVT_RTZ_X_F_V_M4 |
| 11U, // PseudoVFCVT_RTZ_X_F_V_M4_MASK |
| 11U, // PseudoVFCVT_RTZ_X_F_V_M4_TU |
| 11U, // PseudoVFCVT_RTZ_X_F_V_M8 |
| 11U, // PseudoVFCVT_RTZ_X_F_V_M8_MASK |
| 11U, // PseudoVFCVT_RTZ_X_F_V_M8_TU |
| 11U, // PseudoVFCVT_RTZ_X_F_V_MF2 |
| 11U, // PseudoVFCVT_RTZ_X_F_V_MF2_MASK |
| 11U, // PseudoVFCVT_RTZ_X_F_V_MF2_TU |
| 11U, // PseudoVFCVT_RTZ_X_F_V_MF4 |
| 11U, // PseudoVFCVT_RTZ_X_F_V_MF4_MASK |
| 11U, // PseudoVFCVT_RTZ_X_F_V_MF4_TU |
| 11U, // PseudoVFCVT_XU_F_V_M1 |
| 11U, // PseudoVFCVT_XU_F_V_M1_MASK |
| 11U, // PseudoVFCVT_XU_F_V_M1_TU |
| 11U, // PseudoVFCVT_XU_F_V_M2 |
| 11U, // PseudoVFCVT_XU_F_V_M2_MASK |
| 11U, // PseudoVFCVT_XU_F_V_M2_TU |
| 11U, // PseudoVFCVT_XU_F_V_M4 |
| 11U, // PseudoVFCVT_XU_F_V_M4_MASK |
| 11U, // PseudoVFCVT_XU_F_V_M4_TU |
| 11U, // PseudoVFCVT_XU_F_V_M8 |
| 11U, // PseudoVFCVT_XU_F_V_M8_MASK |
| 11U, // PseudoVFCVT_XU_F_V_M8_TU |
| 11U, // PseudoVFCVT_XU_F_V_MF2 |
| 11U, // PseudoVFCVT_XU_F_V_MF2_MASK |
| 11U, // PseudoVFCVT_XU_F_V_MF2_TU |
| 11U, // PseudoVFCVT_XU_F_V_MF4 |
| 11U, // PseudoVFCVT_XU_F_V_MF4_MASK |
| 11U, // PseudoVFCVT_XU_F_V_MF4_TU |
| 11U, // PseudoVFCVT_X_F_V_M1 |
| 11U, // PseudoVFCVT_X_F_V_M1_MASK |
| 11U, // PseudoVFCVT_X_F_V_M1_TU |
| 11U, // PseudoVFCVT_X_F_V_M2 |
| 11U, // PseudoVFCVT_X_F_V_M2_MASK |
| 11U, // PseudoVFCVT_X_F_V_M2_TU |
| 11U, // PseudoVFCVT_X_F_V_M4 |
| 11U, // PseudoVFCVT_X_F_V_M4_MASK |
| 11U, // PseudoVFCVT_X_F_V_M4_TU |
| 11U, // PseudoVFCVT_X_F_V_M8 |
| 11U, // PseudoVFCVT_X_F_V_M8_MASK |
| 11U, // PseudoVFCVT_X_F_V_M8_TU |
| 11U, // PseudoVFCVT_X_F_V_MF2 |
| 11U, // PseudoVFCVT_X_F_V_MF2_MASK |
| 11U, // PseudoVFCVT_X_F_V_MF2_TU |
| 11U, // PseudoVFCVT_X_F_V_MF4 |
| 11U, // PseudoVFCVT_X_F_V_MF4_MASK |
| 11U, // PseudoVFCVT_X_F_V_MF4_TU |
| 11U, // PseudoVFDIV_VF16_M1 |
| 11U, // PseudoVFDIV_VF16_M1_MASK |
| 11U, // PseudoVFDIV_VF16_M1_TU |
| 11U, // PseudoVFDIV_VF16_M2 |
| 11U, // PseudoVFDIV_VF16_M2_MASK |
| 11U, // PseudoVFDIV_VF16_M2_TU |
| 11U, // PseudoVFDIV_VF16_M4 |
| 11U, // PseudoVFDIV_VF16_M4_MASK |
| 11U, // PseudoVFDIV_VF16_M4_TU |
| 11U, // PseudoVFDIV_VF16_M8 |
| 11U, // PseudoVFDIV_VF16_M8_MASK |
| 11U, // PseudoVFDIV_VF16_M8_TU |
| 11U, // PseudoVFDIV_VF16_MF2 |
| 11U, // PseudoVFDIV_VF16_MF2_MASK |
| 11U, // PseudoVFDIV_VF16_MF2_TU |
| 11U, // PseudoVFDIV_VF16_MF4 |
| 11U, // PseudoVFDIV_VF16_MF4_MASK |
| 11U, // PseudoVFDIV_VF16_MF4_TU |
| 11U, // PseudoVFDIV_VF32_M1 |
| 11U, // PseudoVFDIV_VF32_M1_MASK |
| 11U, // PseudoVFDIV_VF32_M1_TU |
| 11U, // PseudoVFDIV_VF32_M2 |
| 11U, // PseudoVFDIV_VF32_M2_MASK |
| 11U, // PseudoVFDIV_VF32_M2_TU |
| 11U, // PseudoVFDIV_VF32_M4 |
| 11U, // PseudoVFDIV_VF32_M4_MASK |
| 11U, // PseudoVFDIV_VF32_M4_TU |
| 11U, // PseudoVFDIV_VF32_M8 |
| 11U, // PseudoVFDIV_VF32_M8_MASK |
| 11U, // PseudoVFDIV_VF32_M8_TU |
| 11U, // PseudoVFDIV_VF32_MF2 |
| 11U, // PseudoVFDIV_VF32_MF2_MASK |
| 11U, // PseudoVFDIV_VF32_MF2_TU |
| 11U, // PseudoVFDIV_VF64_M1 |
| 11U, // PseudoVFDIV_VF64_M1_MASK |
| 11U, // PseudoVFDIV_VF64_M1_TU |
| 11U, // PseudoVFDIV_VF64_M2 |
| 11U, // PseudoVFDIV_VF64_M2_MASK |
| 11U, // PseudoVFDIV_VF64_M2_TU |
| 11U, // PseudoVFDIV_VF64_M4 |
| 11U, // PseudoVFDIV_VF64_M4_MASK |
| 11U, // PseudoVFDIV_VF64_M4_TU |
| 11U, // PseudoVFDIV_VF64_M8 |
| 11U, // PseudoVFDIV_VF64_M8_MASK |
| 11U, // PseudoVFDIV_VF64_M8_TU |
| 11U, // PseudoVFDIV_VV_M1 |
| 11U, // PseudoVFDIV_VV_M1_MASK |
| 11U, // PseudoVFDIV_VV_M1_TU |
| 11U, // PseudoVFDIV_VV_M2 |
| 11U, // PseudoVFDIV_VV_M2_MASK |
| 11U, // PseudoVFDIV_VV_M2_TU |
| 11U, // PseudoVFDIV_VV_M4 |
| 11U, // PseudoVFDIV_VV_M4_MASK |
| 11U, // PseudoVFDIV_VV_M4_TU |
| 11U, // PseudoVFDIV_VV_M8 |
| 11U, // PseudoVFDIV_VV_M8_MASK |
| 11U, // PseudoVFDIV_VV_M8_TU |
| 11U, // PseudoVFDIV_VV_MF2 |
| 11U, // PseudoVFDIV_VV_MF2_MASK |
| 11U, // PseudoVFDIV_VV_MF2_TU |
| 11U, // PseudoVFDIV_VV_MF4 |
| 11U, // PseudoVFDIV_VV_MF4_MASK |
| 11U, // PseudoVFDIV_VV_MF4_TU |
| 11U, // PseudoVFIRST_M_B1 |
| 11U, // PseudoVFIRST_M_B16 |
| 11U, // PseudoVFIRST_M_B16_MASK |
| 11U, // PseudoVFIRST_M_B1_MASK |
| 11U, // PseudoVFIRST_M_B2 |
| 11U, // PseudoVFIRST_M_B2_MASK |
| 11U, // PseudoVFIRST_M_B32 |
| 11U, // PseudoVFIRST_M_B32_MASK |
| 11U, // PseudoVFIRST_M_B4 |
| 11U, // PseudoVFIRST_M_B4_MASK |
| 11U, // PseudoVFIRST_M_B64 |
| 11U, // PseudoVFIRST_M_B64_MASK |
| 11U, // PseudoVFIRST_M_B8 |
| 11U, // PseudoVFIRST_M_B8_MASK |
| 11U, // PseudoVFMACC_VF16_M1 |
| 11U, // PseudoVFMACC_VF16_M1_MASK |
| 11U, // PseudoVFMACC_VF16_M2 |
| 11U, // PseudoVFMACC_VF16_M2_MASK |
| 11U, // PseudoVFMACC_VF16_M4 |
| 11U, // PseudoVFMACC_VF16_M4_MASK |
| 11U, // PseudoVFMACC_VF16_M8 |
| 11U, // PseudoVFMACC_VF16_M8_MASK |
| 11U, // PseudoVFMACC_VF16_MF2 |
| 11U, // PseudoVFMACC_VF16_MF2_MASK |
| 11U, // PseudoVFMACC_VF16_MF4 |
| 11U, // PseudoVFMACC_VF16_MF4_MASK |
| 11U, // PseudoVFMACC_VF32_M1 |
| 11U, // PseudoVFMACC_VF32_M1_MASK |
| 11U, // PseudoVFMACC_VF32_M2 |
| 11U, // PseudoVFMACC_VF32_M2_MASK |
| 11U, // PseudoVFMACC_VF32_M4 |
| 11U, // PseudoVFMACC_VF32_M4_MASK |
| 11U, // PseudoVFMACC_VF32_M8 |
| 11U, // PseudoVFMACC_VF32_M8_MASK |
| 11U, // PseudoVFMACC_VF32_MF2 |
| 11U, // PseudoVFMACC_VF32_MF2_MASK |
| 11U, // PseudoVFMACC_VF64_M1 |
| 11U, // PseudoVFMACC_VF64_M1_MASK |
| 11U, // PseudoVFMACC_VF64_M2 |
| 11U, // PseudoVFMACC_VF64_M2_MASK |
| 11U, // PseudoVFMACC_VF64_M4 |
| 11U, // PseudoVFMACC_VF64_M4_MASK |
| 11U, // PseudoVFMACC_VF64_M8 |
| 11U, // PseudoVFMACC_VF64_M8_MASK |
| 11U, // PseudoVFMACC_VV_M1 |
| 11U, // PseudoVFMACC_VV_M1_MASK |
| 11U, // PseudoVFMACC_VV_M2 |
| 11U, // PseudoVFMACC_VV_M2_MASK |
| 11U, // PseudoVFMACC_VV_M4 |
| 11U, // PseudoVFMACC_VV_M4_MASK |
| 11U, // PseudoVFMACC_VV_M8 |
| 11U, // PseudoVFMACC_VV_M8_MASK |
| 11U, // PseudoVFMACC_VV_MF2 |
| 11U, // PseudoVFMACC_VV_MF2_MASK |
| 11U, // PseudoVFMACC_VV_MF4 |
| 11U, // PseudoVFMACC_VV_MF4_MASK |
| 11U, // PseudoVFMADD_VF16_M1 |
| 11U, // PseudoVFMADD_VF16_M1_MASK |
| 11U, // PseudoVFMADD_VF16_M2 |
| 11U, // PseudoVFMADD_VF16_M2_MASK |
| 11U, // PseudoVFMADD_VF16_M4 |
| 11U, // PseudoVFMADD_VF16_M4_MASK |
| 11U, // PseudoVFMADD_VF16_M8 |
| 11U, // PseudoVFMADD_VF16_M8_MASK |
| 11U, // PseudoVFMADD_VF16_MF2 |
| 11U, // PseudoVFMADD_VF16_MF2_MASK |
| 11U, // PseudoVFMADD_VF16_MF4 |
| 11U, // PseudoVFMADD_VF16_MF4_MASK |
| 11U, // PseudoVFMADD_VF32_M1 |
| 11U, // PseudoVFMADD_VF32_M1_MASK |
| 11U, // PseudoVFMADD_VF32_M2 |
| 11U, // PseudoVFMADD_VF32_M2_MASK |
| 11U, // PseudoVFMADD_VF32_M4 |
| 11U, // PseudoVFMADD_VF32_M4_MASK |
| 11U, // PseudoVFMADD_VF32_M8 |
| 11U, // PseudoVFMADD_VF32_M8_MASK |
| 11U, // PseudoVFMADD_VF32_MF2 |
| 11U, // PseudoVFMADD_VF32_MF2_MASK |
| 11U, // PseudoVFMADD_VF64_M1 |
| 11U, // PseudoVFMADD_VF64_M1_MASK |
| 11U, // PseudoVFMADD_VF64_M2 |
| 11U, // PseudoVFMADD_VF64_M2_MASK |
| 11U, // PseudoVFMADD_VF64_M4 |
| 11U, // PseudoVFMADD_VF64_M4_MASK |
| 11U, // PseudoVFMADD_VF64_M8 |
| 11U, // PseudoVFMADD_VF64_M8_MASK |
| 11U, // PseudoVFMADD_VV_M1 |
| 11U, // PseudoVFMADD_VV_M1_MASK |
| 11U, // PseudoVFMADD_VV_M2 |
| 11U, // PseudoVFMADD_VV_M2_MASK |
| 11U, // PseudoVFMADD_VV_M4 |
| 11U, // PseudoVFMADD_VV_M4_MASK |
| 11U, // PseudoVFMADD_VV_M8 |
| 11U, // PseudoVFMADD_VV_M8_MASK |
| 11U, // PseudoVFMADD_VV_MF2 |
| 11U, // PseudoVFMADD_VV_MF2_MASK |
| 11U, // PseudoVFMADD_VV_MF4 |
| 11U, // PseudoVFMADD_VV_MF4_MASK |
| 11U, // PseudoVFMAX_VF16_M1 |
| 11U, // PseudoVFMAX_VF16_M1_MASK |
| 11U, // PseudoVFMAX_VF16_M1_TU |
| 11U, // PseudoVFMAX_VF16_M2 |
| 11U, // PseudoVFMAX_VF16_M2_MASK |
| 11U, // PseudoVFMAX_VF16_M2_TU |
| 11U, // PseudoVFMAX_VF16_M4 |
| 11U, // PseudoVFMAX_VF16_M4_MASK |
| 11U, // PseudoVFMAX_VF16_M4_TU |
| 11U, // PseudoVFMAX_VF16_M8 |
| 11U, // PseudoVFMAX_VF16_M8_MASK |
| 11U, // PseudoVFMAX_VF16_M8_TU |
| 11U, // PseudoVFMAX_VF16_MF2 |
| 11U, // PseudoVFMAX_VF16_MF2_MASK |
| 11U, // PseudoVFMAX_VF16_MF2_TU |
| 11U, // PseudoVFMAX_VF16_MF4 |
| 11U, // PseudoVFMAX_VF16_MF4_MASK |
| 11U, // PseudoVFMAX_VF16_MF4_TU |
| 11U, // PseudoVFMAX_VF32_M1 |
| 11U, // PseudoVFMAX_VF32_M1_MASK |
| 11U, // PseudoVFMAX_VF32_M1_TU |
| 11U, // PseudoVFMAX_VF32_M2 |
| 11U, // PseudoVFMAX_VF32_M2_MASK |
| 11U, // PseudoVFMAX_VF32_M2_TU |
| 11U, // PseudoVFMAX_VF32_M4 |
| 11U, // PseudoVFMAX_VF32_M4_MASK |
| 11U, // PseudoVFMAX_VF32_M4_TU |
| 11U, // PseudoVFMAX_VF32_M8 |
| 11U, // PseudoVFMAX_VF32_M8_MASK |
| 11U, // PseudoVFMAX_VF32_M8_TU |
| 11U, // PseudoVFMAX_VF32_MF2 |
| 11U, // PseudoVFMAX_VF32_MF2_MASK |
| 11U, // PseudoVFMAX_VF32_MF2_TU |
| 11U, // PseudoVFMAX_VF64_M1 |
| 11U, // PseudoVFMAX_VF64_M1_MASK |
| 11U, // PseudoVFMAX_VF64_M1_TU |
| 11U, // PseudoVFMAX_VF64_M2 |
| 11U, // PseudoVFMAX_VF64_M2_MASK |
| 11U, // PseudoVFMAX_VF64_M2_TU |
| 11U, // PseudoVFMAX_VF64_M4 |
| 11U, // PseudoVFMAX_VF64_M4_MASK |
| 11U, // PseudoVFMAX_VF64_M4_TU |
| 11U, // PseudoVFMAX_VF64_M8 |
| 11U, // PseudoVFMAX_VF64_M8_MASK |
| 11U, // PseudoVFMAX_VF64_M8_TU |
| 11U, // PseudoVFMAX_VV_M1 |
| 11U, // PseudoVFMAX_VV_M1_MASK |
| 11U, // PseudoVFMAX_VV_M1_TU |
| 11U, // PseudoVFMAX_VV_M2 |
| 11U, // PseudoVFMAX_VV_M2_MASK |
| 11U, // PseudoVFMAX_VV_M2_TU |
| 11U, // PseudoVFMAX_VV_M4 |
| 11U, // PseudoVFMAX_VV_M4_MASK |
| 11U, // PseudoVFMAX_VV_M4_TU |
| 11U, // PseudoVFMAX_VV_M8 |
| 11U, // PseudoVFMAX_VV_M8_MASK |
| 11U, // PseudoVFMAX_VV_M8_TU |
| 11U, // PseudoVFMAX_VV_MF2 |
| 11U, // PseudoVFMAX_VV_MF2_MASK |
| 11U, // PseudoVFMAX_VV_MF2_TU |
| 11U, // PseudoVFMAX_VV_MF4 |
| 11U, // PseudoVFMAX_VV_MF4_MASK |
| 11U, // PseudoVFMAX_VV_MF4_TU |
| 11U, // PseudoVFMERGE_VF16M_M1 |
| 11U, // PseudoVFMERGE_VF16M_M1_TU |
| 11U, // PseudoVFMERGE_VF16M_M2 |
| 11U, // PseudoVFMERGE_VF16M_M2_TU |
| 11U, // PseudoVFMERGE_VF16M_M4 |
| 11U, // PseudoVFMERGE_VF16M_M4_TU |
| 11U, // PseudoVFMERGE_VF16M_M8 |
| 11U, // PseudoVFMERGE_VF16M_M8_TU |
| 11U, // PseudoVFMERGE_VF16M_MF2 |
| 11U, // PseudoVFMERGE_VF16M_MF2_TU |
| 11U, // PseudoVFMERGE_VF16M_MF4 |
| 11U, // PseudoVFMERGE_VF16M_MF4_TU |
| 11U, // PseudoVFMERGE_VF32M_M1 |
| 11U, // PseudoVFMERGE_VF32M_M1_TU |
| 11U, // PseudoVFMERGE_VF32M_M2 |
| 11U, // PseudoVFMERGE_VF32M_M2_TU |
| 11U, // PseudoVFMERGE_VF32M_M4 |
| 11U, // PseudoVFMERGE_VF32M_M4_TU |
| 11U, // PseudoVFMERGE_VF32M_M8 |
| 11U, // PseudoVFMERGE_VF32M_M8_TU |
| 11U, // PseudoVFMERGE_VF32M_MF2 |
| 11U, // PseudoVFMERGE_VF32M_MF2_TU |
| 11U, // PseudoVFMERGE_VF64M_M1 |
| 11U, // PseudoVFMERGE_VF64M_M1_TU |
| 11U, // PseudoVFMERGE_VF64M_M2 |
| 11U, // PseudoVFMERGE_VF64M_M2_TU |
| 11U, // PseudoVFMERGE_VF64M_M4 |
| 11U, // PseudoVFMERGE_VF64M_M4_TU |
| 11U, // PseudoVFMERGE_VF64M_M8 |
| 11U, // PseudoVFMERGE_VF64M_M8_TU |
| 11U, // PseudoVFMIN_VF16_M1 |
| 11U, // PseudoVFMIN_VF16_M1_MASK |
| 11U, // PseudoVFMIN_VF16_M1_TU |
| 11U, // PseudoVFMIN_VF16_M2 |
| 11U, // PseudoVFMIN_VF16_M2_MASK |
| 11U, // PseudoVFMIN_VF16_M2_TU |
| 11U, // PseudoVFMIN_VF16_M4 |
| 11U, // PseudoVFMIN_VF16_M4_MASK |
| 11U, // PseudoVFMIN_VF16_M4_TU |
| 11U, // PseudoVFMIN_VF16_M8 |
| 11U, // PseudoVFMIN_VF16_M8_MASK |
| 11U, // PseudoVFMIN_VF16_M8_TU |
| 11U, // PseudoVFMIN_VF16_MF2 |
| 11U, // PseudoVFMIN_VF16_MF2_MASK |
| 11U, // PseudoVFMIN_VF16_MF2_TU |
| 11U, // PseudoVFMIN_VF16_MF4 |
| 11U, // PseudoVFMIN_VF16_MF4_MASK |
| 11U, // PseudoVFMIN_VF16_MF4_TU |
| 11U, // PseudoVFMIN_VF32_M1 |
| 11U, // PseudoVFMIN_VF32_M1_MASK |
| 11U, // PseudoVFMIN_VF32_M1_TU |
| 11U, // PseudoVFMIN_VF32_M2 |
| 11U, // PseudoVFMIN_VF32_M2_MASK |
| 11U, // PseudoVFMIN_VF32_M2_TU |
| 11U, // PseudoVFMIN_VF32_M4 |
| 11U, // PseudoVFMIN_VF32_M4_MASK |
| 11U, // PseudoVFMIN_VF32_M4_TU |
| 11U, // PseudoVFMIN_VF32_M8 |
| 11U, // PseudoVFMIN_VF32_M8_MASK |
| 11U, // PseudoVFMIN_VF32_M8_TU |
| 11U, // PseudoVFMIN_VF32_MF2 |
| 11U, // PseudoVFMIN_VF32_MF2_MASK |
| 11U, // PseudoVFMIN_VF32_MF2_TU |
| 11U, // PseudoVFMIN_VF64_M1 |
| 11U, // PseudoVFMIN_VF64_M1_MASK |
| 11U, // PseudoVFMIN_VF64_M1_TU |
| 11U, // PseudoVFMIN_VF64_M2 |
| 11U, // PseudoVFMIN_VF64_M2_MASK |
| 11U, // PseudoVFMIN_VF64_M2_TU |
| 11U, // PseudoVFMIN_VF64_M4 |
| 11U, // PseudoVFMIN_VF64_M4_MASK |
| 11U, // PseudoVFMIN_VF64_M4_TU |
| 11U, // PseudoVFMIN_VF64_M8 |
| 11U, // PseudoVFMIN_VF64_M8_MASK |
| 11U, // PseudoVFMIN_VF64_M8_TU |
| 11U, // PseudoVFMIN_VV_M1 |
| 11U, // PseudoVFMIN_VV_M1_MASK |
| 11U, // PseudoVFMIN_VV_M1_TU |
| 11U, // PseudoVFMIN_VV_M2 |
| 11U, // PseudoVFMIN_VV_M2_MASK |
| 11U, // PseudoVFMIN_VV_M2_TU |
| 11U, // PseudoVFMIN_VV_M4 |
| 11U, // PseudoVFMIN_VV_M4_MASK |
| 11U, // PseudoVFMIN_VV_M4_TU |
| 11U, // PseudoVFMIN_VV_M8 |
| 11U, // PseudoVFMIN_VV_M8_MASK |
| 11U, // PseudoVFMIN_VV_M8_TU |
| 11U, // PseudoVFMIN_VV_MF2 |
| 11U, // PseudoVFMIN_VV_MF2_MASK |
| 11U, // PseudoVFMIN_VV_MF2_TU |
| 11U, // PseudoVFMIN_VV_MF4 |
| 11U, // PseudoVFMIN_VV_MF4_MASK |
| 11U, // PseudoVFMIN_VV_MF4_TU |
| 11U, // PseudoVFMSAC_VF16_M1 |
| 11U, // PseudoVFMSAC_VF16_M1_MASK |
| 11U, // PseudoVFMSAC_VF16_M2 |
| 11U, // PseudoVFMSAC_VF16_M2_MASK |
| 11U, // PseudoVFMSAC_VF16_M4 |
| 11U, // PseudoVFMSAC_VF16_M4_MASK |
| 11U, // PseudoVFMSAC_VF16_M8 |
| 11U, // PseudoVFMSAC_VF16_M8_MASK |
| 11U, // PseudoVFMSAC_VF16_MF2 |
| 11U, // PseudoVFMSAC_VF16_MF2_MASK |
| 11U, // PseudoVFMSAC_VF16_MF4 |
| 11U, // PseudoVFMSAC_VF16_MF4_MASK |
| 11U, // PseudoVFMSAC_VF32_M1 |
| 11U, // PseudoVFMSAC_VF32_M1_MASK |
| 11U, // PseudoVFMSAC_VF32_M2 |
| 11U, // PseudoVFMSAC_VF32_M2_MASK |
| 11U, // PseudoVFMSAC_VF32_M4 |
| 11U, // PseudoVFMSAC_VF32_M4_MASK |
| 11U, // PseudoVFMSAC_VF32_M8 |
| 11U, // PseudoVFMSAC_VF32_M8_MASK |
| 11U, // PseudoVFMSAC_VF32_MF2 |
| 11U, // PseudoVFMSAC_VF32_MF2_MASK |
| 11U, // PseudoVFMSAC_VF64_M1 |
| 11U, // PseudoVFMSAC_VF64_M1_MASK |
| 11U, // PseudoVFMSAC_VF64_M2 |
| 11U, // PseudoVFMSAC_VF64_M2_MASK |
| 11U, // PseudoVFMSAC_VF64_M4 |
| 11U, // PseudoVFMSAC_VF64_M4_MASK |
| 11U, // PseudoVFMSAC_VF64_M8 |
| 11U, // PseudoVFMSAC_VF64_M8_MASK |
| 11U, // PseudoVFMSAC_VV_M1 |
| 11U, // PseudoVFMSAC_VV_M1_MASK |
| 11U, // PseudoVFMSAC_VV_M2 |
| 11U, // PseudoVFMSAC_VV_M2_MASK |
| 11U, // PseudoVFMSAC_VV_M4 |
| 11U, // PseudoVFMSAC_VV_M4_MASK |
| 11U, // PseudoVFMSAC_VV_M8 |
| 11U, // PseudoVFMSAC_VV_M8_MASK |
| 11U, // PseudoVFMSAC_VV_MF2 |
| 11U, // PseudoVFMSAC_VV_MF2_MASK |
| 11U, // PseudoVFMSAC_VV_MF4 |
| 11U, // PseudoVFMSAC_VV_MF4_MASK |
| 11U, // PseudoVFMSUB_VF16_M1 |
| 11U, // PseudoVFMSUB_VF16_M1_MASK |
| 11U, // PseudoVFMSUB_VF16_M2 |
| 11U, // PseudoVFMSUB_VF16_M2_MASK |
| 11U, // PseudoVFMSUB_VF16_M4 |
| 11U, // PseudoVFMSUB_VF16_M4_MASK |
| 11U, // PseudoVFMSUB_VF16_M8 |
| 11U, // PseudoVFMSUB_VF16_M8_MASK |
| 11U, // PseudoVFMSUB_VF16_MF2 |
| 11U, // PseudoVFMSUB_VF16_MF2_MASK |
| 11U, // PseudoVFMSUB_VF16_MF4 |
| 11U, // PseudoVFMSUB_VF16_MF4_MASK |
| 11U, // PseudoVFMSUB_VF32_M1 |
| 11U, // PseudoVFMSUB_VF32_M1_MASK |
| 11U, // PseudoVFMSUB_VF32_M2 |
| 11U, // PseudoVFMSUB_VF32_M2_MASK |
| 11U, // PseudoVFMSUB_VF32_M4 |
| 11U, // PseudoVFMSUB_VF32_M4_MASK |
| 11U, // PseudoVFMSUB_VF32_M8 |
| 11U, // PseudoVFMSUB_VF32_M8_MASK |
| 11U, // PseudoVFMSUB_VF32_MF2 |
| 11U, // PseudoVFMSUB_VF32_MF2_MASK |
| 11U, // PseudoVFMSUB_VF64_M1 |
| 11U, // PseudoVFMSUB_VF64_M1_MASK |
| 11U, // PseudoVFMSUB_VF64_M2 |
| 11U, // PseudoVFMSUB_VF64_M2_MASK |
| 11U, // PseudoVFMSUB_VF64_M4 |
| 11U, // PseudoVFMSUB_VF64_M4_MASK |
| 11U, // PseudoVFMSUB_VF64_M8 |
| 11U, // PseudoVFMSUB_VF64_M8_MASK |
| 11U, // PseudoVFMSUB_VV_M1 |
| 11U, // PseudoVFMSUB_VV_M1_MASK |
| 11U, // PseudoVFMSUB_VV_M2 |
| 11U, // PseudoVFMSUB_VV_M2_MASK |
| 11U, // PseudoVFMSUB_VV_M4 |
| 11U, // PseudoVFMSUB_VV_M4_MASK |
| 11U, // PseudoVFMSUB_VV_M8 |
| 11U, // PseudoVFMSUB_VV_M8_MASK |
| 11U, // PseudoVFMSUB_VV_MF2 |
| 11U, // PseudoVFMSUB_VV_MF2_MASK |
| 11U, // PseudoVFMSUB_VV_MF4 |
| 11U, // PseudoVFMSUB_VV_MF4_MASK |
| 11U, // PseudoVFMUL_VF16_M1 |
| 11U, // PseudoVFMUL_VF16_M1_MASK |
| 11U, // PseudoVFMUL_VF16_M1_TU |
| 11U, // PseudoVFMUL_VF16_M2 |
| 11U, // PseudoVFMUL_VF16_M2_MASK |
| 11U, // PseudoVFMUL_VF16_M2_TU |
| 11U, // PseudoVFMUL_VF16_M4 |
| 11U, // PseudoVFMUL_VF16_M4_MASK |
| 11U, // PseudoVFMUL_VF16_M4_TU |
| 11U, // PseudoVFMUL_VF16_M8 |
| 11U, // PseudoVFMUL_VF16_M8_MASK |
| 11U, // PseudoVFMUL_VF16_M8_TU |
| 11U, // PseudoVFMUL_VF16_MF2 |
| 11U, // PseudoVFMUL_VF16_MF2_MASK |
| 11U, // PseudoVFMUL_VF16_MF2_TU |
| 11U, // PseudoVFMUL_VF16_MF4 |
| 11U, // PseudoVFMUL_VF16_MF4_MASK |
| 11U, // PseudoVFMUL_VF16_MF4_TU |
| 11U, // PseudoVFMUL_VF32_M1 |
| 11U, // PseudoVFMUL_VF32_M1_MASK |
| 11U, // PseudoVFMUL_VF32_M1_TU |
| 11U, // PseudoVFMUL_VF32_M2 |
| 11U, // PseudoVFMUL_VF32_M2_MASK |
| 11U, // PseudoVFMUL_VF32_M2_TU |
| 11U, // PseudoVFMUL_VF32_M4 |
| 11U, // PseudoVFMUL_VF32_M4_MASK |
| 11U, // PseudoVFMUL_VF32_M4_TU |
| 11U, // PseudoVFMUL_VF32_M8 |
| 11U, // PseudoVFMUL_VF32_M8_MASK |
| 11U, // PseudoVFMUL_VF32_M8_TU |
| 11U, // PseudoVFMUL_VF32_MF2 |
| 11U, // PseudoVFMUL_VF32_MF2_MASK |
| 11U, // PseudoVFMUL_VF32_MF2_TU |
| 11U, // PseudoVFMUL_VF64_M1 |
| 11U, // PseudoVFMUL_VF64_M1_MASK |
| 11U, // PseudoVFMUL_VF64_M1_TU |
| 11U, // PseudoVFMUL_VF64_M2 |
| 11U, // PseudoVFMUL_VF64_M2_MASK |
| 11U, // PseudoVFMUL_VF64_M2_TU |
| 11U, // PseudoVFMUL_VF64_M4 |
| 11U, // PseudoVFMUL_VF64_M4_MASK |
| 11U, // PseudoVFMUL_VF64_M4_TU |
| 11U, // PseudoVFMUL_VF64_M8 |
| 11U, // PseudoVFMUL_VF64_M8_MASK |
| 11U, // PseudoVFMUL_VF64_M8_TU |
| 11U, // PseudoVFMUL_VV_M1 |
| 11U, // PseudoVFMUL_VV_M1_MASK |
| 11U, // PseudoVFMUL_VV_M1_TU |
| 11U, // PseudoVFMUL_VV_M2 |
| 11U, // PseudoVFMUL_VV_M2_MASK |
| 11U, // PseudoVFMUL_VV_M2_TU |
| 11U, // PseudoVFMUL_VV_M4 |
| 11U, // PseudoVFMUL_VV_M4_MASK |
| 11U, // PseudoVFMUL_VV_M4_TU |
| 11U, // PseudoVFMUL_VV_M8 |
| 11U, // PseudoVFMUL_VV_M8_MASK |
| 11U, // PseudoVFMUL_VV_M8_TU |
| 11U, // PseudoVFMUL_VV_MF2 |
| 11U, // PseudoVFMUL_VV_MF2_MASK |
| 11U, // PseudoVFMUL_VV_MF2_TU |
| 11U, // PseudoVFMUL_VV_MF4 |
| 11U, // PseudoVFMUL_VV_MF4_MASK |
| 11U, // PseudoVFMUL_VV_MF4_TU |
| 11U, // PseudoVFMV_F16_S_M1 |
| 11U, // PseudoVFMV_F16_S_M2 |
| 11U, // PseudoVFMV_F16_S_M4 |
| 11U, // PseudoVFMV_F16_S_M8 |
| 11U, // PseudoVFMV_F16_S_MF2 |
| 11U, // PseudoVFMV_F16_S_MF4 |
| 11U, // PseudoVFMV_F32_S_M1 |
| 11U, // PseudoVFMV_F32_S_M2 |
| 11U, // PseudoVFMV_F32_S_M4 |
| 11U, // PseudoVFMV_F32_S_M8 |
| 11U, // PseudoVFMV_F32_S_MF2 |
| 11U, // PseudoVFMV_F64_S_M1 |
| 11U, // PseudoVFMV_F64_S_M2 |
| 11U, // PseudoVFMV_F64_S_M4 |
| 11U, // PseudoVFMV_F64_S_M8 |
| 11U, // PseudoVFMV_S_F16_M1 |
| 11U, // PseudoVFMV_S_F16_M2 |
| 11U, // PseudoVFMV_S_F16_M4 |
| 11U, // PseudoVFMV_S_F16_M8 |
| 11U, // PseudoVFMV_S_F16_MF2 |
| 11U, // PseudoVFMV_S_F16_MF4 |
| 11U, // PseudoVFMV_S_F32_M1 |
| 11U, // PseudoVFMV_S_F32_M2 |
| 11U, // PseudoVFMV_S_F32_M4 |
| 11U, // PseudoVFMV_S_F32_M8 |
| 11U, // PseudoVFMV_S_F32_MF2 |
| 11U, // PseudoVFMV_S_F64_M1 |
| 11U, // PseudoVFMV_S_F64_M2 |
| 11U, // PseudoVFMV_S_F64_M4 |
| 11U, // PseudoVFMV_S_F64_M8 |
| 11U, // PseudoVFMV_V_F16_M1 |
| 11U, // PseudoVFMV_V_F16_M1_TU |
| 11U, // PseudoVFMV_V_F16_M2 |
| 11U, // PseudoVFMV_V_F16_M2_TU |
| 11U, // PseudoVFMV_V_F16_M4 |
| 11U, // PseudoVFMV_V_F16_M4_TU |
| 11U, // PseudoVFMV_V_F16_M8 |
| 11U, // PseudoVFMV_V_F16_M8_TU |
| 11U, // PseudoVFMV_V_F16_MF2 |
| 11U, // PseudoVFMV_V_F16_MF2_TU |
| 11U, // PseudoVFMV_V_F16_MF4 |
| 11U, // PseudoVFMV_V_F16_MF4_TU |
| 11U, // PseudoVFMV_V_F32_M1 |
| 11U, // PseudoVFMV_V_F32_M1_TU |
| 11U, // PseudoVFMV_V_F32_M2 |
| 11U, // PseudoVFMV_V_F32_M2_TU |
| 11U, // PseudoVFMV_V_F32_M4 |
| 11U, // PseudoVFMV_V_F32_M4_TU |
| 11U, // PseudoVFMV_V_F32_M8 |
| 11U, // PseudoVFMV_V_F32_M8_TU |
| 11U, // PseudoVFMV_V_F32_MF2 |
| 11U, // PseudoVFMV_V_F32_MF2_TU |
| 11U, // PseudoVFMV_V_F64_M1 |
| 11U, // PseudoVFMV_V_F64_M1_TU |
| 11U, // PseudoVFMV_V_F64_M2 |
| 11U, // PseudoVFMV_V_F64_M2_TU |
| 11U, // PseudoVFMV_V_F64_M4 |
| 11U, // PseudoVFMV_V_F64_M4_TU |
| 11U, // PseudoVFMV_V_F64_M8 |
| 11U, // PseudoVFMV_V_F64_M8_TU |
| 11U, // PseudoVFNCVT_F_F_W_M1 |
| 11U, // PseudoVFNCVT_F_F_W_M1_MASK |
| 11U, // PseudoVFNCVT_F_F_W_M1_TU |
| 11U, // PseudoVFNCVT_F_F_W_M2 |
| 11U, // PseudoVFNCVT_F_F_W_M2_MASK |
| 11U, // PseudoVFNCVT_F_F_W_M2_TU |
| 11U, // PseudoVFNCVT_F_F_W_M4 |
| 11U, // PseudoVFNCVT_F_F_W_M4_MASK |
| 11U, // PseudoVFNCVT_F_F_W_M4_TU |
| 11U, // PseudoVFNCVT_F_F_W_MF2 |
| 11U, // PseudoVFNCVT_F_F_W_MF2_MASK |
| 11U, // PseudoVFNCVT_F_F_W_MF2_TU |
| 11U, // PseudoVFNCVT_F_F_W_MF4 |
| 11U, // PseudoVFNCVT_F_F_W_MF4_MASK |
| 11U, // PseudoVFNCVT_F_F_W_MF4_TU |
| 11U, // PseudoVFNCVT_F_XU_W_M1 |
| 11U, // PseudoVFNCVT_F_XU_W_M1_MASK |
| 11U, // PseudoVFNCVT_F_XU_W_M1_TU |
| 11U, // PseudoVFNCVT_F_XU_W_M2 |
| 11U, // PseudoVFNCVT_F_XU_W_M2_MASK |
| 11U, // PseudoVFNCVT_F_XU_W_M2_TU |
| 11U, // PseudoVFNCVT_F_XU_W_M4 |
| 11U, // PseudoVFNCVT_F_XU_W_M4_MASK |
| 11U, // PseudoVFNCVT_F_XU_W_M4_TU |
| 11U, // PseudoVFNCVT_F_XU_W_MF2 |
| 11U, // PseudoVFNCVT_F_XU_W_MF2_MASK |
| 11U, // PseudoVFNCVT_F_XU_W_MF2_TU |
| 11U, // PseudoVFNCVT_F_XU_W_MF4 |
| 11U, // PseudoVFNCVT_F_XU_W_MF4_MASK |
| 11U, // PseudoVFNCVT_F_XU_W_MF4_TU |
| 11U, // PseudoVFNCVT_F_X_W_M1 |
| 11U, // PseudoVFNCVT_F_X_W_M1_MASK |
| 11U, // PseudoVFNCVT_F_X_W_M1_TU |
| 11U, // PseudoVFNCVT_F_X_W_M2 |
| 11U, // PseudoVFNCVT_F_X_W_M2_MASK |
| 11U, // PseudoVFNCVT_F_X_W_M2_TU |
| 11U, // PseudoVFNCVT_F_X_W_M4 |
| 11U, // PseudoVFNCVT_F_X_W_M4_MASK |
| 11U, // PseudoVFNCVT_F_X_W_M4_TU |
| 11U, // PseudoVFNCVT_F_X_W_MF2 |
| 11U, // PseudoVFNCVT_F_X_W_MF2_MASK |
| 11U, // PseudoVFNCVT_F_X_W_MF2_TU |
| 11U, // PseudoVFNCVT_F_X_W_MF4 |
| 11U, // PseudoVFNCVT_F_X_W_MF4_MASK |
| 11U, // PseudoVFNCVT_F_X_W_MF4_TU |
| 11U, // PseudoVFNCVT_RM_F_XU_W_M1_MASK |
| 11U, // PseudoVFNCVT_RM_F_XU_W_M2_MASK |
| 11U, // PseudoVFNCVT_RM_F_XU_W_M4_MASK |
| 11U, // PseudoVFNCVT_RM_F_XU_W_MF2_MASK |
| 11U, // PseudoVFNCVT_RM_F_XU_W_MF4_MASK |
| 11U, // PseudoVFNCVT_RM_F_X_W_M1_MASK |
| 11U, // PseudoVFNCVT_RM_F_X_W_M2_MASK |
| 11U, // PseudoVFNCVT_RM_F_X_W_M4_MASK |
| 11U, // PseudoVFNCVT_RM_F_X_W_MF2_MASK |
| 11U, // PseudoVFNCVT_RM_F_X_W_MF4_MASK |
| 11U, // PseudoVFNCVT_RM_XU_F_W_M1_MASK |
| 11U, // PseudoVFNCVT_RM_XU_F_W_M2_MASK |
| 11U, // PseudoVFNCVT_RM_XU_F_W_M4_MASK |
| 11U, // PseudoVFNCVT_RM_XU_F_W_MF2_MASK |
| 11U, // PseudoVFNCVT_RM_XU_F_W_MF4_MASK |
| 11U, // PseudoVFNCVT_RM_XU_F_W_MF8_MASK |
| 11U, // PseudoVFNCVT_RM_X_F_W_M1_MASK |
| 11U, // PseudoVFNCVT_RM_X_F_W_M2_MASK |
| 11U, // PseudoVFNCVT_RM_X_F_W_M4_MASK |
| 11U, // PseudoVFNCVT_RM_X_F_W_MF2_MASK |
| 11U, // PseudoVFNCVT_RM_X_F_W_MF4_MASK |
| 11U, // PseudoVFNCVT_RM_X_F_W_MF8_MASK |
| 11U, // PseudoVFNCVT_ROD_F_F_W_M1 |
| 11U, // PseudoVFNCVT_ROD_F_F_W_M1_MASK |
| 11U, // PseudoVFNCVT_ROD_F_F_W_M1_TU |
| 11U, // PseudoVFNCVT_ROD_F_F_W_M2 |
| 11U, // PseudoVFNCVT_ROD_F_F_W_M2_MASK |
| 11U, // PseudoVFNCVT_ROD_F_F_W_M2_TU |
| 11U, // PseudoVFNCVT_ROD_F_F_W_M4 |
| 11U, // PseudoVFNCVT_ROD_F_F_W_M4_MASK |
| 11U, // PseudoVFNCVT_ROD_F_F_W_M4_TU |
| 11U, // PseudoVFNCVT_ROD_F_F_W_MF2 |
| 11U, // PseudoVFNCVT_ROD_F_F_W_MF2_MASK |
| 11U, // PseudoVFNCVT_ROD_F_F_W_MF2_TU |
| 11U, // PseudoVFNCVT_ROD_F_F_W_MF4 |
| 11U, // PseudoVFNCVT_ROD_F_F_W_MF4_MASK |
| 11U, // PseudoVFNCVT_ROD_F_F_W_MF4_TU |
| 11U, // PseudoVFNCVT_RTZ_XU_F_W_M1 |
| 11U, // PseudoVFNCVT_RTZ_XU_F_W_M1_MASK |
| 11U, // PseudoVFNCVT_RTZ_XU_F_W_M1_TU |
| 11U, // PseudoVFNCVT_RTZ_XU_F_W_M2 |
| 11U, // PseudoVFNCVT_RTZ_XU_F_W_M2_MASK |
| 11U, // PseudoVFNCVT_RTZ_XU_F_W_M2_TU |
| 11U, // PseudoVFNCVT_RTZ_XU_F_W_M4 |
| 11U, // PseudoVFNCVT_RTZ_XU_F_W_M4_MASK |
| 11U, // PseudoVFNCVT_RTZ_XU_F_W_M4_TU |
| 11U, // PseudoVFNCVT_RTZ_XU_F_W_MF2 |
| 11U, // PseudoVFNCVT_RTZ_XU_F_W_MF2_MASK |
| 11U, // PseudoVFNCVT_RTZ_XU_F_W_MF2_TU |
| 11U, // PseudoVFNCVT_RTZ_XU_F_W_MF4 |
| 11U, // PseudoVFNCVT_RTZ_XU_F_W_MF4_MASK |
| 11U, // PseudoVFNCVT_RTZ_XU_F_W_MF4_TU |
| 11U, // PseudoVFNCVT_RTZ_XU_F_W_MF8 |
| 11U, // PseudoVFNCVT_RTZ_XU_F_W_MF8_MASK |
| 11U, // PseudoVFNCVT_RTZ_XU_F_W_MF8_TU |
| 11U, // PseudoVFNCVT_RTZ_X_F_W_M1 |
| 11U, // PseudoVFNCVT_RTZ_X_F_W_M1_MASK |
| 11U, // PseudoVFNCVT_RTZ_X_F_W_M1_TU |
| 11U, // PseudoVFNCVT_RTZ_X_F_W_M2 |
| 11U, // PseudoVFNCVT_RTZ_X_F_W_M2_MASK |
| 11U, // PseudoVFNCVT_RTZ_X_F_W_M2_TU |
| 11U, // PseudoVFNCVT_RTZ_X_F_W_M4 |
| 11U, // PseudoVFNCVT_RTZ_X_F_W_M4_MASK |
| 11U, // PseudoVFNCVT_RTZ_X_F_W_M4_TU |
| 11U, // PseudoVFNCVT_RTZ_X_F_W_MF2 |
| 11U, // PseudoVFNCVT_RTZ_X_F_W_MF2_MASK |
| 11U, // PseudoVFNCVT_RTZ_X_F_W_MF2_TU |
| 11U, // PseudoVFNCVT_RTZ_X_F_W_MF4 |
| 11U, // PseudoVFNCVT_RTZ_X_F_W_MF4_MASK |
| 11U, // PseudoVFNCVT_RTZ_X_F_W_MF4_TU |
| 11U, // PseudoVFNCVT_RTZ_X_F_W_MF8 |
| 11U, // PseudoVFNCVT_RTZ_X_F_W_MF8_MASK |
| 11U, // PseudoVFNCVT_RTZ_X_F_W_MF8_TU |
| 11U, // PseudoVFNCVT_XU_F_W_M1 |
| 11U, // PseudoVFNCVT_XU_F_W_M1_MASK |
| 11U, // PseudoVFNCVT_XU_F_W_M1_TU |
| 11U, // PseudoVFNCVT_XU_F_W_M2 |
| 11U, // PseudoVFNCVT_XU_F_W_M2_MASK |
| 11U, // PseudoVFNCVT_XU_F_W_M2_TU |
| 11U, // PseudoVFNCVT_XU_F_W_M4 |
| 11U, // PseudoVFNCVT_XU_F_W_M4_MASK |
| 11U, // PseudoVFNCVT_XU_F_W_M4_TU |
| 11U, // PseudoVFNCVT_XU_F_W_MF2 |
| 11U, // PseudoVFNCVT_XU_F_W_MF2_MASK |
| 11U, // PseudoVFNCVT_XU_F_W_MF2_TU |
| 11U, // PseudoVFNCVT_XU_F_W_MF4 |
| 11U, // PseudoVFNCVT_XU_F_W_MF4_MASK |
| 11U, // PseudoVFNCVT_XU_F_W_MF4_TU |
| 11U, // PseudoVFNCVT_XU_F_W_MF8 |
| 11U, // PseudoVFNCVT_XU_F_W_MF8_MASK |
| 11U, // PseudoVFNCVT_XU_F_W_MF8_TU |
| 11U, // PseudoVFNCVT_X_F_W_M1 |
| 11U, // PseudoVFNCVT_X_F_W_M1_MASK |
| 11U, // PseudoVFNCVT_X_F_W_M1_TU |
| 11U, // PseudoVFNCVT_X_F_W_M2 |
| 11U, // PseudoVFNCVT_X_F_W_M2_MASK |
| 11U, // PseudoVFNCVT_X_F_W_M2_TU |
| 11U, // PseudoVFNCVT_X_F_W_M4 |
| 11U, // PseudoVFNCVT_X_F_W_M4_MASK |
| 11U, // PseudoVFNCVT_X_F_W_M4_TU |
| 11U, // PseudoVFNCVT_X_F_W_MF2 |
| 11U, // PseudoVFNCVT_X_F_W_MF2_MASK |
| 11U, // PseudoVFNCVT_X_F_W_MF2_TU |
| 11U, // PseudoVFNCVT_X_F_W_MF4 |
| 11U, // PseudoVFNCVT_X_F_W_MF4_MASK |
| 11U, // PseudoVFNCVT_X_F_W_MF4_TU |
| 11U, // PseudoVFNCVT_X_F_W_MF8 |
| 11U, // PseudoVFNCVT_X_F_W_MF8_MASK |
| 11U, // PseudoVFNCVT_X_F_W_MF8_TU |
| 11U, // PseudoVFNMACC_VF16_M1 |
| 11U, // PseudoVFNMACC_VF16_M1_MASK |
| 11U, // PseudoVFNMACC_VF16_M2 |
| 11U, // PseudoVFNMACC_VF16_M2_MASK |
| 11U, // PseudoVFNMACC_VF16_M4 |
| 11U, // PseudoVFNMACC_VF16_M4_MASK |
| 11U, // PseudoVFNMACC_VF16_M8 |
| 11U, // PseudoVFNMACC_VF16_M8_MASK |
| 11U, // PseudoVFNMACC_VF16_MF2 |
| 11U, // PseudoVFNMACC_VF16_MF2_MASK |
| 11U, // PseudoVFNMACC_VF16_MF4 |
| 11U, // PseudoVFNMACC_VF16_MF4_MASK |
| 11U, // PseudoVFNMACC_VF32_M1 |
| 11U, // PseudoVFNMACC_VF32_M1_MASK |
| 11U, // PseudoVFNMACC_VF32_M2 |
| 11U, // PseudoVFNMACC_VF32_M2_MASK |
| 11U, // PseudoVFNMACC_VF32_M4 |
| 11U, // PseudoVFNMACC_VF32_M4_MASK |
| 11U, // PseudoVFNMACC_VF32_M8 |
| 11U, // PseudoVFNMACC_VF32_M8_MASK |
| 11U, // PseudoVFNMACC_VF32_MF2 |
| 11U, // PseudoVFNMACC_VF32_MF2_MASK |
| 11U, // PseudoVFNMACC_VF64_M1 |
| 11U, // PseudoVFNMACC_VF64_M1_MASK |
| 11U, // PseudoVFNMACC_VF64_M2 |
| 11U, // PseudoVFNMACC_VF64_M2_MASK |
| 11U, // PseudoVFNMACC_VF64_M4 |
| 11U, // PseudoVFNMACC_VF64_M4_MASK |
| 11U, // PseudoVFNMACC_VF64_M8 |
| 11U, // PseudoVFNMACC_VF64_M8_MASK |
| 11U, // PseudoVFNMACC_VV_M1 |
| 11U, // PseudoVFNMACC_VV_M1_MASK |
| 11U, // PseudoVFNMACC_VV_M2 |
| 11U, // PseudoVFNMACC_VV_M2_MASK |
| 11U, // PseudoVFNMACC_VV_M4 |
| 11U, // PseudoVFNMACC_VV_M4_MASK |
| 11U, // PseudoVFNMACC_VV_M8 |
| 11U, // PseudoVFNMACC_VV_M8_MASK |
| 11U, // PseudoVFNMACC_VV_MF2 |
| 11U, // PseudoVFNMACC_VV_MF2_MASK |
| 11U, // PseudoVFNMACC_VV_MF4 |
| 11U, // PseudoVFNMACC_VV_MF4_MASK |
| 11U, // PseudoVFNMADD_VF16_M1 |
| 11U, // PseudoVFNMADD_VF16_M1_MASK |
| 11U, // PseudoVFNMADD_VF16_M2 |
| 11U, // PseudoVFNMADD_VF16_M2_MASK |
| 11U, // PseudoVFNMADD_VF16_M4 |
| 11U, // PseudoVFNMADD_VF16_M4_MASK |
| 11U, // PseudoVFNMADD_VF16_M8 |
| 11U, // PseudoVFNMADD_VF16_M8_MASK |
| 11U, // PseudoVFNMADD_VF16_MF2 |
| 11U, // PseudoVFNMADD_VF16_MF2_MASK |
| 11U, // PseudoVFNMADD_VF16_MF4 |
| 11U, // PseudoVFNMADD_VF16_MF4_MASK |
| 11U, // PseudoVFNMADD_VF32_M1 |
| 11U, // PseudoVFNMADD_VF32_M1_MASK |
| 11U, // PseudoVFNMADD_VF32_M2 |
| 11U, // PseudoVFNMADD_VF32_M2_MASK |
| 11U, // PseudoVFNMADD_VF32_M4 |
| 11U, // PseudoVFNMADD_VF32_M4_MASK |
| 11U, // PseudoVFNMADD_VF32_M8 |
| 11U, // PseudoVFNMADD_VF32_M8_MASK |
| 11U, // PseudoVFNMADD_VF32_MF2 |
| 11U, // PseudoVFNMADD_VF32_MF2_MASK |
| 11U, // PseudoVFNMADD_VF64_M1 |
| 11U, // PseudoVFNMADD_VF64_M1_MASK |
| 11U, // PseudoVFNMADD_VF64_M2 |
| 11U, // PseudoVFNMADD_VF64_M2_MASK |
| 11U, // PseudoVFNMADD_VF64_M4 |
| 11U, // PseudoVFNMADD_VF64_M4_MASK |
| 11U, // PseudoVFNMADD_VF64_M8 |
| 11U, // PseudoVFNMADD_VF64_M8_MASK |
| 11U, // PseudoVFNMADD_VV_M1 |
| 11U, // PseudoVFNMADD_VV_M1_MASK |
| 11U, // PseudoVFNMADD_VV_M2 |
| 11U, // PseudoVFNMADD_VV_M2_MASK |
| 11U, // PseudoVFNMADD_VV_M4 |
| 11U, // PseudoVFNMADD_VV_M4_MASK |
| 11U, // PseudoVFNMADD_VV_M8 |
| 11U, // PseudoVFNMADD_VV_M8_MASK |
| 11U, // PseudoVFNMADD_VV_MF2 |
| 11U, // PseudoVFNMADD_VV_MF2_MASK |
| 11U, // PseudoVFNMADD_VV_MF4 |
| 11U, // PseudoVFNMADD_VV_MF4_MASK |
| 11U, // PseudoVFNMSAC_VF16_M1 |
| 11U, // PseudoVFNMSAC_VF16_M1_MASK |
| 11U, // PseudoVFNMSAC_VF16_M2 |
| 11U, // PseudoVFNMSAC_VF16_M2_MASK |
| 11U, // PseudoVFNMSAC_VF16_M4 |
| 11U, // PseudoVFNMSAC_VF16_M4_MASK |
| 11U, // PseudoVFNMSAC_VF16_M8 |
| 11U, // PseudoVFNMSAC_VF16_M8_MASK |
| 11U, // PseudoVFNMSAC_VF16_MF2 |
| 11U, // PseudoVFNMSAC_VF16_MF2_MASK |
| 11U, // PseudoVFNMSAC_VF16_MF4 |
| 11U, // PseudoVFNMSAC_VF16_MF4_MASK |
| 11U, // PseudoVFNMSAC_VF32_M1 |
| 11U, // PseudoVFNMSAC_VF32_M1_MASK |
| 11U, // PseudoVFNMSAC_VF32_M2 |
| 11U, // PseudoVFNMSAC_VF32_M2_MASK |
| 11U, // PseudoVFNMSAC_VF32_M4 |
| 11U, // PseudoVFNMSAC_VF32_M4_MASK |
| 11U, // PseudoVFNMSAC_VF32_M8 |
| 11U, // PseudoVFNMSAC_VF32_M8_MASK |
| 11U, // PseudoVFNMSAC_VF32_MF2 |
| 11U, // PseudoVFNMSAC_VF32_MF2_MASK |
| 11U, // PseudoVFNMSAC_VF64_M1 |
| 11U, // PseudoVFNMSAC_VF64_M1_MASK |
| 11U, // PseudoVFNMSAC_VF64_M2 |
| 11U, // PseudoVFNMSAC_VF64_M2_MASK |
| 11U, // PseudoVFNMSAC_VF64_M4 |
| 11U, // PseudoVFNMSAC_VF64_M4_MASK |
| 11U, // PseudoVFNMSAC_VF64_M8 |
| 11U, // PseudoVFNMSAC_VF64_M8_MASK |
| 11U, // PseudoVFNMSAC_VV_M1 |
| 11U, // PseudoVFNMSAC_VV_M1_MASK |
| 11U, // PseudoVFNMSAC_VV_M2 |
| 11U, // PseudoVFNMSAC_VV_M2_MASK |
| 11U, // PseudoVFNMSAC_VV_M4 |
| 11U, // PseudoVFNMSAC_VV_M4_MASK |
| 11U, // PseudoVFNMSAC_VV_M8 |
| 11U, // PseudoVFNMSAC_VV_M8_MASK |
| 11U, // PseudoVFNMSAC_VV_MF2 |
| 11U, // PseudoVFNMSAC_VV_MF2_MASK |
| 11U, // PseudoVFNMSAC_VV_MF4 |
| 11U, // PseudoVFNMSAC_VV_MF4_MASK |
| 11U, // PseudoVFNMSUB_VF16_M1 |
| 11U, // PseudoVFNMSUB_VF16_M1_MASK |
| 11U, // PseudoVFNMSUB_VF16_M2 |
| 11U, // PseudoVFNMSUB_VF16_M2_MASK |
| 11U, // PseudoVFNMSUB_VF16_M4 |
| 11U, // PseudoVFNMSUB_VF16_M4_MASK |
| 11U, // PseudoVFNMSUB_VF16_M8 |
| 11U, // PseudoVFNMSUB_VF16_M8_MASK |
| 11U, // PseudoVFNMSUB_VF16_MF2 |
| 11U, // PseudoVFNMSUB_VF16_MF2_MASK |
| 11U, // PseudoVFNMSUB_VF16_MF4 |
| 11U, // PseudoVFNMSUB_VF16_MF4_MASK |
| 11U, // PseudoVFNMSUB_VF32_M1 |
| 11U, // PseudoVFNMSUB_VF32_M1_MASK |
| 11U, // PseudoVFNMSUB_VF32_M2 |
| 11U, // PseudoVFNMSUB_VF32_M2_MASK |
| 11U, // PseudoVFNMSUB_VF32_M4 |
| 11U, // PseudoVFNMSUB_VF32_M4_MASK |
| 11U, // PseudoVFNMSUB_VF32_M8 |
| 11U, // PseudoVFNMSUB_VF32_M8_MASK |
| 11U, // PseudoVFNMSUB_VF32_MF2 |
| 11U, // PseudoVFNMSUB_VF32_MF2_MASK |
| 11U, // PseudoVFNMSUB_VF64_M1 |
| 11U, // PseudoVFNMSUB_VF64_M1_MASK |
| 11U, // PseudoVFNMSUB_VF64_M2 |
| 11U, // PseudoVFNMSUB_VF64_M2_MASK |
| 11U, // PseudoVFNMSUB_VF64_M4 |
| 11U, // PseudoVFNMSUB_VF64_M4_MASK |
| 11U, // PseudoVFNMSUB_VF64_M8 |
| 11U, // PseudoVFNMSUB_VF64_M8_MASK |
| 11U, // PseudoVFNMSUB_VV_M1 |
| 11U, // PseudoVFNMSUB_VV_M1_MASK |
| 11U, // PseudoVFNMSUB_VV_M2 |
| 11U, // PseudoVFNMSUB_VV_M2_MASK |
| 11U, // PseudoVFNMSUB_VV_M4 |
| 11U, // PseudoVFNMSUB_VV_M4_MASK |
| 11U, // PseudoVFNMSUB_VV_M8 |
| 11U, // PseudoVFNMSUB_VV_M8_MASK |
| 11U, // PseudoVFNMSUB_VV_MF2 |
| 11U, // PseudoVFNMSUB_VV_MF2_MASK |
| 11U, // PseudoVFNMSUB_VV_MF4 |
| 11U, // PseudoVFNMSUB_VV_MF4_MASK |
| 11U, // PseudoVFRDIV_VF16_M1 |
| 11U, // PseudoVFRDIV_VF16_M1_MASK |
| 11U, // PseudoVFRDIV_VF16_M1_TU |
| 11U, // PseudoVFRDIV_VF16_M2 |
| 11U, // PseudoVFRDIV_VF16_M2_MASK |
| 11U, // PseudoVFRDIV_VF16_M2_TU |
| 11U, // PseudoVFRDIV_VF16_M4 |
| 11U, // PseudoVFRDIV_VF16_M4_MASK |
| 11U, // PseudoVFRDIV_VF16_M4_TU |
| 11U, // PseudoVFRDIV_VF16_M8 |
| 11U, // PseudoVFRDIV_VF16_M8_MASK |
| 11U, // PseudoVFRDIV_VF16_M8_TU |
| 11U, // PseudoVFRDIV_VF16_MF2 |
| 11U, // PseudoVFRDIV_VF16_MF2_MASK |
| 11U, // PseudoVFRDIV_VF16_MF2_TU |
| 11U, // PseudoVFRDIV_VF16_MF4 |
| 11U, // PseudoVFRDIV_VF16_MF4_MASK |
| 11U, // PseudoVFRDIV_VF16_MF4_TU |
| 11U, // PseudoVFRDIV_VF32_M1 |
| 11U, // PseudoVFRDIV_VF32_M1_MASK |
| 11U, // PseudoVFRDIV_VF32_M1_TU |
| 11U, // PseudoVFRDIV_VF32_M2 |
| 11U, // PseudoVFRDIV_VF32_M2_MASK |
| 11U, // PseudoVFRDIV_VF32_M2_TU |
| 11U, // PseudoVFRDIV_VF32_M4 |
| 11U, // PseudoVFRDIV_VF32_M4_MASK |
| 11U, // PseudoVFRDIV_VF32_M4_TU |
| 11U, // PseudoVFRDIV_VF32_M8 |
| 11U, // PseudoVFRDIV_VF32_M8_MASK |
| 11U, // PseudoVFRDIV_VF32_M8_TU |
| 11U, // PseudoVFRDIV_VF32_MF2 |
| 11U, // PseudoVFRDIV_VF32_MF2_MASK |
| 11U, // PseudoVFRDIV_VF32_MF2_TU |
| 11U, // PseudoVFRDIV_VF64_M1 |
| 11U, // PseudoVFRDIV_VF64_M1_MASK |
| 11U, // PseudoVFRDIV_VF64_M1_TU |
| 11U, // PseudoVFRDIV_VF64_M2 |
| 11U, // PseudoVFRDIV_VF64_M2_MASK |
| 11U, // PseudoVFRDIV_VF64_M2_TU |
| 11U, // PseudoVFRDIV_VF64_M4 |
| 11U, // PseudoVFRDIV_VF64_M4_MASK |
| 11U, // PseudoVFRDIV_VF64_M4_TU |
| 11U, // PseudoVFRDIV_VF64_M8 |
| 11U, // PseudoVFRDIV_VF64_M8_MASK |
| 11U, // PseudoVFRDIV_VF64_M8_TU |
| 11U, // PseudoVFREC7_V_M1 |
| 11U, // PseudoVFREC7_V_M1_MASK |
| 11U, // PseudoVFREC7_V_M1_TU |
| 11U, // PseudoVFREC7_V_M2 |
| 11U, // PseudoVFREC7_V_M2_MASK |
| 11U, // PseudoVFREC7_V_M2_TU |
| 11U, // PseudoVFREC7_V_M4 |
| 11U, // PseudoVFREC7_V_M4_MASK |
| 11U, // PseudoVFREC7_V_M4_TU |
| 11U, // PseudoVFREC7_V_M8 |
| 11U, // PseudoVFREC7_V_M8_MASK |
| 11U, // PseudoVFREC7_V_M8_TU |
| 11U, // PseudoVFREC7_V_MF2 |
| 11U, // PseudoVFREC7_V_MF2_MASK |
| 11U, // PseudoVFREC7_V_MF2_TU |
| 11U, // PseudoVFREC7_V_MF4 |
| 11U, // PseudoVFREC7_V_MF4_MASK |
| 11U, // PseudoVFREC7_V_MF4_TU |
| 11U, // PseudoVFREDMAX_VS_M1 |
| 11U, // PseudoVFREDMAX_VS_M1_MASK |
| 11U, // PseudoVFREDMAX_VS_M2 |
| 11U, // PseudoVFREDMAX_VS_M2_MASK |
| 11U, // PseudoVFREDMAX_VS_M4 |
| 11U, // PseudoVFREDMAX_VS_M4_MASK |
| 11U, // PseudoVFREDMAX_VS_M8 |
| 11U, // PseudoVFREDMAX_VS_M8_MASK |
| 11U, // PseudoVFREDMAX_VS_MF2 |
| 11U, // PseudoVFREDMAX_VS_MF2_MASK |
| 11U, // PseudoVFREDMAX_VS_MF4 |
| 11U, // PseudoVFREDMAX_VS_MF4_MASK |
| 11U, // PseudoVFREDMIN_VS_M1 |
| 11U, // PseudoVFREDMIN_VS_M1_MASK |
| 11U, // PseudoVFREDMIN_VS_M2 |
| 11U, // PseudoVFREDMIN_VS_M2_MASK |
| 11U, // PseudoVFREDMIN_VS_M4 |
| 11U, // PseudoVFREDMIN_VS_M4_MASK |
| 11U, // PseudoVFREDMIN_VS_M8 |
| 11U, // PseudoVFREDMIN_VS_M8_MASK |
| 11U, // PseudoVFREDMIN_VS_MF2 |
| 11U, // PseudoVFREDMIN_VS_MF2_MASK |
| 11U, // PseudoVFREDMIN_VS_MF4 |
| 11U, // PseudoVFREDMIN_VS_MF4_MASK |
| 11U, // PseudoVFREDOSUM_VS_M1 |
| 11U, // PseudoVFREDOSUM_VS_M1_MASK |
| 11U, // PseudoVFREDOSUM_VS_M2 |
| 11U, // PseudoVFREDOSUM_VS_M2_MASK |
| 11U, // PseudoVFREDOSUM_VS_M4 |
| 11U, // PseudoVFREDOSUM_VS_M4_MASK |
| 11U, // PseudoVFREDOSUM_VS_M8 |
| 11U, // PseudoVFREDOSUM_VS_M8_MASK |
| 11U, // PseudoVFREDOSUM_VS_MF2 |
| 11U, // PseudoVFREDOSUM_VS_MF2_MASK |
| 11U, // PseudoVFREDOSUM_VS_MF4 |
| 11U, // PseudoVFREDOSUM_VS_MF4_MASK |
| 11U, // PseudoVFREDUSUM_VS_M1 |
| 11U, // PseudoVFREDUSUM_VS_M1_MASK |
| 11U, // PseudoVFREDUSUM_VS_M2 |
| 11U, // PseudoVFREDUSUM_VS_M2_MASK |
| 11U, // PseudoVFREDUSUM_VS_M4 |
| 11U, // PseudoVFREDUSUM_VS_M4_MASK |
| 11U, // PseudoVFREDUSUM_VS_M8 |
| 11U, // PseudoVFREDUSUM_VS_M8_MASK |
| 11U, // PseudoVFREDUSUM_VS_MF2 |
| 11U, // PseudoVFREDUSUM_VS_MF2_MASK |
| 11U, // PseudoVFREDUSUM_VS_MF4 |
| 11U, // PseudoVFREDUSUM_VS_MF4_MASK |
| 11U, // PseudoVFROUND_NOEXCEPT_V_M1_MASK |
| 11U, // PseudoVFROUND_NOEXCEPT_V_M2_MASK |
| 11U, // PseudoVFROUND_NOEXCEPT_V_M4_MASK |
| 11U, // PseudoVFROUND_NOEXCEPT_V_M8_MASK |
| 11U, // PseudoVFROUND_NOEXCEPT_V_MF2_MASK |
| 11U, // PseudoVFROUND_NOEXCEPT_V_MF4_MASK |
| 11U, // PseudoVFRSQRT7_V_M1 |
| 11U, // PseudoVFRSQRT7_V_M1_MASK |
| 11U, // PseudoVFRSQRT7_V_M1_TU |
| 11U, // PseudoVFRSQRT7_V_M2 |
| 11U, // PseudoVFRSQRT7_V_M2_MASK |
| 11U, // PseudoVFRSQRT7_V_M2_TU |
| 11U, // PseudoVFRSQRT7_V_M4 |
| 11U, // PseudoVFRSQRT7_V_M4_MASK |
| 11U, // PseudoVFRSQRT7_V_M4_TU |
| 11U, // PseudoVFRSQRT7_V_M8 |
| 11U, // PseudoVFRSQRT7_V_M8_MASK |
| 11U, // PseudoVFRSQRT7_V_M8_TU |
| 11U, // PseudoVFRSQRT7_V_MF2 |
| 11U, // PseudoVFRSQRT7_V_MF2_MASK |
| 11U, // PseudoVFRSQRT7_V_MF2_TU |
| 11U, // PseudoVFRSQRT7_V_MF4 |
| 11U, // PseudoVFRSQRT7_V_MF4_MASK |
| 11U, // PseudoVFRSQRT7_V_MF4_TU |
| 11U, // PseudoVFRSUB_VF16_M1 |
| 11U, // PseudoVFRSUB_VF16_M1_MASK |
| 11U, // PseudoVFRSUB_VF16_M1_TU |
| 11U, // PseudoVFRSUB_VF16_M2 |
| 11U, // PseudoVFRSUB_VF16_M2_MASK |
| 11U, // PseudoVFRSUB_VF16_M2_TU |
| 11U, // PseudoVFRSUB_VF16_M4 |
| 11U, // PseudoVFRSUB_VF16_M4_MASK |
| 11U, // PseudoVFRSUB_VF16_M4_TU |
| 11U, // PseudoVFRSUB_VF16_M8 |
| 11U, // PseudoVFRSUB_VF16_M8_MASK |
| 11U, // PseudoVFRSUB_VF16_M8_TU |
| 11U, // PseudoVFRSUB_VF16_MF2 |
| 11U, // PseudoVFRSUB_VF16_MF2_MASK |
| 11U, // PseudoVFRSUB_VF16_MF2_TU |
| 11U, // PseudoVFRSUB_VF16_MF4 |
| 11U, // PseudoVFRSUB_VF16_MF4_MASK |
| 11U, // PseudoVFRSUB_VF16_MF4_TU |
| 11U, // PseudoVFRSUB_VF32_M1 |
| 11U, // PseudoVFRSUB_VF32_M1_MASK |
| 11U, // PseudoVFRSUB_VF32_M1_TU |
| 11U, // PseudoVFRSUB_VF32_M2 |
| 11U, // PseudoVFRSUB_VF32_M2_MASK |
| 11U, // PseudoVFRSUB_VF32_M2_TU |
| 11U, // PseudoVFRSUB_VF32_M4 |
| 11U, // PseudoVFRSUB_VF32_M4_MASK |
| 11U, // PseudoVFRSUB_VF32_M4_TU |
| 11U, // PseudoVFRSUB_VF32_M8 |
| 11U, // PseudoVFRSUB_VF32_M8_MASK |
| 11U, // PseudoVFRSUB_VF32_M8_TU |
| 11U, // PseudoVFRSUB_VF32_MF2 |
| 11U, // PseudoVFRSUB_VF32_MF2_MASK |
| 11U, // PseudoVFRSUB_VF32_MF2_TU |
| 11U, // PseudoVFRSUB_VF64_M1 |
| 11U, // PseudoVFRSUB_VF64_M1_MASK |
| 11U, // PseudoVFRSUB_VF64_M1_TU |
| 11U, // PseudoVFRSUB_VF64_M2 |
| 11U, // PseudoVFRSUB_VF64_M2_MASK |
| 11U, // PseudoVFRSUB_VF64_M2_TU |
| 11U, // PseudoVFRSUB_VF64_M4 |
| 11U, // PseudoVFRSUB_VF64_M4_MASK |
| 11U, // PseudoVFRSUB_VF64_M4_TU |
| 11U, // PseudoVFRSUB_VF64_M8 |
| 11U, // PseudoVFRSUB_VF64_M8_MASK |
| 11U, // PseudoVFRSUB_VF64_M8_TU |
| 11U, // PseudoVFSGNJN_VF16_M1 |
| 11U, // PseudoVFSGNJN_VF16_M1_MASK |
| 11U, // PseudoVFSGNJN_VF16_M1_TU |
| 11U, // PseudoVFSGNJN_VF16_M2 |
| 11U, // PseudoVFSGNJN_VF16_M2_MASK |
| 11U, // PseudoVFSGNJN_VF16_M2_TU |
| 11U, // PseudoVFSGNJN_VF16_M4 |
| 11U, // PseudoVFSGNJN_VF16_M4_MASK |
| 11U, // PseudoVFSGNJN_VF16_M4_TU |
| 11U, // PseudoVFSGNJN_VF16_M8 |
| 11U, // PseudoVFSGNJN_VF16_M8_MASK |
| 11U, // PseudoVFSGNJN_VF16_M8_TU |
| 11U, // PseudoVFSGNJN_VF16_MF2 |
| 11U, // PseudoVFSGNJN_VF16_MF2_MASK |
| 11U, // PseudoVFSGNJN_VF16_MF2_TU |
| 11U, // PseudoVFSGNJN_VF16_MF4 |
| 11U, // PseudoVFSGNJN_VF16_MF4_MASK |
| 11U, // PseudoVFSGNJN_VF16_MF4_TU |
| 11U, // PseudoVFSGNJN_VF32_M1 |
| 11U, // PseudoVFSGNJN_VF32_M1_MASK |
| 11U, // PseudoVFSGNJN_VF32_M1_TU |
| 11U, // PseudoVFSGNJN_VF32_M2 |
| 11U, // PseudoVFSGNJN_VF32_M2_MASK |
| 11U, // PseudoVFSGNJN_VF32_M2_TU |
| 11U, // PseudoVFSGNJN_VF32_M4 |
| 11U, // PseudoVFSGNJN_VF32_M4_MASK |
| 11U, // PseudoVFSGNJN_VF32_M4_TU |
| 11U, // PseudoVFSGNJN_VF32_M8 |
| 11U, // PseudoVFSGNJN_VF32_M8_MASK |
| 11U, // PseudoVFSGNJN_VF32_M8_TU |
| 11U, // PseudoVFSGNJN_VF32_MF2 |
| 11U, // PseudoVFSGNJN_VF32_MF2_MASK |
| 11U, // PseudoVFSGNJN_VF32_MF2_TU |
| 11U, // PseudoVFSGNJN_VF64_M1 |
| 11U, // PseudoVFSGNJN_VF64_M1_MASK |
| 11U, // PseudoVFSGNJN_VF64_M1_TU |
| 11U, // PseudoVFSGNJN_VF64_M2 |
| 11U, // PseudoVFSGNJN_VF64_M2_MASK |
| 11U, // PseudoVFSGNJN_VF64_M2_TU |
| 11U, // PseudoVFSGNJN_VF64_M4 |
| 11U, // PseudoVFSGNJN_VF64_M4_MASK |
| 11U, // PseudoVFSGNJN_VF64_M4_TU |
| 11U, // PseudoVFSGNJN_VF64_M8 |
| 11U, // PseudoVFSGNJN_VF64_M8_MASK |
| 11U, // PseudoVFSGNJN_VF64_M8_TU |
| 11U, // PseudoVFSGNJN_VV_M1 |
| 11U, // PseudoVFSGNJN_VV_M1_MASK |
| 11U, // PseudoVFSGNJN_VV_M1_TU |
| 11U, // PseudoVFSGNJN_VV_M2 |
| 11U, // PseudoVFSGNJN_VV_M2_MASK |
| 11U, // PseudoVFSGNJN_VV_M2_TU |
| 11U, // PseudoVFSGNJN_VV_M4 |
| 11U, // PseudoVFSGNJN_VV_M4_MASK |
| 11U, // PseudoVFSGNJN_VV_M4_TU |
| 11U, // PseudoVFSGNJN_VV_M8 |
| 11U, // PseudoVFSGNJN_VV_M8_MASK |
| 11U, // PseudoVFSGNJN_VV_M8_TU |
| 11U, // PseudoVFSGNJN_VV_MF2 |
| 11U, // PseudoVFSGNJN_VV_MF2_MASK |
| 11U, // PseudoVFSGNJN_VV_MF2_TU |
| 11U, // PseudoVFSGNJN_VV_MF4 |
| 11U, // PseudoVFSGNJN_VV_MF4_MASK |
| 11U, // PseudoVFSGNJN_VV_MF4_TU |
| 11U, // PseudoVFSGNJX_VF16_M1 |
| 11U, // PseudoVFSGNJX_VF16_M1_MASK |
| 11U, // PseudoVFSGNJX_VF16_M1_TU |
| 11U, // PseudoVFSGNJX_VF16_M2 |
| 11U, // PseudoVFSGNJX_VF16_M2_MASK |
| 11U, // PseudoVFSGNJX_VF16_M2_TU |
| 11U, // PseudoVFSGNJX_VF16_M4 |
| 11U, // PseudoVFSGNJX_VF16_M4_MASK |
| 11U, // PseudoVFSGNJX_VF16_M4_TU |
| 11U, // PseudoVFSGNJX_VF16_M8 |
| 11U, // PseudoVFSGNJX_VF16_M8_MASK |
| 11U, // PseudoVFSGNJX_VF16_M8_TU |
| 11U, // PseudoVFSGNJX_VF16_MF2 |
| 11U, // PseudoVFSGNJX_VF16_MF2_MASK |
| 11U, // PseudoVFSGNJX_VF16_MF2_TU |
| 11U, // PseudoVFSGNJX_VF16_MF4 |
| 11U, // PseudoVFSGNJX_VF16_MF4_MASK |
| 11U, // PseudoVFSGNJX_VF16_MF4_TU |
| 11U, // PseudoVFSGNJX_VF32_M1 |
| 11U, // PseudoVFSGNJX_VF32_M1_MASK |
| 11U, // PseudoVFSGNJX_VF32_M1_TU |
| 11U, // PseudoVFSGNJX_VF32_M2 |
| 11U, // PseudoVFSGNJX_VF32_M2_MASK |
| 11U, // PseudoVFSGNJX_VF32_M2_TU |
| 11U, // PseudoVFSGNJX_VF32_M4 |
| 11U, // PseudoVFSGNJX_VF32_M4_MASK |
| 11U, // PseudoVFSGNJX_VF32_M4_TU |
| 11U, // PseudoVFSGNJX_VF32_M8 |
| 11U, // PseudoVFSGNJX_VF32_M8_MASK |
| 11U, // PseudoVFSGNJX_VF32_M8_TU |
| 11U, // PseudoVFSGNJX_VF32_MF2 |
| 11U, // PseudoVFSGNJX_VF32_MF2_MASK |
| 11U, // PseudoVFSGNJX_VF32_MF2_TU |
| 11U, // PseudoVFSGNJX_VF64_M1 |
| 11U, // PseudoVFSGNJX_VF64_M1_MASK |
| 11U, // PseudoVFSGNJX_VF64_M1_TU |
| 11U, // PseudoVFSGNJX_VF64_M2 |
| 11U, // PseudoVFSGNJX_VF64_M2_MASK |
| 11U, // PseudoVFSGNJX_VF64_M2_TU |
| 11U, // PseudoVFSGNJX_VF64_M4 |
| 11U, // PseudoVFSGNJX_VF64_M4_MASK |
| 11U, // PseudoVFSGNJX_VF64_M4_TU |
| 11U, // PseudoVFSGNJX_VF64_M8 |
| 11U, // PseudoVFSGNJX_VF64_M8_MASK |
| 11U, // PseudoVFSGNJX_VF64_M8_TU |
| 11U, // PseudoVFSGNJX_VV_M1 |
| 11U, // PseudoVFSGNJX_VV_M1_MASK |
| 11U, // PseudoVFSGNJX_VV_M1_TU |
| 11U, // PseudoVFSGNJX_VV_M2 |
| 11U, // PseudoVFSGNJX_VV_M2_MASK |
| 11U, // PseudoVFSGNJX_VV_M2_TU |
| 11U, // PseudoVFSGNJX_VV_M4 |
| 11U, // PseudoVFSGNJX_VV_M4_MASK |
| 11U, // PseudoVFSGNJX_VV_M4_TU |
| 11U, // PseudoVFSGNJX_VV_M8 |
| 11U, // PseudoVFSGNJX_VV_M8_MASK |
| 11U, // PseudoVFSGNJX_VV_M8_TU |
| 11U, // PseudoVFSGNJX_VV_MF2 |
| 11U, // PseudoVFSGNJX_VV_MF2_MASK |
| 11U, // PseudoVFSGNJX_VV_MF2_TU |
| 11U, // PseudoVFSGNJX_VV_MF4 |
| 11U, // PseudoVFSGNJX_VV_MF4_MASK |
| 11U, // PseudoVFSGNJX_VV_MF4_TU |
| 11U, // PseudoVFSGNJ_VF16_M1 |
| 11U, // PseudoVFSGNJ_VF16_M1_MASK |
| 11U, // PseudoVFSGNJ_VF16_M1_TU |
| 11U, // PseudoVFSGNJ_VF16_M2 |
| 11U, // PseudoVFSGNJ_VF16_M2_MASK |
| 11U, // PseudoVFSGNJ_VF16_M2_TU |
| 11U, // PseudoVFSGNJ_VF16_M4 |
| 11U, // PseudoVFSGNJ_VF16_M4_MASK |
| 11U, // PseudoVFSGNJ_VF16_M4_TU |
| 11U, // PseudoVFSGNJ_VF16_M8 |
| 11U, // PseudoVFSGNJ_VF16_M8_MASK |
| 11U, // PseudoVFSGNJ_VF16_M8_TU |
| 11U, // PseudoVFSGNJ_VF16_MF2 |
| 11U, // PseudoVFSGNJ_VF16_MF2_MASK |
| 11U, // PseudoVFSGNJ_VF16_MF2_TU |
| 11U, // PseudoVFSGNJ_VF16_MF4 |
| 11U, // PseudoVFSGNJ_VF16_MF4_MASK |
| 11U, // PseudoVFSGNJ_VF16_MF4_TU |
| 11U, // PseudoVFSGNJ_VF32_M1 |
| 11U, // PseudoVFSGNJ_VF32_M1_MASK |
| 11U, // PseudoVFSGNJ_VF32_M1_TU |
| 11U, // PseudoVFSGNJ_VF32_M2 |
| 11U, // PseudoVFSGNJ_VF32_M2_MASK |
| 11U, // PseudoVFSGNJ_VF32_M2_TU |
| 11U, // PseudoVFSGNJ_VF32_M4 |
| 11U, // PseudoVFSGNJ_VF32_M4_MASK |
| 11U, // PseudoVFSGNJ_VF32_M4_TU |
| 11U, // PseudoVFSGNJ_VF32_M8 |
| 11U, // PseudoVFSGNJ_VF32_M8_MASK |
| 11U, // PseudoVFSGNJ_VF32_M8_TU |
| 11U, // PseudoVFSGNJ_VF32_MF2 |
| 11U, // PseudoVFSGNJ_VF32_MF2_MASK |
| 11U, // PseudoVFSGNJ_VF32_MF2_TU |
| 11U, // PseudoVFSGNJ_VF64_M1 |
| 11U, // PseudoVFSGNJ_VF64_M1_MASK |
| 11U, // PseudoVFSGNJ_VF64_M1_TU |
| 11U, // PseudoVFSGNJ_VF64_M2 |
| 11U, // PseudoVFSGNJ_VF64_M2_MASK |
| 11U, // PseudoVFSGNJ_VF64_M2_TU |
| 11U, // PseudoVFSGNJ_VF64_M4 |
| 11U, // PseudoVFSGNJ_VF64_M4_MASK |
| 11U, // PseudoVFSGNJ_VF64_M4_TU |
| 11U, // PseudoVFSGNJ_VF64_M8 |
| 11U, // PseudoVFSGNJ_VF64_M8_MASK |
| 11U, // PseudoVFSGNJ_VF64_M8_TU |
| 11U, // PseudoVFSGNJ_VV_M1 |
| 11U, // PseudoVFSGNJ_VV_M1_MASK |
| 11U, // PseudoVFSGNJ_VV_M1_TU |
| 11U, // PseudoVFSGNJ_VV_M2 |
| 11U, // PseudoVFSGNJ_VV_M2_MASK |
| 11U, // PseudoVFSGNJ_VV_M2_TU |
| 11U, // PseudoVFSGNJ_VV_M4 |
| 11U, // PseudoVFSGNJ_VV_M4_MASK |
| 11U, // PseudoVFSGNJ_VV_M4_TU |
| 11U, // PseudoVFSGNJ_VV_M8 |
| 11U, // PseudoVFSGNJ_VV_M8_MASK |
| 11U, // PseudoVFSGNJ_VV_M8_TU |
| 11U, // PseudoVFSGNJ_VV_MF2 |
| 11U, // PseudoVFSGNJ_VV_MF2_MASK |
| 11U, // PseudoVFSGNJ_VV_MF2_TU |
| 11U, // PseudoVFSGNJ_VV_MF4 |
| 11U, // PseudoVFSGNJ_VV_MF4_MASK |
| 11U, // PseudoVFSGNJ_VV_MF4_TU |
| 11U, // PseudoVFSLIDE1DOWN_VF16_M1 |
| 11U, // PseudoVFSLIDE1DOWN_VF16_M1_MASK |
| 11U, // PseudoVFSLIDE1DOWN_VF16_M1_TU |
| 11U, // PseudoVFSLIDE1DOWN_VF16_M2 |
| 11U, // PseudoVFSLIDE1DOWN_VF16_M2_MASK |
| 11U, // PseudoVFSLIDE1DOWN_VF16_M2_TU |
| 11U, // PseudoVFSLIDE1DOWN_VF16_M4 |
| 11U, // PseudoVFSLIDE1DOWN_VF16_M4_MASK |
| 11U, // PseudoVFSLIDE1DOWN_VF16_M4_TU |
| 11U, // PseudoVFSLIDE1DOWN_VF16_M8 |
| 11U, // PseudoVFSLIDE1DOWN_VF16_M8_MASK |
| 11U, // PseudoVFSLIDE1DOWN_VF16_M8_TU |
| 11U, // PseudoVFSLIDE1DOWN_VF16_MF2 |
| 11U, // PseudoVFSLIDE1DOWN_VF16_MF2_MASK |
| 11U, // PseudoVFSLIDE1DOWN_VF16_MF2_TU |
| 11U, // PseudoVFSLIDE1DOWN_VF16_MF4 |
| 11U, // PseudoVFSLIDE1DOWN_VF16_MF4_MASK |
| 11U, // PseudoVFSLIDE1DOWN_VF16_MF4_TU |
| 11U, // PseudoVFSLIDE1DOWN_VF32_M1 |
| 11U, // PseudoVFSLIDE1DOWN_VF32_M1_MASK |
| 11U, // PseudoVFSLIDE1DOWN_VF32_M1_TU |
| 11U, // PseudoVFSLIDE1DOWN_VF32_M2 |
| 11U, // PseudoVFSLIDE1DOWN_VF32_M2_MASK |
| 11U, // PseudoVFSLIDE1DOWN_VF32_M2_TU |
| 11U, // PseudoVFSLIDE1DOWN_VF32_M4 |
| 11U, // PseudoVFSLIDE1DOWN_VF32_M4_MASK |
| 11U, // PseudoVFSLIDE1DOWN_VF32_M4_TU |
| 11U, // PseudoVFSLIDE1DOWN_VF32_M8 |
| 11U, // PseudoVFSLIDE1DOWN_VF32_M8_MASK |
| 11U, // PseudoVFSLIDE1DOWN_VF32_M8_TU |
| 11U, // PseudoVFSLIDE1DOWN_VF32_MF2 |
| 11U, // PseudoVFSLIDE1DOWN_VF32_MF2_MASK |
| 11U, // PseudoVFSLIDE1DOWN_VF32_MF2_TU |
| 11U, // PseudoVFSLIDE1DOWN_VF64_M1 |
| 11U, // PseudoVFSLIDE1DOWN_VF64_M1_MASK |
| 11U, // PseudoVFSLIDE1DOWN_VF64_M1_TU |
| 11U, // PseudoVFSLIDE1DOWN_VF64_M2 |
| 11U, // PseudoVFSLIDE1DOWN_VF64_M2_MASK |
| 11U, // PseudoVFSLIDE1DOWN_VF64_M2_TU |
| 11U, // PseudoVFSLIDE1DOWN_VF64_M4 |
| 11U, // PseudoVFSLIDE1DOWN_VF64_M4_MASK |
| 11U, // PseudoVFSLIDE1DOWN_VF64_M4_TU |
| 11U, // PseudoVFSLIDE1DOWN_VF64_M8 |
| 11U, // PseudoVFSLIDE1DOWN_VF64_M8_MASK |
| 11U, // PseudoVFSLIDE1DOWN_VF64_M8_TU |
| 11U, // PseudoVFSLIDE1UP_VF16_M1 |
| 11U, // PseudoVFSLIDE1UP_VF16_M1_MASK |
| 11U, // PseudoVFSLIDE1UP_VF16_M1_TU |
| 11U, // PseudoVFSLIDE1UP_VF16_M2 |
| 11U, // PseudoVFSLIDE1UP_VF16_M2_MASK |
| 11U, // PseudoVFSLIDE1UP_VF16_M2_TU |
| 11U, // PseudoVFSLIDE1UP_VF16_M4 |
| 11U, // PseudoVFSLIDE1UP_VF16_M4_MASK |
| 11U, // PseudoVFSLIDE1UP_VF16_M4_TU |
| 11U, // PseudoVFSLIDE1UP_VF16_M8 |
| 11U, // PseudoVFSLIDE1UP_VF16_M8_MASK |
| 11U, // PseudoVFSLIDE1UP_VF16_M8_TU |
| 11U, // PseudoVFSLIDE1UP_VF16_MF2 |
| 11U, // PseudoVFSLIDE1UP_VF16_MF2_MASK |
| 11U, // PseudoVFSLIDE1UP_VF16_MF2_TU |
| 11U, // PseudoVFSLIDE1UP_VF16_MF4 |
| 11U, // PseudoVFSLIDE1UP_VF16_MF4_MASK |
| 11U, // PseudoVFSLIDE1UP_VF16_MF4_TU |
| 11U, // PseudoVFSLIDE1UP_VF32_M1 |
| 11U, // PseudoVFSLIDE1UP_VF32_M1_MASK |
| 11U, // PseudoVFSLIDE1UP_VF32_M1_TU |
| 11U, // PseudoVFSLIDE1UP_VF32_M2 |
| 11U, // PseudoVFSLIDE1UP_VF32_M2_MASK |
| 11U, // PseudoVFSLIDE1UP_VF32_M2_TU |
| 11U, // PseudoVFSLIDE1UP_VF32_M4 |
| 11U, // PseudoVFSLIDE1UP_VF32_M4_MASK |
| 11U, // PseudoVFSLIDE1UP_VF32_M4_TU |
| 11U, // PseudoVFSLIDE1UP_VF32_M8 |
| 11U, // PseudoVFSLIDE1UP_VF32_M8_MASK |
| 11U, // PseudoVFSLIDE1UP_VF32_M8_TU |
| 11U, // PseudoVFSLIDE1UP_VF32_MF2 |
| 11U, // PseudoVFSLIDE1UP_VF32_MF2_MASK |
| 11U, // PseudoVFSLIDE1UP_VF32_MF2_TU |
| 11U, // PseudoVFSLIDE1UP_VF64_M1 |
| 11U, // PseudoVFSLIDE1UP_VF64_M1_MASK |
| 11U, // PseudoVFSLIDE1UP_VF64_M1_TU |
| 11U, // PseudoVFSLIDE1UP_VF64_M2 |
| 11U, // PseudoVFSLIDE1UP_VF64_M2_MASK |
| 11U, // PseudoVFSLIDE1UP_VF64_M2_TU |
| 11U, // PseudoVFSLIDE1UP_VF64_M4 |
| 11U, // PseudoVFSLIDE1UP_VF64_M4_MASK |
| 11U, // PseudoVFSLIDE1UP_VF64_M4_TU |
| 11U, // PseudoVFSLIDE1UP_VF64_M8 |
| 11U, // PseudoVFSLIDE1UP_VF64_M8_MASK |
| 11U, // PseudoVFSLIDE1UP_VF64_M8_TU |
| 11U, // PseudoVFSQRT_V_M1 |
| 11U, // PseudoVFSQRT_V_M1_MASK |
| 11U, // PseudoVFSQRT_V_M1_TU |
| 11U, // PseudoVFSQRT_V_M2 |
| 11U, // PseudoVFSQRT_V_M2_MASK |
| 11U, // PseudoVFSQRT_V_M2_TU |
| 11U, // PseudoVFSQRT_V_M4 |
| 11U, // PseudoVFSQRT_V_M4_MASK |
| 11U, // PseudoVFSQRT_V_M4_TU |
| 11U, // PseudoVFSQRT_V_M8 |
| 11U, // PseudoVFSQRT_V_M8_MASK |
| 11U, // PseudoVFSQRT_V_M8_TU |
| 11U, // PseudoVFSQRT_V_MF2 |
| 11U, // PseudoVFSQRT_V_MF2_MASK |
| 11U, // PseudoVFSQRT_V_MF2_TU |
| 11U, // PseudoVFSQRT_V_MF4 |
| 11U, // PseudoVFSQRT_V_MF4_MASK |
| 11U, // PseudoVFSQRT_V_MF4_TU |
| 11U, // PseudoVFSUB_VF16_M1 |
| 11U, // PseudoVFSUB_VF16_M1_MASK |
| 11U, // PseudoVFSUB_VF16_M1_TU |
| 11U, // PseudoVFSUB_VF16_M2 |
| 11U, // PseudoVFSUB_VF16_M2_MASK |
| 11U, // PseudoVFSUB_VF16_M2_TU |
| 11U, // PseudoVFSUB_VF16_M4 |
| 11U, // PseudoVFSUB_VF16_M4_MASK |
| 11U, // PseudoVFSUB_VF16_M4_TU |
| 11U, // PseudoVFSUB_VF16_M8 |
| 11U, // PseudoVFSUB_VF16_M8_MASK |
| 11U, // PseudoVFSUB_VF16_M8_TU |
| 11U, // PseudoVFSUB_VF16_MF2 |
| 11U, // PseudoVFSUB_VF16_MF2_MASK |
| 11U, // PseudoVFSUB_VF16_MF2_TU |
| 11U, // PseudoVFSUB_VF16_MF4 |
| 11U, // PseudoVFSUB_VF16_MF4_MASK |
| 11U, // PseudoVFSUB_VF16_MF4_TU |
| 11U, // PseudoVFSUB_VF32_M1 |
| 11U, // PseudoVFSUB_VF32_M1_MASK |
| 11U, // PseudoVFSUB_VF32_M1_TU |
| 11U, // PseudoVFSUB_VF32_M2 |
| 11U, // PseudoVFSUB_VF32_M2_MASK |
| 11U, // PseudoVFSUB_VF32_M2_TU |
| 11U, // PseudoVFSUB_VF32_M4 |
| 11U, // PseudoVFSUB_VF32_M4_MASK |
| 11U, // PseudoVFSUB_VF32_M4_TU |
| 11U, // PseudoVFSUB_VF32_M8 |
| 11U, // PseudoVFSUB_VF32_M8_MASK |
| 11U, // PseudoVFSUB_VF32_M8_TU |
| 11U, // PseudoVFSUB_VF32_MF2 |
| 11U, // PseudoVFSUB_VF32_MF2_MASK |
| 11U, // PseudoVFSUB_VF32_MF2_TU |
| 11U, // PseudoVFSUB_VF64_M1 |
| 11U, // PseudoVFSUB_VF64_M1_MASK |
| 11U, // PseudoVFSUB_VF64_M1_TU |
| 11U, // PseudoVFSUB_VF64_M2 |
| 11U, // PseudoVFSUB_VF64_M2_MASK |
| 11U, // PseudoVFSUB_VF64_M2_TU |
| 11U, // PseudoVFSUB_VF64_M4 |
| 11U, // PseudoVFSUB_VF64_M4_MASK |
| 11U, // PseudoVFSUB_VF64_M4_TU |
| 11U, // PseudoVFSUB_VF64_M8 |
| 11U, // PseudoVFSUB_VF64_M8_MASK |
| 11U, // PseudoVFSUB_VF64_M8_TU |
| 11U, // PseudoVFSUB_VV_M1 |
| 11U, // PseudoVFSUB_VV_M1_MASK |
| 11U, // PseudoVFSUB_VV_M1_TU |
| 11U, // PseudoVFSUB_VV_M2 |
| 11U, // PseudoVFSUB_VV_M2_MASK |
| 11U, // PseudoVFSUB_VV_M2_TU |
| 11U, // PseudoVFSUB_VV_M4 |
| 11U, // PseudoVFSUB_VV_M4_MASK |
| 11U, // PseudoVFSUB_VV_M4_TU |
| 11U, // PseudoVFSUB_VV_M8 |
| 11U, // PseudoVFSUB_VV_M8_MASK |
| 11U, // PseudoVFSUB_VV_M8_TU |
| 11U, // PseudoVFSUB_VV_MF2 |
| 11U, // PseudoVFSUB_VV_MF2_MASK |
| 11U, // PseudoVFSUB_VV_MF2_TU |
| 11U, // PseudoVFSUB_VV_MF4 |
| 11U, // PseudoVFSUB_VV_MF4_MASK |
| 11U, // PseudoVFSUB_VV_MF4_TU |
| 11U, // PseudoVFWADD_VF16_M1 |
| 11U, // PseudoVFWADD_VF16_M1_MASK |
| 11U, // PseudoVFWADD_VF16_M1_TU |
| 11U, // PseudoVFWADD_VF16_M2 |
| 11U, // PseudoVFWADD_VF16_M2_MASK |
| 11U, // PseudoVFWADD_VF16_M2_TU |
| 11U, // PseudoVFWADD_VF16_M4 |
| 11U, // PseudoVFWADD_VF16_M4_MASK |
| 11U, // PseudoVFWADD_VF16_M4_TU |
| 11U, // PseudoVFWADD_VF16_MF2 |
| 11U, // PseudoVFWADD_VF16_MF2_MASK |
| 11U, // PseudoVFWADD_VF16_MF2_TU |
| 11U, // PseudoVFWADD_VF16_MF4 |
| 11U, // PseudoVFWADD_VF16_MF4_MASK |
| 11U, // PseudoVFWADD_VF16_MF4_TU |
| 11U, // PseudoVFWADD_VF32_M1 |
| 11U, // PseudoVFWADD_VF32_M1_MASK |
| 11U, // PseudoVFWADD_VF32_M1_TU |
| 11U, // PseudoVFWADD_VF32_M2 |
| 11U, // PseudoVFWADD_VF32_M2_MASK |
| 11U, // PseudoVFWADD_VF32_M2_TU |
| 11U, // PseudoVFWADD_VF32_M4 |
| 11U, // PseudoVFWADD_VF32_M4_MASK |
| 11U, // PseudoVFWADD_VF32_M4_TU |
| 11U, // PseudoVFWADD_VF32_MF2 |
| 11U, // PseudoVFWADD_VF32_MF2_MASK |
| 11U, // PseudoVFWADD_VF32_MF2_TU |
| 11U, // PseudoVFWADD_VV_M1 |
| 11U, // PseudoVFWADD_VV_M1_MASK |
| 11U, // PseudoVFWADD_VV_M1_TU |
| 11U, // PseudoVFWADD_VV_M2 |
| 11U, // PseudoVFWADD_VV_M2_MASK |
| 11U, // PseudoVFWADD_VV_M2_TU |
| 11U, // PseudoVFWADD_VV_M4 |
| 11U, // PseudoVFWADD_VV_M4_MASK |
| 11U, // PseudoVFWADD_VV_M4_TU |
| 11U, // PseudoVFWADD_VV_MF2 |
| 11U, // PseudoVFWADD_VV_MF2_MASK |
| 11U, // PseudoVFWADD_VV_MF2_TU |
| 11U, // PseudoVFWADD_VV_MF4 |
| 11U, // PseudoVFWADD_VV_MF4_MASK |
| 11U, // PseudoVFWADD_VV_MF4_TU |
| 11U, // PseudoVFWADD_WF16_M1 |
| 11U, // PseudoVFWADD_WF16_M1_MASK |
| 11U, // PseudoVFWADD_WF16_M1_TU |
| 11U, // PseudoVFWADD_WF16_M2 |
| 11U, // PseudoVFWADD_WF16_M2_MASK |
| 11U, // PseudoVFWADD_WF16_M2_TU |
| 11U, // PseudoVFWADD_WF16_M4 |
| 11U, // PseudoVFWADD_WF16_M4_MASK |
| 11U, // PseudoVFWADD_WF16_M4_TU |
| 11U, // PseudoVFWADD_WF16_MF2 |
| 11U, // PseudoVFWADD_WF16_MF2_MASK |
| 11U, // PseudoVFWADD_WF16_MF2_TU |
| 11U, // PseudoVFWADD_WF16_MF4 |
| 11U, // PseudoVFWADD_WF16_MF4_MASK |
| 11U, // PseudoVFWADD_WF16_MF4_TU |
| 11U, // PseudoVFWADD_WF32_M1 |
| 11U, // PseudoVFWADD_WF32_M1_MASK |
| 11U, // PseudoVFWADD_WF32_M1_TU |
| 11U, // PseudoVFWADD_WF32_M2 |
| 11U, // PseudoVFWADD_WF32_M2_MASK |
| 11U, // PseudoVFWADD_WF32_M2_TU |
| 11U, // PseudoVFWADD_WF32_M4 |
| 11U, // PseudoVFWADD_WF32_M4_MASK |
| 11U, // PseudoVFWADD_WF32_M4_TU |
| 11U, // PseudoVFWADD_WF32_MF2 |
| 11U, // PseudoVFWADD_WF32_MF2_MASK |
| 11U, // PseudoVFWADD_WF32_MF2_TU |
| 11U, // PseudoVFWADD_WV_M1 |
| 11U, // PseudoVFWADD_WV_M1_MASK |
| 11U, // PseudoVFWADD_WV_M1_MASK_TIED |
| 11U, // PseudoVFWADD_WV_M1_TIED |
| 11U, // PseudoVFWADD_WV_M1_TU |
| 11U, // PseudoVFWADD_WV_M2 |
| 11U, // PseudoVFWADD_WV_M2_MASK |
| 11U, // PseudoVFWADD_WV_M2_MASK_TIED |
| 11U, // PseudoVFWADD_WV_M2_TIED |
| 11U, // PseudoVFWADD_WV_M2_TU |
| 11U, // PseudoVFWADD_WV_M4 |
| 11U, // PseudoVFWADD_WV_M4_MASK |
| 11U, // PseudoVFWADD_WV_M4_MASK_TIED |
| 11U, // PseudoVFWADD_WV_M4_TIED |
| 11U, // PseudoVFWADD_WV_M4_TU |
| 11U, // PseudoVFWADD_WV_MF2 |
| 11U, // PseudoVFWADD_WV_MF2_MASK |
| 11U, // PseudoVFWADD_WV_MF2_MASK_TIED |
| 11U, // PseudoVFWADD_WV_MF2_TIED |
| 11U, // PseudoVFWADD_WV_MF2_TU |
| 11U, // PseudoVFWADD_WV_MF4 |
| 11U, // PseudoVFWADD_WV_MF4_MASK |
| 11U, // PseudoVFWADD_WV_MF4_MASK_TIED |
| 11U, // PseudoVFWADD_WV_MF4_TIED |
| 11U, // PseudoVFWADD_WV_MF4_TU |
| 11U, // PseudoVFWCVT_F_F_V_M1 |
| 11U, // PseudoVFWCVT_F_F_V_M1_MASK |
| 11U, // PseudoVFWCVT_F_F_V_M1_TU |
| 11U, // PseudoVFWCVT_F_F_V_M2 |
| 11U, // PseudoVFWCVT_F_F_V_M2_MASK |
| 11U, // PseudoVFWCVT_F_F_V_M2_TU |
| 11U, // PseudoVFWCVT_F_F_V_M4 |
| 11U, // PseudoVFWCVT_F_F_V_M4_MASK |
| 11U, // PseudoVFWCVT_F_F_V_M4_TU |
| 11U, // PseudoVFWCVT_F_F_V_MF2 |
| 11U, // PseudoVFWCVT_F_F_V_MF2_MASK |
| 11U, // PseudoVFWCVT_F_F_V_MF2_TU |
| 11U, // PseudoVFWCVT_F_F_V_MF4 |
| 11U, // PseudoVFWCVT_F_F_V_MF4_MASK |
| 11U, // PseudoVFWCVT_F_F_V_MF4_TU |
| 11U, // PseudoVFWCVT_F_XU_V_M1 |
| 11U, // PseudoVFWCVT_F_XU_V_M1_MASK |
| 11U, // PseudoVFWCVT_F_XU_V_M1_TU |
| 11U, // PseudoVFWCVT_F_XU_V_M2 |
| 11U, // PseudoVFWCVT_F_XU_V_M2_MASK |
| 11U, // PseudoVFWCVT_F_XU_V_M2_TU |
| 11U, // PseudoVFWCVT_F_XU_V_M4 |
| 11U, // PseudoVFWCVT_F_XU_V_M4_MASK |
| 11U, // PseudoVFWCVT_F_XU_V_M4_TU |
| 11U, // PseudoVFWCVT_F_XU_V_MF2 |
| 11U, // PseudoVFWCVT_F_XU_V_MF2_MASK |
| 11U, // PseudoVFWCVT_F_XU_V_MF2_TU |
| 11U, // PseudoVFWCVT_F_XU_V_MF4 |
| 11U, // PseudoVFWCVT_F_XU_V_MF4_MASK |
| 11U, // PseudoVFWCVT_F_XU_V_MF4_TU |
| 11U, // PseudoVFWCVT_F_XU_V_MF8 |
| 11U, // PseudoVFWCVT_F_XU_V_MF8_MASK |
| 11U, // PseudoVFWCVT_F_XU_V_MF8_TU |
| 11U, // PseudoVFWCVT_F_X_V_M1 |
| 11U, // PseudoVFWCVT_F_X_V_M1_MASK |
| 11U, // PseudoVFWCVT_F_X_V_M1_TU |
| 11U, // PseudoVFWCVT_F_X_V_M2 |
| 11U, // PseudoVFWCVT_F_X_V_M2_MASK |
| 11U, // PseudoVFWCVT_F_X_V_M2_TU |
| 11U, // PseudoVFWCVT_F_X_V_M4 |
| 11U, // PseudoVFWCVT_F_X_V_M4_MASK |
| 11U, // PseudoVFWCVT_F_X_V_M4_TU |
| 11U, // PseudoVFWCVT_F_X_V_MF2 |
| 11U, // PseudoVFWCVT_F_X_V_MF2_MASK |
| 11U, // PseudoVFWCVT_F_X_V_MF2_TU |
| 11U, // PseudoVFWCVT_F_X_V_MF4 |
| 11U, // PseudoVFWCVT_F_X_V_MF4_MASK |
| 11U, // PseudoVFWCVT_F_X_V_MF4_TU |
| 11U, // PseudoVFWCVT_F_X_V_MF8 |
| 11U, // PseudoVFWCVT_F_X_V_MF8_MASK |
| 11U, // PseudoVFWCVT_F_X_V_MF8_TU |
| 11U, // PseudoVFWCVT_RM_F_XU_V_M1_MASK |
| 11U, // PseudoVFWCVT_RM_F_XU_V_M2_MASK |
| 11U, // PseudoVFWCVT_RM_F_XU_V_M4_MASK |
| 11U, // PseudoVFWCVT_RM_F_XU_V_MF2_MASK |
| 11U, // PseudoVFWCVT_RM_F_XU_V_MF4_MASK |
| 11U, // PseudoVFWCVT_RM_F_XU_V_MF8_MASK |
| 11U, // PseudoVFWCVT_RM_F_X_V_M1_MASK |
| 11U, // PseudoVFWCVT_RM_F_X_V_M2_MASK |
| 11U, // PseudoVFWCVT_RM_F_X_V_M4_MASK |
| 11U, // PseudoVFWCVT_RM_F_X_V_MF2_MASK |
| 11U, // PseudoVFWCVT_RM_F_X_V_MF4_MASK |
| 11U, // PseudoVFWCVT_RM_F_X_V_MF8_MASK |
| 11U, // PseudoVFWCVT_RM_XU_F_V_M1_MASK |
| 11U, // PseudoVFWCVT_RM_XU_F_V_M2_MASK |
| 11U, // PseudoVFWCVT_RM_XU_F_V_M4_MASK |
| 11U, // PseudoVFWCVT_RM_XU_F_V_MF2_MASK |
| 11U, // PseudoVFWCVT_RM_XU_F_V_MF4_MASK |
| 11U, // PseudoVFWCVT_RM_X_F_V_M1_MASK |
| 11U, // PseudoVFWCVT_RM_X_F_V_M2_MASK |
| 11U, // PseudoVFWCVT_RM_X_F_V_M4_MASK |
| 11U, // PseudoVFWCVT_RM_X_F_V_MF2_MASK |
| 11U, // PseudoVFWCVT_RM_X_F_V_MF4_MASK |
| 11U, // PseudoVFWCVT_RTZ_XU_F_V_M1 |
| 11U, // PseudoVFWCVT_RTZ_XU_F_V_M1_MASK |
| 11U, // PseudoVFWCVT_RTZ_XU_F_V_M1_TU |
| 11U, // PseudoVFWCVT_RTZ_XU_F_V_M2 |
| 11U, // PseudoVFWCVT_RTZ_XU_F_V_M2_MASK |
| 11U, // PseudoVFWCVT_RTZ_XU_F_V_M2_TU |
| 11U, // PseudoVFWCVT_RTZ_XU_F_V_M4 |
| 11U, // PseudoVFWCVT_RTZ_XU_F_V_M4_MASK |
| 11U, // PseudoVFWCVT_RTZ_XU_F_V_M4_TU |
| 11U, // PseudoVFWCVT_RTZ_XU_F_V_MF2 |
| 11U, // PseudoVFWCVT_RTZ_XU_F_V_MF2_MASK |
| 11U, // PseudoVFWCVT_RTZ_XU_F_V_MF2_TU |
| 11U, // PseudoVFWCVT_RTZ_XU_F_V_MF4 |
| 11U, // PseudoVFWCVT_RTZ_XU_F_V_MF4_MASK |
| 11U, // PseudoVFWCVT_RTZ_XU_F_V_MF4_TU |
| 11U, // PseudoVFWCVT_RTZ_X_F_V_M1 |
| 11U, // PseudoVFWCVT_RTZ_X_F_V_M1_MASK |
| 11U, // PseudoVFWCVT_RTZ_X_F_V_M1_TU |
| 11U, // PseudoVFWCVT_RTZ_X_F_V_M2 |
| 11U, // PseudoVFWCVT_RTZ_X_F_V_M2_MASK |
| 11U, // PseudoVFWCVT_RTZ_X_F_V_M2_TU |
| 11U, // PseudoVFWCVT_RTZ_X_F_V_M4 |
| 11U, // PseudoVFWCVT_RTZ_X_F_V_M4_MASK |
| 11U, // PseudoVFWCVT_RTZ_X_F_V_M4_TU |
| 11U, // PseudoVFWCVT_RTZ_X_F_V_MF2 |
| 11U, // PseudoVFWCVT_RTZ_X_F_V_MF2_MASK |
| 11U, // PseudoVFWCVT_RTZ_X_F_V_MF2_TU |
| 11U, // PseudoVFWCVT_RTZ_X_F_V_MF4 |
| 11U, // PseudoVFWCVT_RTZ_X_F_V_MF4_MASK |
| 11U, // PseudoVFWCVT_RTZ_X_F_V_MF4_TU |
| 11U, // PseudoVFWCVT_XU_F_V_M1 |
| 11U, // PseudoVFWCVT_XU_F_V_M1_MASK |
| 11U, // PseudoVFWCVT_XU_F_V_M1_TU |
| 11U, // PseudoVFWCVT_XU_F_V_M2 |
| 11U, // PseudoVFWCVT_XU_F_V_M2_MASK |
| 11U, // PseudoVFWCVT_XU_F_V_M2_TU |
| 11U, // PseudoVFWCVT_XU_F_V_M4 |
| 11U, // PseudoVFWCVT_XU_F_V_M4_MASK |
| 11U, // PseudoVFWCVT_XU_F_V_M4_TU |
| 11U, // PseudoVFWCVT_XU_F_V_MF2 |
| 11U, // PseudoVFWCVT_XU_F_V_MF2_MASK |
| 11U, // PseudoVFWCVT_XU_F_V_MF2_TU |
| 11U, // PseudoVFWCVT_XU_F_V_MF4 |
| 11U, // PseudoVFWCVT_XU_F_V_MF4_MASK |
| 11U, // PseudoVFWCVT_XU_F_V_MF4_TU |
| 11U, // PseudoVFWCVT_X_F_V_M1 |
| 11U, // PseudoVFWCVT_X_F_V_M1_MASK |
| 11U, // PseudoVFWCVT_X_F_V_M1_TU |
| 11U, // PseudoVFWCVT_X_F_V_M2 |
| 11U, // PseudoVFWCVT_X_F_V_M2_MASK |
| 11U, // PseudoVFWCVT_X_F_V_M2_TU |
| 11U, // PseudoVFWCVT_X_F_V_M4 |
| 11U, // PseudoVFWCVT_X_F_V_M4_MASK |
| 11U, // PseudoVFWCVT_X_F_V_M4_TU |
| 11U, // PseudoVFWCVT_X_F_V_MF2 |
| 11U, // PseudoVFWCVT_X_F_V_MF2_MASK |
| 11U, // PseudoVFWCVT_X_F_V_MF2_TU |
| 11U, // PseudoVFWCVT_X_F_V_MF4 |
| 11U, // PseudoVFWCVT_X_F_V_MF4_MASK |
| 11U, // PseudoVFWCVT_X_F_V_MF4_TU |
| 11U, // PseudoVFWMACC_VF16_M1 |
| 11U, // PseudoVFWMACC_VF16_M1_MASK |
| 11U, // PseudoVFWMACC_VF16_M2 |
| 11U, // PseudoVFWMACC_VF16_M2_MASK |
| 11U, // PseudoVFWMACC_VF16_M4 |
| 11U, // PseudoVFWMACC_VF16_M4_MASK |
| 11U, // PseudoVFWMACC_VF16_MF2 |
| 11U, // PseudoVFWMACC_VF16_MF2_MASK |
| 11U, // PseudoVFWMACC_VF16_MF4 |
| 11U, // PseudoVFWMACC_VF16_MF4_MASK |
| 11U, // PseudoVFWMACC_VF32_M1 |
| 11U, // PseudoVFWMACC_VF32_M1_MASK |
| 11U, // PseudoVFWMACC_VF32_M2 |
| 11U, // PseudoVFWMACC_VF32_M2_MASK |
| 11U, // PseudoVFWMACC_VF32_M4 |
| 11U, // PseudoVFWMACC_VF32_M4_MASK |
| 11U, // PseudoVFWMACC_VF32_MF2 |
| 11U, // PseudoVFWMACC_VF32_MF2_MASK |
| 11U, // PseudoVFWMACC_VV_M1 |
| 11U, // PseudoVFWMACC_VV_M1_MASK |
| 11U, // PseudoVFWMACC_VV_M2 |
| 11U, // PseudoVFWMACC_VV_M2_MASK |
| 11U, // PseudoVFWMACC_VV_M4 |
| 11U, // PseudoVFWMACC_VV_M4_MASK |
| 11U, // PseudoVFWMACC_VV_MF2 |
| 11U, // PseudoVFWMACC_VV_MF2_MASK |
| 11U, // PseudoVFWMACC_VV_MF4 |
| 11U, // PseudoVFWMACC_VV_MF4_MASK |
| 11U, // PseudoVFWMSAC_VF16_M1 |
| 11U, // PseudoVFWMSAC_VF16_M1_MASK |
| 11U, // PseudoVFWMSAC_VF16_M2 |
| 11U, // PseudoVFWMSAC_VF16_M2_MASK |
| 11U, // PseudoVFWMSAC_VF16_M4 |
| 11U, // PseudoVFWMSAC_VF16_M4_MASK |
| 11U, // PseudoVFWMSAC_VF16_MF2 |
| 11U, // PseudoVFWMSAC_VF16_MF2_MASK |
| 11U, // PseudoVFWMSAC_VF16_MF4 |
| 11U, // PseudoVFWMSAC_VF16_MF4_MASK |
| 11U, // PseudoVFWMSAC_VF32_M1 |
| 11U, // PseudoVFWMSAC_VF32_M1_MASK |
| 11U, // PseudoVFWMSAC_VF32_M2 |
| 11U, // PseudoVFWMSAC_VF32_M2_MASK |
| 11U, // PseudoVFWMSAC_VF32_M4 |
| 11U, // PseudoVFWMSAC_VF32_M4_MASK |
| 11U, // PseudoVFWMSAC_VF32_MF2 |
| 11U, // PseudoVFWMSAC_VF32_MF2_MASK |
| 11U, // PseudoVFWMSAC_VV_M1 |
| 11U, // PseudoVFWMSAC_VV_M1_MASK |
| 11U, // PseudoVFWMSAC_VV_M2 |
| 11U, // PseudoVFWMSAC_VV_M2_MASK |
| 11U, // PseudoVFWMSAC_VV_M4 |
| 11U, // PseudoVFWMSAC_VV_M4_MASK |
| 11U, // PseudoVFWMSAC_VV_MF2 |
| 11U, // PseudoVFWMSAC_VV_MF2_MASK |
| 11U, // PseudoVFWMSAC_VV_MF4 |
| 11U, // PseudoVFWMSAC_VV_MF4_MASK |
| 11U, // PseudoVFWMUL_VF16_M1 |
| 11U, // PseudoVFWMUL_VF16_M1_MASK |
| 11U, // PseudoVFWMUL_VF16_M1_TU |
| 11U, // PseudoVFWMUL_VF16_M2 |
| 11U, // PseudoVFWMUL_VF16_M2_MASK |
| 11U, // PseudoVFWMUL_VF16_M2_TU |
| 11U, // PseudoVFWMUL_VF16_M4 |
| 11U, // PseudoVFWMUL_VF16_M4_MASK |
| 11U, // PseudoVFWMUL_VF16_M4_TU |
| 11U, // PseudoVFWMUL_VF16_MF2 |
| 11U, // PseudoVFWMUL_VF16_MF2_MASK |
| 11U, // PseudoVFWMUL_VF16_MF2_TU |
| 11U, // PseudoVFWMUL_VF16_MF4 |
| 11U, // PseudoVFWMUL_VF16_MF4_MASK |
| 11U, // PseudoVFWMUL_VF16_MF4_TU |
| 11U, // PseudoVFWMUL_VF32_M1 |
| 11U, // PseudoVFWMUL_VF32_M1_MASK |
| 11U, // PseudoVFWMUL_VF32_M1_TU |
| 11U, // PseudoVFWMUL_VF32_M2 |
| 11U, // PseudoVFWMUL_VF32_M2_MASK |
| 11U, // PseudoVFWMUL_VF32_M2_TU |
| 11U, // PseudoVFWMUL_VF32_M4 |
| 11U, // PseudoVFWMUL_VF32_M4_MASK |
| 11U, // PseudoVFWMUL_VF32_M4_TU |
| 11U, // PseudoVFWMUL_VF32_MF2 |
| 11U, // PseudoVFWMUL_VF32_MF2_MASK |
| 11U, // PseudoVFWMUL_VF32_MF2_TU |
| 11U, // PseudoVFWMUL_VV_M1 |
| 11U, // PseudoVFWMUL_VV_M1_MASK |
| 11U, // PseudoVFWMUL_VV_M1_TU |
| 11U, // PseudoVFWMUL_VV_M2 |
| 11U, // PseudoVFWMUL_VV_M2_MASK |
| 11U, // PseudoVFWMUL_VV_M2_TU |
| 11U, // PseudoVFWMUL_VV_M4 |
| 11U, // PseudoVFWMUL_VV_M4_MASK |
| 11U, // PseudoVFWMUL_VV_M4_TU |
| 11U, // PseudoVFWMUL_VV_MF2 |
| 11U, // PseudoVFWMUL_VV_MF2_MASK |
| 11U, // PseudoVFWMUL_VV_MF2_TU |
| 11U, // PseudoVFWMUL_VV_MF4 |
| 11U, // PseudoVFWMUL_VV_MF4_MASK |
| 11U, // PseudoVFWMUL_VV_MF4_TU |
| 11U, // PseudoVFWNMACC_VF16_M1 |
| 11U, // PseudoVFWNMACC_VF16_M1_MASK |
| 11U, // PseudoVFWNMACC_VF16_M2 |
| 11U, // PseudoVFWNMACC_VF16_M2_MASK |
| 11U, // PseudoVFWNMACC_VF16_M4 |
| 11U, // PseudoVFWNMACC_VF16_M4_MASK |
| 11U, // PseudoVFWNMACC_VF16_MF2 |
| 11U, // PseudoVFWNMACC_VF16_MF2_MASK |
| 11U, // PseudoVFWNMACC_VF16_MF4 |
| 11U, // PseudoVFWNMACC_VF16_MF4_MASK |
| 11U, // PseudoVFWNMACC_VF32_M1 |
| 11U, // PseudoVFWNMACC_VF32_M1_MASK |
| 11U, // PseudoVFWNMACC_VF32_M2 |
| 11U, // PseudoVFWNMACC_VF32_M2_MASK |
| 11U, // PseudoVFWNMACC_VF32_M4 |
| 11U, // PseudoVFWNMACC_VF32_M4_MASK |
| 11U, // PseudoVFWNMACC_VF32_MF2 |
| 11U, // PseudoVFWNMACC_VF32_MF2_MASK |
| 11U, // PseudoVFWNMACC_VV_M1 |
| 11U, // PseudoVFWNMACC_VV_M1_MASK |
| 11U, // PseudoVFWNMACC_VV_M2 |
| 11U, // PseudoVFWNMACC_VV_M2_MASK |
| 11U, // PseudoVFWNMACC_VV_M4 |
| 11U, // PseudoVFWNMACC_VV_M4_MASK |
| 11U, // PseudoVFWNMACC_VV_MF2 |
| 11U, // PseudoVFWNMACC_VV_MF2_MASK |
| 11U, // PseudoVFWNMACC_VV_MF4 |
| 11U, // PseudoVFWNMACC_VV_MF4_MASK |
| 11U, // PseudoVFWNMSAC_VF16_M1 |
| 11U, // PseudoVFWNMSAC_VF16_M1_MASK |
| 11U, // PseudoVFWNMSAC_VF16_M2 |
| 11U, // PseudoVFWNMSAC_VF16_M2_MASK |
| 11U, // PseudoVFWNMSAC_VF16_M4 |
| 11U, // PseudoVFWNMSAC_VF16_M4_MASK |
| 11U, // PseudoVFWNMSAC_VF16_MF2 |
| 11U, // PseudoVFWNMSAC_VF16_MF2_MASK |
| 11U, // PseudoVFWNMSAC_VF16_MF4 |
| 11U, // PseudoVFWNMSAC_VF16_MF4_MASK |
| 11U, // PseudoVFWNMSAC_VF32_M1 |
| 11U, // PseudoVFWNMSAC_VF32_M1_MASK |
| 11U, // PseudoVFWNMSAC_VF32_M2 |
| 11U, // PseudoVFWNMSAC_VF32_M2_MASK |
| 11U, // PseudoVFWNMSAC_VF32_M4 |
| 11U, // PseudoVFWNMSAC_VF32_M4_MASK |
| 11U, // PseudoVFWNMSAC_VF32_MF2 |
| 11U, // PseudoVFWNMSAC_VF32_MF2_MASK |
| 11U, // PseudoVFWNMSAC_VV_M1 |
| 11U, // PseudoVFWNMSAC_VV_M1_MASK |
| 11U, // PseudoVFWNMSAC_VV_M2 |
| 11U, // PseudoVFWNMSAC_VV_M2_MASK |
| 11U, // PseudoVFWNMSAC_VV_M4 |
| 11U, // PseudoVFWNMSAC_VV_M4_MASK |
| 11U, // PseudoVFWNMSAC_VV_MF2 |
| 11U, // PseudoVFWNMSAC_VV_MF2_MASK |
| 11U, // PseudoVFWNMSAC_VV_MF4 |
| 11U, // PseudoVFWNMSAC_VV_MF4_MASK |
| 11U, // PseudoVFWREDOSUM_VS_M1 |
| 11U, // PseudoVFWREDOSUM_VS_M1_MASK |
| 11U, // PseudoVFWREDOSUM_VS_M2 |
| 11U, // PseudoVFWREDOSUM_VS_M2_MASK |
| 11U, // PseudoVFWREDOSUM_VS_M4 |
| 11U, // PseudoVFWREDOSUM_VS_M4_MASK |
| 11U, // PseudoVFWREDOSUM_VS_M8 |
| 11U, // PseudoVFWREDOSUM_VS_M8_MASK |
| 11U, // PseudoVFWREDOSUM_VS_MF2 |
| 11U, // PseudoVFWREDOSUM_VS_MF2_MASK |
| 11U, // PseudoVFWREDOSUM_VS_MF4 |
| 11U, // PseudoVFWREDOSUM_VS_MF4_MASK |
| 11U, // PseudoVFWREDUSUM_VS_M1 |
| 11U, // PseudoVFWREDUSUM_VS_M1_MASK |
| 11U, // PseudoVFWREDUSUM_VS_M2 |
| 11U, // PseudoVFWREDUSUM_VS_M2_MASK |
| 11U, // PseudoVFWREDUSUM_VS_M4 |
| 11U, // PseudoVFWREDUSUM_VS_M4_MASK |
| 11U, // PseudoVFWREDUSUM_VS_M8 |
| 11U, // PseudoVFWREDUSUM_VS_M8_MASK |
| 11U, // PseudoVFWREDUSUM_VS_MF2 |
| 11U, // PseudoVFWREDUSUM_VS_MF2_MASK |
| 11U, // PseudoVFWREDUSUM_VS_MF4 |
| 11U, // PseudoVFWREDUSUM_VS_MF4_MASK |
| 11U, // PseudoVFWSUB_VF16_M1 |
| 11U, // PseudoVFWSUB_VF16_M1_MASK |
| 11U, // PseudoVFWSUB_VF16_M1_TU |
| 11U, // PseudoVFWSUB_VF16_M2 |
| 11U, // PseudoVFWSUB_VF16_M2_MASK |
| 11U, // PseudoVFWSUB_VF16_M2_TU |
| 11U, // PseudoVFWSUB_VF16_M4 |
| 11U, // PseudoVFWSUB_VF16_M4_MASK |
| 11U, // PseudoVFWSUB_VF16_M4_TU |
| 11U, // PseudoVFWSUB_VF16_MF2 |
| 11U, // PseudoVFWSUB_VF16_MF2_MASK |
| 11U, // PseudoVFWSUB_VF16_MF2_TU |
| 11U, // PseudoVFWSUB_VF16_MF4 |
| 11U, // PseudoVFWSUB_VF16_MF4_MASK |
| 11U, // PseudoVFWSUB_VF16_MF4_TU |
| 11U, // PseudoVFWSUB_VF32_M1 |
| 11U, // PseudoVFWSUB_VF32_M1_MASK |
| 11U, // PseudoVFWSUB_VF32_M1_TU |
| 11U, // PseudoVFWSUB_VF32_M2 |
| 11U, // PseudoVFWSUB_VF32_M2_MASK |
| 11U, // PseudoVFWSUB_VF32_M2_TU |
| 11U, // PseudoVFWSUB_VF32_M4 |
| 11U, // PseudoVFWSUB_VF32_M4_MASK |
| 11U, // PseudoVFWSUB_VF32_M4_TU |
| 11U, // PseudoVFWSUB_VF32_MF2 |
| 11U, // PseudoVFWSUB_VF32_MF2_MASK |
| 11U, // PseudoVFWSUB_VF32_MF2_TU |
| 11U, // PseudoVFWSUB_VV_M1 |
| 11U, // PseudoVFWSUB_VV_M1_MASK |
| 11U, // PseudoVFWSUB_VV_M1_TU |
| 11U, // PseudoVFWSUB_VV_M2 |
| 11U, // PseudoVFWSUB_VV_M2_MASK |
| 11U, // PseudoVFWSUB_VV_M2_TU |
| 11U, // PseudoVFWSUB_VV_M4 |
| 11U, // PseudoVFWSUB_VV_M4_MASK |
| 11U, // PseudoVFWSUB_VV_M4_TU |
| 11U, // PseudoVFWSUB_VV_MF2 |
| 11U, // PseudoVFWSUB_VV_MF2_MASK |
| 11U, // PseudoVFWSUB_VV_MF2_TU |
| 11U, // PseudoVFWSUB_VV_MF4 |
| 11U, // PseudoVFWSUB_VV_MF4_MASK |
| 11U, // PseudoVFWSUB_VV_MF4_TU |
| 11U, // PseudoVFWSUB_WF16_M1 |
| 11U, // PseudoVFWSUB_WF16_M1_MASK |
| 11U, // PseudoVFWSUB_WF16_M1_TU |
| 11U, // PseudoVFWSUB_WF16_M2 |
| 11U, // PseudoVFWSUB_WF16_M2_MASK |
| 11U, // PseudoVFWSUB_WF16_M2_TU |
| 11U, // PseudoVFWSUB_WF16_M4 |
| 11U, // PseudoVFWSUB_WF16_M4_MASK |
| 11U, // PseudoVFWSUB_WF16_M4_TU |
| 11U, // PseudoVFWSUB_WF16_MF2 |
| 11U, // PseudoVFWSUB_WF16_MF2_MASK |
| 11U, // PseudoVFWSUB_WF16_MF2_TU |
| 11U, // PseudoVFWSUB_WF16_MF4 |
| 11U, // PseudoVFWSUB_WF16_MF4_MASK |
| 11U, // PseudoVFWSUB_WF16_MF4_TU |
| 11U, // PseudoVFWSUB_WF32_M1 |
| 11U, // PseudoVFWSUB_WF32_M1_MASK |
| 11U, // PseudoVFWSUB_WF32_M1_TU |
| 11U, // PseudoVFWSUB_WF32_M2 |
| 11U, // PseudoVFWSUB_WF32_M2_MASK |
| 11U, // PseudoVFWSUB_WF32_M2_TU |
| 11U, // PseudoVFWSUB_WF32_M4 |
| 11U, // PseudoVFWSUB_WF32_M4_MASK |
| 11U, // PseudoVFWSUB_WF32_M4_TU |
| 11U, // PseudoVFWSUB_WF32_MF2 |
| 11U, // PseudoVFWSUB_WF32_MF2_MASK |
| 11U, // PseudoVFWSUB_WF32_MF2_TU |
| 11U, // PseudoVFWSUB_WV_M1 |
| 11U, // PseudoVFWSUB_WV_M1_MASK |
| 11U, // PseudoVFWSUB_WV_M1_MASK_TIED |
| 11U, // PseudoVFWSUB_WV_M1_TIED |
| 11U, // PseudoVFWSUB_WV_M1_TU |
| 11U, // PseudoVFWSUB_WV_M2 |
| 11U, // PseudoVFWSUB_WV_M2_MASK |
| 11U, // PseudoVFWSUB_WV_M2_MASK_TIED |
| 11U, // PseudoVFWSUB_WV_M2_TIED |
| 11U, // PseudoVFWSUB_WV_M2_TU |
| 11U, // PseudoVFWSUB_WV_M4 |
| 11U, // PseudoVFWSUB_WV_M4_MASK |
| 11U, // PseudoVFWSUB_WV_M4_MASK_TIED |
| 11U, // PseudoVFWSUB_WV_M4_TIED |
| 11U, // PseudoVFWSUB_WV_M4_TU |
| 11U, // PseudoVFWSUB_WV_MF2 |
| 11U, // PseudoVFWSUB_WV_MF2_MASK |
| 11U, // PseudoVFWSUB_WV_MF2_MASK_TIED |
| 11U, // PseudoVFWSUB_WV_MF2_TIED |
| 11U, // PseudoVFWSUB_WV_MF2_TU |
| 11U, // PseudoVFWSUB_WV_MF4 |
| 11U, // PseudoVFWSUB_WV_MF4_MASK |
| 11U, // PseudoVFWSUB_WV_MF4_MASK_TIED |
| 11U, // PseudoVFWSUB_WV_MF4_TIED |
| 11U, // PseudoVFWSUB_WV_MF4_TU |
| 11U, // PseudoVID_V_M1 |
| 11U, // PseudoVID_V_M1_MASK |
| 11U, // PseudoVID_V_M1_TU |
| 11U, // PseudoVID_V_M2 |
| 11U, // PseudoVID_V_M2_MASK |
| 11U, // PseudoVID_V_M2_TU |
| 11U, // PseudoVID_V_M4 |
| 11U, // PseudoVID_V_M4_MASK |
| 11U, // PseudoVID_V_M4_TU |
| 11U, // PseudoVID_V_M8 |
| 11U, // PseudoVID_V_M8_MASK |
| 11U, // PseudoVID_V_M8_TU |
| 11U, // PseudoVID_V_MF2 |
| 11U, // PseudoVID_V_MF2_MASK |
| 11U, // PseudoVID_V_MF2_TU |
| 11U, // PseudoVID_V_MF4 |
| 11U, // PseudoVID_V_MF4_MASK |
| 11U, // PseudoVID_V_MF4_TU |
| 11U, // PseudoVID_V_MF8 |
| 11U, // PseudoVID_V_MF8_MASK |
| 11U, // PseudoVID_V_MF8_TU |
| 11U, // PseudoVIOTA_M_M1 |
| 11U, // PseudoVIOTA_M_M1_MASK |
| 11U, // PseudoVIOTA_M_M1_TU |
| 11U, // PseudoVIOTA_M_M2 |
| 11U, // PseudoVIOTA_M_M2_MASK |
| 11U, // PseudoVIOTA_M_M2_TU |
| 11U, // PseudoVIOTA_M_M4 |
| 11U, // PseudoVIOTA_M_M4_MASK |
| 11U, // PseudoVIOTA_M_M4_TU |
| 11U, // PseudoVIOTA_M_M8 |
| 11U, // PseudoVIOTA_M_M8_MASK |
| 11U, // PseudoVIOTA_M_M8_TU |
| 11U, // PseudoVIOTA_M_MF2 |
| 11U, // PseudoVIOTA_M_MF2_MASK |
| 11U, // PseudoVIOTA_M_MF2_TU |
| 11U, // PseudoVIOTA_M_MF4 |
| 11U, // PseudoVIOTA_M_MF4_MASK |
| 11U, // PseudoVIOTA_M_MF4_TU |
| 11U, // PseudoVIOTA_M_MF8 |
| 11U, // PseudoVIOTA_M_MF8_MASK |
| 11U, // PseudoVIOTA_M_MF8_TU |
| 11U, // PseudoVLE16FF_V_M1 |
| 11U, // PseudoVLE16FF_V_M1_MASK |
| 11U, // PseudoVLE16FF_V_M1_TU |
| 11U, // PseudoVLE16FF_V_M2 |
| 11U, // PseudoVLE16FF_V_M2_MASK |
| 11U, // PseudoVLE16FF_V_M2_TU |
| 11U, // PseudoVLE16FF_V_M4 |
| 11U, // PseudoVLE16FF_V_M4_MASK |
| 11U, // PseudoVLE16FF_V_M4_TU |
| 11U, // PseudoVLE16FF_V_M8 |
| 11U, // PseudoVLE16FF_V_M8_MASK |
| 11U, // PseudoVLE16FF_V_M8_TU |
| 11U, // PseudoVLE16FF_V_MF2 |
| 11U, // PseudoVLE16FF_V_MF2_MASK |
| 11U, // PseudoVLE16FF_V_MF2_TU |
| 11U, // PseudoVLE16FF_V_MF4 |
| 11U, // PseudoVLE16FF_V_MF4_MASK |
| 11U, // PseudoVLE16FF_V_MF4_TU |
| 11U, // PseudoVLE16_V_M1 |
| 11U, // PseudoVLE16_V_M1_MASK |
| 11U, // PseudoVLE16_V_M1_TU |
| 11U, // PseudoVLE16_V_M2 |
| 11U, // PseudoVLE16_V_M2_MASK |
| 11U, // PseudoVLE16_V_M2_TU |
| 11U, // PseudoVLE16_V_M4 |
| 11U, // PseudoVLE16_V_M4_MASK |
| 11U, // PseudoVLE16_V_M4_TU |
| 11U, // PseudoVLE16_V_M8 |
| 11U, // PseudoVLE16_V_M8_MASK |
| 11U, // PseudoVLE16_V_M8_TU |
| 11U, // PseudoVLE16_V_MF2 |
| 11U, // PseudoVLE16_V_MF2_MASK |
| 11U, // PseudoVLE16_V_MF2_TU |
| 11U, // PseudoVLE16_V_MF4 |
| 11U, // PseudoVLE16_V_MF4_MASK |
| 11U, // PseudoVLE16_V_MF4_TU |
| 11U, // PseudoVLE32FF_V_M1 |
| 11U, // PseudoVLE32FF_V_M1_MASK |
| 11U, // PseudoVLE32FF_V_M1_TU |
| 11U, // PseudoVLE32FF_V_M2 |
| 11U, // PseudoVLE32FF_V_M2_MASK |
| 11U, // PseudoVLE32FF_V_M2_TU |
| 11U, // PseudoVLE32FF_V_M4 |
| 11U, // PseudoVLE32FF_V_M4_MASK |
| 11U, // PseudoVLE32FF_V_M4_TU |
| 11U, // PseudoVLE32FF_V_M8 |
| 11U, // PseudoVLE32FF_V_M8_MASK |
| 11U, // PseudoVLE32FF_V_M8_TU |
| 11U, // PseudoVLE32FF_V_MF2 |
| 11U, // PseudoVLE32FF_V_MF2_MASK |
| 11U, // PseudoVLE32FF_V_MF2_TU |
| 11U, // PseudoVLE32_V_M1 |
| 11U, // PseudoVLE32_V_M1_MASK |
| 11U, // PseudoVLE32_V_M1_TU |
| 11U, // PseudoVLE32_V_M2 |
| 11U, // PseudoVLE32_V_M2_MASK |
| 11U, // PseudoVLE32_V_M2_TU |
| 11U, // PseudoVLE32_V_M4 |
| 11U, // PseudoVLE32_V_M4_MASK |
| 11U, // PseudoVLE32_V_M4_TU |
| 11U, // PseudoVLE32_V_M8 |
| 11U, // PseudoVLE32_V_M8_MASK |
| 11U, // PseudoVLE32_V_M8_TU |
| 11U, // PseudoVLE32_V_MF2 |
| 11U, // PseudoVLE32_V_MF2_MASK |
| 11U, // PseudoVLE32_V_MF2_TU |
| 11U, // PseudoVLE64FF_V_M1 |
| 11U, // PseudoVLE64FF_V_M1_MASK |
| 11U, // PseudoVLE64FF_V_M1_TU |
| 11U, // PseudoVLE64FF_V_M2 |
| 11U, // PseudoVLE64FF_V_M2_MASK |
| 11U, // PseudoVLE64FF_V_M2_TU |
| 11U, // PseudoVLE64FF_V_M4 |
| 11U, // PseudoVLE64FF_V_M4_MASK |
| 11U, // PseudoVLE64FF_V_M4_TU |
| 11U, // PseudoVLE64FF_V_M8 |
| 11U, // PseudoVLE64FF_V_M8_MASK |
| 11U, // PseudoVLE64FF_V_M8_TU |
| 11U, // PseudoVLE64_V_M1 |
| 11U, // PseudoVLE64_V_M1_MASK |
| 11U, // PseudoVLE64_V_M1_TU |
| 11U, // PseudoVLE64_V_M2 |
| 11U, // PseudoVLE64_V_M2_MASK |
| 11U, // PseudoVLE64_V_M2_TU |
| 11U, // PseudoVLE64_V_M4 |
| 11U, // PseudoVLE64_V_M4_MASK |
| 11U, // PseudoVLE64_V_M4_TU |
| 11U, // PseudoVLE64_V_M8 |
| 11U, // PseudoVLE64_V_M8_MASK |
| 11U, // PseudoVLE64_V_M8_TU |
| 11U, // PseudoVLE8FF_V_M1 |
| 11U, // PseudoVLE8FF_V_M1_MASK |
| 11U, // PseudoVLE8FF_V_M1_TU |
| 11U, // PseudoVLE8FF_V_M2 |
| 11U, // PseudoVLE8FF_V_M2_MASK |
| 11U, // PseudoVLE8FF_V_M2_TU |
| 11U, // PseudoVLE8FF_V_M4 |
| 11U, // PseudoVLE8FF_V_M4_MASK |
| 11U, // PseudoVLE8FF_V_M4_TU |
| 11U, // PseudoVLE8FF_V_M8 |
| 11U, // PseudoVLE8FF_V_M8_MASK |
| 11U, // PseudoVLE8FF_V_M8_TU |
| 11U, // PseudoVLE8FF_V_MF2 |
| 11U, // PseudoVLE8FF_V_MF2_MASK |
| 11U, // PseudoVLE8FF_V_MF2_TU |
| 11U, // PseudoVLE8FF_V_MF4 |
| 11U, // PseudoVLE8FF_V_MF4_MASK |
| 11U, // PseudoVLE8FF_V_MF4_TU |
| 11U, // PseudoVLE8FF_V_MF8 |
| 11U, // PseudoVLE8FF_V_MF8_MASK |
| 11U, // PseudoVLE8FF_V_MF8_TU |
| 11U, // PseudoVLE8_V_M1 |
| 11U, // PseudoVLE8_V_M1_MASK |
| 11U, // PseudoVLE8_V_M1_TU |
| 11U, // PseudoVLE8_V_M2 |
| 11U, // PseudoVLE8_V_M2_MASK |
| 11U, // PseudoVLE8_V_M2_TU |
| 11U, // PseudoVLE8_V_M4 |
| 11U, // PseudoVLE8_V_M4_MASK |
| 11U, // PseudoVLE8_V_M4_TU |
| 11U, // PseudoVLE8_V_M8 |
| 11U, // PseudoVLE8_V_M8_MASK |
| 11U, // PseudoVLE8_V_M8_TU |
| 11U, // PseudoVLE8_V_MF2 |
| 11U, // PseudoVLE8_V_MF2_MASK |
| 11U, // PseudoVLE8_V_MF2_TU |
| 11U, // PseudoVLE8_V_MF4 |
| 11U, // PseudoVLE8_V_MF4_MASK |
| 11U, // PseudoVLE8_V_MF4_TU |
| 11U, // PseudoVLE8_V_MF8 |
| 11U, // PseudoVLE8_V_MF8_MASK |
| 11U, // PseudoVLE8_V_MF8_TU |
| 11U, // PseudoVLM_V_B1 |
| 11U, // PseudoVLM_V_B16 |
| 11U, // PseudoVLM_V_B2 |
| 11U, // PseudoVLM_V_B32 |
| 11U, // PseudoVLM_V_B4 |
| 11U, // PseudoVLM_V_B64 |
| 11U, // PseudoVLM_V_B8 |
| 11U, // PseudoVLOXEI16_V_M1_M1 |
| 11U, // PseudoVLOXEI16_V_M1_M1_MASK |
| 11U, // PseudoVLOXEI16_V_M1_M1_TU |
| 11U, // PseudoVLOXEI16_V_M1_M2 |
| 11U, // PseudoVLOXEI16_V_M1_M2_MASK |
| 11U, // PseudoVLOXEI16_V_M1_M2_TU |
| 11U, // PseudoVLOXEI16_V_M1_M4 |
| 11U, // PseudoVLOXEI16_V_M1_M4_MASK |
| 11U, // PseudoVLOXEI16_V_M1_M4_TU |
| 11U, // PseudoVLOXEI16_V_M1_MF2 |
| 11U, // PseudoVLOXEI16_V_M1_MF2_MASK |
| 11U, // PseudoVLOXEI16_V_M1_MF2_TU |
| 11U, // PseudoVLOXEI16_V_M2_M1 |
| 11U, // PseudoVLOXEI16_V_M2_M1_MASK |
| 11U, // PseudoVLOXEI16_V_M2_M1_TU |
| 11U, // PseudoVLOXEI16_V_M2_M2 |
| 11U, // PseudoVLOXEI16_V_M2_M2_MASK |
| 11U, // PseudoVLOXEI16_V_M2_M2_TU |
| 11U, // PseudoVLOXEI16_V_M2_M4 |
| 11U, // PseudoVLOXEI16_V_M2_M4_MASK |
| 11U, // PseudoVLOXEI16_V_M2_M4_TU |
| 11U, // PseudoVLOXEI16_V_M2_M8 |
| 11U, // PseudoVLOXEI16_V_M2_M8_MASK |
| 11U, // PseudoVLOXEI16_V_M2_M8_TU |
| 11U, // PseudoVLOXEI16_V_M4_M2 |
| 11U, // PseudoVLOXEI16_V_M4_M2_MASK |
| 11U, // PseudoVLOXEI16_V_M4_M2_TU |
| 11U, // PseudoVLOXEI16_V_M4_M4 |
| 11U, // PseudoVLOXEI16_V_M4_M4_MASK |
| 11U, // PseudoVLOXEI16_V_M4_M4_TU |
| 11U, // PseudoVLOXEI16_V_M4_M8 |
| 11U, // PseudoVLOXEI16_V_M4_M8_MASK |
| 11U, // PseudoVLOXEI16_V_M4_M8_TU |
| 11U, // PseudoVLOXEI16_V_M8_M4 |
| 11U, // PseudoVLOXEI16_V_M8_M4_MASK |
| 11U, // PseudoVLOXEI16_V_M8_M4_TU |
| 11U, // PseudoVLOXEI16_V_M8_M8 |
| 11U, // PseudoVLOXEI16_V_M8_M8_MASK |
| 11U, // PseudoVLOXEI16_V_M8_M8_TU |
| 11U, // PseudoVLOXEI16_V_MF2_M1 |
| 11U, // PseudoVLOXEI16_V_MF2_M1_MASK |
| 11U, // PseudoVLOXEI16_V_MF2_M1_TU |
| 11U, // PseudoVLOXEI16_V_MF2_M2 |
| 11U, // PseudoVLOXEI16_V_MF2_M2_MASK |
| 11U, // PseudoVLOXEI16_V_MF2_M2_TU |
| 11U, // PseudoVLOXEI16_V_MF2_MF2 |
| 11U, // PseudoVLOXEI16_V_MF2_MF2_MASK |
| 11U, // PseudoVLOXEI16_V_MF2_MF2_TU |
| 11U, // PseudoVLOXEI16_V_MF2_MF4 |
| 11U, // PseudoVLOXEI16_V_MF2_MF4_MASK |
| 11U, // PseudoVLOXEI16_V_MF2_MF4_TU |
| 11U, // PseudoVLOXEI16_V_MF4_M1 |
| 11U, // PseudoVLOXEI16_V_MF4_M1_MASK |
| 11U, // PseudoVLOXEI16_V_MF4_M1_TU |
| 11U, // PseudoVLOXEI16_V_MF4_MF2 |
| 11U, // PseudoVLOXEI16_V_MF4_MF2_MASK |
| 11U, // PseudoVLOXEI16_V_MF4_MF2_TU |
| 11U, // PseudoVLOXEI16_V_MF4_MF4 |
| 11U, // PseudoVLOXEI16_V_MF4_MF4_MASK |
| 11U, // PseudoVLOXEI16_V_MF4_MF4_TU |
| 11U, // PseudoVLOXEI16_V_MF4_MF8 |
| 11U, // PseudoVLOXEI16_V_MF4_MF8_MASK |
| 11U, // PseudoVLOXEI16_V_MF4_MF8_TU |
| 11U, // PseudoVLOXEI32_V_M1_M1 |
| 11U, // PseudoVLOXEI32_V_M1_M1_MASK |
| 11U, // PseudoVLOXEI32_V_M1_M1_TU |
| 11U, // PseudoVLOXEI32_V_M1_M2 |
| 11U, // PseudoVLOXEI32_V_M1_M2_MASK |
| 11U, // PseudoVLOXEI32_V_M1_M2_TU |
| 11U, // PseudoVLOXEI32_V_M1_MF2 |
| 11U, // PseudoVLOXEI32_V_M1_MF2_MASK |
| 11U, // PseudoVLOXEI32_V_M1_MF2_TU |
| 11U, // PseudoVLOXEI32_V_M1_MF4 |
| 11U, // PseudoVLOXEI32_V_M1_MF4_MASK |
| 11U, // PseudoVLOXEI32_V_M1_MF4_TU |
| 11U, // PseudoVLOXEI32_V_M2_M1 |
| 11U, // PseudoVLOXEI32_V_M2_M1_MASK |
| 11U, // PseudoVLOXEI32_V_M2_M1_TU |
| 11U, // PseudoVLOXEI32_V_M2_M2 |
| 11U, // PseudoVLOXEI32_V_M2_M2_MASK |
| 11U, // PseudoVLOXEI32_V_M2_M2_TU |
| 11U, // PseudoVLOXEI32_V_M2_M4 |
| 11U, // PseudoVLOXEI32_V_M2_M4_MASK |
| 11U, // PseudoVLOXEI32_V_M2_M4_TU |
| 11U, // PseudoVLOXEI32_V_M2_MF2 |
| 11U, // PseudoVLOXEI32_V_M2_MF2_MASK |
| 11U, // PseudoVLOXEI32_V_M2_MF2_TU |
| 11U, // PseudoVLOXEI32_V_M4_M1 |
| 11U, // PseudoVLOXEI32_V_M4_M1_MASK |
| 11U, // PseudoVLOXEI32_V_M4_M1_TU |
| 11U, // PseudoVLOXEI32_V_M4_M2 |
| 11U, // PseudoVLOXEI32_V_M4_M2_MASK |
| 11U, // PseudoVLOXEI32_V_M4_M2_TU |
| 11U, // PseudoVLOXEI32_V_M4_M4 |
| 11U, // PseudoVLOXEI32_V_M4_M4_MASK |
| 11U, // PseudoVLOXEI32_V_M4_M4_TU |
| 11U, // PseudoVLOXEI32_V_M4_M8 |
| 11U, // PseudoVLOXEI32_V_M4_M8_MASK |
| 11U, // PseudoVLOXEI32_V_M4_M8_TU |
| 11U, // PseudoVLOXEI32_V_M8_M2 |
| 11U, // PseudoVLOXEI32_V_M8_M2_MASK |
| 11U, // PseudoVLOXEI32_V_M8_M2_TU |
| 11U, // PseudoVLOXEI32_V_M8_M4 |
| 11U, // PseudoVLOXEI32_V_M8_M4_MASK |
| 11U, // PseudoVLOXEI32_V_M8_M4_TU |
| 11U, // PseudoVLOXEI32_V_M8_M8 |
| 11U, // PseudoVLOXEI32_V_M8_M8_MASK |
| 11U, // PseudoVLOXEI32_V_M8_M8_TU |
| 11U, // PseudoVLOXEI32_V_MF2_M1 |
| 11U, // PseudoVLOXEI32_V_MF2_M1_MASK |
| 11U, // PseudoVLOXEI32_V_MF2_M1_TU |
| 11U, // PseudoVLOXEI32_V_MF2_MF2 |
| 11U, // PseudoVLOXEI32_V_MF2_MF2_MASK |
| 11U, // PseudoVLOXEI32_V_MF2_MF2_TU |
| 11U, // PseudoVLOXEI32_V_MF2_MF4 |
| 11U, // PseudoVLOXEI32_V_MF2_MF4_MASK |
| 11U, // PseudoVLOXEI32_V_MF2_MF4_TU |
| 11U, // PseudoVLOXEI32_V_MF2_MF8 |
| 11U, // PseudoVLOXEI32_V_MF2_MF8_MASK |
| 11U, // PseudoVLOXEI32_V_MF2_MF8_TU |
| 11U, // PseudoVLOXEI64_V_M1_M1 |
| 11U, // PseudoVLOXEI64_V_M1_M1_MASK |
| 11U, // PseudoVLOXEI64_V_M1_M1_TU |
| 11U, // PseudoVLOXEI64_V_M1_MF2 |
| 11U, // PseudoVLOXEI64_V_M1_MF2_MASK |
| 11U, // PseudoVLOXEI64_V_M1_MF2_TU |
| 11U, // PseudoVLOXEI64_V_M1_MF4 |
| 11U, // PseudoVLOXEI64_V_M1_MF4_MASK |
| 11U, // PseudoVLOXEI64_V_M1_MF4_TU |
| 11U, // PseudoVLOXEI64_V_M1_MF8 |
| 11U, // PseudoVLOXEI64_V_M1_MF8_MASK |
| 11U, // PseudoVLOXEI64_V_M1_MF8_TU |
| 11U, // PseudoVLOXEI64_V_M2_M1 |
| 11U, // PseudoVLOXEI64_V_M2_M1_MASK |
| 11U, // PseudoVLOXEI64_V_M2_M1_TU |
| 11U, // PseudoVLOXEI64_V_M2_M2 |
| 11U, // PseudoVLOXEI64_V_M2_M2_MASK |
| 11U, // PseudoVLOXEI64_V_M2_M2_TU |
| 11U, // PseudoVLOXEI64_V_M2_MF2 |
| 11U, // PseudoVLOXEI64_V_M2_MF2_MASK |
| 11U, // PseudoVLOXEI64_V_M2_MF2_TU |
| 11U, // PseudoVLOXEI64_V_M2_MF4 |
| 11U, // PseudoVLOXEI64_V_M2_MF4_MASK |
| 11U, // PseudoVLOXEI64_V_M2_MF4_TU |
| 11U, // PseudoVLOXEI64_V_M4_M1 |
| 11U, // PseudoVLOXEI64_V_M4_M1_MASK |
| 11U, // PseudoVLOXEI64_V_M4_M1_TU |
| 11U, // PseudoVLOXEI64_V_M4_M2 |
| 11U, // PseudoVLOXEI64_V_M4_M2_MASK |
| 11U, // PseudoVLOXEI64_V_M4_M2_TU |
| 11U, // PseudoVLOXEI64_V_M4_M4 |
| 11U, // PseudoVLOXEI64_V_M4_M4_MASK |
| 11U, // PseudoVLOXEI64_V_M4_M4_TU |
| 11U, // PseudoVLOXEI64_V_M4_MF2 |
| 11U, // PseudoVLOXEI64_V_M4_MF2_MASK |
| 11U, // PseudoVLOXEI64_V_M4_MF2_TU |
| 11U, // PseudoVLOXEI64_V_M8_M1 |
| 11U, // PseudoVLOXEI64_V_M8_M1_MASK |
| 11U, // PseudoVLOXEI64_V_M8_M1_TU |
| 11U, // PseudoVLOXEI64_V_M8_M2 |
| 11U, // PseudoVLOXEI64_V_M8_M2_MASK |
| 11U, // PseudoVLOXEI64_V_M8_M2_TU |
| 11U, // PseudoVLOXEI64_V_M8_M4 |
| 11U, // PseudoVLOXEI64_V_M8_M4_MASK |
| 11U, // PseudoVLOXEI64_V_M8_M4_TU |
| 11U, // PseudoVLOXEI64_V_M8_M8 |
| 11U, // PseudoVLOXEI64_V_M8_M8_MASK |
| 11U, // PseudoVLOXEI64_V_M8_M8_TU |
| 11U, // PseudoVLOXEI8_V_M1_M1 |
| 11U, // PseudoVLOXEI8_V_M1_M1_MASK |
| 11U, // PseudoVLOXEI8_V_M1_M1_TU |
| 11U, // PseudoVLOXEI8_V_M1_M2 |
| 11U, // PseudoVLOXEI8_V_M1_M2_MASK |
| 11U, // PseudoVLOXEI8_V_M1_M2_TU |
| 11U, // PseudoVLOXEI8_V_M1_M4 |
| 11U, // PseudoVLOXEI8_V_M1_M4_MASK |
| 11U, // PseudoVLOXEI8_V_M1_M4_TU |
| 11U, // PseudoVLOXEI8_V_M1_M8 |
| 11U, // PseudoVLOXEI8_V_M1_M8_MASK |
| 11U, // PseudoVLOXEI8_V_M1_M8_TU |
| 11U, // PseudoVLOXEI8_V_M2_M2 |
| 11U, // PseudoVLOXEI8_V_M2_M2_MASK |
| 11U, // PseudoVLOXEI8_V_M2_M2_TU |
| 11U, // PseudoVLOXEI8_V_M2_M4 |
| 11U, // PseudoVLOXEI8_V_M2_M4_MASK |
| 11U, // PseudoVLOXEI8_V_M2_M4_TU |
| 11U, // PseudoVLOXEI8_V_M2_M8 |
| 11U, // PseudoVLOXEI8_V_M2_M8_MASK |
| 11U, // PseudoVLOXEI8_V_M2_M8_TU |
| 11U, // PseudoVLOXEI8_V_M4_M4 |
| 11U, // PseudoVLOXEI8_V_M4_M4_MASK |
| 11U, // PseudoVLOXEI8_V_M4_M4_TU |
| 11U, // PseudoVLOXEI8_V_M4_M8 |
| 11U, // PseudoVLOXEI8_V_M4_M8_MASK |
| 11U, // PseudoVLOXEI8_V_M4_M8_TU |
| 11U, // PseudoVLOXEI8_V_M8_M8 |
| 11U, // PseudoVLOXEI8_V_M8_M8_MASK |
| 11U, // PseudoVLOXEI8_V_M8_M8_TU |
| 11U, // PseudoVLOXEI8_V_MF2_M1 |
| 11U, // PseudoVLOXEI8_V_MF2_M1_MASK |
| 11U, // PseudoVLOXEI8_V_MF2_M1_TU |
| 11U, // PseudoVLOXEI8_V_MF2_M2 |
| 11U, // PseudoVLOXEI8_V_MF2_M2_MASK |
| 11U, // PseudoVLOXEI8_V_MF2_M2_TU |
| 11U, // PseudoVLOXEI8_V_MF2_M4 |
| 11U, // PseudoVLOXEI8_V_MF2_M4_MASK |
| 11U, // PseudoVLOXEI8_V_MF2_M4_TU |
| 11U, // PseudoVLOXEI8_V_MF2_MF2 |
| 11U, // PseudoVLOXEI8_V_MF2_MF2_MASK |
| 11U, // PseudoVLOXEI8_V_MF2_MF2_TU |
| 11U, // PseudoVLOXEI8_V_MF4_M1 |
| 11U, // PseudoVLOXEI8_V_MF4_M1_MASK |
| 11U, // PseudoVLOXEI8_V_MF4_M1_TU |
| 11U, // PseudoVLOXEI8_V_MF4_M2 |
| 11U, // PseudoVLOXEI8_V_MF4_M2_MASK |
| 11U, // PseudoVLOXEI8_V_MF4_M2_TU |
| 11U, // PseudoVLOXEI8_V_MF4_MF2 |
| 11U, // PseudoVLOXEI8_V_MF4_MF2_MASK |
| 11U, // PseudoVLOXEI8_V_MF4_MF2_TU |
| 11U, // PseudoVLOXEI8_V_MF4_MF4 |
| 11U, // PseudoVLOXEI8_V_MF4_MF4_MASK |
| 11U, // PseudoVLOXEI8_V_MF4_MF4_TU |
| 11U, // PseudoVLOXEI8_V_MF8_M1 |
| 11U, // PseudoVLOXEI8_V_MF8_M1_MASK |
| 11U, // PseudoVLOXEI8_V_MF8_M1_TU |
| 11U, // PseudoVLOXEI8_V_MF8_MF2 |
| 11U, // PseudoVLOXEI8_V_MF8_MF2_MASK |
| 11U, // PseudoVLOXEI8_V_MF8_MF2_TU |
| 11U, // PseudoVLOXEI8_V_MF8_MF4 |
| 11U, // PseudoVLOXEI8_V_MF8_MF4_MASK |
| 11U, // PseudoVLOXEI8_V_MF8_MF4_TU |
| 11U, // PseudoVLOXEI8_V_MF8_MF8 |
| 11U, // PseudoVLOXEI8_V_MF8_MF8_MASK |
| 11U, // PseudoVLOXEI8_V_MF8_MF8_TU |
| 11U, // PseudoVLOXSEG2EI16_V_M1_M1 |
| 11U, // PseudoVLOXSEG2EI16_V_M1_M1_MASK |
| 11U, // PseudoVLOXSEG2EI16_V_M1_M1_TU |
| 11U, // PseudoVLOXSEG2EI16_V_M1_M2 |
| 11U, // PseudoVLOXSEG2EI16_V_M1_M2_MASK |
| 11U, // PseudoVLOXSEG2EI16_V_M1_M2_TU |
| 11U, // PseudoVLOXSEG2EI16_V_M1_M4 |
| 11U, // PseudoVLOXSEG2EI16_V_M1_M4_MASK |
| 11U, // PseudoVLOXSEG2EI16_V_M1_M4_TU |
| 11U, // PseudoVLOXSEG2EI16_V_M1_MF2 |
| 11U, // PseudoVLOXSEG2EI16_V_M1_MF2_MASK |
| 11U, // PseudoVLOXSEG2EI16_V_M1_MF2_TU |
| 11U, // PseudoVLOXSEG2EI16_V_M2_M1 |
| 11U, // PseudoVLOXSEG2EI16_V_M2_M1_MASK |
| 11U, // PseudoVLOXSEG2EI16_V_M2_M1_TU |
| 11U, // PseudoVLOXSEG2EI16_V_M2_M2 |
| 11U, // PseudoVLOXSEG2EI16_V_M2_M2_MASK |
| 11U, // PseudoVLOXSEG2EI16_V_M2_M2_TU |
| 11U, // PseudoVLOXSEG2EI16_V_M2_M4 |
| 11U, // PseudoVLOXSEG2EI16_V_M2_M4_MASK |
| 11U, // PseudoVLOXSEG2EI16_V_M2_M4_TU |
| 11U, // PseudoVLOXSEG2EI16_V_M4_M2 |
| 11U, // PseudoVLOXSEG2EI16_V_M4_M2_MASK |
| 11U, // PseudoVLOXSEG2EI16_V_M4_M2_TU |
| 11U, // PseudoVLOXSEG2EI16_V_M4_M4 |
| 11U, // PseudoVLOXSEG2EI16_V_M4_M4_MASK |
| 11U, // PseudoVLOXSEG2EI16_V_M4_M4_TU |
| 11U, // PseudoVLOXSEG2EI16_V_M8_M4 |
| 11U, // PseudoVLOXSEG2EI16_V_M8_M4_MASK |
| 11U, // PseudoVLOXSEG2EI16_V_M8_M4_TU |
| 11U, // PseudoVLOXSEG2EI16_V_MF2_M1 |
| 11U, // PseudoVLOXSEG2EI16_V_MF2_M1_MASK |
| 11U, // PseudoVLOXSEG2EI16_V_MF2_M1_TU |
| 11U, // PseudoVLOXSEG2EI16_V_MF2_M2 |
| 11U, // PseudoVLOXSEG2EI16_V_MF2_M2_MASK |
| 11U, // PseudoVLOXSEG2EI16_V_MF2_M2_TU |
| 11U, // PseudoVLOXSEG2EI16_V_MF2_MF2 |
| 11U, // PseudoVLOXSEG2EI16_V_MF2_MF2_MASK |
| 11U, // PseudoVLOXSEG2EI16_V_MF2_MF2_TU |
| 11U, // PseudoVLOXSEG2EI16_V_MF2_MF4 |
| 11U, // PseudoVLOXSEG2EI16_V_MF2_MF4_MASK |
| 11U, // PseudoVLOXSEG2EI16_V_MF2_MF4_TU |
| 11U, // PseudoVLOXSEG2EI16_V_MF4_M1 |
| 11U, // PseudoVLOXSEG2EI16_V_MF4_M1_MASK |
| 11U, // PseudoVLOXSEG2EI16_V_MF4_M1_TU |
| 11U, // PseudoVLOXSEG2EI16_V_MF4_MF2 |
| 11U, // PseudoVLOXSEG2EI16_V_MF4_MF2_MASK |
| 11U, // PseudoVLOXSEG2EI16_V_MF4_MF2_TU |
| 11U, // PseudoVLOXSEG2EI16_V_MF4_MF4 |
| 11U, // PseudoVLOXSEG2EI16_V_MF4_MF4_MASK |
| 11U, // PseudoVLOXSEG2EI16_V_MF4_MF4_TU |
| 11U, // PseudoVLOXSEG2EI16_V_MF4_MF8 |
| 11U, // PseudoVLOXSEG2EI16_V_MF4_MF8_MASK |
| 11U, // PseudoVLOXSEG2EI16_V_MF4_MF8_TU |
| 11U, // PseudoVLOXSEG2EI32_V_M1_M1 |
| 11U, // PseudoVLOXSEG2EI32_V_M1_M1_MASK |
| 11U, // PseudoVLOXSEG2EI32_V_M1_M1_TU |
| 11U, // PseudoVLOXSEG2EI32_V_M1_M2 |
| 11U, // PseudoVLOXSEG2EI32_V_M1_M2_MASK |
| 11U, // PseudoVLOXSEG2EI32_V_M1_M2_TU |
| 11U, // PseudoVLOXSEG2EI32_V_M1_MF2 |
| 11U, // PseudoVLOXSEG2EI32_V_M1_MF2_MASK |
| 11U, // PseudoVLOXSEG2EI32_V_M1_MF2_TU |
| 11U, // PseudoVLOXSEG2EI32_V_M1_MF4 |
| 11U, // PseudoVLOXSEG2EI32_V_M1_MF4_MASK |
| 11U, // PseudoVLOXSEG2EI32_V_M1_MF4_TU |
| 11U, // PseudoVLOXSEG2EI32_V_M2_M1 |
| 11U, // PseudoVLOXSEG2EI32_V_M2_M1_MASK |
| 11U, // PseudoVLOXSEG2EI32_V_M2_M1_TU |
| 11U, // PseudoVLOXSEG2EI32_V_M2_M2 |
| 11U, // PseudoVLOXSEG2EI32_V_M2_M2_MASK |
| 11U, // PseudoVLOXSEG2EI32_V_M2_M2_TU |
| 11U, // PseudoVLOXSEG2EI32_V_M2_M4 |
| 11U, // PseudoVLOXSEG2EI32_V_M2_M4_MASK |
| 11U, // PseudoVLOXSEG2EI32_V_M2_M4_TU |
| 11U, // PseudoVLOXSEG2EI32_V_M2_MF2 |
| 11U, // PseudoVLOXSEG2EI32_V_M2_MF2_MASK |
| 11U, // PseudoVLOXSEG2EI32_V_M2_MF2_TU |
| 11U, // PseudoVLOXSEG2EI32_V_M4_M1 |
| 11U, // PseudoVLOXSEG2EI32_V_M4_M1_MASK |
| 11U, // PseudoVLOXSEG2EI32_V_M4_M1_TU |
| 11U, // PseudoVLOXSEG2EI32_V_M4_M2 |
| 11U, // PseudoVLOXSEG2EI32_V_M4_M2_MASK |
| 11U, // PseudoVLOXSEG2EI32_V_M4_M2_TU |
| 11U, // PseudoVLOXSEG2EI32_V_M4_M4 |
| 11U, // PseudoVLOXSEG2EI32_V_M4_M4_MASK |
| 11U, // PseudoVLOXSEG2EI32_V_M4_M4_TU |
| 11U, // PseudoVLOXSEG2EI32_V_M8_M2 |
| 11U, // PseudoVLOXSEG2EI32_V_M8_M2_MASK |
| 11U, // PseudoVLOXSEG2EI32_V_M8_M2_TU |
| 11U, // PseudoVLOXSEG2EI32_V_M8_M4 |
| 11U, // PseudoVLOXSEG2EI32_V_M8_M4_MASK |
| 11U, // PseudoVLOXSEG2EI32_V_M8_M4_TU |
| 11U, // PseudoVLOXSEG2EI32_V_MF2_M1 |
| 11U, // PseudoVLOXSEG2EI32_V_MF2_M1_MASK |
| 11U, // PseudoVLOXSEG2EI32_V_MF2_M1_TU |
| 11U, // PseudoVLOXSEG2EI32_V_MF2_MF2 |
| 11U, // PseudoVLOXSEG2EI32_V_MF2_MF2_MASK |
| 11U, // PseudoVLOXSEG2EI32_V_MF2_MF2_TU |
| 11U, // PseudoVLOXSEG2EI32_V_MF2_MF4 |
| 11U, // PseudoVLOXSEG2EI32_V_MF2_MF4_MASK |
| 11U, // PseudoVLOXSEG2EI32_V_MF2_MF4_TU |
| 11U, // PseudoVLOXSEG2EI32_V_MF2_MF8 |
| 11U, // PseudoVLOXSEG2EI32_V_MF2_MF8_MASK |
| 11U, // PseudoVLOXSEG2EI32_V_MF2_MF8_TU |
| 11U, // PseudoVLOXSEG2EI64_V_M1_M1 |
| 11U, // PseudoVLOXSEG2EI64_V_M1_M1_MASK |
| 11U, // PseudoVLOXSEG2EI64_V_M1_M1_TU |
| 11U, // PseudoVLOXSEG2EI64_V_M1_MF2 |
| 11U, // PseudoVLOXSEG2EI64_V_M1_MF2_MASK |
| 11U, // PseudoVLOXSEG2EI64_V_M1_MF2_TU |
| 11U, // PseudoVLOXSEG2EI64_V_M1_MF4 |
| 11U, // PseudoVLOXSEG2EI64_V_M1_MF4_MASK |
| 11U, // PseudoVLOXSEG2EI64_V_M1_MF4_TU |
| 11U, // PseudoVLOXSEG2EI64_V_M1_MF8 |
| 11U, // PseudoVLOXSEG2EI64_V_M1_MF8_MASK |
| 11U, // PseudoVLOXSEG2EI64_V_M1_MF8_TU |
| 11U, // PseudoVLOXSEG2EI64_V_M2_M1 |
| 11U, // PseudoVLOXSEG2EI64_V_M2_M1_MASK |
| 11U, // PseudoVLOXSEG2EI64_V_M2_M1_TU |
| 11U, // PseudoVLOXSEG2EI64_V_M2_M2 |
| 11U, // PseudoVLOXSEG2EI64_V_M2_M2_MASK |
| 11U, // PseudoVLOXSEG2EI64_V_M2_M2_TU |
| 11U, // PseudoVLOXSEG2EI64_V_M2_MF2 |
| 11U, // PseudoVLOXSEG2EI64_V_M2_MF2_MASK |
| 11U, // PseudoVLOXSEG2EI64_V_M2_MF2_TU |
| 11U, // PseudoVLOXSEG2EI64_V_M2_MF4 |
| 11U, // PseudoVLOXSEG2EI64_V_M2_MF4_MASK |
| 11U, // PseudoVLOXSEG2EI64_V_M2_MF4_TU |
| 11U, // PseudoVLOXSEG2EI64_V_M4_M1 |
| 11U, // PseudoVLOXSEG2EI64_V_M4_M1_MASK |
| 11U, // PseudoVLOXSEG2EI64_V_M4_M1_TU |
| 11U, // PseudoVLOXSEG2EI64_V_M4_M2 |
| 11U, // PseudoVLOXSEG2EI64_V_M4_M2_MASK |
| 11U, // PseudoVLOXSEG2EI64_V_M4_M2_TU |
| 11U, // PseudoVLOXSEG2EI64_V_M4_M4 |
| 11U, // PseudoVLOXSEG2EI64_V_M4_M4_MASK |
| 11U, // PseudoVLOXSEG2EI64_V_M4_M4_TU |
| 11U, // PseudoVLOXSEG2EI64_V_M4_MF2 |
| 11U, // PseudoVLOXSEG2EI64_V_M4_MF2_MASK |
| 11U, // PseudoVLOXSEG2EI64_V_M4_MF2_TU |
| 11U, // PseudoVLOXSEG2EI64_V_M8_M1 |
| 11U, // PseudoVLOXSEG2EI64_V_M8_M1_MASK |
| 11U, // PseudoVLOXSEG2EI64_V_M8_M1_TU |
| 11U, // PseudoVLOXSEG2EI64_V_M8_M2 |
| 11U, // PseudoVLOXSEG2EI64_V_M8_M2_MASK |
| 11U, // PseudoVLOXSEG2EI64_V_M8_M2_TU |
| 11U, // PseudoVLOXSEG2EI64_V_M8_M4 |
| 11U, // PseudoVLOXSEG2EI64_V_M8_M4_MASK |
| 11U, // PseudoVLOXSEG2EI64_V_M8_M4_TU |
| 11U, // PseudoVLOXSEG2EI8_V_M1_M1 |
| 11U, // PseudoVLOXSEG2EI8_V_M1_M1_MASK |
| 11U, // PseudoVLOXSEG2EI8_V_M1_M1_TU |
| 11U, // PseudoVLOXSEG2EI8_V_M1_M2 |
| 11U, // PseudoVLOXSEG2EI8_V_M1_M2_MASK |
| 11U, // PseudoVLOXSEG2EI8_V_M1_M2_TU |
| 11U, // PseudoVLOXSEG2EI8_V_M1_M4 |
| 11U, // PseudoVLOXSEG2EI8_V_M1_M4_MASK |
| 11U, // PseudoVLOXSEG2EI8_V_M1_M4_TU |
| 11U, // PseudoVLOXSEG2EI8_V_M2_M2 |
| 11U, // PseudoVLOXSEG2EI8_V_M2_M2_MASK |
| 11U, // PseudoVLOXSEG2EI8_V_M2_M2_TU |
| 11U, // PseudoVLOXSEG2EI8_V_M2_M4 |
| 11U, // PseudoVLOXSEG2EI8_V_M2_M4_MASK |
| 11U, // PseudoVLOXSEG2EI8_V_M2_M4_TU |
| 11U, // PseudoVLOXSEG2EI8_V_M4_M4 |
| 11U, // PseudoVLOXSEG2EI8_V_M4_M4_MASK |
| 11U, // PseudoVLOXSEG2EI8_V_M4_M4_TU |
| 11U, // PseudoVLOXSEG2EI8_V_MF2_M1 |
| 11U, // PseudoVLOXSEG2EI8_V_MF2_M1_MASK |
| 11U, // PseudoVLOXSEG2EI8_V_MF2_M1_TU |
| 11U, // PseudoVLOXSEG2EI8_V_MF2_M2 |
| 11U, // PseudoVLOXSEG2EI8_V_MF2_M2_MASK |
| 11U, // PseudoVLOXSEG2EI8_V_MF2_M2_TU |
| 11U, // PseudoVLOXSEG2EI8_V_MF2_M4 |
| 11U, // PseudoVLOXSEG2EI8_V_MF2_M4_MASK |
| 11U, // PseudoVLOXSEG2EI8_V_MF2_M4_TU |
| 11U, // PseudoVLOXSEG2EI8_V_MF2_MF2 |
| 11U, // PseudoVLOXSEG2EI8_V_MF2_MF2_MASK |
| 11U, // PseudoVLOXSEG2EI8_V_MF2_MF2_TU |
| 11U, // PseudoVLOXSEG2EI8_V_MF4_M1 |
| 11U, // PseudoVLOXSEG2EI8_V_MF4_M1_MASK |
| 11U, // PseudoVLOXSEG2EI8_V_MF4_M1_TU |
| 11U, // PseudoVLOXSEG2EI8_V_MF4_M2 |
| 11U, // PseudoVLOXSEG2EI8_V_MF4_M2_MASK |
| 11U, // PseudoVLOXSEG2EI8_V_MF4_M2_TU |
| 11U, // PseudoVLOXSEG2EI8_V_MF4_MF2 |
| 11U, // PseudoVLOXSEG2EI8_V_MF4_MF2_MASK |
| 11U, // PseudoVLOXSEG2EI8_V_MF4_MF2_TU |
| 11U, // PseudoVLOXSEG2EI8_V_MF4_MF4 |
| 11U, // PseudoVLOXSEG2EI8_V_MF4_MF4_MASK |
| 11U, // PseudoVLOXSEG2EI8_V_MF4_MF4_TU |
| 11U, // PseudoVLOXSEG2EI8_V_MF8_M1 |
| 11U, // PseudoVLOXSEG2EI8_V_MF8_M1_MASK |
| 11U, // PseudoVLOXSEG2EI8_V_MF8_M1_TU |
| 11U, // PseudoVLOXSEG2EI8_V_MF8_MF2 |
| 11U, // PseudoVLOXSEG2EI8_V_MF8_MF2_MASK |
| 11U, // PseudoVLOXSEG2EI8_V_MF8_MF2_TU |
| 11U, // PseudoVLOXSEG2EI8_V_MF8_MF4 |
| 11U, // PseudoVLOXSEG2EI8_V_MF8_MF4_MASK |
| 11U, // PseudoVLOXSEG2EI8_V_MF8_MF4_TU |
| 11U, // PseudoVLOXSEG2EI8_V_MF8_MF8 |
| 11U, // PseudoVLOXSEG2EI8_V_MF8_MF8_MASK |
| 11U, // PseudoVLOXSEG2EI8_V_MF8_MF8_TU |
| 11U, // PseudoVLOXSEG3EI16_V_M1_M1 |
| 11U, // PseudoVLOXSEG3EI16_V_M1_M1_MASK |
| 11U, // PseudoVLOXSEG3EI16_V_M1_M1_TU |
| 11U, // PseudoVLOXSEG3EI16_V_M1_M2 |
| 11U, // PseudoVLOXSEG3EI16_V_M1_M2_MASK |
| 11U, // PseudoVLOXSEG3EI16_V_M1_M2_TU |
| 11U, // PseudoVLOXSEG3EI16_V_M1_MF2 |
| 11U, // PseudoVLOXSEG3EI16_V_M1_MF2_MASK |
| 11U, // PseudoVLOXSEG3EI16_V_M1_MF2_TU |
| 11U, // PseudoVLOXSEG3EI16_V_M2_M1 |
| 11U, // PseudoVLOXSEG3EI16_V_M2_M1_MASK |
| 11U, // PseudoVLOXSEG3EI16_V_M2_M1_TU |
| 11U, // PseudoVLOXSEG3EI16_V_M2_M2 |
| 11U, // PseudoVLOXSEG3EI16_V_M2_M2_MASK |
| 11U, // PseudoVLOXSEG3EI16_V_M2_M2_TU |
| 11U, // PseudoVLOXSEG3EI16_V_M4_M2 |
| 11U, // PseudoVLOXSEG3EI16_V_M4_M2_MASK |
| 11U, // PseudoVLOXSEG3EI16_V_M4_M2_TU |
| 11U, // PseudoVLOXSEG3EI16_V_MF2_M1 |
| 11U, // PseudoVLOXSEG3EI16_V_MF2_M1_MASK |
| 11U, // PseudoVLOXSEG3EI16_V_MF2_M1_TU |
| 11U, // PseudoVLOXSEG3EI16_V_MF2_M2 |
| 11U, // PseudoVLOXSEG3EI16_V_MF2_M2_MASK |
| 11U, // PseudoVLOXSEG3EI16_V_MF2_M2_TU |
| 11U, // PseudoVLOXSEG3EI16_V_MF2_MF2 |
| 11U, // PseudoVLOXSEG3EI16_V_MF2_MF2_MASK |
| 11U, // PseudoVLOXSEG3EI16_V_MF2_MF2_TU |
| 11U, // PseudoVLOXSEG3EI16_V_MF2_MF4 |
| 11U, // PseudoVLOXSEG3EI16_V_MF2_MF4_MASK |
| 11U, // PseudoVLOXSEG3EI16_V_MF2_MF4_TU |
| 11U, // PseudoVLOXSEG3EI16_V_MF4_M1 |
| 11U, // PseudoVLOXSEG3EI16_V_MF4_M1_MASK |
| 11U, // PseudoVLOXSEG3EI16_V_MF4_M1_TU |
| 11U, // PseudoVLOXSEG3EI16_V_MF4_MF2 |
| 11U, // PseudoVLOXSEG3EI16_V_MF4_MF2_MASK |
| 11U, // PseudoVLOXSEG3EI16_V_MF4_MF2_TU |
| 11U, // PseudoVLOXSEG3EI16_V_MF4_MF4 |
| 11U, // PseudoVLOXSEG3EI16_V_MF4_MF4_MASK |
| 11U, // PseudoVLOXSEG3EI16_V_MF4_MF4_TU |
| 11U, // PseudoVLOXSEG3EI16_V_MF4_MF8 |
| 11U, // PseudoVLOXSEG3EI16_V_MF4_MF8_MASK |
| 11U, // PseudoVLOXSEG3EI16_V_MF4_MF8_TU |
| 11U, // PseudoVLOXSEG3EI32_V_M1_M1 |
| 11U, // PseudoVLOXSEG3EI32_V_M1_M1_MASK |
| 11U, // PseudoVLOXSEG3EI32_V_M1_M1_TU |
| 11U, // PseudoVLOXSEG3EI32_V_M1_M2 |
| 11U, // PseudoVLOXSEG3EI32_V_M1_M2_MASK |
| 11U, // PseudoVLOXSEG3EI32_V_M1_M2_TU |
| 11U, // PseudoVLOXSEG3EI32_V_M1_MF2 |
| 11U, // PseudoVLOXSEG3EI32_V_M1_MF2_MASK |
| 11U, // PseudoVLOXSEG3EI32_V_M1_MF2_TU |
| 11U, // PseudoVLOXSEG3EI32_V_M1_MF4 |
| 11U, // PseudoVLOXSEG3EI32_V_M1_MF4_MASK |
| 11U, // PseudoVLOXSEG3EI32_V_M1_MF4_TU |
| 11U, // PseudoVLOXSEG3EI32_V_M2_M1 |
| 11U, // PseudoVLOXSEG3EI32_V_M2_M1_MASK |
| 11U, // PseudoVLOXSEG3EI32_V_M2_M1_TU |
| 11U, // PseudoVLOXSEG3EI32_V_M2_M2 |
| 11U, // PseudoVLOXSEG3EI32_V_M2_M2_MASK |
| 11U, // PseudoVLOXSEG3EI32_V_M2_M2_TU |
| 11U, // PseudoVLOXSEG3EI32_V_M2_MF2 |
| 11U, // PseudoVLOXSEG3EI32_V_M2_MF2_MASK |
| 11U, // PseudoVLOXSEG3EI32_V_M2_MF2_TU |
| 11U, // PseudoVLOXSEG3EI32_V_M4_M1 |
| 11U, // PseudoVLOXSEG3EI32_V_M4_M1_MASK |
| 11U, // PseudoVLOXSEG3EI32_V_M4_M1_TU |
| 11U, // PseudoVLOXSEG3EI32_V_M4_M2 |
| 11U, // PseudoVLOXSEG3EI32_V_M4_M2_MASK |
| 11U, // PseudoVLOXSEG3EI32_V_M4_M2_TU |
| 11U, // PseudoVLOXSEG3EI32_V_M8_M2 |
| 11U, // PseudoVLOXSEG3EI32_V_M8_M2_MASK |
| 11U, // PseudoVLOXSEG3EI32_V_M8_M2_TU |
| 11U, // PseudoVLOXSEG3EI32_V_MF2_M1 |
| 11U, // PseudoVLOXSEG3EI32_V_MF2_M1_MASK |
| 11U, // PseudoVLOXSEG3EI32_V_MF2_M1_TU |
| 11U, // PseudoVLOXSEG3EI32_V_MF2_MF2 |
| 11U, // PseudoVLOXSEG3EI32_V_MF2_MF2_MASK |
| 11U, // PseudoVLOXSEG3EI32_V_MF2_MF2_TU |
| 11U, // PseudoVLOXSEG3EI32_V_MF2_MF4 |
| 11U, // PseudoVLOXSEG3EI32_V_MF2_MF4_MASK |
| 11U, // PseudoVLOXSEG3EI32_V_MF2_MF4_TU |
| 11U, // PseudoVLOXSEG3EI32_V_MF2_MF8 |
| 11U, // PseudoVLOXSEG3EI32_V_MF2_MF8_MASK |
| 11U, // PseudoVLOXSEG3EI32_V_MF2_MF8_TU |
| 11U, // PseudoVLOXSEG3EI64_V_M1_M1 |
| 11U, // PseudoVLOXSEG3EI64_V_M1_M1_MASK |
| 11U, // PseudoVLOXSEG3EI64_V_M1_M1_TU |
| 11U, // PseudoVLOXSEG3EI64_V_M1_MF2 |
| 11U, // PseudoVLOXSEG3EI64_V_M1_MF2_MASK |
| 11U, // PseudoVLOXSEG3EI64_V_M1_MF2_TU |
| 11U, // PseudoVLOXSEG3EI64_V_M1_MF4 |
| 11U, // PseudoVLOXSEG3EI64_V_M1_MF4_MASK |
| 11U, // PseudoVLOXSEG3EI64_V_M1_MF4_TU |
| 11U, // PseudoVLOXSEG3EI64_V_M1_MF8 |
| 11U, // PseudoVLOXSEG3EI64_V_M1_MF8_MASK |
| 11U, // PseudoVLOXSEG3EI64_V_M1_MF8_TU |
| 11U, // PseudoVLOXSEG3EI64_V_M2_M1 |
| 11U, // PseudoVLOXSEG3EI64_V_M2_M1_MASK |
| 11U, // PseudoVLOXSEG3EI64_V_M2_M1_TU |
| 11U, // PseudoVLOXSEG3EI64_V_M2_M2 |
| 11U, // PseudoVLOXSEG3EI64_V_M2_M2_MASK |
| 11U, // PseudoVLOXSEG3EI64_V_M2_M2_TU |
| 11U, // PseudoVLOXSEG3EI64_V_M2_MF2 |
| 11U, // PseudoVLOXSEG3EI64_V_M2_MF2_MASK |
| 11U, // PseudoVLOXSEG3EI64_V_M2_MF2_TU |
| 11U, // PseudoVLOXSEG3EI64_V_M2_MF4 |
| 11U, // PseudoVLOXSEG3EI64_V_M2_MF4_MASK |
| 11U, // PseudoVLOXSEG3EI64_V_M2_MF4_TU |
| 11U, // PseudoVLOXSEG3EI64_V_M4_M1 |
| 11U, // PseudoVLOXSEG3EI64_V_M4_M1_MASK |
| 11U, // PseudoVLOXSEG3EI64_V_M4_M1_TU |
| 11U, // PseudoVLOXSEG3EI64_V_M4_M2 |
| 11U, // PseudoVLOXSEG3EI64_V_M4_M2_MASK |
| 11U, // PseudoVLOXSEG3EI64_V_M4_M2_TU |
| 11U, // PseudoVLOXSEG3EI64_V_M4_MF2 |
| 11U, // PseudoVLOXSEG3EI64_V_M4_MF2_MASK |
| 11U, // PseudoVLOXSEG3EI64_V_M4_MF2_TU |
| 11U, // PseudoVLOXSEG3EI64_V_M8_M1 |
| 11U, // PseudoVLOXSEG3EI64_V_M8_M1_MASK |
| 11U, // PseudoVLOXSEG3EI64_V_M8_M1_TU |
| 11U, // PseudoVLOXSEG3EI64_V_M8_M2 |
| 11U, // PseudoVLOXSEG3EI64_V_M8_M2_MASK |
| 11U, // PseudoVLOXSEG3EI64_V_M8_M2_TU |
| 11U, // PseudoVLOXSEG3EI8_V_M1_M1 |
| 11U, // PseudoVLOXSEG3EI8_V_M1_M1_MASK |
| 11U, // PseudoVLOXSEG3EI8_V_M1_M1_TU |
| 11U, // PseudoVLOXSEG3EI8_V_M1_M2 |
| 11U, // PseudoVLOXSEG3EI8_V_M1_M2_MASK |
| 11U, // PseudoVLOXSEG3EI8_V_M1_M2_TU |
| 11U, // PseudoVLOXSEG3EI8_V_M2_M2 |
| 11U, // PseudoVLOXSEG3EI8_V_M2_M2_MASK |
| 11U, // PseudoVLOXSEG3EI8_V_M2_M2_TU |
| 11U, // PseudoVLOXSEG3EI8_V_MF2_M1 |
| 11U, // PseudoVLOXSEG3EI8_V_MF2_M1_MASK |
| 11U, // PseudoVLOXSEG3EI8_V_MF2_M1_TU |
| 11U, // PseudoVLOXSEG3EI8_V_MF2_M2 |
| 11U, // PseudoVLOXSEG3EI8_V_MF2_M2_MASK |
| 11U, // PseudoVLOXSEG3EI8_V_MF2_M2_TU |
| 11U, // PseudoVLOXSEG3EI8_V_MF2_MF2 |
| 11U, // PseudoVLOXSEG3EI8_V_MF2_MF2_MASK |
| 11U, // PseudoVLOXSEG3EI8_V_MF2_MF2_TU |
| 11U, // PseudoVLOXSEG3EI8_V_MF4_M1 |
| 11U, // PseudoVLOXSEG3EI8_V_MF4_M1_MASK |
| 11U, // PseudoVLOXSEG3EI8_V_MF4_M1_TU |
| 11U, // PseudoVLOXSEG3EI8_V_MF4_M2 |
| 11U, // PseudoVLOXSEG3EI8_V_MF4_M2_MASK |
| 11U, // PseudoVLOXSEG3EI8_V_MF4_M2_TU |
| 11U, // PseudoVLOXSEG3EI8_V_MF4_MF2 |
| 11U, // PseudoVLOXSEG3EI8_V_MF4_MF2_MASK |
| 11U, // PseudoVLOXSEG3EI8_V_MF4_MF2_TU |
| 11U, // PseudoVLOXSEG3EI8_V_MF4_MF4 |
| 11U, // PseudoVLOXSEG3EI8_V_MF4_MF4_MASK |
| 11U, // PseudoVLOXSEG3EI8_V_MF4_MF4_TU |
| 11U, // PseudoVLOXSEG3EI8_V_MF8_M1 |
| 11U, // PseudoVLOXSEG3EI8_V_MF8_M1_MASK |
| 11U, // PseudoVLOXSEG3EI8_V_MF8_M1_TU |
| 11U, // PseudoVLOXSEG3EI8_V_MF8_MF2 |
| 11U, // PseudoVLOXSEG3EI8_V_MF8_MF2_MASK |
| 11U, // PseudoVLOXSEG3EI8_V_MF8_MF2_TU |
| 11U, // PseudoVLOXSEG3EI8_V_MF8_MF4 |
| 11U, // PseudoVLOXSEG3EI8_V_MF8_MF4_MASK |
| 11U, // PseudoVLOXSEG3EI8_V_MF8_MF4_TU |
| 11U, // PseudoVLOXSEG3EI8_V_MF8_MF8 |
| 11U, // PseudoVLOXSEG3EI8_V_MF8_MF8_MASK |
| 11U, // PseudoVLOXSEG3EI8_V_MF8_MF8_TU |
| 11U, // PseudoVLOXSEG4EI16_V_M1_M1 |
| 11U, // PseudoVLOXSEG4EI16_V_M1_M1_MASK |
| 11U, // PseudoVLOXSEG4EI16_V_M1_M1_TU |
| 11U, // PseudoVLOXSEG4EI16_V_M1_M2 |
| 11U, // PseudoVLOXSEG4EI16_V_M1_M2_MASK |
| 11U, // PseudoVLOXSEG4EI16_V_M1_M2_TU |
| 11U, // PseudoVLOXSEG4EI16_V_M1_MF2 |
| 11U, // PseudoVLOXSEG4EI16_V_M1_MF2_MASK |
| 11U, // PseudoVLOXSEG4EI16_V_M1_MF2_TU |
| 11U, // PseudoVLOXSEG4EI16_V_M2_M1 |
| 11U, // PseudoVLOXSEG4EI16_V_M2_M1_MASK |
| 11U, // PseudoVLOXSEG4EI16_V_M2_M1_TU |
| 11U, // PseudoVLOXSEG4EI16_V_M2_M2 |
| 11U, // PseudoVLOXSEG4EI16_V_M2_M2_MASK |
| 11U, // PseudoVLOXSEG4EI16_V_M2_M2_TU |
| 11U, // PseudoVLOXSEG4EI16_V_M4_M2 |
| 11U, // PseudoVLOXSEG4EI16_V_M4_M2_MASK |
| 11U, // PseudoVLOXSEG4EI16_V_M4_M2_TU |
| 11U, // PseudoVLOXSEG4EI16_V_MF2_M1 |
| 11U, // PseudoVLOXSEG4EI16_V_MF2_M1_MASK |
| 11U, // PseudoVLOXSEG4EI16_V_MF2_M1_TU |
| 11U, // PseudoVLOXSEG4EI16_V_MF2_M2 |
| 11U, // PseudoVLOXSEG4EI16_V_MF2_M2_MASK |
| 11U, // PseudoVLOXSEG4EI16_V_MF2_M2_TU |
| 11U, // PseudoVLOXSEG4EI16_V_MF2_MF2 |
| 11U, // PseudoVLOXSEG4EI16_V_MF2_MF2_MASK |
| 11U, // PseudoVLOXSEG4EI16_V_MF2_MF2_TU |
| 11U, // PseudoVLOXSEG4EI16_V_MF2_MF4 |
| 11U, // PseudoVLOXSEG4EI16_V_MF2_MF4_MASK |
| 11U, // PseudoVLOXSEG4EI16_V_MF2_MF4_TU |
| 11U, // PseudoVLOXSEG4EI16_V_MF4_M1 |
| 11U, // PseudoVLOXSEG4EI16_V_MF4_M1_MASK |
| 11U, // PseudoVLOXSEG4EI16_V_MF4_M1_TU |
| 11U, // PseudoVLOXSEG4EI16_V_MF4_MF2 |
| 11U, // PseudoVLOXSEG4EI16_V_MF4_MF2_MASK |
| 11U, // PseudoVLOXSEG4EI16_V_MF4_MF2_TU |
| 11U, // PseudoVLOXSEG4EI16_V_MF4_MF4 |
| 11U, // PseudoVLOXSEG4EI16_V_MF4_MF4_MASK |
| 11U, // PseudoVLOXSEG4EI16_V_MF4_MF4_TU |
| 11U, // PseudoVLOXSEG4EI16_V_MF4_MF8 |
| 11U, // PseudoVLOXSEG4EI16_V_MF4_MF8_MASK |
| 11U, // PseudoVLOXSEG4EI16_V_MF4_MF8_TU |
| 11U, // PseudoVLOXSEG4EI32_V_M1_M1 |
| 11U, // PseudoVLOXSEG4EI32_V_M1_M1_MASK |
| 11U, // PseudoVLOXSEG4EI32_V_M1_M1_TU |
| 11U, // PseudoVLOXSEG4EI32_V_M1_M2 |
| 11U, // PseudoVLOXSEG4EI32_V_M1_M2_MASK |
| 11U, // PseudoVLOXSEG4EI32_V_M1_M2_TU |
| 11U, // PseudoVLOXSEG4EI32_V_M1_MF2 |
| 11U, // PseudoVLOXSEG4EI32_V_M1_MF2_MASK |
| 11U, // PseudoVLOXSEG4EI32_V_M1_MF2_TU |
| 11U, // PseudoVLOXSEG4EI32_V_M1_MF4 |
| 11U, // PseudoVLOXSEG4EI32_V_M1_MF4_MASK |
| 11U, // PseudoVLOXSEG4EI32_V_M1_MF4_TU |
| 11U, // PseudoVLOXSEG4EI32_V_M2_M1 |
| 11U, // PseudoVLOXSEG4EI32_V_M2_M1_MASK |
| 11U, // PseudoVLOXSEG4EI32_V_M2_M1_TU |
| 11U, // PseudoVLOXSEG4EI32_V_M2_M2 |
| 11U, // PseudoVLOXSEG4EI32_V_M2_M2_MASK |
| 11U, // PseudoVLOXSEG4EI32_V_M2_M2_TU |
| 11U, // PseudoVLOXSEG4EI32_V_M2_MF2 |
| 11U, // PseudoVLOXSEG4EI32_V_M2_MF2_MASK |
| 11U, // PseudoVLOXSEG4EI32_V_M2_MF2_TU |
| 11U, // PseudoVLOXSEG4EI32_V_M4_M1 |
| 11U, // PseudoVLOXSEG4EI32_V_M4_M1_MASK |
| 11U, // PseudoVLOXSEG4EI32_V_M4_M1_TU |
| 11U, // PseudoVLOXSEG4EI32_V_M4_M2 |
| 11U, // PseudoVLOXSEG4EI32_V_M4_M2_MASK |
| 11U, // PseudoVLOXSEG4EI32_V_M4_M2_TU |
| 11U, // PseudoVLOXSEG4EI32_V_M8_M2 |
| 11U, // PseudoVLOXSEG4EI32_V_M8_M2_MASK |
| 11U, // PseudoVLOXSEG4EI32_V_M8_M2_TU |
| 11U, // PseudoVLOXSEG4EI32_V_MF2_M1 |
| 11U, // PseudoVLOXSEG4EI32_V_MF2_M1_MASK |
| 11U, // PseudoVLOXSEG4EI32_V_MF2_M1_TU |
| 11U, // PseudoVLOXSEG4EI32_V_MF2_MF2 |
| 11U, // PseudoVLOXSEG4EI32_V_MF2_MF2_MASK |
| 11U, // PseudoVLOXSEG4EI32_V_MF2_MF2_TU |
| 11U, // PseudoVLOXSEG4EI32_V_MF2_MF4 |
| 11U, // PseudoVLOXSEG4EI32_V_MF2_MF4_MASK |
| 11U, // PseudoVLOXSEG4EI32_V_MF2_MF4_TU |
| 11U, // PseudoVLOXSEG4EI32_V_MF2_MF8 |
| 11U, // PseudoVLOXSEG4EI32_V_MF2_MF8_MASK |
| 11U, // PseudoVLOXSEG4EI32_V_MF2_MF8_TU |
| 11U, // PseudoVLOXSEG4EI64_V_M1_M1 |
| 11U, // PseudoVLOXSEG4EI64_V_M1_M1_MASK |
| 11U, // PseudoVLOXSEG4EI64_V_M1_M1_TU |
| 11U, // PseudoVLOXSEG4EI64_V_M1_MF2 |
| 11U, // PseudoVLOXSEG4EI64_V_M1_MF2_MASK |
| 11U, // PseudoVLOXSEG4EI64_V_M1_MF2_TU |
| 11U, // PseudoVLOXSEG4EI64_V_M1_MF4 |
| 11U, // PseudoVLOXSEG4EI64_V_M1_MF4_MASK |
| 11U, // PseudoVLOXSEG4EI64_V_M1_MF4_TU |
| 11U, // PseudoVLOXSEG4EI64_V_M1_MF8 |
| 11U, // PseudoVLOXSEG4EI64_V_M1_MF8_MASK |
| 11U, // PseudoVLOXSEG4EI64_V_M1_MF8_TU |
| 11U, // PseudoVLOXSEG4EI64_V_M2_M1 |
| 11U, // PseudoVLOXSEG4EI64_V_M2_M1_MASK |
| 11U, // PseudoVLOXSEG4EI64_V_M2_M1_TU |
| 11U, // PseudoVLOXSEG4EI64_V_M2_M2 |
| 11U, // PseudoVLOXSEG4EI64_V_M2_M2_MASK |
| 11U, // PseudoVLOXSEG4EI64_V_M2_M2_TU |
| 11U, // PseudoVLOXSEG4EI64_V_M2_MF2 |
| 11U, // PseudoVLOXSEG4EI64_V_M2_MF2_MASK |
| 11U, // PseudoVLOXSEG4EI64_V_M2_MF2_TU |
| 11U, // PseudoVLOXSEG4EI64_V_M2_MF4 |
| 11U, // PseudoVLOXSEG4EI64_V_M2_MF4_MASK |
| 11U, // PseudoVLOXSEG4EI64_V_M2_MF4_TU |
| 11U, // PseudoVLOXSEG4EI64_V_M4_M1 |
| 11U, // PseudoVLOXSEG4EI64_V_M4_M1_MASK |
| 11U, // PseudoVLOXSEG4EI64_V_M4_M1_TU |
| 11U, // PseudoVLOXSEG4EI64_V_M4_M2 |
| 11U, // PseudoVLOXSEG4EI64_V_M4_M2_MASK |
| 11U, // PseudoVLOXSEG4EI64_V_M4_M2_TU |
| 11U, // PseudoVLOXSEG4EI64_V_M4_MF2 |
| 11U, // PseudoVLOXSEG4EI64_V_M4_MF2_MASK |
| 11U, // PseudoVLOXSEG4EI64_V_M4_MF2_TU |
| 11U, // PseudoVLOXSEG4EI64_V_M8_M1 |
| 11U, // PseudoVLOXSEG4EI64_V_M8_M1_MASK |
| 11U, // PseudoVLOXSEG4EI64_V_M8_M1_TU |
| 11U, // PseudoVLOXSEG4EI64_V_M8_M2 |
| 11U, // PseudoVLOXSEG4EI64_V_M8_M2_MASK |
| 11U, // PseudoVLOXSEG4EI64_V_M8_M2_TU |
| 11U, // PseudoVLOXSEG4EI8_V_M1_M1 |
| 11U, // PseudoVLOXSEG4EI8_V_M1_M1_MASK |
| 11U, // PseudoVLOXSEG4EI8_V_M1_M1_TU |
| 11U, // PseudoVLOXSEG4EI8_V_M1_M2 |
| 11U, // PseudoVLOXSEG4EI8_V_M1_M2_MASK |
| 11U, // PseudoVLOXSEG4EI8_V_M1_M2_TU |
| 11U, // PseudoVLOXSEG4EI8_V_M2_M2 |
| 11U, // PseudoVLOXSEG4EI8_V_M2_M2_MASK |
| 11U, // PseudoVLOXSEG4EI8_V_M2_M2_TU |
| 11U, // PseudoVLOXSEG4EI8_V_MF2_M1 |
| 11U, // PseudoVLOXSEG4EI8_V_MF2_M1_MASK |
| 11U, // PseudoVLOXSEG4EI8_V_MF2_M1_TU |
| 11U, // PseudoVLOXSEG4EI8_V_MF2_M2 |
| 11U, // PseudoVLOXSEG4EI8_V_MF2_M2_MASK |
| 11U, // PseudoVLOXSEG4EI8_V_MF2_M2_TU |
| 11U, // PseudoVLOXSEG4EI8_V_MF2_MF2 |
| 11U, // PseudoVLOXSEG4EI8_V_MF2_MF2_MASK |
| 11U, // PseudoVLOXSEG4EI8_V_MF2_MF2_TU |
| 11U, // PseudoVLOXSEG4EI8_V_MF4_M1 |
| 11U, // PseudoVLOXSEG4EI8_V_MF4_M1_MASK |
| 11U, // PseudoVLOXSEG4EI8_V_MF4_M1_TU |
| 11U, // PseudoVLOXSEG4EI8_V_MF4_M2 |
| 11U, // PseudoVLOXSEG4EI8_V_MF4_M2_MASK |
| 11U, // PseudoVLOXSEG4EI8_V_MF4_M2_TU |
| 11U, // PseudoVLOXSEG4EI8_V_MF4_MF2 |
| 11U, // PseudoVLOXSEG4EI8_V_MF4_MF2_MASK |
| 11U, // PseudoVLOXSEG4EI8_V_MF4_MF2_TU |
| 11U, // PseudoVLOXSEG4EI8_V_MF4_MF4 |
| 11U, // PseudoVLOXSEG4EI8_V_MF4_MF4_MASK |
| 11U, // PseudoVLOXSEG4EI8_V_MF4_MF4_TU |
| 11U, // PseudoVLOXSEG4EI8_V_MF8_M1 |
| 11U, // PseudoVLOXSEG4EI8_V_MF8_M1_MASK |
| 11U, // PseudoVLOXSEG4EI8_V_MF8_M1_TU |
| 11U, // PseudoVLOXSEG4EI8_V_MF8_MF2 |
| 11U, // PseudoVLOXSEG4EI8_V_MF8_MF2_MASK |
| 11U, // PseudoVLOXSEG4EI8_V_MF8_MF2_TU |
| 11U, // PseudoVLOXSEG4EI8_V_MF8_MF4 |
| 11U, // PseudoVLOXSEG4EI8_V_MF8_MF4_MASK |
| 11U, // PseudoVLOXSEG4EI8_V_MF8_MF4_TU |
| 11U, // PseudoVLOXSEG4EI8_V_MF8_MF8 |
| 11U, // PseudoVLOXSEG4EI8_V_MF8_MF8_MASK |
| 11U, // PseudoVLOXSEG4EI8_V_MF8_MF8_TU |
| 11U, // PseudoVLOXSEG5EI16_V_M1_M1 |
| 11U, // PseudoVLOXSEG5EI16_V_M1_M1_MASK |
| 11U, // PseudoVLOXSEG5EI16_V_M1_M1_TU |
| 11U, // PseudoVLOXSEG5EI16_V_M1_MF2 |
| 11U, // PseudoVLOXSEG5EI16_V_M1_MF2_MASK |
| 11U, // PseudoVLOXSEG5EI16_V_M1_MF2_TU |
| 11U, // PseudoVLOXSEG5EI16_V_M2_M1 |
| 11U, // PseudoVLOXSEG5EI16_V_M2_M1_MASK |
| 11U, // PseudoVLOXSEG5EI16_V_M2_M1_TU |
| 11U, // PseudoVLOXSEG5EI16_V_MF2_M1 |
| 11U, // PseudoVLOXSEG5EI16_V_MF2_M1_MASK |
| 11U, // PseudoVLOXSEG5EI16_V_MF2_M1_TU |
| 11U, // PseudoVLOXSEG5EI16_V_MF2_MF2 |
| 11U, // PseudoVLOXSEG5EI16_V_MF2_MF2_MASK |
| 11U, // PseudoVLOXSEG5EI16_V_MF2_MF2_TU |
| 11U, // PseudoVLOXSEG5EI16_V_MF2_MF4 |
| 11U, // PseudoVLOXSEG5EI16_V_MF2_MF4_MASK |
| 11U, // PseudoVLOXSEG5EI16_V_MF2_MF4_TU |
| 11U, // PseudoVLOXSEG5EI16_V_MF4_M1 |
| 11U, // PseudoVLOXSEG5EI16_V_MF4_M1_MASK |
| 11U, // PseudoVLOXSEG5EI16_V_MF4_M1_TU |
| 11U, // PseudoVLOXSEG5EI16_V_MF4_MF2 |
| 11U, // PseudoVLOXSEG5EI16_V_MF4_MF2_MASK |
| 11U, // PseudoVLOXSEG5EI16_V_MF4_MF2_TU |
| 11U, // PseudoVLOXSEG5EI16_V_MF4_MF4 |
| 11U, // PseudoVLOXSEG5EI16_V_MF4_MF4_MASK |
| 11U, // PseudoVLOXSEG5EI16_V_MF4_MF4_TU |
| 11U, // PseudoVLOXSEG5EI16_V_MF4_MF8 |
| 11U, // PseudoVLOXSEG5EI16_V_MF4_MF8_MASK |
| 11U, // PseudoVLOXSEG5EI16_V_MF4_MF8_TU |
| 11U, // PseudoVLOXSEG5EI32_V_M1_M1 |
| 11U, // PseudoVLOXSEG5EI32_V_M1_M1_MASK |
| 11U, // PseudoVLOXSEG5EI32_V_M1_M1_TU |
| 11U, // PseudoVLOXSEG5EI32_V_M1_MF2 |
| 11U, // PseudoVLOXSEG5EI32_V_M1_MF2_MASK |
| 11U, // PseudoVLOXSEG5EI32_V_M1_MF2_TU |
| 11U, // PseudoVLOXSEG5EI32_V_M1_MF4 |
| 11U, // PseudoVLOXSEG5EI32_V_M1_MF4_MASK |
| 11U, // PseudoVLOXSEG5EI32_V_M1_MF4_TU |
| 11U, // PseudoVLOXSEG5EI32_V_M2_M1 |
| 11U, // PseudoVLOXSEG5EI32_V_M2_M1_MASK |
| 11U, // PseudoVLOXSEG5EI32_V_M2_M1_TU |
| 11U, // PseudoVLOXSEG5EI32_V_M2_MF2 |
| 11U, // PseudoVLOXSEG5EI32_V_M2_MF2_MASK |
| 11U, // PseudoVLOXSEG5EI32_V_M2_MF2_TU |
| 11U, // PseudoVLOXSEG5EI32_V_M4_M1 |
| 11U, // PseudoVLOXSEG5EI32_V_M4_M1_MASK |
| 11U, // PseudoVLOXSEG5EI32_V_M4_M1_TU |
| 11U, // PseudoVLOXSEG5EI32_V_MF2_M1 |
| 11U, // PseudoVLOXSEG5EI32_V_MF2_M1_MASK |
| 11U, // PseudoVLOXSEG5EI32_V_MF2_M1_TU |
| 11U, // PseudoVLOXSEG5EI32_V_MF2_MF2 |
| 11U, // PseudoVLOXSEG5EI32_V_MF2_MF2_MASK |
| 11U, // PseudoVLOXSEG5EI32_V_MF2_MF2_TU |
| 11U, // PseudoVLOXSEG5EI32_V_MF2_MF4 |
| 11U, // PseudoVLOXSEG5EI32_V_MF2_MF4_MASK |
| 11U, // PseudoVLOXSEG5EI32_V_MF2_MF4_TU |
| 11U, // PseudoVLOXSEG5EI32_V_MF2_MF8 |
| 11U, // PseudoVLOXSEG5EI32_V_MF2_MF8_MASK |
| 11U, // PseudoVLOXSEG5EI32_V_MF2_MF8_TU |
| 11U, // PseudoVLOXSEG5EI64_V_M1_M1 |
| 11U, // PseudoVLOXSEG5EI64_V_M1_M1_MASK |
| 11U, // PseudoVLOXSEG5EI64_V_M1_M1_TU |
| 11U, // PseudoVLOXSEG5EI64_V_M1_MF2 |
| 11U, // PseudoVLOXSEG5EI64_V_M1_MF2_MASK |
| 11U, // PseudoVLOXSEG5EI64_V_M1_MF2_TU |
| 11U, // PseudoVLOXSEG5EI64_V_M1_MF4 |
| 11U, // PseudoVLOXSEG5EI64_V_M1_MF4_MASK |
| 11U, // PseudoVLOXSEG5EI64_V_M1_MF4_TU |
| 11U, // PseudoVLOXSEG5EI64_V_M1_MF8 |
| 11U, // PseudoVLOXSEG5EI64_V_M1_MF8_MASK |
| 11U, // PseudoVLOXSEG5EI64_V_M1_MF8_TU |
| 11U, // PseudoVLOXSEG5EI64_V_M2_M1 |
| 11U, // PseudoVLOXSEG5EI64_V_M2_M1_MASK |
| 11U, // PseudoVLOXSEG5EI64_V_M2_M1_TU |
| 11U, // PseudoVLOXSEG5EI64_V_M2_MF2 |
| 11U, // PseudoVLOXSEG5EI64_V_M2_MF2_MASK |
| 11U, // PseudoVLOXSEG5EI64_V_M2_MF2_TU |
| 11U, // PseudoVLOXSEG5EI64_V_M2_MF4 |
| 11U, // PseudoVLOXSEG5EI64_V_M2_MF4_MASK |
| 11U, // PseudoVLOXSEG5EI64_V_M2_MF4_TU |
| 11U, // PseudoVLOXSEG5EI64_V_M4_M1 |
| 11U, // PseudoVLOXSEG5EI64_V_M4_M1_MASK |
| 11U, // PseudoVLOXSEG5EI64_V_M4_M1_TU |
| 11U, // PseudoVLOXSEG5EI64_V_M4_MF2 |
| 11U, // PseudoVLOXSEG5EI64_V_M4_MF2_MASK |
| 11U, // PseudoVLOXSEG5EI64_V_M4_MF2_TU |
| 11U, // PseudoVLOXSEG5EI64_V_M8_M1 |
| 11U, // PseudoVLOXSEG5EI64_V_M8_M1_MASK |
| 11U, // PseudoVLOXSEG5EI64_V_M8_M1_TU |
| 11U, // PseudoVLOXSEG5EI8_V_M1_M1 |
| 11U, // PseudoVLOXSEG5EI8_V_M1_M1_MASK |
| 11U, // PseudoVLOXSEG5EI8_V_M1_M1_TU |
| 11U, // PseudoVLOXSEG5EI8_V_MF2_M1 |
| 11U, // PseudoVLOXSEG5EI8_V_MF2_M1_MASK |
| 11U, // PseudoVLOXSEG5EI8_V_MF2_M1_TU |
| 11U, // PseudoVLOXSEG5EI8_V_MF2_MF2 |
| 11U, // PseudoVLOXSEG5EI8_V_MF2_MF2_MASK |
| 11U, // PseudoVLOXSEG5EI8_V_MF2_MF2_TU |
| 11U, // PseudoVLOXSEG5EI8_V_MF4_M1 |
| 11U, // PseudoVLOXSEG5EI8_V_MF4_M1_MASK |
| 11U, // PseudoVLOXSEG5EI8_V_MF4_M1_TU |
| 11U, // PseudoVLOXSEG5EI8_V_MF4_MF2 |
| 11U, // PseudoVLOXSEG5EI8_V_MF4_MF2_MASK |
| 11U, // PseudoVLOXSEG5EI8_V_MF4_MF2_TU |
| 11U, // PseudoVLOXSEG5EI8_V_MF4_MF4 |
| 11U, // PseudoVLOXSEG5EI8_V_MF4_MF4_MASK |
| 11U, // PseudoVLOXSEG5EI8_V_MF4_MF4_TU |
| 11U, // PseudoVLOXSEG5EI8_V_MF8_M1 |
| 11U, // PseudoVLOXSEG5EI8_V_MF8_M1_MASK |
| 11U, // PseudoVLOXSEG5EI8_V_MF8_M1_TU |
| 11U, // PseudoVLOXSEG5EI8_V_MF8_MF2 |
| 11U, // PseudoVLOXSEG5EI8_V_MF8_MF2_MASK |
| 11U, // PseudoVLOXSEG5EI8_V_MF8_MF2_TU |
| 11U, // PseudoVLOXSEG5EI8_V_MF8_MF4 |
| 11U, // PseudoVLOXSEG5EI8_V_MF8_MF4_MASK |
| 11U, // PseudoVLOXSEG5EI8_V_MF8_MF4_TU |
| 11U, // PseudoVLOXSEG5EI8_V_MF8_MF8 |
| 11U, // PseudoVLOXSEG5EI8_V_MF8_MF8_MASK |
| 11U, // PseudoVLOXSEG5EI8_V_MF8_MF8_TU |
| 11U, // PseudoVLOXSEG6EI16_V_M1_M1 |
| 11U, // PseudoVLOXSEG6EI16_V_M1_M1_MASK |
| 11U, // PseudoVLOXSEG6EI16_V_M1_M1_TU |
| 11U, // PseudoVLOXSEG6EI16_V_M1_MF2 |
| 11U, // PseudoVLOXSEG6EI16_V_M1_MF2_MASK |
| 11U, // PseudoVLOXSEG6EI16_V_M1_MF2_TU |
| 11U, // PseudoVLOXSEG6EI16_V_M2_M1 |
| 11U, // PseudoVLOXSEG6EI16_V_M2_M1_MASK |
| 11U, // PseudoVLOXSEG6EI16_V_M2_M1_TU |
| 11U, // PseudoVLOXSEG6EI16_V_MF2_M1 |
| 11U, // PseudoVLOXSEG6EI16_V_MF2_M1_MASK |
| 11U, // PseudoVLOXSEG6EI16_V_MF2_M1_TU |
| 11U, // PseudoVLOXSEG6EI16_V_MF2_MF2 |
| 11U, // PseudoVLOXSEG6EI16_V_MF2_MF2_MASK |
| 11U, // PseudoVLOXSEG6EI16_V_MF2_MF2_TU |
| 11U, // PseudoVLOXSEG6EI16_V_MF2_MF4 |
| 11U, // PseudoVLOXSEG6EI16_V_MF2_MF4_MASK |
| 11U, // PseudoVLOXSEG6EI16_V_MF2_MF4_TU |
| 11U, // PseudoVLOXSEG6EI16_V_MF4_M1 |
| 11U, // PseudoVLOXSEG6EI16_V_MF4_M1_MASK |
| 11U, // PseudoVLOXSEG6EI16_V_MF4_M1_TU |
| 11U, // PseudoVLOXSEG6EI16_V_MF4_MF2 |
| 11U, // PseudoVLOXSEG6EI16_V_MF4_MF2_MASK |
| 11U, // PseudoVLOXSEG6EI16_V_MF4_MF2_TU |
| 11U, // PseudoVLOXSEG6EI16_V_MF4_MF4 |
| 11U, // PseudoVLOXSEG6EI16_V_MF4_MF4_MASK |
| 11U, // PseudoVLOXSEG6EI16_V_MF4_MF4_TU |
| 11U, // PseudoVLOXSEG6EI16_V_MF4_MF8 |
| 11U, // PseudoVLOXSEG6EI16_V_MF4_MF8_MASK |
| 11U, // PseudoVLOXSEG6EI16_V_MF4_MF8_TU |
| 11U, // PseudoVLOXSEG6EI32_V_M1_M1 |
| 11U, // PseudoVLOXSEG6EI32_V_M1_M1_MASK |
| 11U, // PseudoVLOXSEG6EI32_V_M1_M1_TU |
| 11U, // PseudoVLOXSEG6EI32_V_M1_MF2 |
| 11U, // PseudoVLOXSEG6EI32_V_M1_MF2_MASK |
| 11U, // PseudoVLOXSEG6EI32_V_M1_MF2_TU |
| 11U, // PseudoVLOXSEG6EI32_V_M1_MF4 |
| 11U, // PseudoVLOXSEG6EI32_V_M1_MF4_MASK |
| 11U, // PseudoVLOXSEG6EI32_V_M1_MF4_TU |
| 11U, // PseudoVLOXSEG6EI32_V_M2_M1 |
| 11U, // PseudoVLOXSEG6EI32_V_M2_M1_MASK |
| 11U, // PseudoVLOXSEG6EI32_V_M2_M1_TU |
| 11U, // PseudoVLOXSEG6EI32_V_M2_MF2 |
| 11U, // PseudoVLOXSEG6EI32_V_M2_MF2_MASK |
| 11U, // PseudoVLOXSEG6EI32_V_M2_MF2_TU |
| 11U, // PseudoVLOXSEG6EI32_V_M4_M1 |
| 11U, // PseudoVLOXSEG6EI32_V_M4_M1_MASK |
| 11U, // PseudoVLOXSEG6EI32_V_M4_M1_TU |
| 11U, // PseudoVLOXSEG6EI32_V_MF2_M1 |
| 11U, // PseudoVLOXSEG6EI32_V_MF2_M1_MASK |
| 11U, // PseudoVLOXSEG6EI32_V_MF2_M1_TU |
| 11U, // PseudoVLOXSEG6EI32_V_MF2_MF2 |
| 11U, // PseudoVLOXSEG6EI32_V_MF2_MF2_MASK |
| 11U, // PseudoVLOXSEG6EI32_V_MF2_MF2_TU |
| 11U, // PseudoVLOXSEG6EI32_V_MF2_MF4 |
| 11U, // PseudoVLOXSEG6EI32_V_MF2_MF4_MASK |
| 11U, // PseudoVLOXSEG6EI32_V_MF2_MF4_TU |
| 11U, // PseudoVLOXSEG6EI32_V_MF2_MF8 |
| 11U, // PseudoVLOXSEG6EI32_V_MF2_MF8_MASK |
| 11U, // PseudoVLOXSEG6EI32_V_MF2_MF8_TU |
| 11U, // PseudoVLOXSEG6EI64_V_M1_M1 |
| 11U, // PseudoVLOXSEG6EI64_V_M1_M1_MASK |
| 11U, // PseudoVLOXSEG6EI64_V_M1_M1_TU |
| 11U, // PseudoVLOXSEG6EI64_V_M1_MF2 |
| 11U, // PseudoVLOXSEG6EI64_V_M1_MF2_MASK |
| 11U, // PseudoVLOXSEG6EI64_V_M1_MF2_TU |
| 11U, // PseudoVLOXSEG6EI64_V_M1_MF4 |
| 11U, // PseudoVLOXSEG6EI64_V_M1_MF4_MASK |
| 11U, // PseudoVLOXSEG6EI64_V_M1_MF4_TU |
| 11U, // PseudoVLOXSEG6EI64_V_M1_MF8 |
| 11U, // PseudoVLOXSEG6EI64_V_M1_MF8_MASK |
| 11U, // PseudoVLOXSEG6EI64_V_M1_MF8_TU |
| 11U, // PseudoVLOXSEG6EI64_V_M2_M1 |
| 11U, // PseudoVLOXSEG6EI64_V_M2_M1_MASK |
| 11U, // PseudoVLOXSEG6EI64_V_M2_M1_TU |
| 11U, // PseudoVLOXSEG6EI64_V_M2_MF2 |
| 11U, // PseudoVLOXSEG6EI64_V_M2_MF2_MASK |
| 11U, // PseudoVLOXSEG6EI64_V_M2_MF2_TU |
| 11U, // PseudoVLOXSEG6EI64_V_M2_MF4 |
| 11U, // PseudoVLOXSEG6EI64_V_M2_MF4_MASK |
| 11U, // PseudoVLOXSEG6EI64_V_M2_MF4_TU |
| 11U, // PseudoVLOXSEG6EI64_V_M4_M1 |
| 11U, // PseudoVLOXSEG6EI64_V_M4_M1_MASK |
| 11U, // PseudoVLOXSEG6EI64_V_M4_M1_TU |
| 11U, // PseudoVLOXSEG6EI64_V_M4_MF2 |
| 11U, // PseudoVLOXSEG6EI64_V_M4_MF2_MASK |
| 11U, // PseudoVLOXSEG6EI64_V_M4_MF2_TU |
| 11U, // PseudoVLOXSEG6EI64_V_M8_M1 |
| 11U, // PseudoVLOXSEG6EI64_V_M8_M1_MASK |
| 11U, // PseudoVLOXSEG6EI64_V_M8_M1_TU |
| 11U, // PseudoVLOXSEG6EI8_V_M1_M1 |
| 11U, // PseudoVLOXSEG6EI8_V_M1_M1_MASK |
| 11U, // PseudoVLOXSEG6EI8_V_M1_M1_TU |
| 11U, // PseudoVLOXSEG6EI8_V_MF2_M1 |
| 11U, // PseudoVLOXSEG6EI8_V_MF2_M1_MASK |
| 11U, // PseudoVLOXSEG6EI8_V_MF2_M1_TU |
| 11U, // PseudoVLOXSEG6EI8_V_MF2_MF2 |
| 11U, // PseudoVLOXSEG6EI8_V_MF2_MF2_MASK |
| 11U, // PseudoVLOXSEG6EI8_V_MF2_MF2_TU |
| 11U, // PseudoVLOXSEG6EI8_V_MF4_M1 |
| 11U, // PseudoVLOXSEG6EI8_V_MF4_M1_MASK |
| 11U, // PseudoVLOXSEG6EI8_V_MF4_M1_TU |
| 11U, // PseudoVLOXSEG6EI8_V_MF4_MF2 |
| 11U, // PseudoVLOXSEG6EI8_V_MF4_MF2_MASK |
| 11U, // PseudoVLOXSEG6EI8_V_MF4_MF2_TU |
| 11U, // PseudoVLOXSEG6EI8_V_MF4_MF4 |
| 11U, // PseudoVLOXSEG6EI8_V_MF4_MF4_MASK |
| 11U, // PseudoVLOXSEG6EI8_V_MF4_MF4_TU |
| 11U, // PseudoVLOXSEG6EI8_V_MF8_M1 |
| 11U, // PseudoVLOXSEG6EI8_V_MF8_M1_MASK |
| 11U, // PseudoVLOXSEG6EI8_V_MF8_M1_TU |
| 11U, // PseudoVLOXSEG6EI8_V_MF8_MF2 |
| 11U, // PseudoVLOXSEG6EI8_V_MF8_MF2_MASK |
| 11U, // PseudoVLOXSEG6EI8_V_MF8_MF2_TU |
| 11U, // PseudoVLOXSEG6EI8_V_MF8_MF4 |
| 11U, // PseudoVLOXSEG6EI8_V_MF8_MF4_MASK |
| 11U, // PseudoVLOXSEG6EI8_V_MF8_MF4_TU |
| 11U, // PseudoVLOXSEG6EI8_V_MF8_MF8 |
| 11U, // PseudoVLOXSEG6EI8_V_MF8_MF8_MASK |
| 11U, // PseudoVLOXSEG6EI8_V_MF8_MF8_TU |
| 11U, // PseudoVLOXSEG7EI16_V_M1_M1 |
| 11U, // PseudoVLOXSEG7EI16_V_M1_M1_MASK |
| 11U, // PseudoVLOXSEG7EI16_V_M1_M1_TU |
| 11U, // PseudoVLOXSEG7EI16_V_M1_MF2 |
| 11U, // PseudoVLOXSEG7EI16_V_M1_MF2_MASK |
| 11U, // PseudoVLOXSEG7EI16_V_M1_MF2_TU |
| 11U, // PseudoVLOXSEG7EI16_V_M2_M1 |
| 11U, // PseudoVLOXSEG7EI16_V_M2_M1_MASK |
| 11U, // PseudoVLOXSEG7EI16_V_M2_M1_TU |
| 11U, // PseudoVLOXSEG7EI16_V_MF2_M1 |
| 11U, // PseudoVLOXSEG7EI16_V_MF2_M1_MASK |
| 11U, // PseudoVLOXSEG7EI16_V_MF2_M1_TU |
| 11U, // PseudoVLOXSEG7EI16_V_MF2_MF2 |
| 11U, // PseudoVLOXSEG7EI16_V_MF2_MF2_MASK |
| 11U, // PseudoVLOXSEG7EI16_V_MF2_MF2_TU |
| 11U, // PseudoVLOXSEG7EI16_V_MF2_MF4 |
| 11U, // PseudoVLOXSEG7EI16_V_MF2_MF4_MASK |
| 11U, // PseudoVLOXSEG7EI16_V_MF2_MF4_TU |
| 11U, // PseudoVLOXSEG7EI16_V_MF4_M1 |
| 11U, // PseudoVLOXSEG7EI16_V_MF4_M1_MASK |
| 11U, // PseudoVLOXSEG7EI16_V_MF4_M1_TU |
| 11U, // PseudoVLOXSEG7EI16_V_MF4_MF2 |
| 11U, // PseudoVLOXSEG7EI16_V_MF4_MF2_MASK |
| 11U, // PseudoVLOXSEG7EI16_V_MF4_MF2_TU |
| 11U, // PseudoVLOXSEG7EI16_V_MF4_MF4 |
| 11U, // PseudoVLOXSEG7EI16_V_MF4_MF4_MASK |
| 11U, // PseudoVLOXSEG7EI16_V_MF4_MF4_TU |
| 11U, // PseudoVLOXSEG7EI16_V_MF4_MF8 |
| 11U, // PseudoVLOXSEG7EI16_V_MF4_MF8_MASK |
| 11U, // PseudoVLOXSEG7EI16_V_MF4_MF8_TU |
| 11U, // PseudoVLOXSEG7EI32_V_M1_M1 |
| 11U, // PseudoVLOXSEG7EI32_V_M1_M1_MASK |
| 11U, // PseudoVLOXSEG7EI32_V_M1_M1_TU |
| 11U, // PseudoVLOXSEG7EI32_V_M1_MF2 |
| 11U, // PseudoVLOXSEG7EI32_V_M1_MF2_MASK |
| 11U, // PseudoVLOXSEG7EI32_V_M1_MF2_TU |
| 11U, // PseudoVLOXSEG7EI32_V_M1_MF4 |
| 11U, // PseudoVLOXSEG7EI32_V_M1_MF4_MASK |
| 11U, // PseudoVLOXSEG7EI32_V_M1_MF4_TU |
| 11U, // PseudoVLOXSEG7EI32_V_M2_M1 |
| 11U, // PseudoVLOXSEG7EI32_V_M2_M1_MASK |
| 11U, // PseudoVLOXSEG7EI32_V_M2_M1_TU |
| 11U, // PseudoVLOXSEG7EI32_V_M2_MF2 |
| 11U, // PseudoVLOXSEG7EI32_V_M2_MF2_MASK |
| 11U, // PseudoVLOXSEG7EI32_V_M2_MF2_TU |
| 11U, // PseudoVLOXSEG7EI32_V_M4_M1 |
| 11U, // PseudoVLOXSEG7EI32_V_M4_M1_MASK |
| 11U, // PseudoVLOXSEG7EI32_V_M4_M1_TU |
| 11U, // PseudoVLOXSEG7EI32_V_MF2_M1 |
| 11U, // PseudoVLOXSEG7EI32_V_MF2_M1_MASK |
| 11U, // PseudoVLOXSEG7EI32_V_MF2_M1_TU |
| 11U, // PseudoVLOXSEG7EI32_V_MF2_MF2 |
| 11U, // PseudoVLOXSEG7EI32_V_MF2_MF2_MASK |
| 11U, // PseudoVLOXSEG7EI32_V_MF2_MF2_TU |
| 11U, // PseudoVLOXSEG7EI32_V_MF2_MF4 |
| 11U, // PseudoVLOXSEG7EI32_V_MF2_MF4_MASK |
| 11U, // PseudoVLOXSEG7EI32_V_MF2_MF4_TU |
| 11U, // PseudoVLOXSEG7EI32_V_MF2_MF8 |
| 11U, // PseudoVLOXSEG7EI32_V_MF2_MF8_MASK |
| 11U, // PseudoVLOXSEG7EI32_V_MF2_MF8_TU |
| 11U, // PseudoVLOXSEG7EI64_V_M1_M1 |
| 11U, // PseudoVLOXSEG7EI64_V_M1_M1_MASK |
| 11U, // PseudoVLOXSEG7EI64_V_M1_M1_TU |
| 11U, // PseudoVLOXSEG7EI64_V_M1_MF2 |
| 11U, // PseudoVLOXSEG7EI64_V_M1_MF2_MASK |
| 11U, // PseudoVLOXSEG7EI64_V_M1_MF2_TU |
| 11U, // PseudoVLOXSEG7EI64_V_M1_MF4 |
| 11U, // PseudoVLOXSEG7EI64_V_M1_MF4_MASK |
| 11U, // PseudoVLOXSEG7EI64_V_M1_MF4_TU |
| 11U, // PseudoVLOXSEG7EI64_V_M1_MF8 |
| 11U, // PseudoVLOXSEG7EI64_V_M1_MF8_MASK |
| 11U, // PseudoVLOXSEG7EI64_V_M1_MF8_TU |
| 11U, // PseudoVLOXSEG7EI64_V_M2_M1 |
| 11U, // PseudoVLOXSEG7EI64_V_M2_M1_MASK |
| 11U, // PseudoVLOXSEG7EI64_V_M2_M1_TU |
| 11U, // PseudoVLOXSEG7EI64_V_M2_MF2 |
| 11U, // PseudoVLOXSEG7EI64_V_M2_MF2_MASK |
| 11U, // PseudoVLOXSEG7EI64_V_M2_MF2_TU |
| 11U, // PseudoVLOXSEG7EI64_V_M2_MF4 |
| 11U, // PseudoVLOXSEG7EI64_V_M2_MF4_MASK |
| 11U, // PseudoVLOXSEG7EI64_V_M2_MF4_TU |
| 11U, // PseudoVLOXSEG7EI64_V_M4_M1 |
| 11U, // PseudoVLOXSEG7EI64_V_M4_M1_MASK |
| 11U, // PseudoVLOXSEG7EI64_V_M4_M1_TU |
| 11U, // PseudoVLOXSEG7EI64_V_M4_MF2 |
| 11U, // PseudoVLOXSEG7EI64_V_M4_MF2_MASK |
| 11U, // PseudoVLOXSEG7EI64_V_M4_MF2_TU |
| 11U, // PseudoVLOXSEG7EI64_V_M8_M1 |
| 11U, // PseudoVLOXSEG7EI64_V_M8_M1_MASK |
| 11U, // PseudoVLOXSEG7EI64_V_M8_M1_TU |
| 11U, // PseudoVLOXSEG7EI8_V_M1_M1 |
| 11U, // PseudoVLOXSEG7EI8_V_M1_M1_MASK |
| 11U, // PseudoVLOXSEG7EI8_V_M1_M1_TU |
| 11U, // PseudoVLOXSEG7EI8_V_MF2_M1 |
| 11U, // PseudoVLOXSEG7EI8_V_MF2_M1_MASK |
| 11U, // PseudoVLOXSEG7EI8_V_MF2_M1_TU |
| 11U, // PseudoVLOXSEG7EI8_V_MF2_MF2 |
| 11U, // PseudoVLOXSEG7EI8_V_MF2_MF2_MASK |
| 11U, // PseudoVLOXSEG7EI8_V_MF2_MF2_TU |
| 11U, // PseudoVLOXSEG7EI8_V_MF4_M1 |
| 11U, // PseudoVLOXSEG7EI8_V_MF4_M1_MASK |
| 11U, // PseudoVLOXSEG7EI8_V_MF4_M1_TU |
| 11U, // PseudoVLOXSEG7EI8_V_MF4_MF2 |
| 11U, // PseudoVLOXSEG7EI8_V_MF4_MF2_MASK |
| 11U, // PseudoVLOXSEG7EI8_V_MF4_MF2_TU |
| 11U, // PseudoVLOXSEG7EI8_V_MF4_MF4 |
| 11U, // PseudoVLOXSEG7EI8_V_MF4_MF4_MASK |
| 11U, // PseudoVLOXSEG7EI8_V_MF4_MF4_TU |
| 11U, // PseudoVLOXSEG7EI8_V_MF8_M1 |
| 11U, // PseudoVLOXSEG7EI8_V_MF8_M1_MASK |
| 11U, // PseudoVLOXSEG7EI8_V_MF8_M1_TU |
| 11U, // PseudoVLOXSEG7EI8_V_MF8_MF2 |
| 11U, // PseudoVLOXSEG7EI8_V_MF8_MF2_MASK |
| 11U, // PseudoVLOXSEG7EI8_V_MF8_MF2_TU |
| 11U, // PseudoVLOXSEG7EI8_V_MF8_MF4 |
| 11U, // PseudoVLOXSEG7EI8_V_MF8_MF4_MASK |
| 11U, // PseudoVLOXSEG7EI8_V_MF8_MF4_TU |
| 11U, // PseudoVLOXSEG7EI8_V_MF8_MF8 |
| 11U, // PseudoVLOXSEG7EI8_V_MF8_MF8_MASK |
| 11U, // PseudoVLOXSEG7EI8_V_MF8_MF8_TU |
| 11U, // PseudoVLOXSEG8EI16_V_M1_M1 |
| 11U, // PseudoVLOXSEG8EI16_V_M1_M1_MASK |
| 11U, // PseudoVLOXSEG8EI16_V_M1_M1_TU |
| 11U, // PseudoVLOXSEG8EI16_V_M1_MF2 |
| 11U, // PseudoVLOXSEG8EI16_V_M1_MF2_MASK |
| 11U, // PseudoVLOXSEG8EI16_V_M1_MF2_TU |
| 11U, // PseudoVLOXSEG8EI16_V_M2_M1 |
| 11U, // PseudoVLOXSEG8EI16_V_M2_M1_MASK |
| 11U, // PseudoVLOXSEG8EI16_V_M2_M1_TU |
| 11U, // PseudoVLOXSEG8EI16_V_MF2_M1 |
| 11U, // PseudoVLOXSEG8EI16_V_MF2_M1_MASK |
| 11U, // PseudoVLOXSEG8EI16_V_MF2_M1_TU |
| 11U, // PseudoVLOXSEG8EI16_V_MF2_MF2 |
| 11U, // PseudoVLOXSEG8EI16_V_MF2_MF2_MASK |
| 11U, // PseudoVLOXSEG8EI16_V_MF2_MF2_TU |
| 11U, // PseudoVLOXSEG8EI16_V_MF2_MF4 |
| 11U, // PseudoVLOXSEG8EI16_V_MF2_MF4_MASK |
| 11U, // PseudoVLOXSEG8EI16_V_MF2_MF4_TU |
| 11U, // PseudoVLOXSEG8EI16_V_MF4_M1 |
| 11U, // PseudoVLOXSEG8EI16_V_MF4_M1_MASK |
| 11U, // PseudoVLOXSEG8EI16_V_MF4_M1_TU |
| 11U, // PseudoVLOXSEG8EI16_V_MF4_MF2 |
| 11U, // PseudoVLOXSEG8EI16_V_MF4_MF2_MASK |
| 11U, // PseudoVLOXSEG8EI16_V_MF4_MF2_TU |
| 11U, // PseudoVLOXSEG8EI16_V_MF4_MF4 |
| 11U, // PseudoVLOXSEG8EI16_V_MF4_MF4_MASK |
| 11U, // PseudoVLOXSEG8EI16_V_MF4_MF4_TU |
| 11U, // PseudoVLOXSEG8EI16_V_MF4_MF8 |
| 11U, // PseudoVLOXSEG8EI16_V_MF4_MF8_MASK |
| 11U, // PseudoVLOXSEG8EI16_V_MF4_MF8_TU |
| 11U, // PseudoVLOXSEG8EI32_V_M1_M1 |
| 11U, // PseudoVLOXSEG8EI32_V_M1_M1_MASK |
| 11U, // PseudoVLOXSEG8EI32_V_M1_M1_TU |
| 11U, // PseudoVLOXSEG8EI32_V_M1_MF2 |
| 11U, // PseudoVLOXSEG8EI32_V_M1_MF2_MASK |
| 11U, // PseudoVLOXSEG8EI32_V_M1_MF2_TU |
| 11U, // PseudoVLOXSEG8EI32_V_M1_MF4 |
| 11U, // PseudoVLOXSEG8EI32_V_M1_MF4_MASK |
| 11U, // PseudoVLOXSEG8EI32_V_M1_MF4_TU |
| 11U, // PseudoVLOXSEG8EI32_V_M2_M1 |
| 11U, // PseudoVLOXSEG8EI32_V_M2_M1_MASK |
| 11U, // PseudoVLOXSEG8EI32_V_M2_M1_TU |
| 11U, // PseudoVLOXSEG8EI32_V_M2_MF2 |
| 11U, // PseudoVLOXSEG8EI32_V_M2_MF2_MASK |
| 11U, // PseudoVLOXSEG8EI32_V_M2_MF2_TU |
| 11U, // PseudoVLOXSEG8EI32_V_M4_M1 |
| 11U, // PseudoVLOXSEG8EI32_V_M4_M1_MASK |
| 11U, // PseudoVLOXSEG8EI32_V_M4_M1_TU |
| 11U, // PseudoVLOXSEG8EI32_V_MF2_M1 |
| 11U, // PseudoVLOXSEG8EI32_V_MF2_M1_MASK |
| 11U, // PseudoVLOXSEG8EI32_V_MF2_M1_TU |
| 11U, // PseudoVLOXSEG8EI32_V_MF2_MF2 |
| 11U, // PseudoVLOXSEG8EI32_V_MF2_MF2_MASK |
| 11U, // PseudoVLOXSEG8EI32_V_MF2_MF2_TU |
| 11U, // PseudoVLOXSEG8EI32_V_MF2_MF4 |
| 11U, // PseudoVLOXSEG8EI32_V_MF2_MF4_MASK |
| 11U, // PseudoVLOXSEG8EI32_V_MF2_MF4_TU |
| 11U, // PseudoVLOXSEG8EI32_V_MF2_MF8 |
| 11U, // PseudoVLOXSEG8EI32_V_MF2_MF8_MASK |
| 11U, // PseudoVLOXSEG8EI32_V_MF2_MF8_TU |
| 11U, // PseudoVLOXSEG8EI64_V_M1_M1 |
| 11U, // PseudoVLOXSEG8EI64_V_M1_M1_MASK |
| 11U, // PseudoVLOXSEG8EI64_V_M1_M1_TU |
| 11U, // PseudoVLOXSEG8EI64_V_M1_MF2 |
| 11U, // PseudoVLOXSEG8EI64_V_M1_MF2_MASK |
| 11U, // PseudoVLOXSEG8EI64_V_M1_MF2_TU |
| 11U, // PseudoVLOXSEG8EI64_V_M1_MF4 |
| 11U, // PseudoVLOXSEG8EI64_V_M1_MF4_MASK |
| 11U, // PseudoVLOXSEG8EI64_V_M1_MF4_TU |
| 11U, // PseudoVLOXSEG8EI64_V_M1_MF8 |
| 11U, // PseudoVLOXSEG8EI64_V_M1_MF8_MASK |
| 11U, // PseudoVLOXSEG8EI64_V_M1_MF8_TU |
| 11U, // PseudoVLOXSEG8EI64_V_M2_M1 |
| 11U, // PseudoVLOXSEG8EI64_V_M2_M1_MASK |
| 11U, // PseudoVLOXSEG8EI64_V_M2_M1_TU |
| 11U, // PseudoVLOXSEG8EI64_V_M2_MF2 |
| 11U, // PseudoVLOXSEG8EI64_V_M2_MF2_MASK |
| 11U, // PseudoVLOXSEG8EI64_V_M2_MF2_TU |
| 11U, // PseudoVLOXSEG8EI64_V_M2_MF4 |
| 11U, // PseudoVLOXSEG8EI64_V_M2_MF4_MASK |
| 11U, // PseudoVLOXSEG8EI64_V_M2_MF4_TU |
| 11U, // PseudoVLOXSEG8EI64_V_M4_M1 |
| 11U, // PseudoVLOXSEG8EI64_V_M4_M1_MASK |
| 11U, // PseudoVLOXSEG8EI64_V_M4_M1_TU |
| 11U, // PseudoVLOXSEG8EI64_V_M4_MF2 |
| 11U, // PseudoVLOXSEG8EI64_V_M4_MF2_MASK |
| 11U, // PseudoVLOXSEG8EI64_V_M4_MF2_TU |
| 11U, // PseudoVLOXSEG8EI64_V_M8_M1 |
| 11U, // PseudoVLOXSEG8EI64_V_M8_M1_MASK |
| 11U, // PseudoVLOXSEG8EI64_V_M8_M1_TU |
| 11U, // PseudoVLOXSEG8EI8_V_M1_M1 |
| 11U, // PseudoVLOXSEG8EI8_V_M1_M1_MASK |
| 11U, // PseudoVLOXSEG8EI8_V_M1_M1_TU |
| 11U, // PseudoVLOXSEG8EI8_V_MF2_M1 |
| 11U, // PseudoVLOXSEG8EI8_V_MF2_M1_MASK |
| 11U, // PseudoVLOXSEG8EI8_V_MF2_M1_TU |
| 11U, // PseudoVLOXSEG8EI8_V_MF2_MF2 |
| 11U, // PseudoVLOXSEG8EI8_V_MF2_MF2_MASK |
| 11U, // PseudoVLOXSEG8EI8_V_MF2_MF2_TU |
| 11U, // PseudoVLOXSEG8EI8_V_MF4_M1 |
| 11U, // PseudoVLOXSEG8EI8_V_MF4_M1_MASK |
| 11U, // PseudoVLOXSEG8EI8_V_MF4_M1_TU |
| 11U, // PseudoVLOXSEG8EI8_V_MF4_MF2 |
| 11U, // PseudoVLOXSEG8EI8_V_MF4_MF2_MASK |
| 11U, // PseudoVLOXSEG8EI8_V_MF4_MF2_TU |
| 11U, // PseudoVLOXSEG8EI8_V_MF4_MF4 |
| 11U, // PseudoVLOXSEG8EI8_V_MF4_MF4_MASK |
| 11U, // PseudoVLOXSEG8EI8_V_MF4_MF4_TU |
| 11U, // PseudoVLOXSEG8EI8_V_MF8_M1 |
| 11U, // PseudoVLOXSEG8EI8_V_MF8_M1_MASK |
| 11U, // PseudoVLOXSEG8EI8_V_MF8_M1_TU |
| 11U, // PseudoVLOXSEG8EI8_V_MF8_MF2 |
| 11U, // PseudoVLOXSEG8EI8_V_MF8_MF2_MASK |
| 11U, // PseudoVLOXSEG8EI8_V_MF8_MF2_TU |
| 11U, // PseudoVLOXSEG8EI8_V_MF8_MF4 |
| 11U, // PseudoVLOXSEG8EI8_V_MF8_MF4_MASK |
| 11U, // PseudoVLOXSEG8EI8_V_MF8_MF4_TU |
| 11U, // PseudoVLOXSEG8EI8_V_MF8_MF8 |
| 11U, // PseudoVLOXSEG8EI8_V_MF8_MF8_MASK |
| 11U, // PseudoVLOXSEG8EI8_V_MF8_MF8_TU |
| 11U, // PseudoVLSE16_V_M1 |
| 11U, // PseudoVLSE16_V_M1_MASK |
| 11U, // PseudoVLSE16_V_M1_TU |
| 11U, // PseudoVLSE16_V_M2 |
| 11U, // PseudoVLSE16_V_M2_MASK |
| 11U, // PseudoVLSE16_V_M2_TU |
| 11U, // PseudoVLSE16_V_M4 |
| 11U, // PseudoVLSE16_V_M4_MASK |
| 11U, // PseudoVLSE16_V_M4_TU |
| 11U, // PseudoVLSE16_V_M8 |
| 11U, // PseudoVLSE16_V_M8_MASK |
| 11U, // PseudoVLSE16_V_M8_TU |
| 11U, // PseudoVLSE16_V_MF2 |
| 11U, // PseudoVLSE16_V_MF2_MASK |
| 11U, // PseudoVLSE16_V_MF2_TU |
| 11U, // PseudoVLSE16_V_MF4 |
| 11U, // PseudoVLSE16_V_MF4_MASK |
| 11U, // PseudoVLSE16_V_MF4_TU |
| 11U, // PseudoVLSE32_V_M1 |
| 11U, // PseudoVLSE32_V_M1_MASK |
| 11U, // PseudoVLSE32_V_M1_TU |
| 11U, // PseudoVLSE32_V_M2 |
| 11U, // PseudoVLSE32_V_M2_MASK |
| 11U, // PseudoVLSE32_V_M2_TU |
| 11U, // PseudoVLSE32_V_M4 |
| 11U, // PseudoVLSE32_V_M4_MASK |
| 11U, // PseudoVLSE32_V_M4_TU |
| 11U, // PseudoVLSE32_V_M8 |
| 11U, // PseudoVLSE32_V_M8_MASK |
| 11U, // PseudoVLSE32_V_M8_TU |
| 11U, // PseudoVLSE32_V_MF2 |
| 11U, // PseudoVLSE32_V_MF2_MASK |
| 11U, // PseudoVLSE32_V_MF2_TU |
| 11U, // PseudoVLSE64_V_M1 |
| 11U, // PseudoVLSE64_V_M1_MASK |
| 11U, // PseudoVLSE64_V_M1_TU |
| 11U, // PseudoVLSE64_V_M2 |
| 11U, // PseudoVLSE64_V_M2_MASK |
| 11U, // PseudoVLSE64_V_M2_TU |
| 11U, // PseudoVLSE64_V_M4 |
| 11U, // PseudoVLSE64_V_M4_MASK |
| 11U, // PseudoVLSE64_V_M4_TU |
| 11U, // PseudoVLSE64_V_M8 |
| 11U, // PseudoVLSE64_V_M8_MASK |
| 11U, // PseudoVLSE64_V_M8_TU |
| 11U, // PseudoVLSE8_V_M1 |
| 11U, // PseudoVLSE8_V_M1_MASK |
| 11U, // PseudoVLSE8_V_M1_TU |
| 11U, // PseudoVLSE8_V_M2 |
| 11U, // PseudoVLSE8_V_M2_MASK |
| 11U, // PseudoVLSE8_V_M2_TU |
| 11U, // PseudoVLSE8_V_M4 |
| 11U, // PseudoVLSE8_V_M4_MASK |
| 11U, // PseudoVLSE8_V_M4_TU |
| 11U, // PseudoVLSE8_V_M8 |
| 11U, // PseudoVLSE8_V_M8_MASK |
| 11U, // PseudoVLSE8_V_M8_TU |
| 11U, // PseudoVLSE8_V_MF2 |
| 11U, // PseudoVLSE8_V_MF2_MASK |
| 11U, // PseudoVLSE8_V_MF2_TU |
| 11U, // PseudoVLSE8_V_MF4 |
| 11U, // PseudoVLSE8_V_MF4_MASK |
| 11U, // PseudoVLSE8_V_MF4_TU |
| 11U, // PseudoVLSE8_V_MF8 |
| 11U, // PseudoVLSE8_V_MF8_MASK |
| 11U, // PseudoVLSE8_V_MF8_TU |
| 11U, // PseudoVLSEG2E16FF_V_M1 |
| 11U, // PseudoVLSEG2E16FF_V_M1_MASK |
| 11U, // PseudoVLSEG2E16FF_V_M1_TU |
| 11U, // PseudoVLSEG2E16FF_V_M2 |
| 11U, // PseudoVLSEG2E16FF_V_M2_MASK |
| 11U, // PseudoVLSEG2E16FF_V_M2_TU |
| 11U, // PseudoVLSEG2E16FF_V_M4 |
| 11U, // PseudoVLSEG2E16FF_V_M4_MASK |
| 11U, // PseudoVLSEG2E16FF_V_M4_TU |
| 11U, // PseudoVLSEG2E16FF_V_MF2 |
| 11U, // PseudoVLSEG2E16FF_V_MF2_MASK |
| 11U, // PseudoVLSEG2E16FF_V_MF2_TU |
| 11U, // PseudoVLSEG2E16FF_V_MF4 |
| 11U, // PseudoVLSEG2E16FF_V_MF4_MASK |
| 11U, // PseudoVLSEG2E16FF_V_MF4_TU |
| 11U, // PseudoVLSEG2E16_V_M1 |
| 11U, // PseudoVLSEG2E16_V_M1_MASK |
| 11U, // PseudoVLSEG2E16_V_M1_TU |
| 11U, // PseudoVLSEG2E16_V_M2 |
| 11U, // PseudoVLSEG2E16_V_M2_MASK |
| 11U, // PseudoVLSEG2E16_V_M2_TU |
| 11U, // PseudoVLSEG2E16_V_M4 |
| 11U, // PseudoVLSEG2E16_V_M4_MASK |
| 11U, // PseudoVLSEG2E16_V_M4_TU |
| 11U, // PseudoVLSEG2E16_V_MF2 |
| 11U, // PseudoVLSEG2E16_V_MF2_MASK |
| 11U, // PseudoVLSEG2E16_V_MF2_TU |
| 11U, // PseudoVLSEG2E16_V_MF4 |
| 11U, // PseudoVLSEG2E16_V_MF4_MASK |
| 11U, // PseudoVLSEG2E16_V_MF4_TU |
| 11U, // PseudoVLSEG2E32FF_V_M1 |
| 11U, // PseudoVLSEG2E32FF_V_M1_MASK |
| 11U, // PseudoVLSEG2E32FF_V_M1_TU |
| 11U, // PseudoVLSEG2E32FF_V_M2 |
| 11U, // PseudoVLSEG2E32FF_V_M2_MASK |
| 11U, // PseudoVLSEG2E32FF_V_M2_TU |
| 11U, // PseudoVLSEG2E32FF_V_M4 |
| 11U, // PseudoVLSEG2E32FF_V_M4_MASK |
| 11U, // PseudoVLSEG2E32FF_V_M4_TU |
| 11U, // PseudoVLSEG2E32FF_V_MF2 |
| 11U, // PseudoVLSEG2E32FF_V_MF2_MASK |
| 11U, // PseudoVLSEG2E32FF_V_MF2_TU |
| 11U, // PseudoVLSEG2E32_V_M1 |
| 11U, // PseudoVLSEG2E32_V_M1_MASK |
| 11U, // PseudoVLSEG2E32_V_M1_TU |
| 11U, // PseudoVLSEG2E32_V_M2 |
| 11U, // PseudoVLSEG2E32_V_M2_MASK |
| 11U, // PseudoVLSEG2E32_V_M2_TU |
| 11U, // PseudoVLSEG2E32_V_M4 |
| 11U, // PseudoVLSEG2E32_V_M4_MASK |
| 11U, // PseudoVLSEG2E32_V_M4_TU |
| 11U, // PseudoVLSEG2E32_V_MF2 |
| 11U, // PseudoVLSEG2E32_V_MF2_MASK |
| 11U, // PseudoVLSEG2E32_V_MF2_TU |
| 11U, // PseudoVLSEG2E64FF_V_M1 |
| 11U, // PseudoVLSEG2E64FF_V_M1_MASK |
| 11U, // PseudoVLSEG2E64FF_V_M1_TU |
| 11U, // PseudoVLSEG2E64FF_V_M2 |
| 11U, // PseudoVLSEG2E64FF_V_M2_MASK |
| 11U, // PseudoVLSEG2E64FF_V_M2_TU |
| 11U, // PseudoVLSEG2E64FF_V_M4 |
| 11U, // PseudoVLSEG2E64FF_V_M4_MASK |
| 11U, // PseudoVLSEG2E64FF_V_M4_TU |
| 11U, // PseudoVLSEG2E64_V_M1 |
| 11U, // PseudoVLSEG2E64_V_M1_MASK |
| 11U, // PseudoVLSEG2E64_V_M1_TU |
| 11U, // PseudoVLSEG2E64_V_M2 |
| 11U, // PseudoVLSEG2E64_V_M2_MASK |
| 11U, // PseudoVLSEG2E64_V_M2_TU |
| 11U, // PseudoVLSEG2E64_V_M4 |
| 11U, // PseudoVLSEG2E64_V_M4_MASK |
| 11U, // PseudoVLSEG2E64_V_M4_TU |
| 11U, // PseudoVLSEG2E8FF_V_M1 |
| 11U, // PseudoVLSEG2E8FF_V_M1_MASK |
| 11U, // PseudoVLSEG2E8FF_V_M1_TU |
| 11U, // PseudoVLSEG2E8FF_V_M2 |
| 11U, // PseudoVLSEG2E8FF_V_M2_MASK |
| 11U, // PseudoVLSEG2E8FF_V_M2_TU |
| 11U, // PseudoVLSEG2E8FF_V_M4 |
| 11U, // PseudoVLSEG2E8FF_V_M4_MASK |
| 11U, // PseudoVLSEG2E8FF_V_M4_TU |
| 11U, // PseudoVLSEG2E8FF_V_MF2 |
| 11U, // PseudoVLSEG2E8FF_V_MF2_MASK |
| 11U, // PseudoVLSEG2E8FF_V_MF2_TU |
| 11U, // PseudoVLSEG2E8FF_V_MF4 |
| 11U, // PseudoVLSEG2E8FF_V_MF4_MASK |
| 11U, // PseudoVLSEG2E8FF_V_MF4_TU |
| 11U, // PseudoVLSEG2E8FF_V_MF8 |
| 11U, // PseudoVLSEG2E8FF_V_MF8_MASK |
| 11U, // PseudoVLSEG2E8FF_V_MF8_TU |
| 11U, // PseudoVLSEG2E8_V_M1 |
| 11U, // PseudoVLSEG2E8_V_M1_MASK |
| 11U, // PseudoVLSEG2E8_V_M1_TU |
| 11U, // PseudoVLSEG2E8_V_M2 |
| 11U, // PseudoVLSEG2E8_V_M2_MASK |
| 11U, // PseudoVLSEG2E8_V_M2_TU |
| 11U, // PseudoVLSEG2E8_V_M4 |
| 11U, // PseudoVLSEG2E8_V_M4_MASK |
| 11U, // PseudoVLSEG2E8_V_M4_TU |
| 11U, // PseudoVLSEG2E8_V_MF2 |
| 11U, // PseudoVLSEG2E8_V_MF2_MASK |
| 11U, // PseudoVLSEG2E8_V_MF2_TU |
| 11U, // PseudoVLSEG2E8_V_MF4 |
| 11U, // PseudoVLSEG2E8_V_MF4_MASK |
| 11U, // PseudoVLSEG2E8_V_MF4_TU |
| 11U, // PseudoVLSEG2E8_V_MF8 |
| 11U, // PseudoVLSEG2E8_V_MF8_MASK |
| 11U, // PseudoVLSEG2E8_V_MF8_TU |
| 11U, // PseudoVLSEG3E16FF_V_M1 |
| 11U, // PseudoVLSEG3E16FF_V_M1_MASK |
| 11U, // PseudoVLSEG3E16FF_V_M1_TU |
| 11U, // PseudoVLSEG3E16FF_V_M2 |
| 11U, // PseudoVLSEG3E16FF_V_M2_MASK |
| 11U, // PseudoVLSEG3E16FF_V_M2_TU |
| 11U, // PseudoVLSEG3E16FF_V_MF2 |
| 11U, // PseudoVLSEG3E16FF_V_MF2_MASK |
| 11U, // PseudoVLSEG3E16FF_V_MF2_TU |
| 11U, // PseudoVLSEG3E16FF_V_MF4 |
| 11U, // PseudoVLSEG3E16FF_V_MF4_MASK |
| 11U, // PseudoVLSEG3E16FF_V_MF4_TU |
| 11U, // PseudoVLSEG3E16_V_M1 |
| 11U, // PseudoVLSEG3E16_V_M1_MASK |
| 11U, // PseudoVLSEG3E16_V_M1_TU |
| 11U, // PseudoVLSEG3E16_V_M2 |
| 11U, // PseudoVLSEG3E16_V_M2_MASK |
| 11U, // PseudoVLSEG3E16_V_M2_TU |
| 11U, // PseudoVLSEG3E16_V_MF2 |
| 11U, // PseudoVLSEG3E16_V_MF2_MASK |
| 11U, // PseudoVLSEG3E16_V_MF2_TU |
| 11U, // PseudoVLSEG3E16_V_MF4 |
| 11U, // PseudoVLSEG3E16_V_MF4_MASK |
| 11U, // PseudoVLSEG3E16_V_MF4_TU |
| 11U, // PseudoVLSEG3E32FF_V_M1 |
| 11U, // PseudoVLSEG3E32FF_V_M1_MASK |
| 11U, // PseudoVLSEG3E32FF_V_M1_TU |
| 11U, // PseudoVLSEG3E32FF_V_M2 |
| 11U, // PseudoVLSEG3E32FF_V_M2_MASK |
| 11U, // PseudoVLSEG3E32FF_V_M2_TU |
| 11U, // PseudoVLSEG3E32FF_V_MF2 |
| 11U, // PseudoVLSEG3E32FF_V_MF2_MASK |
| 11U, // PseudoVLSEG3E32FF_V_MF2_TU |
| 11U, // PseudoVLSEG3E32_V_M1 |
| 11U, // PseudoVLSEG3E32_V_M1_MASK |
| 11U, // PseudoVLSEG3E32_V_M1_TU |
| 11U, // PseudoVLSEG3E32_V_M2 |
| 11U, // PseudoVLSEG3E32_V_M2_MASK |
| 11U, // PseudoVLSEG3E32_V_M2_TU |
| 11U, // PseudoVLSEG3E32_V_MF2 |
| 11U, // PseudoVLSEG3E32_V_MF2_MASK |
| 11U, // PseudoVLSEG3E32_V_MF2_TU |
| 11U, // PseudoVLSEG3E64FF_V_M1 |
| 11U, // PseudoVLSEG3E64FF_V_M1_MASK |
| 11U, // PseudoVLSEG3E64FF_V_M1_TU |
| 11U, // PseudoVLSEG3E64FF_V_M2 |
| 11U, // PseudoVLSEG3E64FF_V_M2_MASK |
| 11U, // PseudoVLSEG3E64FF_V_M2_TU |
| 11U, // PseudoVLSEG3E64_V_M1 |
| 11U, // PseudoVLSEG3E64_V_M1_MASK |
| 11U, // PseudoVLSEG3E64_V_M1_TU |
| 11U, // PseudoVLSEG3E64_V_M2 |
| 11U, // PseudoVLSEG3E64_V_M2_MASK |
| 11U, // PseudoVLSEG3E64_V_M2_TU |
| 11U, // PseudoVLSEG3E8FF_V_M1 |
| 11U, // PseudoVLSEG3E8FF_V_M1_MASK |
| 11U, // PseudoVLSEG3E8FF_V_M1_TU |
| 11U, // PseudoVLSEG3E8FF_V_M2 |
| 11U, // PseudoVLSEG3E8FF_V_M2_MASK |
| 11U, // PseudoVLSEG3E8FF_V_M2_TU |
| 11U, // PseudoVLSEG3E8FF_V_MF2 |
| 11U, // PseudoVLSEG3E8FF_V_MF2_MASK |
| 11U, // PseudoVLSEG3E8FF_V_MF2_TU |
| 11U, // PseudoVLSEG3E8FF_V_MF4 |
| 11U, // PseudoVLSEG3E8FF_V_MF4_MASK |
| 11U, // PseudoVLSEG3E8FF_V_MF4_TU |
| 11U, // PseudoVLSEG3E8FF_V_MF8 |
| 11U, // PseudoVLSEG3E8FF_V_MF8_MASK |
| 11U, // PseudoVLSEG3E8FF_V_MF8_TU |
| 11U, // PseudoVLSEG3E8_V_M1 |
| 11U, // PseudoVLSEG3E8_V_M1_MASK |
| 11U, // PseudoVLSEG3E8_V_M1_TU |
| 11U, // PseudoVLSEG3E8_V_M2 |
| 11U, // PseudoVLSEG3E8_V_M2_MASK |
| 11U, // PseudoVLSEG3E8_V_M2_TU |
| 11U, // PseudoVLSEG3E8_V_MF2 |
| 11U, // PseudoVLSEG3E8_V_MF2_MASK |
| 11U, // PseudoVLSEG3E8_V_MF2_TU |
| 11U, // PseudoVLSEG3E8_V_MF4 |
| 11U, // PseudoVLSEG3E8_V_MF4_MASK |
| 11U, // PseudoVLSEG3E8_V_MF4_TU |
| 11U, // PseudoVLSEG3E8_V_MF8 |
| 11U, // PseudoVLSEG3E8_V_MF8_MASK |
| 11U, // PseudoVLSEG3E8_V_MF8_TU |
| 11U, // PseudoVLSEG4E16FF_V_M1 |
| 11U, // PseudoVLSEG4E16FF_V_M1_MASK |
| 11U, // PseudoVLSEG4E16FF_V_M1_TU |
| 11U, // PseudoVLSEG4E16FF_V_M2 |
| 11U, // PseudoVLSEG4E16FF_V_M2_MASK |
| 11U, // PseudoVLSEG4E16FF_V_M2_TU |
| 11U, // PseudoVLSEG4E16FF_V_MF2 |
| 11U, // PseudoVLSEG4E16FF_V_MF2_MASK |
| 11U, // PseudoVLSEG4E16FF_V_MF2_TU |
| 11U, // PseudoVLSEG4E16FF_V_MF4 |
| 11U, // PseudoVLSEG4E16FF_V_MF4_MASK |
| 11U, // PseudoVLSEG4E16FF_V_MF4_TU |
| 11U, // PseudoVLSEG4E16_V_M1 |
| 11U, // PseudoVLSEG4E16_V_M1_MASK |
| 11U, // PseudoVLSEG4E16_V_M1_TU |
| 11U, // PseudoVLSEG4E16_V_M2 |
| 11U, // PseudoVLSEG4E16_V_M2_MASK |
| 11U, // PseudoVLSEG4E16_V_M2_TU |
| 11U, // PseudoVLSEG4E16_V_MF2 |
| 11U, // PseudoVLSEG4E16_V_MF2_MASK |
| 11U, // PseudoVLSEG4E16_V_MF2_TU |
| 11U, // PseudoVLSEG4E16_V_MF4 |
| 11U, // PseudoVLSEG4E16_V_MF4_MASK |
| 11U, // PseudoVLSEG4E16_V_MF4_TU |
| 11U, // PseudoVLSEG4E32FF_V_M1 |
| 11U, // PseudoVLSEG4E32FF_V_M1_MASK |
| 11U, // PseudoVLSEG4E32FF_V_M1_TU |
| 11U, // PseudoVLSEG4E32FF_V_M2 |
| 11U, // PseudoVLSEG4E32FF_V_M2_MASK |
| 11U, // PseudoVLSEG4E32FF_V_M2_TU |
| 11U, // PseudoVLSEG4E32FF_V_MF2 |
| 11U, // PseudoVLSEG4E32FF_V_MF2_MASK |
| 11U, // PseudoVLSEG4E32FF_V_MF2_TU |
| 11U, // PseudoVLSEG4E32_V_M1 |
| 11U, // PseudoVLSEG4E32_V_M1_MASK |
| 11U, // PseudoVLSEG4E32_V_M1_TU |
| 11U, // PseudoVLSEG4E32_V_M2 |
| 11U, // PseudoVLSEG4E32_V_M2_MASK |
| 11U, // PseudoVLSEG4E32_V_M2_TU |
| 11U, // PseudoVLSEG4E32_V_MF2 |
| 11U, // PseudoVLSEG4E32_V_MF2_MASK |
| 11U, // PseudoVLSEG4E32_V_MF2_TU |
| 11U, // PseudoVLSEG4E64FF_V_M1 |
| 11U, // PseudoVLSEG4E64FF_V_M1_MASK |
| 11U, // PseudoVLSEG4E64FF_V_M1_TU |
| 11U, // PseudoVLSEG4E64FF_V_M2 |
| 11U, // PseudoVLSEG4E64FF_V_M2_MASK |
| 11U, // PseudoVLSEG4E64FF_V_M2_TU |
| 11U, // PseudoVLSEG4E64_V_M1 |
| 11U, // PseudoVLSEG4E64_V_M1_MASK |
| 11U, // PseudoVLSEG4E64_V_M1_TU |
| 11U, // PseudoVLSEG4E64_V_M2 |
| 11U, // PseudoVLSEG4E64_V_M2_MASK |
| 11U, // PseudoVLSEG4E64_V_M2_TU |
| 11U, // PseudoVLSEG4E8FF_V_M1 |
| 11U, // PseudoVLSEG4E8FF_V_M1_MASK |
| 11U, // PseudoVLSEG4E8FF_V_M1_TU |
| 11U, // PseudoVLSEG4E8FF_V_M2 |
| 11U, // PseudoVLSEG4E8FF_V_M2_MASK |
| 11U, // PseudoVLSEG4E8FF_V_M2_TU |
| 11U, // PseudoVLSEG4E8FF_V_MF2 |
| 11U, // PseudoVLSEG4E8FF_V_MF2_MASK |
| 11U, // PseudoVLSEG4E8FF_V_MF2_TU |
| 11U, // PseudoVLSEG4E8FF_V_MF4 |
| 11U, // PseudoVLSEG4E8FF_V_MF4_MASK |
| 11U, // PseudoVLSEG4E8FF_V_MF4_TU |
| 11U, // PseudoVLSEG4E8FF_V_MF8 |
| 11U, // PseudoVLSEG4E8FF_V_MF8_MASK |
| 11U, // PseudoVLSEG4E8FF_V_MF8_TU |
| 11U, // PseudoVLSEG4E8_V_M1 |
| 11U, // PseudoVLSEG4E8_V_M1_MASK |
| 11U, // PseudoVLSEG4E8_V_M1_TU |
| 11U, // PseudoVLSEG4E8_V_M2 |
| 11U, // PseudoVLSEG4E8_V_M2_MASK |
| 11U, // PseudoVLSEG4E8_V_M2_TU |
| 11U, // PseudoVLSEG4E8_V_MF2 |
| 11U, // PseudoVLSEG4E8_V_MF2_MASK |
| 11U, // PseudoVLSEG4E8_V_MF2_TU |
| 11U, // PseudoVLSEG4E8_V_MF4 |
| 11U, // PseudoVLSEG4E8_V_MF4_MASK |
| 11U, // PseudoVLSEG4E8_V_MF4_TU |
| 11U, // PseudoVLSEG4E8_V_MF8 |
| 11U, // PseudoVLSEG4E8_V_MF8_MASK |
| 11U, // PseudoVLSEG4E8_V_MF8_TU |
| 11U, // PseudoVLSEG5E16FF_V_M1 |
| 11U, // PseudoVLSEG5E16FF_V_M1_MASK |
| 11U, // PseudoVLSEG5E16FF_V_M1_TU |
| 11U, // PseudoVLSEG5E16FF_V_MF2 |
| 11U, // PseudoVLSEG5E16FF_V_MF2_MASK |
| 11U, // PseudoVLSEG5E16FF_V_MF2_TU |
| 11U, // PseudoVLSEG5E16FF_V_MF4 |
| 11U, // PseudoVLSEG5E16FF_V_MF4_MASK |
| 11U, // PseudoVLSEG5E16FF_V_MF4_TU |
| 11U, // PseudoVLSEG5E16_V_M1 |
| 11U, // PseudoVLSEG5E16_V_M1_MASK |
| 11U, // PseudoVLSEG5E16_V_M1_TU |
| 11U, // PseudoVLSEG5E16_V_MF2 |
| 11U, // PseudoVLSEG5E16_V_MF2_MASK |
| 11U, // PseudoVLSEG5E16_V_MF2_TU |
| 11U, // PseudoVLSEG5E16_V_MF4 |
| 11U, // PseudoVLSEG5E16_V_MF4_MASK |
| 11U, // PseudoVLSEG5E16_V_MF4_TU |
| 11U, // PseudoVLSEG5E32FF_V_M1 |
| 11U, // PseudoVLSEG5E32FF_V_M1_MASK |
| 11U, // PseudoVLSEG5E32FF_V_M1_TU |
| 11U, // PseudoVLSEG5E32FF_V_MF2 |
| 11U, // PseudoVLSEG5E32FF_V_MF2_MASK |
| 11U, // PseudoVLSEG5E32FF_V_MF2_TU |
| 11U, // PseudoVLSEG5E32_V_M1 |
| 11U, // PseudoVLSEG5E32_V_M1_MASK |
| 11U, // PseudoVLSEG5E32_V_M1_TU |
| 11U, // PseudoVLSEG5E32_V_MF2 |
| 11U, // PseudoVLSEG5E32_V_MF2_MASK |
| 11U, // PseudoVLSEG5E32_V_MF2_TU |
| 11U, // PseudoVLSEG5E64FF_V_M1 |
| 11U, // PseudoVLSEG5E64FF_V_M1_MASK |
| 11U, // PseudoVLSEG5E64FF_V_M1_TU |
| 11U, // PseudoVLSEG5E64_V_M1 |
| 11U, // PseudoVLSEG5E64_V_M1_MASK |
| 11U, // PseudoVLSEG5E64_V_M1_TU |
| 11U, // PseudoVLSEG5E8FF_V_M1 |
| 11U, // PseudoVLSEG5E8FF_V_M1_MASK |
| 11U, // PseudoVLSEG5E8FF_V_M1_TU |
| 11U, // PseudoVLSEG5E8FF_V_MF2 |
| 11U, // PseudoVLSEG5E8FF_V_MF2_MASK |
| 11U, // PseudoVLSEG5E8FF_V_MF2_TU |
| 11U, // PseudoVLSEG5E8FF_V_MF4 |
| 11U, // PseudoVLSEG5E8FF_V_MF4_MASK |
| 11U, // PseudoVLSEG5E8FF_V_MF4_TU |
| 11U, // PseudoVLSEG5E8FF_V_MF8 |
| 11U, // PseudoVLSEG5E8FF_V_MF8_MASK |
| 11U, // PseudoVLSEG5E8FF_V_MF8_TU |
| 11U, // PseudoVLSEG5E8_V_M1 |
| 11U, // PseudoVLSEG5E8_V_M1_MASK |
| 11U, // PseudoVLSEG5E8_V_M1_TU |
| 11U, // PseudoVLSEG5E8_V_MF2 |
| 11U, // PseudoVLSEG5E8_V_MF2_MASK |
| 11U, // PseudoVLSEG5E8_V_MF2_TU |
| 11U, // PseudoVLSEG5E8_V_MF4 |
| 11U, // PseudoVLSEG5E8_V_MF4_MASK |
| 11U, // PseudoVLSEG5E8_V_MF4_TU |
| 11U, // PseudoVLSEG5E8_V_MF8 |
| 11U, // PseudoVLSEG5E8_V_MF8_MASK |
| 11U, // PseudoVLSEG5E8_V_MF8_TU |
| 11U, // PseudoVLSEG6E16FF_V_M1 |
| 11U, // PseudoVLSEG6E16FF_V_M1_MASK |
| 11U, // PseudoVLSEG6E16FF_V_M1_TU |
| 11U, // PseudoVLSEG6E16FF_V_MF2 |
| 11U, // PseudoVLSEG6E16FF_V_MF2_MASK |
| 11U, // PseudoVLSEG6E16FF_V_MF2_TU |
| 11U, // PseudoVLSEG6E16FF_V_MF4 |
| 11U, // PseudoVLSEG6E16FF_V_MF4_MASK |
| 11U, // PseudoVLSEG6E16FF_V_MF4_TU |
| 11U, // PseudoVLSEG6E16_V_M1 |
| 11U, // PseudoVLSEG6E16_V_M1_MASK |
| 11U, // PseudoVLSEG6E16_V_M1_TU |
| 11U, // PseudoVLSEG6E16_V_MF2 |
| 11U, // PseudoVLSEG6E16_V_MF2_MASK |
| 11U, // PseudoVLSEG6E16_V_MF2_TU |
| 11U, // PseudoVLSEG6E16_V_MF4 |
| 11U, // PseudoVLSEG6E16_V_MF4_MASK |
| 11U, // PseudoVLSEG6E16_V_MF4_TU |
| 11U, // PseudoVLSEG6E32FF_V_M1 |
| 11U, // PseudoVLSEG6E32FF_V_M1_MASK |
| 11U, // PseudoVLSEG6E32FF_V_M1_TU |
| 11U, // PseudoVLSEG6E32FF_V_MF2 |
| 11U, // PseudoVLSEG6E32FF_V_MF2_MASK |
| 11U, // PseudoVLSEG6E32FF_V_MF2_TU |
| 11U, // PseudoVLSEG6E32_V_M1 |
| 11U, // PseudoVLSEG6E32_V_M1_MASK |
| 11U, // PseudoVLSEG6E32_V_M1_TU |
| 11U, // PseudoVLSEG6E32_V_MF2 |
| 11U, // PseudoVLSEG6E32_V_MF2_MASK |
| 11U, // PseudoVLSEG6E32_V_MF2_TU |
| 11U, // PseudoVLSEG6E64FF_V_M1 |
| 11U, // PseudoVLSEG6E64FF_V_M1_MASK |
| 11U, // PseudoVLSEG6E64FF_V_M1_TU |
| 11U, // PseudoVLSEG6E64_V_M1 |
| 11U, // PseudoVLSEG6E64_V_M1_MASK |
| 11U, // PseudoVLSEG6E64_V_M1_TU |
| 11U, // PseudoVLSEG6E8FF_V_M1 |
| 11U, // PseudoVLSEG6E8FF_V_M1_MASK |
| 11U, // PseudoVLSEG6E8FF_V_M1_TU |
| 11U, // PseudoVLSEG6E8FF_V_MF2 |
| 11U, // PseudoVLSEG6E8FF_V_MF2_MASK |
| 11U, // PseudoVLSEG6E8FF_V_MF2_TU |
| 11U, // PseudoVLSEG6E8FF_V_MF4 |
| 11U, // PseudoVLSEG6E8FF_V_MF4_MASK |
| 11U, // PseudoVLSEG6E8FF_V_MF4_TU |
| 11U, // PseudoVLSEG6E8FF_V_MF8 |
| 11U, // PseudoVLSEG6E8FF_V_MF8_MASK |
| 11U, // PseudoVLSEG6E8FF_V_MF8_TU |
| 11U, // PseudoVLSEG6E8_V_M1 |
| 11U, // PseudoVLSEG6E8_V_M1_MASK |
| 11U, // PseudoVLSEG6E8_V_M1_TU |
| 11U, // PseudoVLSEG6E8_V_MF2 |
| 11U, // PseudoVLSEG6E8_V_MF2_MASK |
| 11U, // PseudoVLSEG6E8_V_MF2_TU |
| 11U, // PseudoVLSEG6E8_V_MF4 |
| 11U, // PseudoVLSEG6E8_V_MF4_MASK |
| 11U, // PseudoVLSEG6E8_V_MF4_TU |
| 11U, // PseudoVLSEG6E8_V_MF8 |
| 11U, // PseudoVLSEG6E8_V_MF8_MASK |
| 11U, // PseudoVLSEG6E8_V_MF8_TU |
| 11U, // PseudoVLSEG7E16FF_V_M1 |
| 11U, // PseudoVLSEG7E16FF_V_M1_MASK |
| 11U, // PseudoVLSEG7E16FF_V_M1_TU |
| 11U, // PseudoVLSEG7E16FF_V_MF2 |
| 11U, // PseudoVLSEG7E16FF_V_MF2_MASK |
| 11U, // PseudoVLSEG7E16FF_V_MF2_TU |
| 11U, // PseudoVLSEG7E16FF_V_MF4 |
| 11U, // PseudoVLSEG7E16FF_V_MF4_MASK |
| 11U, // PseudoVLSEG7E16FF_V_MF4_TU |
| 11U, // PseudoVLSEG7E16_V_M1 |
| 11U, // PseudoVLSEG7E16_V_M1_MASK |
| 11U, // PseudoVLSEG7E16_V_M1_TU |
| 11U, // PseudoVLSEG7E16_V_MF2 |
| 11U, // PseudoVLSEG7E16_V_MF2_MASK |
| 11U, // PseudoVLSEG7E16_V_MF2_TU |
| 11U, // PseudoVLSEG7E16_V_MF4 |
| 11U, // PseudoVLSEG7E16_V_MF4_MASK |
| 11U, // PseudoVLSEG7E16_V_MF4_TU |
| 11U, // PseudoVLSEG7E32FF_V_M1 |
| 11U, // PseudoVLSEG7E32FF_V_M1_MASK |
| 11U, // PseudoVLSEG7E32FF_V_M1_TU |
| 11U, // PseudoVLSEG7E32FF_V_MF2 |
| 11U, // PseudoVLSEG7E32FF_V_MF2_MASK |
| 11U, // PseudoVLSEG7E32FF_V_MF2_TU |
| 11U, // PseudoVLSEG7E32_V_M1 |
| 11U, // PseudoVLSEG7E32_V_M1_MASK |
| 11U, // PseudoVLSEG7E32_V_M1_TU |
| 11U, // PseudoVLSEG7E32_V_MF2 |
| 11U, // PseudoVLSEG7E32_V_MF2_MASK |
| 11U, // PseudoVLSEG7E32_V_MF2_TU |
| 11U, // PseudoVLSEG7E64FF_V_M1 |
| 11U, // PseudoVLSEG7E64FF_V_M1_MASK |
| 11U, // PseudoVLSEG7E64FF_V_M1_TU |
| 11U, // PseudoVLSEG7E64_V_M1 |
| 11U, // PseudoVLSEG7E64_V_M1_MASK |
| 11U, // PseudoVLSEG7E64_V_M1_TU |
| 11U, // PseudoVLSEG7E8FF_V_M1 |
| 11U, // PseudoVLSEG7E8FF_V_M1_MASK |
| 11U, // PseudoVLSEG7E8FF_V_M1_TU |
| 11U, // PseudoVLSEG7E8FF_V_MF2 |
| 11U, // PseudoVLSEG7E8FF_V_MF2_MASK |
| 11U, // PseudoVLSEG7E8FF_V_MF2_TU |
| 11U, // PseudoVLSEG7E8FF_V_MF4 |
| 11U, // PseudoVLSEG7E8FF_V_MF4_MASK |
| 11U, // PseudoVLSEG7E8FF_V_MF4_TU |
| 11U, // PseudoVLSEG7E8FF_V_MF8 |
| 11U, // PseudoVLSEG7E8FF_V_MF8_MASK |
| 11U, // PseudoVLSEG7E8FF_V_MF8_TU |
| 11U, // PseudoVLSEG7E8_V_M1 |
| 11U, // PseudoVLSEG7E8_V_M1_MASK |
| 11U, // PseudoVLSEG7E8_V_M1_TU |
| 11U, // PseudoVLSEG7E8_V_MF2 |
| 11U, // PseudoVLSEG7E8_V_MF2_MASK |
| 11U, // PseudoVLSEG7E8_V_MF2_TU |
| 11U, // PseudoVLSEG7E8_V_MF4 |
| 11U, // PseudoVLSEG7E8_V_MF4_MASK |
| 11U, // PseudoVLSEG7E8_V_MF4_TU |
| 11U, // PseudoVLSEG7E8_V_MF8 |
| 11U, // PseudoVLSEG7E8_V_MF8_MASK |
| 11U, // PseudoVLSEG7E8_V_MF8_TU |
| 11U, // PseudoVLSEG8E16FF_V_M1 |
| 11U, // PseudoVLSEG8E16FF_V_M1_MASK |
| 11U, // PseudoVLSEG8E16FF_V_M1_TU |
| 11U, // PseudoVLSEG8E16FF_V_MF2 |
| 11U, // PseudoVLSEG8E16FF_V_MF2_MASK |
| 11U, // PseudoVLSEG8E16FF_V_MF2_TU |
| 11U, // PseudoVLSEG8E16FF_V_MF4 |
| 11U, // PseudoVLSEG8E16FF_V_MF4_MASK |
| 11U, // PseudoVLSEG8E16FF_V_MF4_TU |
| 11U, // PseudoVLSEG8E16_V_M1 |
| 11U, // PseudoVLSEG8E16_V_M1_MASK |
| 11U, // PseudoVLSEG8E16_V_M1_TU |
| 11U, // PseudoVLSEG8E16_V_MF2 |
| 11U, // PseudoVLSEG8E16_V_MF2_MASK |
| 11U, // PseudoVLSEG8E16_V_MF2_TU |
| 11U, // PseudoVLSEG8E16_V_MF4 |
| 11U, // PseudoVLSEG8E16_V_MF4_MASK |
| 11U, // PseudoVLSEG8E16_V_MF4_TU |
| 11U, // PseudoVLSEG8E32FF_V_M1 |
| 11U, // PseudoVLSEG8E32FF_V_M1_MASK |
| 11U, // PseudoVLSEG8E32FF_V_M1_TU |
| 11U, // PseudoVLSEG8E32FF_V_MF2 |
| 11U, // PseudoVLSEG8E32FF_V_MF2_MASK |
| 11U, // PseudoVLSEG8E32FF_V_MF2_TU |
| 11U, // PseudoVLSEG8E32_V_M1 |
| 11U, // PseudoVLSEG8E32_V_M1_MASK |
| 11U, // PseudoVLSEG8E32_V_M1_TU |
| 11U, // PseudoVLSEG8E32_V_MF2 |
| 11U, // PseudoVLSEG8E32_V_MF2_MASK |
| 11U, // PseudoVLSEG8E32_V_MF2_TU |
| 11U, // PseudoVLSEG8E64FF_V_M1 |
| 11U, // PseudoVLSEG8E64FF_V_M1_MASK |
| 11U, // PseudoVLSEG8E64FF_V_M1_TU |
| 11U, // PseudoVLSEG8E64_V_M1 |
| 11U, // PseudoVLSEG8E64_V_M1_MASK |
| 11U, // PseudoVLSEG8E64_V_M1_TU |
| 11U, // PseudoVLSEG8E8FF_V_M1 |
| 11U, // PseudoVLSEG8E8FF_V_M1_MASK |
| 11U, // PseudoVLSEG8E8FF_V_M1_TU |
| 11U, // PseudoVLSEG8E8FF_V_MF2 |
| 11U, // PseudoVLSEG8E8FF_V_MF2_MASK |
| 11U, // PseudoVLSEG8E8FF_V_MF2_TU |
| 11U, // PseudoVLSEG8E8FF_V_MF4 |
| 11U, // PseudoVLSEG8E8FF_V_MF4_MASK |
| 11U, // PseudoVLSEG8E8FF_V_MF4_TU |
| 11U, // PseudoVLSEG8E8FF_V_MF8 |
| 11U, // PseudoVLSEG8E8FF_V_MF8_MASK |
| 11U, // PseudoVLSEG8E8FF_V_MF8_TU |
| 11U, // PseudoVLSEG8E8_V_M1 |
| 11U, // PseudoVLSEG8E8_V_M1_MASK |
| 11U, // PseudoVLSEG8E8_V_M1_TU |
| 11U, // PseudoVLSEG8E8_V_MF2 |
| 11U, // PseudoVLSEG8E8_V_MF2_MASK |
| 11U, // PseudoVLSEG8E8_V_MF2_TU |
| 11U, // PseudoVLSEG8E8_V_MF4 |
| 11U, // PseudoVLSEG8E8_V_MF4_MASK |
| 11U, // PseudoVLSEG8E8_V_MF4_TU |
| 11U, // PseudoVLSEG8E8_V_MF8 |
| 11U, // PseudoVLSEG8E8_V_MF8_MASK |
| 11U, // PseudoVLSEG8E8_V_MF8_TU |
| 11U, // PseudoVLSSEG2E16_V_M1 |
| 11U, // PseudoVLSSEG2E16_V_M1_MASK |
| 11U, // PseudoVLSSEG2E16_V_M1_TU |
| 11U, // PseudoVLSSEG2E16_V_M2 |
| 11U, // PseudoVLSSEG2E16_V_M2_MASK |
| 11U, // PseudoVLSSEG2E16_V_M2_TU |
| 11U, // PseudoVLSSEG2E16_V_M4 |
| 11U, // PseudoVLSSEG2E16_V_M4_MASK |
| 11U, // PseudoVLSSEG2E16_V_M4_TU |
| 11U, // PseudoVLSSEG2E16_V_MF2 |
| 11U, // PseudoVLSSEG2E16_V_MF2_MASK |
| 11U, // PseudoVLSSEG2E16_V_MF2_TU |
| 11U, // PseudoVLSSEG2E16_V_MF4 |
| 11U, // PseudoVLSSEG2E16_V_MF4_MASK |
| 11U, // PseudoVLSSEG2E16_V_MF4_TU |
| 11U, // PseudoVLSSEG2E32_V_M1 |
| 11U, // PseudoVLSSEG2E32_V_M1_MASK |
| 11U, // PseudoVLSSEG2E32_V_M1_TU |
| 11U, // PseudoVLSSEG2E32_V_M2 |
| 11U, // PseudoVLSSEG2E32_V_M2_MASK |
| 11U, // PseudoVLSSEG2E32_V_M2_TU |
| 11U, // PseudoVLSSEG2E32_V_M4 |
| 11U, // PseudoVLSSEG2E32_V_M4_MASK |
| 11U, // PseudoVLSSEG2E32_V_M4_TU |
| 11U, // PseudoVLSSEG2E32_V_MF2 |
| 11U, // PseudoVLSSEG2E32_V_MF2_MASK |
| 11U, // PseudoVLSSEG2E32_V_MF2_TU |
| 11U, // PseudoVLSSEG2E64_V_M1 |
| 11U, // PseudoVLSSEG2E64_V_M1_MASK |
| 11U, // PseudoVLSSEG2E64_V_M1_TU |
| 11U, // PseudoVLSSEG2E64_V_M2 |
| 11U, // PseudoVLSSEG2E64_V_M2_MASK |
| 11U, // PseudoVLSSEG2E64_V_M2_TU |
| 11U, // PseudoVLSSEG2E64_V_M4 |
| 11U, // PseudoVLSSEG2E64_V_M4_MASK |
| 11U, // PseudoVLSSEG2E64_V_M4_TU |
| 11U, // PseudoVLSSEG2E8_V_M1 |
| 11U, // PseudoVLSSEG2E8_V_M1_MASK |
| 11U, // PseudoVLSSEG2E8_V_M1_TU |
| 11U, // PseudoVLSSEG2E8_V_M2 |
| 11U, // PseudoVLSSEG2E8_V_M2_MASK |
| 11U, // PseudoVLSSEG2E8_V_M2_TU |
| 11U, // PseudoVLSSEG2E8_V_M4 |
| 11U, // PseudoVLSSEG2E8_V_M4_MASK |
| 11U, // PseudoVLSSEG2E8_V_M4_TU |
| 11U, // PseudoVLSSEG2E8_V_MF2 |
| 11U, // PseudoVLSSEG2E8_V_MF2_MASK |
| 11U, // PseudoVLSSEG2E8_V_MF2_TU |
| 11U, // PseudoVLSSEG2E8_V_MF4 |
| 11U, // PseudoVLSSEG2E8_V_MF4_MASK |
| 11U, // PseudoVLSSEG2E8_V_MF4_TU |
| 11U, // PseudoVLSSEG2E8_V_MF8 |
| 11U, // PseudoVLSSEG2E8_V_MF8_MASK |
| 11U, // PseudoVLSSEG2E8_V_MF8_TU |
| 11U, // PseudoVLSSEG3E16_V_M1 |
| 11U, // PseudoVLSSEG3E16_V_M1_MASK |
| 11U, // PseudoVLSSEG3E16_V_M1_TU |
| 11U, // PseudoVLSSEG3E16_V_M2 |
| 11U, // PseudoVLSSEG3E16_V_M2_MASK |
| 11U, // PseudoVLSSEG3E16_V_M2_TU |
| 11U, // PseudoVLSSEG3E16_V_MF2 |
| 11U, // PseudoVLSSEG3E16_V_MF2_MASK |
| 11U, // PseudoVLSSEG3E16_V_MF2_TU |
| 11U, // PseudoVLSSEG3E16_V_MF4 |
| 11U, // PseudoVLSSEG3E16_V_MF4_MASK |
| 11U, // PseudoVLSSEG3E16_V_MF4_TU |
| 11U, // PseudoVLSSEG3E32_V_M1 |
| 11U, // PseudoVLSSEG3E32_V_M1_MASK |
| 11U, // PseudoVLSSEG3E32_V_M1_TU |
| 11U, // PseudoVLSSEG3E32_V_M2 |
| 11U, // PseudoVLSSEG3E32_V_M2_MASK |
| 11U, // PseudoVLSSEG3E32_V_M2_TU |
| 11U, // PseudoVLSSEG3E32_V_MF2 |
| 11U, // PseudoVLSSEG3E32_V_MF2_MASK |
| 11U, // PseudoVLSSEG3E32_V_MF2_TU |
| 11U, // PseudoVLSSEG3E64_V_M1 |
| 11U, // PseudoVLSSEG3E64_V_M1_MASK |
| 11U, // PseudoVLSSEG3E64_V_M1_TU |
| 11U, // PseudoVLSSEG3E64_V_M2 |
| 11U, // PseudoVLSSEG3E64_V_M2_MASK |
| 11U, // PseudoVLSSEG3E64_V_M2_TU |
| 11U, // PseudoVLSSEG3E8_V_M1 |
| 11U, // PseudoVLSSEG3E8_V_M1_MASK |
| 11U, // PseudoVLSSEG3E8_V_M1_TU |
| 11U, // PseudoVLSSEG3E8_V_M2 |
| 11U, // PseudoVLSSEG3E8_V_M2_MASK |
| 11U, // PseudoVLSSEG3E8_V_M2_TU |
| 11U, // PseudoVLSSEG3E8_V_MF2 |
| 11U, // PseudoVLSSEG3E8_V_MF2_MASK |
| 11U, // PseudoVLSSEG3E8_V_MF2_TU |
| 11U, // PseudoVLSSEG3E8_V_MF4 |
| 11U, // PseudoVLSSEG3E8_V_MF4_MASK |
| 11U, // PseudoVLSSEG3E8_V_MF4_TU |
| 11U, // PseudoVLSSEG3E8_V_MF8 |
| 11U, // PseudoVLSSEG3E8_V_MF8_MASK |
| 11U, // PseudoVLSSEG3E8_V_MF8_TU |
| 11U, // PseudoVLSSEG4E16_V_M1 |
| 11U, // PseudoVLSSEG4E16_V_M1_MASK |
| 11U, // PseudoVLSSEG4E16_V_M1_TU |
| 11U, // PseudoVLSSEG4E16_V_M2 |
| 11U, // PseudoVLSSEG4E16_V_M2_MASK |
| 11U, // PseudoVLSSEG4E16_V_M2_TU |
| 11U, // PseudoVLSSEG4E16_V_MF2 |
| 11U, // PseudoVLSSEG4E16_V_MF2_MASK |
| 11U, // PseudoVLSSEG4E16_V_MF2_TU |
| 11U, // PseudoVLSSEG4E16_V_MF4 |
| 11U, // PseudoVLSSEG4E16_V_MF4_MASK |
| 11U, // PseudoVLSSEG4E16_V_MF4_TU |
| 11U, // PseudoVLSSEG4E32_V_M1 |
| 11U, // PseudoVLSSEG4E32_V_M1_MASK |
| 11U, // PseudoVLSSEG4E32_V_M1_TU |
| 11U, // PseudoVLSSEG4E32_V_M2 |
| 11U, // PseudoVLSSEG4E32_V_M2_MASK |
| 11U, // PseudoVLSSEG4E32_V_M2_TU |
| 11U, // PseudoVLSSEG4E32_V_MF2 |
| 11U, // PseudoVLSSEG4E32_V_MF2_MASK |
| 11U, // PseudoVLSSEG4E32_V_MF2_TU |
| 11U, // PseudoVLSSEG4E64_V_M1 |
| 11U, // PseudoVLSSEG4E64_V_M1_MASK |
| 11U, // PseudoVLSSEG4E64_V_M1_TU |
| 11U, // PseudoVLSSEG4E64_V_M2 |
| 11U, // PseudoVLSSEG4E64_V_M2_MASK |
| 11U, // PseudoVLSSEG4E64_V_M2_TU |
| 11U, // PseudoVLSSEG4E8_V_M1 |
| 11U, // PseudoVLSSEG4E8_V_M1_MASK |
| 11U, // PseudoVLSSEG4E8_V_M1_TU |
| 11U, // PseudoVLSSEG4E8_V_M2 |
| 11U, // PseudoVLSSEG4E8_V_M2_MASK |
| 11U, // PseudoVLSSEG4E8_V_M2_TU |
| 11U, // PseudoVLSSEG4E8_V_MF2 |
| 11U, // PseudoVLSSEG4E8_V_MF2_MASK |
| 11U, // PseudoVLSSEG4E8_V_MF2_TU |
| 11U, // PseudoVLSSEG4E8_V_MF4 |
| 11U, // PseudoVLSSEG4E8_V_MF4_MASK |
| 11U, // PseudoVLSSEG4E8_V_MF4_TU |
| 11U, // PseudoVLSSEG4E8_V_MF8 |
| 11U, // PseudoVLSSEG4E8_V_MF8_MASK |
| 11U, // PseudoVLSSEG4E8_V_MF8_TU |
| 11U, // PseudoVLSSEG5E16_V_M1 |
| 11U, // PseudoVLSSEG5E16_V_M1_MASK |
| 11U, // PseudoVLSSEG5E16_V_M1_TU |
| 11U, // PseudoVLSSEG5E16_V_MF2 |
| 11U, // PseudoVLSSEG5E16_V_MF2_MASK |
| 11U, // PseudoVLSSEG5E16_V_MF2_TU |
| 11U, // PseudoVLSSEG5E16_V_MF4 |
| 11U, // PseudoVLSSEG5E16_V_MF4_MASK |
| 11U, // PseudoVLSSEG5E16_V_MF4_TU |
| 11U, // PseudoVLSSEG5E32_V_M1 |
| 11U, // PseudoVLSSEG5E32_V_M1_MASK |
| 11U, // PseudoVLSSEG5E32_V_M1_TU |
| 11U, // PseudoVLSSEG5E32_V_MF2 |
| 11U, // PseudoVLSSEG5E32_V_MF2_MASK |
| 11U, // PseudoVLSSEG5E32_V_MF2_TU |
| 11U, // PseudoVLSSEG5E64_V_M1 |
| 11U, // PseudoVLSSEG5E64_V_M1_MASK |
| 11U, // PseudoVLSSEG5E64_V_M1_TU |
| 11U, // PseudoVLSSEG5E8_V_M1 |
| 11U, // PseudoVLSSEG5E8_V_M1_MASK |
| 11U, // PseudoVLSSEG5E8_V_M1_TU |
| 11U, // PseudoVLSSEG5E8_V_MF2 |
| 11U, // PseudoVLSSEG5E8_V_MF2_MASK |
| 11U, // PseudoVLSSEG5E8_V_MF2_TU |
| 11U, // PseudoVLSSEG5E8_V_MF4 |
| 11U, // PseudoVLSSEG5E8_V_MF4_MASK |
| 11U, // PseudoVLSSEG5E8_V_MF4_TU |
| 11U, // PseudoVLSSEG5E8_V_MF8 |
| 11U, // PseudoVLSSEG5E8_V_MF8_MASK |
| 11U, // PseudoVLSSEG5E8_V_MF8_TU |
| 11U, // PseudoVLSSEG6E16_V_M1 |
| 11U, // PseudoVLSSEG6E16_V_M1_MASK |
| 11U, // PseudoVLSSEG6E16_V_M1_TU |
| 11U, // PseudoVLSSEG6E16_V_MF2 |
| 11U, // PseudoVLSSEG6E16_V_MF2_MASK |
| 11U, // PseudoVLSSEG6E16_V_MF2_TU |
| 11U, // PseudoVLSSEG6E16_V_MF4 |
| 11U, // PseudoVLSSEG6E16_V_MF4_MASK |
| 11U, // PseudoVLSSEG6E16_V_MF4_TU |
| 11U, // PseudoVLSSEG6E32_V_M1 |
| 11U, // PseudoVLSSEG6E32_V_M1_MASK |
| 11U, // PseudoVLSSEG6E32_V_M1_TU |
| 11U, // PseudoVLSSEG6E32_V_MF2 |
| 11U, // PseudoVLSSEG6E32_V_MF2_MASK |
| 11U, // PseudoVLSSEG6E32_V_MF2_TU |
| 11U, // PseudoVLSSEG6E64_V_M1 |
| 11U, // PseudoVLSSEG6E64_V_M1_MASK |
| 11U, // PseudoVLSSEG6E64_V_M1_TU |
| 11U, // PseudoVLSSEG6E8_V_M1 |
| 11U, // PseudoVLSSEG6E8_V_M1_MASK |
| 11U, // PseudoVLSSEG6E8_V_M1_TU |
| 11U, // PseudoVLSSEG6E8_V_MF2 |
| 11U, // PseudoVLSSEG6E8_V_MF2_MASK |
| 11U, // PseudoVLSSEG6E8_V_MF2_TU |
| 11U, // PseudoVLSSEG6E8_V_MF4 |
| 11U, // PseudoVLSSEG6E8_V_MF4_MASK |
| 11U, // PseudoVLSSEG6E8_V_MF4_TU |
| 11U, // PseudoVLSSEG6E8_V_MF8 |
| 11U, // PseudoVLSSEG6E8_V_MF8_MASK |
| 11U, // PseudoVLSSEG6E8_V_MF8_TU |
| 11U, // PseudoVLSSEG7E16_V_M1 |
| 11U, // PseudoVLSSEG7E16_V_M1_MASK |
| 11U, // PseudoVLSSEG7E16_V_M1_TU |
| 11U, // PseudoVLSSEG7E16_V_MF2 |
| 11U, // PseudoVLSSEG7E16_V_MF2_MASK |
| 11U, // PseudoVLSSEG7E16_V_MF2_TU |
| 11U, // PseudoVLSSEG7E16_V_MF4 |
| 11U, // PseudoVLSSEG7E16_V_MF4_MASK |
| 11U, // PseudoVLSSEG7E16_V_MF4_TU |
| 11U, // PseudoVLSSEG7E32_V_M1 |
| 11U, // PseudoVLSSEG7E32_V_M1_MASK |
| 11U, // PseudoVLSSEG7E32_V_M1_TU |
| 11U, // PseudoVLSSEG7E32_V_MF2 |
| 11U, // PseudoVLSSEG7E32_V_MF2_MASK |
| 11U, // PseudoVLSSEG7E32_V_MF2_TU |
| 11U, // PseudoVLSSEG7E64_V_M1 |
| 11U, // PseudoVLSSEG7E64_V_M1_MASK |
| 11U, // PseudoVLSSEG7E64_V_M1_TU |
| 11U, // PseudoVLSSEG7E8_V_M1 |
| 11U, // PseudoVLSSEG7E8_V_M1_MASK |
| 11U, // PseudoVLSSEG7E8_V_M1_TU |
| 11U, // PseudoVLSSEG7E8_V_MF2 |
| 11U, // PseudoVLSSEG7E8_V_MF2_MASK |
| 11U, // PseudoVLSSEG7E8_V_MF2_TU |
| 11U, // PseudoVLSSEG7E8_V_MF4 |
| 11U, // PseudoVLSSEG7E8_V_MF4_MASK |
| 11U, // PseudoVLSSEG7E8_V_MF4_TU |
| 11U, // PseudoVLSSEG7E8_V_MF8 |
| 11U, // PseudoVLSSEG7E8_V_MF8_MASK |
| 11U, // PseudoVLSSEG7E8_V_MF8_TU |
| 11U, // PseudoVLSSEG8E16_V_M1 |
| 11U, // PseudoVLSSEG8E16_V_M1_MASK |
| 11U, // PseudoVLSSEG8E16_V_M1_TU |
| 11U, // PseudoVLSSEG8E16_V_MF2 |
| 11U, // PseudoVLSSEG8E16_V_MF2_MASK |
| 11U, // PseudoVLSSEG8E16_V_MF2_TU |
| 11U, // PseudoVLSSEG8E16_V_MF4 |
| 11U, // PseudoVLSSEG8E16_V_MF4_MASK |
| 11U, // PseudoVLSSEG8E16_V_MF4_TU |
| 11U, // PseudoVLSSEG8E32_V_M1 |
| 11U, // PseudoVLSSEG8E32_V_M1_MASK |
| 11U, // PseudoVLSSEG8E32_V_M1_TU |
| 11U, // PseudoVLSSEG8E32_V_MF2 |
| 11U, // PseudoVLSSEG8E32_V_MF2_MASK |
| 11U, // PseudoVLSSEG8E32_V_MF2_TU |
| 11U, // PseudoVLSSEG8E64_V_M1 |
| 11U, // PseudoVLSSEG8E64_V_M1_MASK |
| 11U, // PseudoVLSSEG8E64_V_M1_TU |
| 11U, // PseudoVLSSEG8E8_V_M1 |
| 11U, // PseudoVLSSEG8E8_V_M1_MASK |
| 11U, // PseudoVLSSEG8E8_V_M1_TU |
| 11U, // PseudoVLSSEG8E8_V_MF2 |
| 11U, // PseudoVLSSEG8E8_V_MF2_MASK |
| 11U, // PseudoVLSSEG8E8_V_MF2_TU |
| 11U, // PseudoVLSSEG8E8_V_MF4 |
| 11U, // PseudoVLSSEG8E8_V_MF4_MASK |
| 11U, // PseudoVLSSEG8E8_V_MF4_TU |
| 11U, // PseudoVLSSEG8E8_V_MF8 |
| 11U, // PseudoVLSSEG8E8_V_MF8_MASK |
| 11U, // PseudoVLSSEG8E8_V_MF8_TU |
| 11U, // PseudoVLUXEI16_V_M1_M1 |
| 11U, // PseudoVLUXEI16_V_M1_M1_MASK |
| 11U, // PseudoVLUXEI16_V_M1_M1_TU |
| 11U, // PseudoVLUXEI16_V_M1_M2 |
| 11U, // PseudoVLUXEI16_V_M1_M2_MASK |
| 11U, // PseudoVLUXEI16_V_M1_M2_TU |
| 11U, // PseudoVLUXEI16_V_M1_M4 |
| 11U, // PseudoVLUXEI16_V_M1_M4_MASK |
| 11U, // PseudoVLUXEI16_V_M1_M4_TU |
| 11U, // PseudoVLUXEI16_V_M1_MF2 |
| 11U, // PseudoVLUXEI16_V_M1_MF2_MASK |
| 11U, // PseudoVLUXEI16_V_M1_MF2_TU |
| 11U, // PseudoVLUXEI16_V_M2_M1 |
| 11U, // PseudoVLUXEI16_V_M2_M1_MASK |
| 11U, // PseudoVLUXEI16_V_M2_M1_TU |
| 11U, // PseudoVLUXEI16_V_M2_M2 |
| 11U, // PseudoVLUXEI16_V_M2_M2_MASK |
| 11U, // PseudoVLUXEI16_V_M2_M2_TU |
| 11U, // PseudoVLUXEI16_V_M2_M4 |
| 11U, // PseudoVLUXEI16_V_M2_M4_MASK |
| 11U, // PseudoVLUXEI16_V_M2_M4_TU |
| 11U, // PseudoVLUXEI16_V_M2_M8 |
| 11U, // PseudoVLUXEI16_V_M2_M8_MASK |
| 11U, // PseudoVLUXEI16_V_M2_M8_TU |
| 11U, // PseudoVLUXEI16_V_M4_M2 |
| 11U, // PseudoVLUXEI16_V_M4_M2_MASK |
| 11U, // PseudoVLUXEI16_V_M4_M2_TU |
| 11U, // PseudoVLUXEI16_V_M4_M4 |
| 11U, // PseudoVLUXEI16_V_M4_M4_MASK |
| 11U, // PseudoVLUXEI16_V_M4_M4_TU |
| 11U, // PseudoVLUXEI16_V_M4_M8 |
| 11U, // PseudoVLUXEI16_V_M4_M8_MASK |
| 11U, // PseudoVLUXEI16_V_M4_M8_TU |
| 11U, // PseudoVLUXEI16_V_M8_M4 |
| 11U, // PseudoVLUXEI16_V_M8_M4_MASK |
| 11U, // PseudoVLUXEI16_V_M8_M4_TU |
| 11U, // PseudoVLUXEI16_V_M8_M8 |
| 11U, // PseudoVLUXEI16_V_M8_M8_MASK |
| 11U, // PseudoVLUXEI16_V_M8_M8_TU |
| 11U, // PseudoVLUXEI16_V_MF2_M1 |
| 11U, // PseudoVLUXEI16_V_MF2_M1_MASK |
| 11U, // PseudoVLUXEI16_V_MF2_M1_TU |
| 11U, // PseudoVLUXEI16_V_MF2_M2 |
| 11U, // PseudoVLUXEI16_V_MF2_M2_MASK |
| 11U, // PseudoVLUXEI16_V_MF2_M2_TU |
| 11U, // PseudoVLUXEI16_V_MF2_MF2 |
| 11U, // PseudoVLUXEI16_V_MF2_MF2_MASK |
| 11U, // PseudoVLUXEI16_V_MF2_MF2_TU |
| 11U, // PseudoVLUXEI16_V_MF2_MF4 |
| 11U, // PseudoVLUXEI16_V_MF2_MF4_MASK |
| 11U, // PseudoVLUXEI16_V_MF2_MF4_TU |
| 11U, // PseudoVLUXEI16_V_MF4_M1 |
| 11U, // PseudoVLUXEI16_V_MF4_M1_MASK |
| 11U, // PseudoVLUXEI16_V_MF4_M1_TU |
| 11U, // PseudoVLUXEI16_V_MF4_MF2 |
| 11U, // PseudoVLUXEI16_V_MF4_MF2_MASK |
| 11U, // PseudoVLUXEI16_V_MF4_MF2_TU |
| 11U, // PseudoVLUXEI16_V_MF4_MF4 |
| 11U, // PseudoVLUXEI16_V_MF4_MF4_MASK |
| 11U, // PseudoVLUXEI16_V_MF4_MF4_TU |
| 11U, // PseudoVLUXEI16_V_MF4_MF8 |
| 11U, // PseudoVLUXEI16_V_MF4_MF8_MASK |
| 11U, // PseudoVLUXEI16_V_MF4_MF8_TU |
| 11U, // PseudoVLUXEI32_V_M1_M1 |
| 11U, // PseudoVLUXEI32_V_M1_M1_MASK |
| 11U, // PseudoVLUXEI32_V_M1_M1_TU |
| 11U, // PseudoVLUXEI32_V_M1_M2 |
| 11U, // PseudoVLUXEI32_V_M1_M2_MASK |
| 11U, // PseudoVLUXEI32_V_M1_M2_TU |
| 11U, // PseudoVLUXEI32_V_M1_MF2 |
| 11U, // PseudoVLUXEI32_V_M1_MF2_MASK |
| 11U, // PseudoVLUXEI32_V_M1_MF2_TU |
| 11U, // PseudoVLUXEI32_V_M1_MF4 |
| 11U, // PseudoVLUXEI32_V_M1_MF4_MASK |
| 11U, // PseudoVLUXEI32_V_M1_MF4_TU |
| 11U, // PseudoVLUXEI32_V_M2_M1 |
| 11U, // PseudoVLUXEI32_V_M2_M1_MASK |
| 11U, // PseudoVLUXEI32_V_M2_M1_TU |
| 11U, // PseudoVLUXEI32_V_M2_M2 |
| 11U, // PseudoVLUXEI32_V_M2_M2_MASK |
| 11U, // PseudoVLUXEI32_V_M2_M2_TU |
| 11U, // PseudoVLUXEI32_V_M2_M4 |
| 11U, // PseudoVLUXEI32_V_M2_M4_MASK |
| 11U, // PseudoVLUXEI32_V_M2_M4_TU |
| 11U, // PseudoVLUXEI32_V_M2_MF2 |
| 11U, // PseudoVLUXEI32_V_M2_MF2_MASK |
| 11U, // PseudoVLUXEI32_V_M2_MF2_TU |
| 11U, // PseudoVLUXEI32_V_M4_M1 |
| 11U, // PseudoVLUXEI32_V_M4_M1_MASK |
| 11U, // PseudoVLUXEI32_V_M4_M1_TU |
| 11U, // PseudoVLUXEI32_V_M4_M2 |
| 11U, // PseudoVLUXEI32_V_M4_M2_MASK |
| 11U, // PseudoVLUXEI32_V_M4_M2_TU |
| 11U, // PseudoVLUXEI32_V_M4_M4 |
| 11U, // PseudoVLUXEI32_V_M4_M4_MASK |
| 11U, // PseudoVLUXEI32_V_M4_M4_TU |
| 11U, // PseudoVLUXEI32_V_M4_M8 |
| 11U, // PseudoVLUXEI32_V_M4_M8_MASK |
| 11U, // PseudoVLUXEI32_V_M4_M8_TU |
| 11U, // PseudoVLUXEI32_V_M8_M2 |
| 11U, // PseudoVLUXEI32_V_M8_M2_MASK |
| 11U, // PseudoVLUXEI32_V_M8_M2_TU |
| 11U, // PseudoVLUXEI32_V_M8_M4 |
| 11U, // PseudoVLUXEI32_V_M8_M4_MASK |
| 11U, // PseudoVLUXEI32_V_M8_M4_TU |
| 11U, // PseudoVLUXEI32_V_M8_M8 |
| 11U, // PseudoVLUXEI32_V_M8_M8_MASK |
| 11U, // PseudoVLUXEI32_V_M8_M8_TU |
| 11U, // PseudoVLUXEI32_V_MF2_M1 |
| 11U, // PseudoVLUXEI32_V_MF2_M1_MASK |
| 11U, // PseudoVLUXEI32_V_MF2_M1_TU |
| 11U, // PseudoVLUXEI32_V_MF2_MF2 |
| 11U, // PseudoVLUXEI32_V_MF2_MF2_MASK |
| 11U, // PseudoVLUXEI32_V_MF2_MF2_TU |
| 11U, // PseudoVLUXEI32_V_MF2_MF4 |
| 11U, // PseudoVLUXEI32_V_MF2_MF4_MASK |
| 11U, // PseudoVLUXEI32_V_MF2_MF4_TU |
| 11U, // PseudoVLUXEI32_V_MF2_MF8 |
| 11U, // PseudoVLUXEI32_V_MF2_MF8_MASK |
| 11U, // PseudoVLUXEI32_V_MF2_MF8_TU |
| 11U, // PseudoVLUXEI64_V_M1_M1 |
| 11U, // PseudoVLUXEI64_V_M1_M1_MASK |
| 11U, // PseudoVLUXEI64_V_M1_M1_TU |
| 11U, // PseudoVLUXEI64_V_M1_MF2 |
| 11U, // PseudoVLUXEI64_V_M1_MF2_MASK |
| 11U, // PseudoVLUXEI64_V_M1_MF2_TU |
| 11U, // PseudoVLUXEI64_V_M1_MF4 |
| 11U, // PseudoVLUXEI64_V_M1_MF4_MASK |
| 11U, // PseudoVLUXEI64_V_M1_MF4_TU |
| 11U, // PseudoVLUXEI64_V_M1_MF8 |
| 11U, // PseudoVLUXEI64_V_M1_MF8_MASK |
| 11U, // PseudoVLUXEI64_V_M1_MF8_TU |
| 11U, // PseudoVLUXEI64_V_M2_M1 |
| 11U, // PseudoVLUXEI64_V_M2_M1_MASK |
| 11U, // PseudoVLUXEI64_V_M2_M1_TU |
| 11U, // PseudoVLUXEI64_V_M2_M2 |
| 11U, // PseudoVLUXEI64_V_M2_M2_MASK |
| 11U, // PseudoVLUXEI64_V_M2_M2_TU |
| 11U, // PseudoVLUXEI64_V_M2_MF2 |
| 11U, // PseudoVLUXEI64_V_M2_MF2_MASK |
| 11U, // PseudoVLUXEI64_V_M2_MF2_TU |
| 11U, // PseudoVLUXEI64_V_M2_MF4 |
| 11U, // PseudoVLUXEI64_V_M2_MF4_MASK |
| 11U, // PseudoVLUXEI64_V_M2_MF4_TU |
| 11U, // PseudoVLUXEI64_V_M4_M1 |
| 11U, // PseudoVLUXEI64_V_M4_M1_MASK |
| 11U, // PseudoVLUXEI64_V_M4_M1_TU |
| 11U, // PseudoVLUXEI64_V_M4_M2 |
| 11U, // PseudoVLUXEI64_V_M4_M2_MASK |
| 11U, // PseudoVLUXEI64_V_M4_M2_TU |
| 11U, // PseudoVLUXEI64_V_M4_M4 |
| 11U, // PseudoVLUXEI64_V_M4_M4_MASK |
| 11U, // PseudoVLUXEI64_V_M4_M4_TU |
| 11U, // PseudoVLUXEI64_V_M4_MF2 |
| 11U, // PseudoVLUXEI64_V_M4_MF2_MASK |
| 11U, // PseudoVLUXEI64_V_M4_MF2_TU |
| 11U, // PseudoVLUXEI64_V_M8_M1 |
| 11U, // PseudoVLUXEI64_V_M8_M1_MASK |
| 11U, // PseudoVLUXEI64_V_M8_M1_TU |
| 11U, // PseudoVLUXEI64_V_M8_M2 |
| 11U, // PseudoVLUXEI64_V_M8_M2_MASK |
| 11U, // PseudoVLUXEI64_V_M8_M2_TU |
| 11U, // PseudoVLUXEI64_V_M8_M4 |
| 11U, // PseudoVLUXEI64_V_M8_M4_MASK |
| 11U, // PseudoVLUXEI64_V_M8_M4_TU |
| 11U, // PseudoVLUXEI64_V_M8_M8 |
| 11U, // PseudoVLUXEI64_V_M8_M8_MASK |
| 11U, // PseudoVLUXEI64_V_M8_M8_TU |
| 11U, // PseudoVLUXEI8_V_M1_M1 |
| 11U, // PseudoVLUXEI8_V_M1_M1_MASK |
| 11U, // PseudoVLUXEI8_V_M1_M1_TU |
| 11U, // PseudoVLUXEI8_V_M1_M2 |
| 11U, // PseudoVLUXEI8_V_M1_M2_MASK |
| 11U, // PseudoVLUXEI8_V_M1_M2_TU |
| 11U, // PseudoVLUXEI8_V_M1_M4 |
| 11U, // PseudoVLUXEI8_V_M1_M4_MASK |
| 11U, // PseudoVLUXEI8_V_M1_M4_TU |
| 11U, // PseudoVLUXEI8_V_M1_M8 |
| 11U, // PseudoVLUXEI8_V_M1_M8_MASK |
| 11U, // PseudoVLUXEI8_V_M1_M8_TU |
| 11U, // PseudoVLUXEI8_V_M2_M2 |
| 11U, // PseudoVLUXEI8_V_M2_M2_MASK |
| 11U, // PseudoVLUXEI8_V_M2_M2_TU |
| 11U, // PseudoVLUXEI8_V_M2_M4 |
| 11U, // PseudoVLUXEI8_V_M2_M4_MASK |
| 11U, // PseudoVLUXEI8_V_M2_M4_TU |
| 11U, // PseudoVLUXEI8_V_M2_M8 |
| 11U, // PseudoVLUXEI8_V_M2_M8_MASK |
| 11U, // PseudoVLUXEI8_V_M2_M8_TU |
| 11U, // PseudoVLUXEI8_V_M4_M4 |
| 11U, // PseudoVLUXEI8_V_M4_M4_MASK |
| 11U, // PseudoVLUXEI8_V_M4_M4_TU |
| 11U, // PseudoVLUXEI8_V_M4_M8 |
| 11U, // PseudoVLUXEI8_V_M4_M8_MASK |
| 11U, // PseudoVLUXEI8_V_M4_M8_TU |
| 11U, // PseudoVLUXEI8_V_M8_M8 |
| 11U, // PseudoVLUXEI8_V_M8_M8_MASK |
| 11U, // PseudoVLUXEI8_V_M8_M8_TU |
| 11U, // PseudoVLUXEI8_V_MF2_M1 |
| 11U, // PseudoVLUXEI8_V_MF2_M1_MASK |
| 11U, // PseudoVLUXEI8_V_MF2_M1_TU |
| 11U, // PseudoVLUXEI8_V_MF2_M2 |
| 11U, // PseudoVLUXEI8_V_MF2_M2_MASK |
| 11U, // PseudoVLUXEI8_V_MF2_M2_TU |
| 11U, // PseudoVLUXEI8_V_MF2_M4 |
| 11U, // PseudoVLUXEI8_V_MF2_M4_MASK |
| 11U, // PseudoVLUXEI8_V_MF2_M4_TU |
| 11U, // PseudoVLUXEI8_V_MF2_MF2 |
| 11U, // PseudoVLUXEI8_V_MF2_MF2_MASK |
| 11U, // PseudoVLUXEI8_V_MF2_MF2_TU |
| 11U, // PseudoVLUXEI8_V_MF4_M1 |
| 11U, // PseudoVLUXEI8_V_MF4_M1_MASK |
| 11U, // PseudoVLUXEI8_V_MF4_M1_TU |
| 11U, // PseudoVLUXEI8_V_MF4_M2 |
| 11U, // PseudoVLUXEI8_V_MF4_M2_MASK |
| 11U, // PseudoVLUXEI8_V_MF4_M2_TU |
| 11U, // PseudoVLUXEI8_V_MF4_MF2 |
| 11U, // PseudoVLUXEI8_V_MF4_MF2_MASK |
| 11U, // PseudoVLUXEI8_V_MF4_MF2_TU |
| 11U, // PseudoVLUXEI8_V_MF4_MF4 |
| 11U, // PseudoVLUXEI8_V_MF4_MF4_MASK |
| 11U, // PseudoVLUXEI8_V_MF4_MF4_TU |
| 11U, // PseudoVLUXEI8_V_MF8_M1 |
| 11U, // PseudoVLUXEI8_V_MF8_M1_MASK |
| 11U, // PseudoVLUXEI8_V_MF8_M1_TU |
| 11U, // PseudoVLUXEI8_V_MF8_MF2 |
| 11U, // PseudoVLUXEI8_V_MF8_MF2_MASK |
| 11U, // PseudoVLUXEI8_V_MF8_MF2_TU |
| 11U, // PseudoVLUXEI8_V_MF8_MF4 |
| 11U, // PseudoVLUXEI8_V_MF8_MF4_MASK |
| 11U, // PseudoVLUXEI8_V_MF8_MF4_TU |
| 11U, // PseudoVLUXEI8_V_MF8_MF8 |
| 11U, // PseudoVLUXEI8_V_MF8_MF8_MASK |
| 11U, // PseudoVLUXEI8_V_MF8_MF8_TU |
| 11U, // PseudoVLUXSEG2EI16_V_M1_M1 |
| 11U, // PseudoVLUXSEG2EI16_V_M1_M1_MASK |
| 11U, // PseudoVLUXSEG2EI16_V_M1_M1_TU |
| 11U, // PseudoVLUXSEG2EI16_V_M1_M2 |
| 11U, // PseudoVLUXSEG2EI16_V_M1_M2_MASK |
| 11U, // PseudoVLUXSEG2EI16_V_M1_M2_TU |
| 11U, // PseudoVLUXSEG2EI16_V_M1_M4 |
| 11U, // PseudoVLUXSEG2EI16_V_M1_M4_MASK |
| 11U, // PseudoVLUXSEG2EI16_V_M1_M4_TU |
| 11U, // PseudoVLUXSEG2EI16_V_M1_MF2 |
| 11U, // PseudoVLUXSEG2EI16_V_M1_MF2_MASK |
| 11U, // PseudoVLUXSEG2EI16_V_M1_MF2_TU |
| 11U, // PseudoVLUXSEG2EI16_V_M2_M1 |
| 11U, // PseudoVLUXSEG2EI16_V_M2_M1_MASK |
| 11U, // PseudoVLUXSEG2EI16_V_M2_M1_TU |
| 11U, // PseudoVLUXSEG2EI16_V_M2_M2 |
| 11U, // PseudoVLUXSEG2EI16_V_M2_M2_MASK |
| 11U, // PseudoVLUXSEG2EI16_V_M2_M2_TU |
| 11U, // PseudoVLUXSEG2EI16_V_M2_M4 |
| 11U, // PseudoVLUXSEG2EI16_V_M2_M4_MASK |
| 11U, // PseudoVLUXSEG2EI16_V_M2_M4_TU |
| 11U, // PseudoVLUXSEG2EI16_V_M4_M2 |
| 11U, // PseudoVLUXSEG2EI16_V_M4_M2_MASK |
| 11U, // PseudoVLUXSEG2EI16_V_M4_M2_TU |
| 11U, // PseudoVLUXSEG2EI16_V_M4_M4 |
| 11U, // PseudoVLUXSEG2EI16_V_M4_M4_MASK |
| 11U, // PseudoVLUXSEG2EI16_V_M4_M4_TU |
| 11U, // PseudoVLUXSEG2EI16_V_M8_M4 |
| 11U, // PseudoVLUXSEG2EI16_V_M8_M4_MASK |
| 11U, // PseudoVLUXSEG2EI16_V_M8_M4_TU |
| 11U, // PseudoVLUXSEG2EI16_V_MF2_M1 |
| 11U, // PseudoVLUXSEG2EI16_V_MF2_M1_MASK |
| 11U, // PseudoVLUXSEG2EI16_V_MF2_M1_TU |
| 11U, // PseudoVLUXSEG2EI16_V_MF2_M2 |
| 11U, // PseudoVLUXSEG2EI16_V_MF2_M2_MASK |
| 11U, // PseudoVLUXSEG2EI16_V_MF2_M2_TU |
| 11U, // PseudoVLUXSEG2EI16_V_MF2_MF2 |
| 11U, // PseudoVLUXSEG2EI16_V_MF2_MF2_MASK |
| 11U, // PseudoVLUXSEG2EI16_V_MF2_MF2_TU |
| 11U, // PseudoVLUXSEG2EI16_V_MF2_MF4 |
| 11U, // PseudoVLUXSEG2EI16_V_MF2_MF4_MASK |
| 11U, // PseudoVLUXSEG2EI16_V_MF2_MF4_TU |
| 11U, // PseudoVLUXSEG2EI16_V_MF4_M1 |
| 11U, // PseudoVLUXSEG2EI16_V_MF4_M1_MASK |
| 11U, // PseudoVLUXSEG2EI16_V_MF4_M1_TU |
| 11U, // PseudoVLUXSEG2EI16_V_MF4_MF2 |
| 11U, // PseudoVLUXSEG2EI16_V_MF4_MF2_MASK |
| 11U, // PseudoVLUXSEG2EI16_V_MF4_MF2_TU |
| 11U, // PseudoVLUXSEG2EI16_V_MF4_MF4 |
| 11U, // PseudoVLUXSEG2EI16_V_MF4_MF4_MASK |
| 11U, // PseudoVLUXSEG2EI16_V_MF4_MF4_TU |
| 11U, // PseudoVLUXSEG2EI16_V_MF4_MF8 |
| 11U, // PseudoVLUXSEG2EI16_V_MF4_MF8_MASK |
| 11U, // PseudoVLUXSEG2EI16_V_MF4_MF8_TU |
| 11U, // PseudoVLUXSEG2EI32_V_M1_M1 |
| 11U, // PseudoVLUXSEG2EI32_V_M1_M1_MASK |
| 11U, // PseudoVLUXSEG2EI32_V_M1_M1_TU |
| 11U, // PseudoVLUXSEG2EI32_V_M1_M2 |
| 11U, // PseudoVLUXSEG2EI32_V_M1_M2_MASK |
| 11U, // PseudoVLUXSEG2EI32_V_M1_M2_TU |
| 11U, // PseudoVLUXSEG2EI32_V_M1_MF2 |
| 11U, // PseudoVLUXSEG2EI32_V_M1_MF2_MASK |
| 11U, // PseudoVLUXSEG2EI32_V_M1_MF2_TU |
| 11U, // PseudoVLUXSEG2EI32_V_M1_MF4 |
| 11U, // PseudoVLUXSEG2EI32_V_M1_MF4_MASK |
| 11U, // PseudoVLUXSEG2EI32_V_M1_MF4_TU |
| 11U, // PseudoVLUXSEG2EI32_V_M2_M1 |
| 11U, // PseudoVLUXSEG2EI32_V_M2_M1_MASK |
| 11U, // PseudoVLUXSEG2EI32_V_M2_M1_TU |
| 11U, // PseudoVLUXSEG2EI32_V_M2_M2 |
| 11U, // PseudoVLUXSEG2EI32_V_M2_M2_MASK |
| 11U, // PseudoVLUXSEG2EI32_V_M2_M2_TU |
| 11U, // PseudoVLUXSEG2EI32_V_M2_M4 |
| 11U, // PseudoVLUXSEG2EI32_V_M2_M4_MASK |
| 11U, // PseudoVLUXSEG2EI32_V_M2_M4_TU |
| 11U, // PseudoVLUXSEG2EI32_V_M2_MF2 |
| 11U, // PseudoVLUXSEG2EI32_V_M2_MF2_MASK |
| 11U, // PseudoVLUXSEG2EI32_V_M2_MF2_TU |
| 11U, // PseudoVLUXSEG2EI32_V_M4_M1 |
| 11U, // PseudoVLUXSEG2EI32_V_M4_M1_MASK |
| 11U, // PseudoVLUXSEG2EI32_V_M4_M1_TU |
| 11U, // PseudoVLUXSEG2EI32_V_M4_M2 |
| 11U, // PseudoVLUXSEG2EI32_V_M4_M2_MASK |
| 11U, // PseudoVLUXSEG2EI32_V_M4_M2_TU |
| 11U, // PseudoVLUXSEG2EI32_V_M4_M4 |
| 11U, // PseudoVLUXSEG2EI32_V_M4_M4_MASK |
| 11U, // PseudoVLUXSEG2EI32_V_M4_M4_TU |
| 11U, // PseudoVLUXSEG2EI32_V_M8_M2 |
| 11U, // PseudoVLUXSEG2EI32_V_M8_M2_MASK |
| 11U, // PseudoVLUXSEG2EI32_V_M8_M2_TU |
| 11U, // PseudoVLUXSEG2EI32_V_M8_M4 |
| 11U, // PseudoVLUXSEG2EI32_V_M8_M4_MASK |
| 11U, // PseudoVLUXSEG2EI32_V_M8_M4_TU |
| 11U, // PseudoVLUXSEG2EI32_V_MF2_M1 |
| 11U, // PseudoVLUXSEG2EI32_V_MF2_M1_MASK |
| 11U, // PseudoVLUXSEG2EI32_V_MF2_M1_TU |
| 11U, // PseudoVLUXSEG2EI32_V_MF2_MF2 |
| 11U, // PseudoVLUXSEG2EI32_V_MF2_MF2_MASK |
| 11U, // PseudoVLUXSEG2EI32_V_MF2_MF2_TU |
| 11U, // PseudoVLUXSEG2EI32_V_MF2_MF4 |
| 11U, // PseudoVLUXSEG2EI32_V_MF2_MF4_MASK |
| 11U, // PseudoVLUXSEG2EI32_V_MF2_MF4_TU |
| 11U, // PseudoVLUXSEG2EI32_V_MF2_MF8 |
| 11U, // PseudoVLUXSEG2EI32_V_MF2_MF8_MASK |
| 11U, // PseudoVLUXSEG2EI32_V_MF2_MF8_TU |
| 11U, // PseudoVLUXSEG2EI64_V_M1_M1 |
| 11U, // PseudoVLUXSEG2EI64_V_M1_M1_MASK |
| 11U, // PseudoVLUXSEG2EI64_V_M1_M1_TU |
| 11U, // PseudoVLUXSEG2EI64_V_M1_MF2 |
| 11U, // PseudoVLUXSEG2EI64_V_M1_MF2_MASK |
| 11U, // PseudoVLUXSEG2EI64_V_M1_MF2_TU |
| 11U, // PseudoVLUXSEG2EI64_V_M1_MF4 |
| 11U, // PseudoVLUXSEG2EI64_V_M1_MF4_MASK |
| 11U, // PseudoVLUXSEG2EI64_V_M1_MF4_TU |
| 11U, // PseudoVLUXSEG2EI64_V_M1_MF8 |
| 11U, // PseudoVLUXSEG2EI64_V_M1_MF8_MASK |
| 11U, // PseudoVLUXSEG2EI64_V_M1_MF8_TU |
| 11U, // PseudoVLUXSEG2EI64_V_M2_M1 |
| 11U, // PseudoVLUXSEG2EI64_V_M2_M1_MASK |
| 11U, // PseudoVLUXSEG2EI64_V_M2_M1_TU |
| 11U, // PseudoVLUXSEG2EI64_V_M2_M2 |
| 11U, // PseudoVLUXSEG2EI64_V_M2_M2_MASK |
| 11U, // PseudoVLUXSEG2EI64_V_M2_M2_TU |
| 11U, // PseudoVLUXSEG2EI64_V_M2_MF2 |
| 11U, // PseudoVLUXSEG2EI64_V_M2_MF2_MASK |
| 11U, // PseudoVLUXSEG2EI64_V_M2_MF2_TU |
| 11U, // PseudoVLUXSEG2EI64_V_M2_MF4 |
| 11U, // PseudoVLUXSEG2EI64_V_M2_MF4_MASK |
| 11U, // PseudoVLUXSEG2EI64_V_M2_MF4_TU |
| 11U, // PseudoVLUXSEG2EI64_V_M4_M1 |
| 11U, // PseudoVLUXSEG2EI64_V_M4_M1_MASK |
| 11U, // PseudoVLUXSEG2EI64_V_M4_M1_TU |
| 11U, // PseudoVLUXSEG2EI64_V_M4_M2 |
| 11U, // PseudoVLUXSEG2EI64_V_M4_M2_MASK |
| 11U, // PseudoVLUXSEG2EI64_V_M4_M2_TU |
| 11U, // PseudoVLUXSEG2EI64_V_M4_M4 |
| 11U, // PseudoVLUXSEG2EI64_V_M4_M4_MASK |
| 11U, // PseudoVLUXSEG2EI64_V_M4_M4_TU |
| 11U, // PseudoVLUXSEG2EI64_V_M4_MF2 |
| 11U, // PseudoVLUXSEG2EI64_V_M4_MF2_MASK |
| 11U, // PseudoVLUXSEG2EI64_V_M4_MF2_TU |
| 11U, // PseudoVLUXSEG2EI64_V_M8_M1 |
| 11U, // PseudoVLUXSEG2EI64_V_M8_M1_MASK |
| 11U, // PseudoVLUXSEG2EI64_V_M8_M1_TU |
| 11U, // PseudoVLUXSEG2EI64_V_M8_M2 |
| 11U, // PseudoVLUXSEG2EI64_V_M8_M2_MASK |
| 11U, // PseudoVLUXSEG2EI64_V_M8_M2_TU |
| 11U, // PseudoVLUXSEG2EI64_V_M8_M4 |
| 11U, // PseudoVLUXSEG2EI64_V_M8_M4_MASK |
| 11U, // PseudoVLUXSEG2EI64_V_M8_M4_TU |
| 11U, // PseudoVLUXSEG2EI8_V_M1_M1 |
| 11U, // PseudoVLUXSEG2EI8_V_M1_M1_MASK |
| 11U, // PseudoVLUXSEG2EI8_V_M1_M1_TU |
| 11U, // PseudoVLUXSEG2EI8_V_M1_M2 |
| 11U, // PseudoVLUXSEG2EI8_V_M1_M2_MASK |
| 11U, // PseudoVLUXSEG2EI8_V_M1_M2_TU |
| 11U, // PseudoVLUXSEG2EI8_V_M1_M4 |
| 11U, // PseudoVLUXSEG2EI8_V_M1_M4_MASK |
| 11U, // PseudoVLUXSEG2EI8_V_M1_M4_TU |
| 11U, // PseudoVLUXSEG2EI8_V_M2_M2 |
| 11U, // PseudoVLUXSEG2EI8_V_M2_M2_MASK |
| 11U, // PseudoVLUXSEG2EI8_V_M2_M2_TU |
| 11U, // PseudoVLUXSEG2EI8_V_M2_M4 |
| 11U, // PseudoVLUXSEG2EI8_V_M2_M4_MASK |
| 11U, // PseudoVLUXSEG2EI8_V_M2_M4_TU |
| 11U, // PseudoVLUXSEG2EI8_V_M4_M4 |
| 11U, // PseudoVLUXSEG2EI8_V_M4_M4_MASK |
| 11U, // PseudoVLUXSEG2EI8_V_M4_M4_TU |
| 11U, // PseudoVLUXSEG2EI8_V_MF2_M1 |
| 11U, // PseudoVLUXSEG2EI8_V_MF2_M1_MASK |
| 11U, // PseudoVLUXSEG2EI8_V_MF2_M1_TU |
| 11U, // PseudoVLUXSEG2EI8_V_MF2_M2 |
| 11U, // PseudoVLUXSEG2EI8_V_MF2_M2_MASK |
| 11U, // PseudoVLUXSEG2EI8_V_MF2_M2_TU |
| 11U, // PseudoVLUXSEG2EI8_V_MF2_M4 |
| 11U, // PseudoVLUXSEG2EI8_V_MF2_M4_MASK |
| 11U, // PseudoVLUXSEG2EI8_V_MF2_M4_TU |
| 11U, // PseudoVLUXSEG2EI8_V_MF2_MF2 |
| 11U, // PseudoVLUXSEG2EI8_V_MF2_MF2_MASK |
| 11U, // PseudoVLUXSEG2EI8_V_MF2_MF2_TU |
| 11U, // PseudoVLUXSEG2EI8_V_MF4_M1 |
| 11U, // PseudoVLUXSEG2EI8_V_MF4_M1_MASK |
| 11U, // PseudoVLUXSEG2EI8_V_MF4_M1_TU |
| 11U, // PseudoVLUXSEG2EI8_V_MF4_M2 |
| 11U, // PseudoVLUXSEG2EI8_V_MF4_M2_MASK |
| 11U, // PseudoVLUXSEG2EI8_V_MF4_M2_TU |
| 11U, // PseudoVLUXSEG2EI8_V_MF4_MF2 |
| 11U, // PseudoVLUXSEG2EI8_V_MF4_MF2_MASK |
| 11U, // PseudoVLUXSEG2EI8_V_MF4_MF2_TU |
| 11U, // PseudoVLUXSEG2EI8_V_MF4_MF4 |
| 11U, // PseudoVLUXSEG2EI8_V_MF4_MF4_MASK |
| 11U, // PseudoVLUXSEG2EI8_V_MF4_MF4_TU |
| 11U, // PseudoVLUXSEG2EI8_V_MF8_M1 |
| 11U, // PseudoVLUXSEG2EI8_V_MF8_M1_MASK |
| 11U, // PseudoVLUXSEG2EI8_V_MF8_M1_TU |
| 11U, // PseudoVLUXSEG2EI8_V_MF8_MF2 |
| 11U, // PseudoVLUXSEG2EI8_V_MF8_MF2_MASK |
| 11U, // PseudoVLUXSEG2EI8_V_MF8_MF2_TU |
| 11U, // PseudoVLUXSEG2EI8_V_MF8_MF4 |
| 11U, // PseudoVLUXSEG2EI8_V_MF8_MF4_MASK |
| 11U, // PseudoVLUXSEG2EI8_V_MF8_MF4_TU |
| 11U, // PseudoVLUXSEG2EI8_V_MF8_MF8 |
| 11U, // PseudoVLUXSEG2EI8_V_MF8_MF8_MASK |
| 11U, // PseudoVLUXSEG2EI8_V_MF8_MF8_TU |
| 11U, // PseudoVLUXSEG3EI16_V_M1_M1 |
| 11U, // PseudoVLUXSEG3EI16_V_M1_M1_MASK |
| 11U, // PseudoVLUXSEG3EI16_V_M1_M1_TU |
| 11U, // PseudoVLUXSEG3EI16_V_M1_M2 |
| 11U, // PseudoVLUXSEG3EI16_V_M1_M2_MASK |
| 11U, // PseudoVLUXSEG3EI16_V_M1_M2_TU |
| 11U, // PseudoVLUXSEG3EI16_V_M1_MF2 |
| 11U, // PseudoVLUXSEG3EI16_V_M1_MF2_MASK |
| 11U, // PseudoVLUXSEG3EI16_V_M1_MF2_TU |
| 11U, // PseudoVLUXSEG3EI16_V_M2_M1 |
| 11U, // PseudoVLUXSEG3EI16_V_M2_M1_MASK |
| 11U, // PseudoVLUXSEG3EI16_V_M2_M1_TU |
| 11U, // PseudoVLUXSEG3EI16_V_M2_M2 |
| 11U, // PseudoVLUXSEG3EI16_V_M2_M2_MASK |
| 11U, // PseudoVLUXSEG3EI16_V_M2_M2_TU |
| 11U, // PseudoVLUXSEG3EI16_V_M4_M2 |
| 11U, // PseudoVLUXSEG3EI16_V_M4_M2_MASK |
| 11U, // PseudoVLUXSEG3EI16_V_M4_M2_TU |
| 11U, // PseudoVLUXSEG3EI16_V_MF2_M1 |
| 11U, // PseudoVLUXSEG3EI16_V_MF2_M1_MASK |
| 11U, // PseudoVLUXSEG3EI16_V_MF2_M1_TU |
| 11U, // PseudoVLUXSEG3EI16_V_MF2_M2 |
| 11U, // PseudoVLUXSEG3EI16_V_MF2_M2_MASK |
| 11U, // PseudoVLUXSEG3EI16_V_MF2_M2_TU |
| 11U, // PseudoVLUXSEG3EI16_V_MF2_MF2 |
| 11U, // PseudoVLUXSEG3EI16_V_MF2_MF2_MASK |
| 11U, // PseudoVLUXSEG3EI16_V_MF2_MF2_TU |
| 11U, // PseudoVLUXSEG3EI16_V_MF2_MF4 |
| 11U, // PseudoVLUXSEG3EI16_V_MF2_MF4_MASK |
| 11U, // PseudoVLUXSEG3EI16_V_MF2_MF4_TU |
| 11U, // PseudoVLUXSEG3EI16_V_MF4_M1 |
| 11U, // PseudoVLUXSEG3EI16_V_MF4_M1_MASK |
| 11U, // PseudoVLUXSEG3EI16_V_MF4_M1_TU |
| 11U, // PseudoVLUXSEG3EI16_V_MF4_MF2 |
| 11U, // PseudoVLUXSEG3EI16_V_MF4_MF2_MASK |
| 11U, // PseudoVLUXSEG3EI16_V_MF4_MF2_TU |
| 11U, // PseudoVLUXSEG3EI16_V_MF4_MF4 |
| 11U, // PseudoVLUXSEG3EI16_V_MF4_MF4_MASK |
| 11U, // PseudoVLUXSEG3EI16_V_MF4_MF4_TU |
| 11U, // PseudoVLUXSEG3EI16_V_MF4_MF8 |
| 11U, // PseudoVLUXSEG3EI16_V_MF4_MF8_MASK |
| 11U, // PseudoVLUXSEG3EI16_V_MF4_MF8_TU |
| 11U, // PseudoVLUXSEG3EI32_V_M1_M1 |
| 11U, // PseudoVLUXSEG3EI32_V_M1_M1_MASK |
| 11U, // PseudoVLUXSEG3EI32_V_M1_M1_TU |
| 11U, // PseudoVLUXSEG3EI32_V_M1_M2 |
| 11U, // PseudoVLUXSEG3EI32_V_M1_M2_MASK |
| 11U, // PseudoVLUXSEG3EI32_V_M1_M2_TU |
| 11U, // PseudoVLUXSEG3EI32_V_M1_MF2 |
| 11U, // PseudoVLUXSEG3EI32_V_M1_MF2_MASK |
| 11U, // PseudoVLUXSEG3EI32_V_M1_MF2_TU |
| 11U, // PseudoVLUXSEG3EI32_V_M1_MF4 |
| 11U, // PseudoVLUXSEG3EI32_V_M1_MF4_MASK |
| 11U, // PseudoVLUXSEG3EI32_V_M1_MF4_TU |
| 11U, // PseudoVLUXSEG3EI32_V_M2_M1 |
| 11U, // PseudoVLUXSEG3EI32_V_M2_M1_MASK |
| 11U, // PseudoVLUXSEG3EI32_V_M2_M1_TU |
| 11U, // PseudoVLUXSEG3EI32_V_M2_M2 |
| 11U, // PseudoVLUXSEG3EI32_V_M2_M2_MASK |
| 11U, // PseudoVLUXSEG3EI32_V_M2_M2_TU |
| 11U, // PseudoVLUXSEG3EI32_V_M2_MF2 |
| 11U, // PseudoVLUXSEG3EI32_V_M2_MF2_MASK |
| 11U, // PseudoVLUXSEG3EI32_V_M2_MF2_TU |
| 11U, // PseudoVLUXSEG3EI32_V_M4_M1 |
| 11U, // PseudoVLUXSEG3EI32_V_M4_M1_MASK |
| 11U, // PseudoVLUXSEG3EI32_V_M4_M1_TU |
| 11U, // PseudoVLUXSEG3EI32_V_M4_M2 |
| 11U, // PseudoVLUXSEG3EI32_V_M4_M2_MASK |
| 11U, // PseudoVLUXSEG3EI32_V_M4_M2_TU |
| 11U, // PseudoVLUXSEG3EI32_V_M8_M2 |
| 11U, // PseudoVLUXSEG3EI32_V_M8_M2_MASK |
| 11U, // PseudoVLUXSEG3EI32_V_M8_M2_TU |
| 11U, // PseudoVLUXSEG3EI32_V_MF2_M1 |
| 11U, // PseudoVLUXSEG3EI32_V_MF2_M1_MASK |
| 11U, // PseudoVLUXSEG3EI32_V_MF2_M1_TU |
| 11U, // PseudoVLUXSEG3EI32_V_MF2_MF2 |
| 11U, // PseudoVLUXSEG3EI32_V_MF2_MF2_MASK |
| 11U, // PseudoVLUXSEG3EI32_V_MF2_MF2_TU |
| 11U, // PseudoVLUXSEG3EI32_V_MF2_MF4 |
| 11U, // PseudoVLUXSEG3EI32_V_MF2_MF4_MASK |
| 11U, // PseudoVLUXSEG3EI32_V_MF2_MF4_TU |
| 11U, // PseudoVLUXSEG3EI32_V_MF2_MF8 |
| 11U, // PseudoVLUXSEG3EI32_V_MF2_MF8_MASK |
| 11U, // PseudoVLUXSEG3EI32_V_MF2_MF8_TU |
| 11U, // PseudoVLUXSEG3EI64_V_M1_M1 |
| 11U, // PseudoVLUXSEG3EI64_V_M1_M1_MASK |
| 11U, // PseudoVLUXSEG3EI64_V_M1_M1_TU |
| 11U, // PseudoVLUXSEG3EI64_V_M1_MF2 |
| 11U, // PseudoVLUXSEG3EI64_V_M1_MF2_MASK |
| 11U, // PseudoVLUXSEG3EI64_V_M1_MF2_TU |
| 11U, // PseudoVLUXSEG3EI64_V_M1_MF4 |
| 11U, // PseudoVLUXSEG3EI64_V_M1_MF4_MASK |
| 11U, // PseudoVLUXSEG3EI64_V_M1_MF4_TU |
| 11U, // PseudoVLUXSEG3EI64_V_M1_MF8 |
| 11U, // PseudoVLUXSEG3EI64_V_M1_MF8_MASK |
| 11U, // PseudoVLUXSEG3EI64_V_M1_MF8_TU |
| 11U, // PseudoVLUXSEG3EI64_V_M2_M1 |
| 11U, // PseudoVLUXSEG3EI64_V_M2_M1_MASK |
| 11U, // PseudoVLUXSEG3EI64_V_M2_M1_TU |
| 11U, // PseudoVLUXSEG3EI64_V_M2_M2 |
| 11U, // PseudoVLUXSEG3EI64_V_M2_M2_MASK |
| 11U, // PseudoVLUXSEG3EI64_V_M2_M2_TU |
| 11U, // PseudoVLUXSEG3EI64_V_M2_MF2 |
| 11U, // PseudoVLUXSEG3EI64_V_M2_MF2_MASK |
| 11U, // PseudoVLUXSEG3EI64_V_M2_MF2_TU |
| 11U, // PseudoVLUXSEG3EI64_V_M2_MF4 |
| 11U, // PseudoVLUXSEG3EI64_V_M2_MF4_MASK |
| 11U, // PseudoVLUXSEG3EI64_V_M2_MF4_TU |
| 11U, // PseudoVLUXSEG3EI64_V_M4_M1 |
| 11U, // PseudoVLUXSEG3EI64_V_M4_M1_MASK |
| 11U, // PseudoVLUXSEG3EI64_V_M4_M1_TU |
| 11U, // PseudoVLUXSEG3EI64_V_M4_M2 |
| 11U, // PseudoVLUXSEG3EI64_V_M4_M2_MASK |
| 11U, // PseudoVLUXSEG3EI64_V_M4_M2_TU |
| 11U, // PseudoVLUXSEG3EI64_V_M4_MF2 |
| 11U, // PseudoVLUXSEG3EI64_V_M4_MF2_MASK |
| 11U, // PseudoVLUXSEG3EI64_V_M4_MF2_TU |
| 11U, // PseudoVLUXSEG3EI64_V_M8_M1 |
| 11U, // PseudoVLUXSEG3EI64_V_M8_M1_MASK |
| 11U, // PseudoVLUXSEG3EI64_V_M8_M1_TU |
| 11U, // PseudoVLUXSEG3EI64_V_M8_M2 |
| 11U, // PseudoVLUXSEG3EI64_V_M8_M2_MASK |
| 11U, // PseudoVLUXSEG3EI64_V_M8_M2_TU |
| 11U, // PseudoVLUXSEG3EI8_V_M1_M1 |
| 11U, // PseudoVLUXSEG3EI8_V_M1_M1_MASK |
| 11U, // PseudoVLUXSEG3EI8_V_M1_M1_TU |
| 11U, // PseudoVLUXSEG3EI8_V_M1_M2 |
| 11U, // PseudoVLUXSEG3EI8_V_M1_M2_MASK |
| 11U, // PseudoVLUXSEG3EI8_V_M1_M2_TU |
| 11U, // PseudoVLUXSEG3EI8_V_M2_M2 |
| 11U, // PseudoVLUXSEG3EI8_V_M2_M2_MASK |
| 11U, // PseudoVLUXSEG3EI8_V_M2_M2_TU |
| 11U, // PseudoVLUXSEG3EI8_V_MF2_M1 |
| 11U, // PseudoVLUXSEG3EI8_V_MF2_M1_MASK |
| 11U, // PseudoVLUXSEG3EI8_V_MF2_M1_TU |
| 11U, // PseudoVLUXSEG3EI8_V_MF2_M2 |
| 11U, // PseudoVLUXSEG3EI8_V_MF2_M2_MASK |
| 11U, // PseudoVLUXSEG3EI8_V_MF2_M2_TU |
| 11U, // PseudoVLUXSEG3EI8_V_MF2_MF2 |
| 11U, // PseudoVLUXSEG3EI8_V_MF2_MF2_MASK |
| 11U, // PseudoVLUXSEG3EI8_V_MF2_MF2_TU |
| 11U, // PseudoVLUXSEG3EI8_V_MF4_M1 |
| 11U, // PseudoVLUXSEG3EI8_V_MF4_M1_MASK |
| 11U, // PseudoVLUXSEG3EI8_V_MF4_M1_TU |
| 11U, // PseudoVLUXSEG3EI8_V_MF4_M2 |
| 11U, // PseudoVLUXSEG3EI8_V_MF4_M2_MASK |
| 11U, // PseudoVLUXSEG3EI8_V_MF4_M2_TU |
| 11U, // PseudoVLUXSEG3EI8_V_MF4_MF2 |
| 11U, // PseudoVLUXSEG3EI8_V_MF4_MF2_MASK |
| 11U, // PseudoVLUXSEG3EI8_V_MF4_MF2_TU |
| 11U, // PseudoVLUXSEG3EI8_V_MF4_MF4 |
| 11U, // PseudoVLUXSEG3EI8_V_MF4_MF4_MASK |
| 11U, // PseudoVLUXSEG3EI8_V_MF4_MF4_TU |
| 11U, // PseudoVLUXSEG3EI8_V_MF8_M1 |
| 11U, // PseudoVLUXSEG3EI8_V_MF8_M1_MASK |
| 11U, // PseudoVLUXSEG3EI8_V_MF8_M1_TU |
| 11U, // PseudoVLUXSEG3EI8_V_MF8_MF2 |
| 11U, // PseudoVLUXSEG3EI8_V_MF8_MF2_MASK |
| 11U, // PseudoVLUXSEG3EI8_V_MF8_MF2_TU |
| 11U, // PseudoVLUXSEG3EI8_V_MF8_MF4 |
| 11U, // PseudoVLUXSEG3EI8_V_MF8_MF4_MASK |
| 11U, // PseudoVLUXSEG3EI8_V_MF8_MF4_TU |
| 11U, // PseudoVLUXSEG3EI8_V_MF8_MF8 |
| 11U, // PseudoVLUXSEG3EI8_V_MF8_MF8_MASK |
| 11U, // PseudoVLUXSEG3EI8_V_MF8_MF8_TU |
| 11U, // PseudoVLUXSEG4EI16_V_M1_M1 |
| 11U, // PseudoVLUXSEG4EI16_V_M1_M1_MASK |
| 11U, // PseudoVLUXSEG4EI16_V_M1_M1_TU |
| 11U, // PseudoVLUXSEG4EI16_V_M1_M2 |
| 11U, // PseudoVLUXSEG4EI16_V_M1_M2_MASK |
| 11U, // PseudoVLUXSEG4EI16_V_M1_M2_TU |
| 11U, // PseudoVLUXSEG4EI16_V_M1_MF2 |
| 11U, // PseudoVLUXSEG4EI16_V_M1_MF2_MASK |
| 11U, // PseudoVLUXSEG4EI16_V_M1_MF2_TU |
| 11U, // PseudoVLUXSEG4EI16_V_M2_M1 |
| 11U, // PseudoVLUXSEG4EI16_V_M2_M1_MASK |
| 11U, // PseudoVLUXSEG4EI16_V_M2_M1_TU |
| 11U, // PseudoVLUXSEG4EI16_V_M2_M2 |
| 11U, // PseudoVLUXSEG4EI16_V_M2_M2_MASK |
| 11U, // PseudoVLUXSEG4EI16_V_M2_M2_TU |
| 11U, // PseudoVLUXSEG4EI16_V_M4_M2 |
| 11U, // PseudoVLUXSEG4EI16_V_M4_M2_MASK |
| 11U, // PseudoVLUXSEG4EI16_V_M4_M2_TU |
| 11U, // PseudoVLUXSEG4EI16_V_MF2_M1 |
| 11U, // PseudoVLUXSEG4EI16_V_MF2_M1_MASK |
| 11U, // PseudoVLUXSEG4EI16_V_MF2_M1_TU |
| 11U, // PseudoVLUXSEG4EI16_V_MF2_M2 |
| 11U, // PseudoVLUXSEG4EI16_V_MF2_M2_MASK |
| 11U, // PseudoVLUXSEG4EI16_V_MF2_M2_TU |
| 11U, // PseudoVLUXSEG4EI16_V_MF2_MF2 |
| 11U, // PseudoVLUXSEG4EI16_V_MF2_MF2_MASK |
| 11U, // PseudoVLUXSEG4EI16_V_MF2_MF2_TU |
| 11U, // PseudoVLUXSEG4EI16_V_MF2_MF4 |
| 11U, // PseudoVLUXSEG4EI16_V_MF2_MF4_MASK |
| 11U, // PseudoVLUXSEG4EI16_V_MF2_MF4_TU |
| 11U, // PseudoVLUXSEG4EI16_V_MF4_M1 |
| 11U, // PseudoVLUXSEG4EI16_V_MF4_M1_MASK |
| 11U, // PseudoVLUXSEG4EI16_V_MF4_M1_TU |
| 11U, // PseudoVLUXSEG4EI16_V_MF4_MF2 |
| 11U, // PseudoVLUXSEG4EI16_V_MF4_MF2_MASK |
| 11U, // PseudoVLUXSEG4EI16_V_MF4_MF2_TU |
| 11U, // PseudoVLUXSEG4EI16_V_MF4_MF4 |
| 11U, // PseudoVLUXSEG4EI16_V_MF4_MF4_MASK |
| 11U, // PseudoVLUXSEG4EI16_V_MF4_MF4_TU |
| 11U, // PseudoVLUXSEG4EI16_V_MF4_MF8 |
| 11U, // PseudoVLUXSEG4EI16_V_MF4_MF8_MASK |
| 11U, // PseudoVLUXSEG4EI16_V_MF4_MF8_TU |
| 11U, // PseudoVLUXSEG4EI32_V_M1_M1 |
| 11U, // PseudoVLUXSEG4EI32_V_M1_M1_MASK |
| 11U, // PseudoVLUXSEG4EI32_V_M1_M1_TU |
| 11U, // PseudoVLUXSEG4EI32_V_M1_M2 |
| 11U, // PseudoVLUXSEG4EI32_V_M1_M2_MASK |
| 11U, // PseudoVLUXSEG4EI32_V_M1_M2_TU |
| 11U, // PseudoVLUXSEG4EI32_V_M1_MF2 |
| 11U, // PseudoVLUXSEG4EI32_V_M1_MF2_MASK |
| 11U, // PseudoVLUXSEG4EI32_V_M1_MF2_TU |
| 11U, // PseudoVLUXSEG4EI32_V_M1_MF4 |
| 11U, // PseudoVLUXSEG4EI32_V_M1_MF4_MASK |
| 11U, // PseudoVLUXSEG4EI32_V_M1_MF4_TU |
| 11U, // PseudoVLUXSEG4EI32_V_M2_M1 |
| 11U, // PseudoVLUXSEG4EI32_V_M2_M1_MASK |
| 11U, // PseudoVLUXSEG4EI32_V_M2_M1_TU |
| 11U, // PseudoVLUXSEG4EI32_V_M2_M2 |
| 11U, // PseudoVLUXSEG4EI32_V_M2_M2_MASK |
| 11U, // PseudoVLUXSEG4EI32_V_M2_M2_TU |
| 11U, // PseudoVLUXSEG4EI32_V_M2_MF2 |
| 11U, // PseudoVLUXSEG4EI32_V_M2_MF2_MASK |
| 11U, // PseudoVLUXSEG4EI32_V_M2_MF2_TU |
| 11U, // PseudoVLUXSEG4EI32_V_M4_M1 |
| 11U, // PseudoVLUXSEG4EI32_V_M4_M1_MASK |
| 11U, // PseudoVLUXSEG4EI32_V_M4_M1_TU |
| 11U, // PseudoVLUXSEG4EI32_V_M4_M2 |
| 11U, // PseudoVLUXSEG4EI32_V_M4_M2_MASK |
| 11U, // PseudoVLUXSEG4EI32_V_M4_M2_TU |
| 11U, // PseudoVLUXSEG4EI32_V_M8_M2 |
| 11U, // PseudoVLUXSEG4EI32_V_M8_M2_MASK |
| 11U, // PseudoVLUXSEG4EI32_V_M8_M2_TU |
| 11U, // PseudoVLUXSEG4EI32_V_MF2_M1 |
| 11U, // PseudoVLUXSEG4EI32_V_MF2_M1_MASK |
| 11U, // PseudoVLUXSEG4EI32_V_MF2_M1_TU |
| 11U, // PseudoVLUXSEG4EI32_V_MF2_MF2 |
| 11U, // PseudoVLUXSEG4EI32_V_MF2_MF2_MASK |
| 11U, // PseudoVLUXSEG4EI32_V_MF2_MF2_TU |
| 11U, // PseudoVLUXSEG4EI32_V_MF2_MF4 |
| 11U, // PseudoVLUXSEG4EI32_V_MF2_MF4_MASK |
| 11U, // PseudoVLUXSEG4EI32_V_MF2_MF4_TU |
| 11U, // PseudoVLUXSEG4EI32_V_MF2_MF8 |
| 11U, // PseudoVLUXSEG4EI32_V_MF2_MF8_MASK |
| 11U, // PseudoVLUXSEG4EI32_V_MF2_MF8_TU |
| 11U, // PseudoVLUXSEG4EI64_V_M1_M1 |
| 11U, // PseudoVLUXSEG4EI64_V_M1_M1_MASK |
| 11U, // PseudoVLUXSEG4EI64_V_M1_M1_TU |
| 11U, // PseudoVLUXSEG4EI64_V_M1_MF2 |
| 11U, // PseudoVLUXSEG4EI64_V_M1_MF2_MASK |
| 11U, // PseudoVLUXSEG4EI64_V_M1_MF2_TU |
| 11U, // PseudoVLUXSEG4EI64_V_M1_MF4 |
| 11U, // PseudoVLUXSEG4EI64_V_M1_MF4_MASK |
| 11U, // PseudoVLUXSEG4EI64_V_M1_MF4_TU |
| 11U, // PseudoVLUXSEG4EI64_V_M1_MF8 |
| 11U, // PseudoVLUXSEG4EI64_V_M1_MF8_MASK |
| 11U, // PseudoVLUXSEG4EI64_V_M1_MF8_TU |
| 11U, // PseudoVLUXSEG4EI64_V_M2_M1 |
| 11U, // PseudoVLUXSEG4EI64_V_M2_M1_MASK |
| 11U, // PseudoVLUXSEG4EI64_V_M2_M1_TU |
| 11U, // PseudoVLUXSEG4EI64_V_M2_M2 |
| 11U, // PseudoVLUXSEG4EI64_V_M2_M2_MASK |
| 11U, // PseudoVLUXSEG4EI64_V_M2_M2_TU |
| 11U, // PseudoVLUXSEG4EI64_V_M2_MF2 |
| 11U, // PseudoVLUXSEG4EI64_V_M2_MF2_MASK |
| 11U, // PseudoVLUXSEG4EI64_V_M2_MF2_TU |
| 11U, // PseudoVLUXSEG4EI64_V_M2_MF4 |
| 11U, // PseudoVLUXSEG4EI64_V_M2_MF4_MASK |
| 11U, // PseudoVLUXSEG4EI64_V_M2_MF4_TU |
| 11U, // PseudoVLUXSEG4EI64_V_M4_M1 |
| 11U, // PseudoVLUXSEG4EI64_V_M4_M1_MASK |
| 11U, // PseudoVLUXSEG4EI64_V_M4_M1_TU |
| 11U, // PseudoVLUXSEG4EI64_V_M4_M2 |
| 11U, // PseudoVLUXSEG4EI64_V_M4_M2_MASK |
| 11U, // PseudoVLUXSEG4EI64_V_M4_M2_TU |
| 11U, // PseudoVLUXSEG4EI64_V_M4_MF2 |
| 11U, // PseudoVLUXSEG4EI64_V_M4_MF2_MASK |
| 11U, // PseudoVLUXSEG4EI64_V_M4_MF2_TU |
| 11U, // PseudoVLUXSEG4EI64_V_M8_M1 |
| 11U, // PseudoVLUXSEG4EI64_V_M8_M1_MASK |
| 11U, // PseudoVLUXSEG4EI64_V_M8_M1_TU |
| 11U, // PseudoVLUXSEG4EI64_V_M8_M2 |
| 11U, // PseudoVLUXSEG4EI64_V_M8_M2_MASK |
| 11U, // PseudoVLUXSEG4EI64_V_M8_M2_TU |
| 11U, // PseudoVLUXSEG4EI8_V_M1_M1 |
| 11U, // PseudoVLUXSEG4EI8_V_M1_M1_MASK |
| 11U, // PseudoVLUXSEG4EI8_V_M1_M1_TU |
| 11U, // PseudoVLUXSEG4EI8_V_M1_M2 |
| 11U, // PseudoVLUXSEG4EI8_V_M1_M2_MASK |
| 11U, // PseudoVLUXSEG4EI8_V_M1_M2_TU |
| 11U, // PseudoVLUXSEG4EI8_V_M2_M2 |
| 11U, // PseudoVLUXSEG4EI8_V_M2_M2_MASK |
| 11U, // PseudoVLUXSEG4EI8_V_M2_M2_TU |
| 11U, // PseudoVLUXSEG4EI8_V_MF2_M1 |
| 11U, // PseudoVLUXSEG4EI8_V_MF2_M1_MASK |
| 11U, // PseudoVLUXSEG4EI8_V_MF2_M1_TU |
| 11U, // PseudoVLUXSEG4EI8_V_MF2_M2 |
| 11U, // PseudoVLUXSEG4EI8_V_MF2_M2_MASK |
| 11U, // PseudoVLUXSEG4EI8_V_MF2_M2_TU |
| 11U, // PseudoVLUXSEG4EI8_V_MF2_MF2 |
| 11U, // PseudoVLUXSEG4EI8_V_MF2_MF2_MASK |
| 11U, // PseudoVLUXSEG4EI8_V_MF2_MF2_TU |
| 11U, // PseudoVLUXSEG4EI8_V_MF4_M1 |
| 11U, // PseudoVLUXSEG4EI8_V_MF4_M1_MASK |
| 11U, // PseudoVLUXSEG4EI8_V_MF4_M1_TU |
| 11U, // PseudoVLUXSEG4EI8_V_MF4_M2 |
| 11U, // PseudoVLUXSEG4EI8_V_MF4_M2_MASK |
| 11U, // PseudoVLUXSEG4EI8_V_MF4_M2_TU |
| 11U, // PseudoVLUXSEG4EI8_V_MF4_MF2 |
| 11U, // PseudoVLUXSEG4EI8_V_MF4_MF2_MASK |
| 11U, // PseudoVLUXSEG4EI8_V_MF4_MF2_TU |
| 11U, // PseudoVLUXSEG4EI8_V_MF4_MF4 |
| 11U, // PseudoVLUXSEG4EI8_V_MF4_MF4_MASK |
| 11U, // PseudoVLUXSEG4EI8_V_MF4_MF4_TU |
| 11U, // PseudoVLUXSEG4EI8_V_MF8_M1 |
| 11U, // PseudoVLUXSEG4EI8_V_MF8_M1_MASK |
| 11U, // PseudoVLUXSEG4EI8_V_MF8_M1_TU |
| 11U, // PseudoVLUXSEG4EI8_V_MF8_MF2 |
| 11U, // PseudoVLUXSEG4EI8_V_MF8_MF2_MASK |
| 11U, // PseudoVLUXSEG4EI8_V_MF8_MF2_TU |
| 11U, // PseudoVLUXSEG4EI8_V_MF8_MF4 |
| 11U, // PseudoVLUXSEG4EI8_V_MF8_MF4_MASK |
| 11U, // PseudoVLUXSEG4EI8_V_MF8_MF4_TU |
| 11U, // PseudoVLUXSEG4EI8_V_MF8_MF8 |
| 11U, // PseudoVLUXSEG4EI8_V_MF8_MF8_MASK |
| 11U, // PseudoVLUXSEG4EI8_V_MF8_MF8_TU |
| 11U, // PseudoVLUXSEG5EI16_V_M1_M1 |
| 11U, // PseudoVLUXSEG5EI16_V_M1_M1_MASK |
| 11U, // PseudoVLUXSEG5EI16_V_M1_M1_TU |
| 11U, // PseudoVLUXSEG5EI16_V_M1_MF2 |
| 11U, // PseudoVLUXSEG5EI16_V_M1_MF2_MASK |
| 11U, // PseudoVLUXSEG5EI16_V_M1_MF2_TU |
| 11U, // PseudoVLUXSEG5EI16_V_M2_M1 |
| 11U, // PseudoVLUXSEG5EI16_V_M2_M1_MASK |
| 11U, // PseudoVLUXSEG5EI16_V_M2_M1_TU |
| 11U, // PseudoVLUXSEG5EI16_V_MF2_M1 |
| 11U, // PseudoVLUXSEG5EI16_V_MF2_M1_MASK |
| 11U, // PseudoVLUXSEG5EI16_V_MF2_M1_TU |
| 11U, // PseudoVLUXSEG5EI16_V_MF2_MF2 |
| 11U, // PseudoVLUXSEG5EI16_V_MF2_MF2_MASK |
| 11U, // PseudoVLUXSEG5EI16_V_MF2_MF2_TU |
| 11U, // PseudoVLUXSEG5EI16_V_MF2_MF4 |
| 11U, // PseudoVLUXSEG5EI16_V_MF2_MF4_MASK |
| 11U, // PseudoVLUXSEG5EI16_V_MF2_MF4_TU |
| 11U, // PseudoVLUXSEG5EI16_V_MF4_M1 |
| 11U, // PseudoVLUXSEG5EI16_V_MF4_M1_MASK |
| 11U, // PseudoVLUXSEG5EI16_V_MF4_M1_TU |
| 11U, // PseudoVLUXSEG5EI16_V_MF4_MF2 |
| 11U, // PseudoVLUXSEG5EI16_V_MF4_MF2_MASK |
| 11U, // PseudoVLUXSEG5EI16_V_MF4_MF2_TU |
| 11U, // PseudoVLUXSEG5EI16_V_MF4_MF4 |
| 11U, // PseudoVLUXSEG5EI16_V_MF4_MF4_MASK |
| 11U, // PseudoVLUXSEG5EI16_V_MF4_MF4_TU |
| 11U, // PseudoVLUXSEG5EI16_V_MF4_MF8 |
| 11U, // PseudoVLUXSEG5EI16_V_MF4_MF8_MASK |
| 11U, // PseudoVLUXSEG5EI16_V_MF4_MF8_TU |
| 11U, // PseudoVLUXSEG5EI32_V_M1_M1 |
| 11U, // PseudoVLUXSEG5EI32_V_M1_M1_MASK |
| 11U, // PseudoVLUXSEG5EI32_V_M1_M1_TU |
| 11U, // PseudoVLUXSEG5EI32_V_M1_MF2 |
| 11U, // PseudoVLUXSEG5EI32_V_M1_MF2_MASK |
| 11U, // PseudoVLUXSEG5EI32_V_M1_MF2_TU |
| 11U, // PseudoVLUXSEG5EI32_V_M1_MF4 |
| 11U, // PseudoVLUXSEG5EI32_V_M1_MF4_MASK |
| 11U, // PseudoVLUXSEG5EI32_V_M1_MF4_TU |
| 11U, // PseudoVLUXSEG5EI32_V_M2_M1 |
| 11U, // PseudoVLUXSEG5EI32_V_M2_M1_MASK |
| 11U, // PseudoVLUXSEG5EI32_V_M2_M1_TU |
| 11U, // PseudoVLUXSEG5EI32_V_M2_MF2 |
| 11U, // PseudoVLUXSEG5EI32_V_M2_MF2_MASK |
| 11U, // PseudoVLUXSEG5EI32_V_M2_MF2_TU |
| 11U, // PseudoVLUXSEG5EI32_V_M4_M1 |
| 11U, // PseudoVLUXSEG5EI32_V_M4_M1_MASK |
| 11U, // PseudoVLUXSEG5EI32_V_M4_M1_TU |
| 11U, // PseudoVLUXSEG5EI32_V_MF2_M1 |
| 11U, // PseudoVLUXSEG5EI32_V_MF2_M1_MASK |
| 11U, // PseudoVLUXSEG5EI32_V_MF2_M1_TU |
| 11U, // PseudoVLUXSEG5EI32_V_MF2_MF2 |
| 11U, // PseudoVLUXSEG5EI32_V_MF2_MF2_MASK |
| 11U, // PseudoVLUXSEG5EI32_V_MF2_MF2_TU |
| 11U, // PseudoVLUXSEG5EI32_V_MF2_MF4 |
| 11U, // PseudoVLUXSEG5EI32_V_MF2_MF4_MASK |
| 11U, // PseudoVLUXSEG5EI32_V_MF2_MF4_TU |
| 11U, // PseudoVLUXSEG5EI32_V_MF2_MF8 |
| 11U, // PseudoVLUXSEG5EI32_V_MF2_MF8_MASK |
| 11U, // PseudoVLUXSEG5EI32_V_MF2_MF8_TU |
| 11U, // PseudoVLUXSEG5EI64_V_M1_M1 |
| 11U, // PseudoVLUXSEG5EI64_V_M1_M1_MASK |
| 11U, // PseudoVLUXSEG5EI64_V_M1_M1_TU |
| 11U, // PseudoVLUXSEG5EI64_V_M1_MF2 |
| 11U, // PseudoVLUXSEG5EI64_V_M1_MF2_MASK |
| 11U, // PseudoVLUXSEG5EI64_V_M1_MF2_TU |
| 11U, // PseudoVLUXSEG5EI64_V_M1_MF4 |
| 11U, // PseudoVLUXSEG5EI64_V_M1_MF4_MASK |
| 11U, // PseudoVLUXSEG5EI64_V_M1_MF4_TU |
| 11U, // PseudoVLUXSEG5EI64_V_M1_MF8 |
| 11U, // PseudoVLUXSEG5EI64_V_M1_MF8_MASK |
| 11U, // PseudoVLUXSEG5EI64_V_M1_MF8_TU |
| 11U, // PseudoVLUXSEG5EI64_V_M2_M1 |
| 11U, // PseudoVLUXSEG5EI64_V_M2_M1_MASK |
| 11U, // PseudoVLUXSEG5EI64_V_M2_M1_TU |
| 11U, // PseudoVLUXSEG5EI64_V_M2_MF2 |
| 11U, // PseudoVLUXSEG5EI64_V_M2_MF2_MASK |
| 11U, // PseudoVLUXSEG5EI64_V_M2_MF2_TU |
| 11U, // PseudoVLUXSEG5EI64_V_M2_MF4 |
| 11U, // PseudoVLUXSEG5EI64_V_M2_MF4_MASK |
| 11U, // PseudoVLUXSEG5EI64_V_M2_MF4_TU |
| 11U, // PseudoVLUXSEG5EI64_V_M4_M1 |
| 11U, // PseudoVLUXSEG5EI64_V_M4_M1_MASK |
| 11U, // PseudoVLUXSEG5EI64_V_M4_M1_TU |
| 11U, // PseudoVLUXSEG5EI64_V_M4_MF2 |
| 11U, // PseudoVLUXSEG5EI64_V_M4_MF2_MASK |
| 11U, // PseudoVLUXSEG5EI64_V_M4_MF2_TU |
| 11U, // PseudoVLUXSEG5EI64_V_M8_M1 |
| 11U, // PseudoVLUXSEG5EI64_V_M8_M1_MASK |
| 11U, // PseudoVLUXSEG5EI64_V_M8_M1_TU |
| 11U, // PseudoVLUXSEG5EI8_V_M1_M1 |
| 11U, // PseudoVLUXSEG5EI8_V_M1_M1_MASK |
| 11U, // PseudoVLUXSEG5EI8_V_M1_M1_TU |
| 11U, // PseudoVLUXSEG5EI8_V_MF2_M1 |
| 11U, // PseudoVLUXSEG5EI8_V_MF2_M1_MASK |
| 11U, // PseudoVLUXSEG5EI8_V_MF2_M1_TU |
| 11U, // PseudoVLUXSEG5EI8_V_MF2_MF2 |
| 11U, // PseudoVLUXSEG5EI8_V_MF2_MF2_MASK |
| 11U, // PseudoVLUXSEG5EI8_V_MF2_MF2_TU |
| 11U, // PseudoVLUXSEG5EI8_V_MF4_M1 |
| 11U, // PseudoVLUXSEG5EI8_V_MF4_M1_MASK |
| 11U, // PseudoVLUXSEG5EI8_V_MF4_M1_TU |
| 11U, // PseudoVLUXSEG5EI8_V_MF4_MF2 |
| 11U, // PseudoVLUXSEG5EI8_V_MF4_MF2_MASK |
| 11U, // PseudoVLUXSEG5EI8_V_MF4_MF2_TU |
| 11U, // PseudoVLUXSEG5EI8_V_MF4_MF4 |
| 11U, // PseudoVLUXSEG5EI8_V_MF4_MF4_MASK |
| 11U, // PseudoVLUXSEG5EI8_V_MF4_MF4_TU |
| 11U, // PseudoVLUXSEG5EI8_V_MF8_M1 |
| 11U, // PseudoVLUXSEG5EI8_V_MF8_M1_MASK |
| 11U, // PseudoVLUXSEG5EI8_V_MF8_M1_TU |
| 11U, // PseudoVLUXSEG5EI8_V_MF8_MF2 |
| 11U, // PseudoVLUXSEG5EI8_V_MF8_MF2_MASK |
| 11U, // PseudoVLUXSEG5EI8_V_MF8_MF2_TU |
| 11U, // PseudoVLUXSEG5EI8_V_MF8_MF4 |
| 11U, // PseudoVLUXSEG5EI8_V_MF8_MF4_MASK |
| 11U, // PseudoVLUXSEG5EI8_V_MF8_MF4_TU |
| 11U, // PseudoVLUXSEG5EI8_V_MF8_MF8 |
| 11U, // PseudoVLUXSEG5EI8_V_MF8_MF8_MASK |
| 11U, // PseudoVLUXSEG5EI8_V_MF8_MF8_TU |
| 11U, // PseudoVLUXSEG6EI16_V_M1_M1 |
| 11U, // PseudoVLUXSEG6EI16_V_M1_M1_MASK |
| 11U, // PseudoVLUXSEG6EI16_V_M1_M1_TU |
| 11U, // PseudoVLUXSEG6EI16_V_M1_MF2 |
| 11U, // PseudoVLUXSEG6EI16_V_M1_MF2_MASK |
| 11U, // PseudoVLUXSEG6EI16_V_M1_MF2_TU |
| 11U, // PseudoVLUXSEG6EI16_V_M2_M1 |
| 11U, // PseudoVLUXSEG6EI16_V_M2_M1_MASK |
| 11U, // PseudoVLUXSEG6EI16_V_M2_M1_TU |
| 11U, // PseudoVLUXSEG6EI16_V_MF2_M1 |
| 11U, // PseudoVLUXSEG6EI16_V_MF2_M1_MASK |
| 11U, // PseudoVLUXSEG6EI16_V_MF2_M1_TU |
| 11U, // PseudoVLUXSEG6EI16_V_MF2_MF2 |
| 11U, // PseudoVLUXSEG6EI16_V_MF2_MF2_MASK |
| 11U, // PseudoVLUXSEG6EI16_V_MF2_MF2_TU |
| 11U, // PseudoVLUXSEG6EI16_V_MF2_MF4 |
| 11U, // PseudoVLUXSEG6EI16_V_MF2_MF4_MASK |
| 11U, // PseudoVLUXSEG6EI16_V_MF2_MF4_TU |
| 11U, // PseudoVLUXSEG6EI16_V_MF4_M1 |
| 11U, // PseudoVLUXSEG6EI16_V_MF4_M1_MASK |
| 11U, // PseudoVLUXSEG6EI16_V_MF4_M1_TU |
| 11U, // PseudoVLUXSEG6EI16_V_MF4_MF2 |
| 11U, // PseudoVLUXSEG6EI16_V_MF4_MF2_MASK |
| 11U, // PseudoVLUXSEG6EI16_V_MF4_MF2_TU |
| 11U, // PseudoVLUXSEG6EI16_V_MF4_MF4 |
| 11U, // PseudoVLUXSEG6EI16_V_MF4_MF4_MASK |
| 11U, // PseudoVLUXSEG6EI16_V_MF4_MF4_TU |
| 11U, // PseudoVLUXSEG6EI16_V_MF4_MF8 |
| 11U, // PseudoVLUXSEG6EI16_V_MF4_MF8_MASK |
| 11U, // PseudoVLUXSEG6EI16_V_MF4_MF8_TU |
| 11U, // PseudoVLUXSEG6EI32_V_M1_M1 |
| 11U, // PseudoVLUXSEG6EI32_V_M1_M1_MASK |
| 11U, // PseudoVLUXSEG6EI32_V_M1_M1_TU |
| 11U, // PseudoVLUXSEG6EI32_V_M1_MF2 |
| 11U, // PseudoVLUXSEG6EI32_V_M1_MF2_MASK |
| 11U, // PseudoVLUXSEG6EI32_V_M1_MF2_TU |
| 11U, // PseudoVLUXSEG6EI32_V_M1_MF4 |
| 11U, // PseudoVLUXSEG6EI32_V_M1_MF4_MASK |
| 11U, // PseudoVLUXSEG6EI32_V_M1_MF4_TU |
| 11U, // PseudoVLUXSEG6EI32_V_M2_M1 |
| 11U, // PseudoVLUXSEG6EI32_V_M2_M1_MASK |
| 11U, // PseudoVLUXSEG6EI32_V_M2_M1_TU |
| 11U, // PseudoVLUXSEG6EI32_V_M2_MF2 |
| 11U, // PseudoVLUXSEG6EI32_V_M2_MF2_MASK |
| 11U, // PseudoVLUXSEG6EI32_V_M2_MF2_TU |
| 11U, // PseudoVLUXSEG6EI32_V_M4_M1 |
| 11U, // PseudoVLUXSEG6EI32_V_M4_M1_MASK |
| 11U, // PseudoVLUXSEG6EI32_V_M4_M1_TU |
| 11U, // PseudoVLUXSEG6EI32_V_MF2_M1 |
| 11U, // PseudoVLUXSEG6EI32_V_MF2_M1_MASK |
| 11U, // PseudoVLUXSEG6EI32_V_MF2_M1_TU |
| 11U, // PseudoVLUXSEG6EI32_V_MF2_MF2 |
| 11U, // PseudoVLUXSEG6EI32_V_MF2_MF2_MASK |
| 11U, // PseudoVLUXSEG6EI32_V_MF2_MF2_TU |
| 11U, // PseudoVLUXSEG6EI32_V_MF2_MF4 |
| 11U, // PseudoVLUXSEG6EI32_V_MF2_MF4_MASK |
| 11U, // PseudoVLUXSEG6EI32_V_MF2_MF4_TU |
| 11U, // PseudoVLUXSEG6EI32_V_MF2_MF8 |
| 11U, // PseudoVLUXSEG6EI32_V_MF2_MF8_MASK |
| 11U, // PseudoVLUXSEG6EI32_V_MF2_MF8_TU |
| 11U, // PseudoVLUXSEG6EI64_V_M1_M1 |
| 11U, // PseudoVLUXSEG6EI64_V_M1_M1_MASK |
| 11U, // PseudoVLUXSEG6EI64_V_M1_M1_TU |
| 11U, // PseudoVLUXSEG6EI64_V_M1_MF2 |
| 11U, // PseudoVLUXSEG6EI64_V_M1_MF2_MASK |
| 11U, // PseudoVLUXSEG6EI64_V_M1_MF2_TU |
| 11U, // PseudoVLUXSEG6EI64_V_M1_MF4 |
| 11U, // PseudoVLUXSEG6EI64_V_M1_MF4_MASK |
| 11U, // PseudoVLUXSEG6EI64_V_M1_MF4_TU |
| 11U, // PseudoVLUXSEG6EI64_V_M1_MF8 |
| 11U, // PseudoVLUXSEG6EI64_V_M1_MF8_MASK |
| 11U, // PseudoVLUXSEG6EI64_V_M1_MF8_TU |
| 11U, // PseudoVLUXSEG6EI64_V_M2_M1 |
| 11U, // PseudoVLUXSEG6EI64_V_M2_M1_MASK |
| 11U, // PseudoVLUXSEG6EI64_V_M2_M1_TU |
| 11U, // PseudoVLUXSEG6EI64_V_M2_MF2 |
| 11U, // PseudoVLUXSEG6EI64_V_M2_MF2_MASK |
| 11U, // PseudoVLUXSEG6EI64_V_M2_MF2_TU |
| 11U, // PseudoVLUXSEG6EI64_V_M2_MF4 |
| 11U, // PseudoVLUXSEG6EI64_V_M2_MF4_MASK |
| 11U, // PseudoVLUXSEG6EI64_V_M2_MF4_TU |
| 11U, // PseudoVLUXSEG6EI64_V_M4_M1 |
| 11U, // PseudoVLUXSEG6EI64_V_M4_M1_MASK |
| 11U, // PseudoVLUXSEG6EI64_V_M4_M1_TU |
| 11U, // PseudoVLUXSEG6EI64_V_M4_MF2 |
| 11U, // PseudoVLUXSEG6EI64_V_M4_MF2_MASK |
| 11U, // PseudoVLUXSEG6EI64_V_M4_MF2_TU |
| 11U, // PseudoVLUXSEG6EI64_V_M8_M1 |
| 11U, // PseudoVLUXSEG6EI64_V_M8_M1_MASK |
| 11U, // PseudoVLUXSEG6EI64_V_M8_M1_TU |
| 11U, // PseudoVLUXSEG6EI8_V_M1_M1 |
| 11U, // PseudoVLUXSEG6EI8_V_M1_M1_MASK |
| 11U, // PseudoVLUXSEG6EI8_V_M1_M1_TU |
| 11U, // PseudoVLUXSEG6EI8_V_MF2_M1 |
| 11U, // PseudoVLUXSEG6EI8_V_MF2_M1_MASK |
| 11U, // PseudoVLUXSEG6EI8_V_MF2_M1_TU |
| 11U, // PseudoVLUXSEG6EI8_V_MF2_MF2 |
| 11U, // PseudoVLUXSEG6EI8_V_MF2_MF2_MASK |
| 11U, // PseudoVLUXSEG6EI8_V_MF2_MF2_TU |
| 11U, // PseudoVLUXSEG6EI8_V_MF4_M1 |
| 11U, // PseudoVLUXSEG6EI8_V_MF4_M1_MASK |
| 11U, // PseudoVLUXSEG6EI8_V_MF4_M1_TU |
| 11U, // PseudoVLUXSEG6EI8_V_MF4_MF2 |
| 11U, // PseudoVLUXSEG6EI8_V_MF4_MF2_MASK |
| 11U, // PseudoVLUXSEG6EI8_V_MF4_MF2_TU |
| 11U, // PseudoVLUXSEG6EI8_V_MF4_MF4 |
| 11U, // PseudoVLUXSEG6EI8_V_MF4_MF4_MASK |
| 11U, // PseudoVLUXSEG6EI8_V_MF4_MF4_TU |
| 11U, // PseudoVLUXSEG6EI8_V_MF8_M1 |
| 11U, // PseudoVLUXSEG6EI8_V_MF8_M1_MASK |
| 11U, // PseudoVLUXSEG6EI8_V_MF8_M1_TU |
| 11U, // PseudoVLUXSEG6EI8_V_MF8_MF2 |
| 11U, // PseudoVLUXSEG6EI8_V_MF8_MF2_MASK |
| 11U, // PseudoVLUXSEG6EI8_V_MF8_MF2_TU |
| 11U, // PseudoVLUXSEG6EI8_V_MF8_MF4 |
| 11U, // PseudoVLUXSEG6EI8_V_MF8_MF4_MASK |
| 11U, // PseudoVLUXSEG6EI8_V_MF8_MF4_TU |
| 11U, // PseudoVLUXSEG6EI8_V_MF8_MF8 |
| 11U, // PseudoVLUXSEG6EI8_V_MF8_MF8_MASK |
| 11U, // PseudoVLUXSEG6EI8_V_MF8_MF8_TU |
| 11U, // PseudoVLUXSEG7EI16_V_M1_M1 |
| 11U, // PseudoVLUXSEG7EI16_V_M1_M1_MASK |
| 11U, // PseudoVLUXSEG7EI16_V_M1_M1_TU |
| 11U, // PseudoVLUXSEG7EI16_V_M1_MF2 |
| 11U, // PseudoVLUXSEG7EI16_V_M1_MF2_MASK |
| 11U, // PseudoVLUXSEG7EI16_V_M1_MF2_TU |
| 11U, // PseudoVLUXSEG7EI16_V_M2_M1 |
| 11U, // PseudoVLUXSEG7EI16_V_M2_M1_MASK |
| 11U, // PseudoVLUXSEG7EI16_V_M2_M1_TU |
| 11U, // PseudoVLUXSEG7EI16_V_MF2_M1 |
| 11U, // PseudoVLUXSEG7EI16_V_MF2_M1_MASK |
| 11U, // PseudoVLUXSEG7EI16_V_MF2_M1_TU |
| 11U, // PseudoVLUXSEG7EI16_V_MF2_MF2 |
| 11U, // PseudoVLUXSEG7EI16_V_MF2_MF2_MASK |
| 11U, // PseudoVLUXSEG7EI16_V_MF2_MF2_TU |
| 11U, // PseudoVLUXSEG7EI16_V_MF2_MF4 |
| 11U, // PseudoVLUXSEG7EI16_V_MF2_MF4_MASK |
| 11U, // PseudoVLUXSEG7EI16_V_MF2_MF4_TU |
| 11U, // PseudoVLUXSEG7EI16_V_MF4_M1 |
| 11U, // PseudoVLUXSEG7EI16_V_MF4_M1_MASK |
| 11U, // PseudoVLUXSEG7EI16_V_MF4_M1_TU |
| 11U, // PseudoVLUXSEG7EI16_V_MF4_MF2 |
| 11U, // PseudoVLUXSEG7EI16_V_MF4_MF2_MASK |
| 11U, // PseudoVLUXSEG7EI16_V_MF4_MF2_TU |
| 11U, // PseudoVLUXSEG7EI16_V_MF4_MF4 |
| 11U, // PseudoVLUXSEG7EI16_V_MF4_MF4_MASK |
| 11U, // PseudoVLUXSEG7EI16_V_MF4_MF4_TU |
| 11U, // PseudoVLUXSEG7EI16_V_MF4_MF8 |
| 11U, // PseudoVLUXSEG7EI16_V_MF4_MF8_MASK |
| 11U, // PseudoVLUXSEG7EI16_V_MF4_MF8_TU |
| 11U, // PseudoVLUXSEG7EI32_V_M1_M1 |
| 11U, // PseudoVLUXSEG7EI32_V_M1_M1_MASK |
| 11U, // PseudoVLUXSEG7EI32_V_M1_M1_TU |
| 11U, // PseudoVLUXSEG7EI32_V_M1_MF2 |
| 11U, // PseudoVLUXSEG7EI32_V_M1_MF2_MASK |
| 11U, // PseudoVLUXSEG7EI32_V_M1_MF2_TU |
| 11U, // PseudoVLUXSEG7EI32_V_M1_MF4 |
| 11U, // PseudoVLUXSEG7EI32_V_M1_MF4_MASK |
| 11U, // PseudoVLUXSEG7EI32_V_M1_MF4_TU |
| 11U, // PseudoVLUXSEG7EI32_V_M2_M1 |
| 11U, // PseudoVLUXSEG7EI32_V_M2_M1_MASK |
| 11U, // PseudoVLUXSEG7EI32_V_M2_M1_TU |
| 11U, // PseudoVLUXSEG7EI32_V_M2_MF2 |
| 11U, // PseudoVLUXSEG7EI32_V_M2_MF2_MASK |
| 11U, // PseudoVLUXSEG7EI32_V_M2_MF2_TU |
| 11U, // PseudoVLUXSEG7EI32_V_M4_M1 |
| 11U, // PseudoVLUXSEG7EI32_V_M4_M1_MASK |
| 11U, // PseudoVLUXSEG7EI32_V_M4_M1_TU |
| 11U, // PseudoVLUXSEG7EI32_V_MF2_M1 |
| 11U, // PseudoVLUXSEG7EI32_V_MF2_M1_MASK |
| 11U, // PseudoVLUXSEG7EI32_V_MF2_M1_TU |
| 11U, // PseudoVLUXSEG7EI32_V_MF2_MF2 |
| 11U, // PseudoVLUXSEG7EI32_V_MF2_MF2_MASK |
| 11U, // PseudoVLUXSEG7EI32_V_MF2_MF2_TU |
| 11U, // PseudoVLUXSEG7EI32_V_MF2_MF4 |
| 11U, // PseudoVLUXSEG7EI32_V_MF2_MF4_MASK |
| 11U, // PseudoVLUXSEG7EI32_V_MF2_MF4_TU |
| 11U, // PseudoVLUXSEG7EI32_V_MF2_MF8 |
| 11U, // PseudoVLUXSEG7EI32_V_MF2_MF8_MASK |
| 11U, // PseudoVLUXSEG7EI32_V_MF2_MF8_TU |
| 11U, // PseudoVLUXSEG7EI64_V_M1_M1 |
| 11U, // PseudoVLUXSEG7EI64_V_M1_M1_MASK |
| 11U, // PseudoVLUXSEG7EI64_V_M1_M1_TU |
| 11U, // PseudoVLUXSEG7EI64_V_M1_MF2 |
| 11U, // PseudoVLUXSEG7EI64_V_M1_MF2_MASK |
| 11U, // PseudoVLUXSEG7EI64_V_M1_MF2_TU |
| 11U, // PseudoVLUXSEG7EI64_V_M1_MF4 |
| 11U, // PseudoVLUXSEG7EI64_V_M1_MF4_MASK |
| 11U, // PseudoVLUXSEG7EI64_V_M1_MF4_TU |
| 11U, // PseudoVLUXSEG7EI64_V_M1_MF8 |
| 11U, // PseudoVLUXSEG7EI64_V_M1_MF8_MASK |
| 11U, // PseudoVLUXSEG7EI64_V_M1_MF8_TU |
| 11U, // PseudoVLUXSEG7EI64_V_M2_M1 |
| 11U, // PseudoVLUXSEG7EI64_V_M2_M1_MASK |
| 11U, // PseudoVLUXSEG7EI64_V_M2_M1_TU |
| 11U, // PseudoVLUXSEG7EI64_V_M2_MF2 |
| 11U, // PseudoVLUXSEG7EI64_V_M2_MF2_MASK |
| 11U, // PseudoVLUXSEG7EI64_V_M2_MF2_TU |
| 11U, // PseudoVLUXSEG7EI64_V_M2_MF4 |
| 11U, // PseudoVLUXSEG7EI64_V_M2_MF4_MASK |
| 11U, // PseudoVLUXSEG7EI64_V_M2_MF4_TU |
| 11U, // PseudoVLUXSEG7EI64_V_M4_M1 |
| 11U, // PseudoVLUXSEG7EI64_V_M4_M1_MASK |
| 11U, // PseudoVLUXSEG7EI64_V_M4_M1_TU |
| 11U, // PseudoVLUXSEG7EI64_V_M4_MF2 |
| 11U, // PseudoVLUXSEG7EI64_V_M4_MF2_MASK |
| 11U, // PseudoVLUXSEG7EI64_V_M4_MF2_TU |
| 11U, // PseudoVLUXSEG7EI64_V_M8_M1 |
| 11U, // PseudoVLUXSEG7EI64_V_M8_M1_MASK |
| 11U, // PseudoVLUXSEG7EI64_V_M8_M1_TU |
| 11U, // PseudoVLUXSEG7EI8_V_M1_M1 |
| 11U, // PseudoVLUXSEG7EI8_V_M1_M1_MASK |
| 11U, // PseudoVLUXSEG7EI8_V_M1_M1_TU |
| 11U, // PseudoVLUXSEG7EI8_V_MF2_M1 |
| 11U, // PseudoVLUXSEG7EI8_V_MF2_M1_MASK |
| 11U, // PseudoVLUXSEG7EI8_V_MF2_M1_TU |
| 11U, // PseudoVLUXSEG7EI8_V_MF2_MF2 |
| 11U, // PseudoVLUXSEG7EI8_V_MF2_MF2_MASK |
| 11U, // PseudoVLUXSEG7EI8_V_MF2_MF2_TU |
| 11U, // PseudoVLUXSEG7EI8_V_MF4_M1 |
| 11U, // PseudoVLUXSEG7EI8_V_MF4_M1_MASK |
| 11U, // PseudoVLUXSEG7EI8_V_MF4_M1_TU |
| 11U, // PseudoVLUXSEG7EI8_V_MF4_MF2 |
| 11U, // PseudoVLUXSEG7EI8_V_MF4_MF2_MASK |
| 11U, // PseudoVLUXSEG7EI8_V_MF4_MF2_TU |
| 11U, // PseudoVLUXSEG7EI8_V_MF4_MF4 |
| 11U, // PseudoVLUXSEG7EI8_V_MF4_MF4_MASK |
| 11U, // PseudoVLUXSEG7EI8_V_MF4_MF4_TU |
| 11U, // PseudoVLUXSEG7EI8_V_MF8_M1 |
| 11U, // PseudoVLUXSEG7EI8_V_MF8_M1_MASK |
| 11U, // PseudoVLUXSEG7EI8_V_MF8_M1_TU |
| 11U, // PseudoVLUXSEG7EI8_V_MF8_MF2 |
| 11U, // PseudoVLUXSEG7EI8_V_MF8_MF2_MASK |
| 11U, // PseudoVLUXSEG7EI8_V_MF8_MF2_TU |
| 11U, // PseudoVLUXSEG7EI8_V_MF8_MF4 |
| 11U, // PseudoVLUXSEG7EI8_V_MF8_MF4_MASK |
| 11U, // PseudoVLUXSEG7EI8_V_MF8_MF4_TU |
| 11U, // PseudoVLUXSEG7EI8_V_MF8_MF8 |
| 11U, // PseudoVLUXSEG7EI8_V_MF8_MF8_MASK |
| 11U, // PseudoVLUXSEG7EI8_V_MF8_MF8_TU |
| 11U, // PseudoVLUXSEG8EI16_V_M1_M1 |
| 11U, // PseudoVLUXSEG8EI16_V_M1_M1_MASK |
| 11U, // PseudoVLUXSEG8EI16_V_M1_M1_TU |
| 11U, // PseudoVLUXSEG8EI16_V_M1_MF2 |
| 11U, // PseudoVLUXSEG8EI16_V_M1_MF2_MASK |
| 11U, // PseudoVLUXSEG8EI16_V_M1_MF2_TU |
| 11U, // PseudoVLUXSEG8EI16_V_M2_M1 |
| 11U, // PseudoVLUXSEG8EI16_V_M2_M1_MASK |
| 11U, // PseudoVLUXSEG8EI16_V_M2_M1_TU |
| 11U, // PseudoVLUXSEG8EI16_V_MF2_M1 |
| 11U, // PseudoVLUXSEG8EI16_V_MF2_M1_MASK |
| 11U, // PseudoVLUXSEG8EI16_V_MF2_M1_TU |
| 11U, // PseudoVLUXSEG8EI16_V_MF2_MF2 |
| 11U, // PseudoVLUXSEG8EI16_V_MF2_MF2_MASK |
| 11U, // PseudoVLUXSEG8EI16_V_MF2_MF2_TU |
| 11U, // PseudoVLUXSEG8EI16_V_MF2_MF4 |
| 11U, // PseudoVLUXSEG8EI16_V_MF2_MF4_MASK |
| 11U, // PseudoVLUXSEG8EI16_V_MF2_MF4_TU |
| 11U, // PseudoVLUXSEG8EI16_V_MF4_M1 |
| 11U, // PseudoVLUXSEG8EI16_V_MF4_M1_MASK |
| 11U, // PseudoVLUXSEG8EI16_V_MF4_M1_TU |
| 11U, // PseudoVLUXSEG8EI16_V_MF4_MF2 |
| 11U, // PseudoVLUXSEG8EI16_V_MF4_MF2_MASK |
| 11U, // PseudoVLUXSEG8EI16_V_MF4_MF2_TU |
| 11U, // PseudoVLUXSEG8EI16_V_MF4_MF4 |
| 11U, // PseudoVLUXSEG8EI16_V_MF4_MF4_MASK |
| 11U, // PseudoVLUXSEG8EI16_V_MF4_MF4_TU |
| 11U, // PseudoVLUXSEG8EI16_V_MF4_MF8 |
| 11U, // PseudoVLUXSEG8EI16_V_MF4_MF8_MASK |
| 11U, // PseudoVLUXSEG8EI16_V_MF4_MF8_TU |
| 11U, // PseudoVLUXSEG8EI32_V_M1_M1 |
| 11U, // PseudoVLUXSEG8EI32_V_M1_M1_MASK |
| 11U, // PseudoVLUXSEG8EI32_V_M1_M1_TU |
| 11U, // PseudoVLUXSEG8EI32_V_M1_MF2 |
| 11U, // PseudoVLUXSEG8EI32_V_M1_MF2_MASK |
| 11U, // PseudoVLUXSEG8EI32_V_M1_MF2_TU |
| 11U, // PseudoVLUXSEG8EI32_V_M1_MF4 |
| 11U, // PseudoVLUXSEG8EI32_V_M1_MF4_MASK |
| 11U, // PseudoVLUXSEG8EI32_V_M1_MF4_TU |
| 11U, // PseudoVLUXSEG8EI32_V_M2_M1 |
| 11U, // PseudoVLUXSEG8EI32_V_M2_M1_MASK |
| 11U, // PseudoVLUXSEG8EI32_V_M2_M1_TU |
| 11U, // PseudoVLUXSEG8EI32_V_M2_MF2 |
| 11U, // PseudoVLUXSEG8EI32_V_M2_MF2_MASK |
| 11U, // PseudoVLUXSEG8EI32_V_M2_MF2_TU |
| 11U, // PseudoVLUXSEG8EI32_V_M4_M1 |
| 11U, // PseudoVLUXSEG8EI32_V_M4_M1_MASK |
| 11U, // PseudoVLUXSEG8EI32_V_M4_M1_TU |
| 11U, // PseudoVLUXSEG8EI32_V_MF2_M1 |
| 11U, // PseudoVLUXSEG8EI32_V_MF2_M1_MASK |
| 11U, // PseudoVLUXSEG8EI32_V_MF2_M1_TU |
| 11U, // PseudoVLUXSEG8EI32_V_MF2_MF2 |
| 11U, // PseudoVLUXSEG8EI32_V_MF2_MF2_MASK |
| 11U, // PseudoVLUXSEG8EI32_V_MF2_MF2_TU |
| 11U, // PseudoVLUXSEG8EI32_V_MF2_MF4 |
| 11U, // PseudoVLUXSEG8EI32_V_MF2_MF4_MASK |
| 11U, // PseudoVLUXSEG8EI32_V_MF2_MF4_TU |
| 11U, // PseudoVLUXSEG8EI32_V_MF2_MF8 |
| 11U, // PseudoVLUXSEG8EI32_V_MF2_MF8_MASK |
| 11U, // PseudoVLUXSEG8EI32_V_MF2_MF8_TU |
| 11U, // PseudoVLUXSEG8EI64_V_M1_M1 |
| 11U, // PseudoVLUXSEG8EI64_V_M1_M1_MASK |
| 11U, // PseudoVLUXSEG8EI64_V_M1_M1_TU |
| 11U, // PseudoVLUXSEG8EI64_V_M1_MF2 |
| 11U, // PseudoVLUXSEG8EI64_V_M1_MF2_MASK |
| 11U, // PseudoVLUXSEG8EI64_V_M1_MF2_TU |
| 11U, // PseudoVLUXSEG8EI64_V_M1_MF4 |
| 11U, // PseudoVLUXSEG8EI64_V_M1_MF4_MASK |
| 11U, // PseudoVLUXSEG8EI64_V_M1_MF4_TU |
| 11U, // PseudoVLUXSEG8EI64_V_M1_MF8 |
| 11U, // PseudoVLUXSEG8EI64_V_M1_MF8_MASK |
| 11U, // PseudoVLUXSEG8EI64_V_M1_MF8_TU |
| 11U, // PseudoVLUXSEG8EI64_V_M2_M1 |
| 11U, // PseudoVLUXSEG8EI64_V_M2_M1_MASK |
| 11U, // PseudoVLUXSEG8EI64_V_M2_M1_TU |
| 11U, // PseudoVLUXSEG8EI64_V_M2_MF2 |
| 11U, // PseudoVLUXSEG8EI64_V_M2_MF2_MASK |
| 11U, // PseudoVLUXSEG8EI64_V_M2_MF2_TU |
| 11U, // PseudoVLUXSEG8EI64_V_M2_MF4 |
| 11U, // PseudoVLUXSEG8EI64_V_M2_MF4_MASK |
| 11U, // PseudoVLUXSEG8EI64_V_M2_MF4_TU |
| 11U, // PseudoVLUXSEG8EI64_V_M4_M1 |
| 11U, // PseudoVLUXSEG8EI64_V_M4_M1_MASK |
| 11U, // PseudoVLUXSEG8EI64_V_M4_M1_TU |
| 11U, // PseudoVLUXSEG8EI64_V_M4_MF2 |
| 11U, // PseudoVLUXSEG8EI64_V_M4_MF2_MASK |
| 11U, // PseudoVLUXSEG8EI64_V_M4_MF2_TU |
| 11U, // PseudoVLUXSEG8EI64_V_M8_M1 |
| 11U, // PseudoVLUXSEG8EI64_V_M8_M1_MASK |
| 11U, // PseudoVLUXSEG8EI64_V_M8_M1_TU |
| 11U, // PseudoVLUXSEG8EI8_V_M1_M1 |
| 11U, // PseudoVLUXSEG8EI8_V_M1_M1_MASK |
| 11U, // PseudoVLUXSEG8EI8_V_M1_M1_TU |
| 11U, // PseudoVLUXSEG8EI8_V_MF2_M1 |
| 11U, // PseudoVLUXSEG8EI8_V_MF2_M1_MASK |
| 11U, // PseudoVLUXSEG8EI8_V_MF2_M1_TU |
| 11U, // PseudoVLUXSEG8EI8_V_MF2_MF2 |
| 11U, // PseudoVLUXSEG8EI8_V_MF2_MF2_MASK |
| 11U, // PseudoVLUXSEG8EI8_V_MF2_MF2_TU |
| 11U, // PseudoVLUXSEG8EI8_V_MF4_M1 |
| 11U, // PseudoVLUXSEG8EI8_V_MF4_M1_MASK |
| 11U, // PseudoVLUXSEG8EI8_V_MF4_M1_TU |
| 11U, // PseudoVLUXSEG8EI8_V_MF4_MF2 |
| 11U, // PseudoVLUXSEG8EI8_V_MF4_MF2_MASK |
| 11U, // PseudoVLUXSEG8EI8_V_MF4_MF2_TU |
| 11U, // PseudoVLUXSEG8EI8_V_MF4_MF4 |
| 11U, // PseudoVLUXSEG8EI8_V_MF4_MF4_MASK |
| 11U, // PseudoVLUXSEG8EI8_V_MF4_MF4_TU |
| 11U, // PseudoVLUXSEG8EI8_V_MF8_M1 |
| 11U, // PseudoVLUXSEG8EI8_V_MF8_M1_MASK |
| 11U, // PseudoVLUXSEG8EI8_V_MF8_M1_TU |
| 11U, // PseudoVLUXSEG8EI8_V_MF8_MF2 |
| 11U, // PseudoVLUXSEG8EI8_V_MF8_MF2_MASK |
| 11U, // PseudoVLUXSEG8EI8_V_MF8_MF2_TU |
| 11U, // PseudoVLUXSEG8EI8_V_MF8_MF4 |
| 11U, // PseudoVLUXSEG8EI8_V_MF8_MF4_MASK |
| 11U, // PseudoVLUXSEG8EI8_V_MF8_MF4_TU |
| 11U, // PseudoVLUXSEG8EI8_V_MF8_MF8 |
| 11U, // PseudoVLUXSEG8EI8_V_MF8_MF8_MASK |
| 11U, // PseudoVLUXSEG8EI8_V_MF8_MF8_TU |
| 11U, // PseudoVMACC_VV_M1 |
| 11U, // PseudoVMACC_VV_M1_MASK |
| 11U, // PseudoVMACC_VV_M2 |
| 11U, // PseudoVMACC_VV_M2_MASK |
| 11U, // PseudoVMACC_VV_M4 |
| 11U, // PseudoVMACC_VV_M4_MASK |
| 11U, // PseudoVMACC_VV_M8 |
| 11U, // PseudoVMACC_VV_M8_MASK |
| 11U, // PseudoVMACC_VV_MF2 |
| 11U, // PseudoVMACC_VV_MF2_MASK |
| 11U, // PseudoVMACC_VV_MF4 |
| 11U, // PseudoVMACC_VV_MF4_MASK |
| 11U, // PseudoVMACC_VV_MF8 |
| 11U, // PseudoVMACC_VV_MF8_MASK |
| 11U, // PseudoVMACC_VX_M1 |
| 11U, // PseudoVMACC_VX_M1_MASK |
| 11U, // PseudoVMACC_VX_M2 |
| 11U, // PseudoVMACC_VX_M2_MASK |
| 11U, // PseudoVMACC_VX_M4 |
| 11U, // PseudoVMACC_VX_M4_MASK |
| 11U, // PseudoVMACC_VX_M8 |
| 11U, // PseudoVMACC_VX_M8_MASK |
| 11U, // PseudoVMACC_VX_MF2 |
| 11U, // PseudoVMACC_VX_MF2_MASK |
| 11U, // PseudoVMACC_VX_MF4 |
| 11U, // PseudoVMACC_VX_MF4_MASK |
| 11U, // PseudoVMACC_VX_MF8 |
| 11U, // PseudoVMACC_VX_MF8_MASK |
| 11U, // PseudoVMADC_VIM_M1 |
| 11U, // PseudoVMADC_VIM_M2 |
| 11U, // PseudoVMADC_VIM_M4 |
| 11U, // PseudoVMADC_VIM_M8 |
| 11U, // PseudoVMADC_VIM_MF2 |
| 11U, // PseudoVMADC_VIM_MF4 |
| 11U, // PseudoVMADC_VIM_MF8 |
| 11U, // PseudoVMADC_VI_M1 |
| 11U, // PseudoVMADC_VI_M2 |
| 11U, // PseudoVMADC_VI_M4 |
| 11U, // PseudoVMADC_VI_M8 |
| 11U, // PseudoVMADC_VI_MF2 |
| 11U, // PseudoVMADC_VI_MF4 |
| 11U, // PseudoVMADC_VI_MF8 |
| 11U, // PseudoVMADC_VVM_M1 |
| 11U, // PseudoVMADC_VVM_M2 |
| 11U, // PseudoVMADC_VVM_M4 |
| 11U, // PseudoVMADC_VVM_M8 |
| 11U, // PseudoVMADC_VVM_MF2 |
| 11U, // PseudoVMADC_VVM_MF4 |
| 11U, // PseudoVMADC_VVM_MF8 |
| 11U, // PseudoVMADC_VV_M1 |
| 11U, // PseudoVMADC_VV_M2 |
| 11U, // PseudoVMADC_VV_M4 |
| 11U, // PseudoVMADC_VV_M8 |
| 11U, // PseudoVMADC_VV_MF2 |
| 11U, // PseudoVMADC_VV_MF4 |
| 11U, // PseudoVMADC_VV_MF8 |
| 11U, // PseudoVMADC_VXM_M1 |
| 11U, // PseudoVMADC_VXM_M2 |
| 11U, // PseudoVMADC_VXM_M4 |
| 11U, // PseudoVMADC_VXM_M8 |
| 11U, // PseudoVMADC_VXM_MF2 |
| 11U, // PseudoVMADC_VXM_MF4 |
| 11U, // PseudoVMADC_VXM_MF8 |
| 11U, // PseudoVMADC_VX_M1 |
| 11U, // PseudoVMADC_VX_M2 |
| 11U, // PseudoVMADC_VX_M4 |
| 11U, // PseudoVMADC_VX_M8 |
| 11U, // PseudoVMADC_VX_MF2 |
| 11U, // PseudoVMADC_VX_MF4 |
| 11U, // PseudoVMADC_VX_MF8 |
| 11U, // PseudoVMADD_VV_M1 |
| 11U, // PseudoVMADD_VV_M1_MASK |
| 11U, // PseudoVMADD_VV_M2 |
| 11U, // PseudoVMADD_VV_M2_MASK |
| 11U, // PseudoVMADD_VV_M4 |
| 11U, // PseudoVMADD_VV_M4_MASK |
| 11U, // PseudoVMADD_VV_M8 |
| 11U, // PseudoVMADD_VV_M8_MASK |
| 11U, // PseudoVMADD_VV_MF2 |
| 11U, // PseudoVMADD_VV_MF2_MASK |
| 11U, // PseudoVMADD_VV_MF4 |
| 11U, // PseudoVMADD_VV_MF4_MASK |
| 11U, // PseudoVMADD_VV_MF8 |
| 11U, // PseudoVMADD_VV_MF8_MASK |
| 11U, // PseudoVMADD_VX_M1 |
| 11U, // PseudoVMADD_VX_M1_MASK |
| 11U, // PseudoVMADD_VX_M2 |
| 11U, // PseudoVMADD_VX_M2_MASK |
| 11U, // PseudoVMADD_VX_M4 |
| 11U, // PseudoVMADD_VX_M4_MASK |
| 11U, // PseudoVMADD_VX_M8 |
| 11U, // PseudoVMADD_VX_M8_MASK |
| 11U, // PseudoVMADD_VX_MF2 |
| 11U, // PseudoVMADD_VX_MF2_MASK |
| 11U, // PseudoVMADD_VX_MF4 |
| 11U, // PseudoVMADD_VX_MF4_MASK |
| 11U, // PseudoVMADD_VX_MF8 |
| 11U, // PseudoVMADD_VX_MF8_MASK |
| 11U, // PseudoVMANDN_MM_M1 |
| 11U, // PseudoVMANDN_MM_M2 |
| 11U, // PseudoVMANDN_MM_M4 |
| 11U, // PseudoVMANDN_MM_M8 |
| 11U, // PseudoVMANDN_MM_MF2 |
| 11U, // PseudoVMANDN_MM_MF4 |
| 11U, // PseudoVMANDN_MM_MF8 |
| 11U, // PseudoVMAND_MM_M1 |
| 11U, // PseudoVMAND_MM_M2 |
| 11U, // PseudoVMAND_MM_M4 |
| 11U, // PseudoVMAND_MM_M8 |
| 11U, // PseudoVMAND_MM_MF2 |
| 11U, // PseudoVMAND_MM_MF4 |
| 11U, // PseudoVMAND_MM_MF8 |
| 11U, // PseudoVMAXU_VV_M1 |
| 11U, // PseudoVMAXU_VV_M1_MASK |
| 11U, // PseudoVMAXU_VV_M1_TU |
| 11U, // PseudoVMAXU_VV_M2 |
| 11U, // PseudoVMAXU_VV_M2_MASK |
| 11U, // PseudoVMAXU_VV_M2_TU |
| 11U, // PseudoVMAXU_VV_M4 |
| 11U, // PseudoVMAXU_VV_M4_MASK |
| 11U, // PseudoVMAXU_VV_M4_TU |
| 11U, // PseudoVMAXU_VV_M8 |
| 11U, // PseudoVMAXU_VV_M8_MASK |
| 11U, // PseudoVMAXU_VV_M8_TU |
| 11U, // PseudoVMAXU_VV_MF2 |
| 11U, // PseudoVMAXU_VV_MF2_MASK |
| 11U, // PseudoVMAXU_VV_MF2_TU |
| 11U, // PseudoVMAXU_VV_MF4 |
| 11U, // PseudoVMAXU_VV_MF4_MASK |
| 11U, // PseudoVMAXU_VV_MF4_TU |
| 11U, // PseudoVMAXU_VV_MF8 |
| 11U, // PseudoVMAXU_VV_MF8_MASK |
| 11U, // PseudoVMAXU_VV_MF8_TU |
| 11U, // PseudoVMAXU_VX_M1 |
| 11U, // PseudoVMAXU_VX_M1_MASK |
| 11U, // PseudoVMAXU_VX_M1_TU |
| 11U, // PseudoVMAXU_VX_M2 |
| 11U, // PseudoVMAXU_VX_M2_MASK |
| 11U, // PseudoVMAXU_VX_M2_TU |
| 11U, // PseudoVMAXU_VX_M4 |
| 11U, // PseudoVMAXU_VX_M4_MASK |
| 11U, // PseudoVMAXU_VX_M4_TU |
| 11U, // PseudoVMAXU_VX_M8 |
| 11U, // PseudoVMAXU_VX_M8_MASK |
| 11U, // PseudoVMAXU_VX_M8_TU |
| 11U, // PseudoVMAXU_VX_MF2 |
| 11U, // PseudoVMAXU_VX_MF2_MASK |
| 11U, // PseudoVMAXU_VX_MF2_TU |
| 11U, // PseudoVMAXU_VX_MF4 |
| 11U, // PseudoVMAXU_VX_MF4_MASK |
| 11U, // PseudoVMAXU_VX_MF4_TU |
| 11U, // PseudoVMAXU_VX_MF8 |
| 11U, // PseudoVMAXU_VX_MF8_MASK |
| 11U, // PseudoVMAXU_VX_MF8_TU |
| 11U, // PseudoVMAX_VV_M1 |
| 11U, // PseudoVMAX_VV_M1_MASK |
| 11U, // PseudoVMAX_VV_M1_TU |
| 11U, // PseudoVMAX_VV_M2 |
| 11U, // PseudoVMAX_VV_M2_MASK |
| 11U, // PseudoVMAX_VV_M2_TU |
| 11U, // PseudoVMAX_VV_M4 |
| 11U, // PseudoVMAX_VV_M4_MASK |
| 11U, // PseudoVMAX_VV_M4_TU |
| 11U, // PseudoVMAX_VV_M8 |
| 11U, // PseudoVMAX_VV_M8_MASK |
| 11U, // PseudoVMAX_VV_M8_TU |
| 11U, // PseudoVMAX_VV_MF2 |
| 11U, // PseudoVMAX_VV_MF2_MASK |
| 11U, // PseudoVMAX_VV_MF2_TU |
| 11U, // PseudoVMAX_VV_MF4 |
| 11U, // PseudoVMAX_VV_MF4_MASK |
| 11U, // PseudoVMAX_VV_MF4_TU |
| 11U, // PseudoVMAX_VV_MF8 |
| 11U, // PseudoVMAX_VV_MF8_MASK |
| 11U, // PseudoVMAX_VV_MF8_TU |
| 11U, // PseudoVMAX_VX_M1 |
| 11U, // PseudoVMAX_VX_M1_MASK |
| 11U, // PseudoVMAX_VX_M1_TU |
| 11U, // PseudoVMAX_VX_M2 |
| 11U, // PseudoVMAX_VX_M2_MASK |
| 11U, // PseudoVMAX_VX_M2_TU |
| 11U, // PseudoVMAX_VX_M4 |
| 11U, // PseudoVMAX_VX_M4_MASK |
| 11U, // PseudoVMAX_VX_M4_TU |
| 11U, // PseudoVMAX_VX_M8 |
| 11U, // PseudoVMAX_VX_M8_MASK |
| 11U, // PseudoVMAX_VX_M8_TU |
| 11U, // PseudoVMAX_VX_MF2 |
| 11U, // PseudoVMAX_VX_MF2_MASK |
| 11U, // PseudoVMAX_VX_MF2_TU |
| 11U, // PseudoVMAX_VX_MF4 |
| 11U, // PseudoVMAX_VX_MF4_MASK |
| 11U, // PseudoVMAX_VX_MF4_TU |
| 11U, // PseudoVMAX_VX_MF8 |
| 11U, // PseudoVMAX_VX_MF8_MASK |
| 11U, // PseudoVMAX_VX_MF8_TU |
| 11U, // PseudoVMCLR_M_B1 |
| 11U, // PseudoVMCLR_M_B16 |
| 11U, // PseudoVMCLR_M_B2 |
| 11U, // PseudoVMCLR_M_B32 |
| 11U, // PseudoVMCLR_M_B4 |
| 11U, // PseudoVMCLR_M_B64 |
| 11U, // PseudoVMCLR_M_B8 |
| 11U, // PseudoVMERGE_VIM_M1 |
| 11U, // PseudoVMERGE_VIM_M1_TU |
| 11U, // PseudoVMERGE_VIM_M2 |
| 11U, // PseudoVMERGE_VIM_M2_TU |
| 11U, // PseudoVMERGE_VIM_M4 |
| 11U, // PseudoVMERGE_VIM_M4_TU |
| 11U, // PseudoVMERGE_VIM_M8 |
| 11U, // PseudoVMERGE_VIM_M8_TU |
| 11U, // PseudoVMERGE_VIM_MF2 |
| 11U, // PseudoVMERGE_VIM_MF2_TU |
| 11U, // PseudoVMERGE_VIM_MF4 |
| 11U, // PseudoVMERGE_VIM_MF4_TU |
| 11U, // PseudoVMERGE_VIM_MF8 |
| 11U, // PseudoVMERGE_VIM_MF8_TU |
| 11U, // PseudoVMERGE_VVM_M1 |
| 11U, // PseudoVMERGE_VVM_M1_TU |
| 11U, // PseudoVMERGE_VVM_M2 |
| 11U, // PseudoVMERGE_VVM_M2_TU |
| 11U, // PseudoVMERGE_VVM_M4 |
| 11U, // PseudoVMERGE_VVM_M4_TU |
| 11U, // PseudoVMERGE_VVM_M8 |
| 11U, // PseudoVMERGE_VVM_M8_TU |
| 11U, // PseudoVMERGE_VVM_MF2 |
| 11U, // PseudoVMERGE_VVM_MF2_TU |
| 11U, // PseudoVMERGE_VVM_MF4 |
| 11U, // PseudoVMERGE_VVM_MF4_TU |
| 11U, // PseudoVMERGE_VVM_MF8 |
| 11U, // PseudoVMERGE_VVM_MF8_TU |
| 11U, // PseudoVMERGE_VXM_M1 |
| 11U, // PseudoVMERGE_VXM_M1_TU |
| 11U, // PseudoVMERGE_VXM_M2 |
| 11U, // PseudoVMERGE_VXM_M2_TU |
| 11U, // PseudoVMERGE_VXM_M4 |
| 11U, // PseudoVMERGE_VXM_M4_TU |
| 11U, // PseudoVMERGE_VXM_M8 |
| 11U, // PseudoVMERGE_VXM_M8_TU |
| 11U, // PseudoVMERGE_VXM_MF2 |
| 11U, // PseudoVMERGE_VXM_MF2_TU |
| 11U, // PseudoVMERGE_VXM_MF4 |
| 11U, // PseudoVMERGE_VXM_MF4_TU |
| 11U, // PseudoVMERGE_VXM_MF8 |
| 11U, // PseudoVMERGE_VXM_MF8_TU |
| 11U, // PseudoVMFEQ_VF16_M1 |
| 11U, // PseudoVMFEQ_VF16_M1_MASK |
| 11U, // PseudoVMFEQ_VF16_M2 |
| 11U, // PseudoVMFEQ_VF16_M2_MASK |
| 11U, // PseudoVMFEQ_VF16_M4 |
| 11U, // PseudoVMFEQ_VF16_M4_MASK |
| 11U, // PseudoVMFEQ_VF16_M8 |
| 11U, // PseudoVMFEQ_VF16_M8_MASK |
| 11U, // PseudoVMFEQ_VF16_MF2 |
| 11U, // PseudoVMFEQ_VF16_MF2_MASK |
| 11U, // PseudoVMFEQ_VF16_MF4 |
| 11U, // PseudoVMFEQ_VF16_MF4_MASK |
| 11U, // PseudoVMFEQ_VF32_M1 |
| 11U, // PseudoVMFEQ_VF32_M1_MASK |
| 11U, // PseudoVMFEQ_VF32_M2 |
| 11U, // PseudoVMFEQ_VF32_M2_MASK |
| 11U, // PseudoVMFEQ_VF32_M4 |
| 11U, // PseudoVMFEQ_VF32_M4_MASK |
| 11U, // PseudoVMFEQ_VF32_M8 |
| 11U, // PseudoVMFEQ_VF32_M8_MASK |
| 11U, // PseudoVMFEQ_VF32_MF2 |
| 11U, // PseudoVMFEQ_VF32_MF2_MASK |
| 11U, // PseudoVMFEQ_VF64_M1 |
| 11U, // PseudoVMFEQ_VF64_M1_MASK |
| 11U, // PseudoVMFEQ_VF64_M2 |
| 11U, // PseudoVMFEQ_VF64_M2_MASK |
| 11U, // PseudoVMFEQ_VF64_M4 |
| 11U, // PseudoVMFEQ_VF64_M4_MASK |
| 11U, // PseudoVMFEQ_VF64_M8 |
| 11U, // PseudoVMFEQ_VF64_M8_MASK |
| 11U, // PseudoVMFEQ_VV_M1 |
| 11U, // PseudoVMFEQ_VV_M1_MASK |
| 11U, // PseudoVMFEQ_VV_M2 |
| 11U, // PseudoVMFEQ_VV_M2_MASK |
| 11U, // PseudoVMFEQ_VV_M4 |
| 11U, // PseudoVMFEQ_VV_M4_MASK |
| 11U, // PseudoVMFEQ_VV_M8 |
| 11U, // PseudoVMFEQ_VV_M8_MASK |
| 11U, // PseudoVMFEQ_VV_MF2 |
| 11U, // PseudoVMFEQ_VV_MF2_MASK |
| 11U, // PseudoVMFEQ_VV_MF4 |
| 11U, // PseudoVMFEQ_VV_MF4_MASK |
| 11U, // PseudoVMFGE_VF16_M1 |
| 11U, // PseudoVMFGE_VF16_M1_MASK |
| 11U, // PseudoVMFGE_VF16_M2 |
| 11U, // PseudoVMFGE_VF16_M2_MASK |
| 11U, // PseudoVMFGE_VF16_M4 |
| 11U, // PseudoVMFGE_VF16_M4_MASK |
| 11U, // PseudoVMFGE_VF16_M8 |
| 11U, // PseudoVMFGE_VF16_M8_MASK |
| 11U, // PseudoVMFGE_VF16_MF2 |
| 11U, // PseudoVMFGE_VF16_MF2_MASK |
| 11U, // PseudoVMFGE_VF16_MF4 |
| 11U, // PseudoVMFGE_VF16_MF4_MASK |
| 11U, // PseudoVMFGE_VF32_M1 |
| 11U, // PseudoVMFGE_VF32_M1_MASK |
| 11U, // PseudoVMFGE_VF32_M2 |
| 11U, // PseudoVMFGE_VF32_M2_MASK |
| 11U, // PseudoVMFGE_VF32_M4 |
| 11U, // PseudoVMFGE_VF32_M4_MASK |
| 11U, // PseudoVMFGE_VF32_M8 |
| 11U, // PseudoVMFGE_VF32_M8_MASK |
| 11U, // PseudoVMFGE_VF32_MF2 |
| 11U, // PseudoVMFGE_VF32_MF2_MASK |
| 11U, // PseudoVMFGE_VF64_M1 |
| 11U, // PseudoVMFGE_VF64_M1_MASK |
| 11U, // PseudoVMFGE_VF64_M2 |
| 11U, // PseudoVMFGE_VF64_M2_MASK |
| 11U, // PseudoVMFGE_VF64_M4 |
| 11U, // PseudoVMFGE_VF64_M4_MASK |
| 11U, // PseudoVMFGE_VF64_M8 |
| 11U, // PseudoVMFGE_VF64_M8_MASK |
| 11U, // PseudoVMFGT_VF16_M1 |
| 11U, // PseudoVMFGT_VF16_M1_MASK |
| 11U, // PseudoVMFGT_VF16_M2 |
| 11U, // PseudoVMFGT_VF16_M2_MASK |
| 11U, // PseudoVMFGT_VF16_M4 |
| 11U, // PseudoVMFGT_VF16_M4_MASK |
| 11U, // PseudoVMFGT_VF16_M8 |
| 11U, // PseudoVMFGT_VF16_M8_MASK |
| 11U, // PseudoVMFGT_VF16_MF2 |
| 11U, // PseudoVMFGT_VF16_MF2_MASK |
| 11U, // PseudoVMFGT_VF16_MF4 |
| 11U, // PseudoVMFGT_VF16_MF4_MASK |
| 11U, // PseudoVMFGT_VF32_M1 |
| 11U, // PseudoVMFGT_VF32_M1_MASK |
| 11U, // PseudoVMFGT_VF32_M2 |
| 11U, // PseudoVMFGT_VF32_M2_MASK |
| 11U, // PseudoVMFGT_VF32_M4 |
| 11U, // PseudoVMFGT_VF32_M4_MASK |
| 11U, // PseudoVMFGT_VF32_M8 |
| 11U, // PseudoVMFGT_VF32_M8_MASK |
| 11U, // PseudoVMFGT_VF32_MF2 |
| 11U, // PseudoVMFGT_VF32_MF2_MASK |
| 11U, // PseudoVMFGT_VF64_M1 |
| 11U, // PseudoVMFGT_VF64_M1_MASK |
| 11U, // PseudoVMFGT_VF64_M2 |
| 11U, // PseudoVMFGT_VF64_M2_MASK |
| 11U, // PseudoVMFGT_VF64_M4 |
| 11U, // PseudoVMFGT_VF64_M4_MASK |
| 11U, // PseudoVMFGT_VF64_M8 |
| 11U, // PseudoVMFGT_VF64_M8_MASK |
| 11U, // PseudoVMFLE_VF16_M1 |
| 11U, // PseudoVMFLE_VF16_M1_MASK |
| 11U, // PseudoVMFLE_VF16_M2 |
| 11U, // PseudoVMFLE_VF16_M2_MASK |
| 11U, // PseudoVMFLE_VF16_M4 |
| 11U, // PseudoVMFLE_VF16_M4_MASK |
| 11U, // PseudoVMFLE_VF16_M8 |
| 11U, // PseudoVMFLE_VF16_M8_MASK |
| 11U, // PseudoVMFLE_VF16_MF2 |
| 11U, // PseudoVMFLE_VF16_MF2_MASK |
| 11U, // PseudoVMFLE_VF16_MF4 |
| 11U, // PseudoVMFLE_VF16_MF4_MASK |
| 11U, // PseudoVMFLE_VF32_M1 |
| 11U, // PseudoVMFLE_VF32_M1_MASK |
| 11U, // PseudoVMFLE_VF32_M2 |
| 11U, // PseudoVMFLE_VF32_M2_MASK |
| 11U, // PseudoVMFLE_VF32_M4 |
| 11U, // PseudoVMFLE_VF32_M4_MASK |
| 11U, // PseudoVMFLE_VF32_M8 |
| 11U, // PseudoVMFLE_VF32_M8_MASK |
| 11U, // PseudoVMFLE_VF32_MF2 |
| 11U, // PseudoVMFLE_VF32_MF2_MASK |
| 11U, // PseudoVMFLE_VF64_M1 |
| 11U, // PseudoVMFLE_VF64_M1_MASK |
| 11U, // PseudoVMFLE_VF64_M2 |
| 11U, // PseudoVMFLE_VF64_M2_MASK |
| 11U, // PseudoVMFLE_VF64_M4 |
| 11U, // PseudoVMFLE_VF64_M4_MASK |
| 11U, // PseudoVMFLE_VF64_M8 |
| 11U, // PseudoVMFLE_VF64_M8_MASK |
| 11U, // PseudoVMFLE_VV_M1 |
| 11U, // PseudoVMFLE_VV_M1_MASK |
| 11U, // PseudoVMFLE_VV_M2 |
| 11U, // PseudoVMFLE_VV_M2_MASK |
| 11U, // PseudoVMFLE_VV_M4 |
| 11U, // PseudoVMFLE_VV_M4_MASK |
| 11U, // PseudoVMFLE_VV_M8 |
| 11U, // PseudoVMFLE_VV_M8_MASK |
| 11U, // PseudoVMFLE_VV_MF2 |
| 11U, // PseudoVMFLE_VV_MF2_MASK |
| 11U, // PseudoVMFLE_VV_MF4 |
| 11U, // PseudoVMFLE_VV_MF4_MASK |
| 11U, // PseudoVMFLT_VF16_M1 |
| 11U, // PseudoVMFLT_VF16_M1_MASK |
| 11U, // PseudoVMFLT_VF16_M2 |
| 11U, // PseudoVMFLT_VF16_M2_MASK |
| 11U, // PseudoVMFLT_VF16_M4 |
| 11U, // PseudoVMFLT_VF16_M4_MASK |
| 11U, // PseudoVMFLT_VF16_M8 |
| 11U, // PseudoVMFLT_VF16_M8_MASK |
| 11U, // PseudoVMFLT_VF16_MF2 |
| 11U, // PseudoVMFLT_VF16_MF2_MASK |
| 11U, // PseudoVMFLT_VF16_MF4 |
| 11U, // PseudoVMFLT_VF16_MF4_MASK |
| 11U, // PseudoVMFLT_VF32_M1 |
| 11U, // PseudoVMFLT_VF32_M1_MASK |
| 11U, // PseudoVMFLT_VF32_M2 |
| 11U, // PseudoVMFLT_VF32_M2_MASK |
| 11U, // PseudoVMFLT_VF32_M4 |
| 11U, // PseudoVMFLT_VF32_M4_MASK |
| 11U, // PseudoVMFLT_VF32_M8 |
| 11U, // PseudoVMFLT_VF32_M8_MASK |
| 11U, // PseudoVMFLT_VF32_MF2 |
| 11U, // PseudoVMFLT_VF32_MF2_MASK |
| 11U, // PseudoVMFLT_VF64_M1 |
| 11U, // PseudoVMFLT_VF64_M1_MASK |
| 11U, // PseudoVMFLT_VF64_M2 |
| 11U, // PseudoVMFLT_VF64_M2_MASK |
| 11U, // PseudoVMFLT_VF64_M4 |
| 11U, // PseudoVMFLT_VF64_M4_MASK |
| 11U, // PseudoVMFLT_VF64_M8 |
| 11U, // PseudoVMFLT_VF64_M8_MASK |
| 11U, // PseudoVMFLT_VV_M1 |
| 11U, // PseudoVMFLT_VV_M1_MASK |
| 11U, // PseudoVMFLT_VV_M2 |
| 11U, // PseudoVMFLT_VV_M2_MASK |
| 11U, // PseudoVMFLT_VV_M4 |
| 11U, // PseudoVMFLT_VV_M4_MASK |
| 11U, // PseudoVMFLT_VV_M8 |
| 11U, // PseudoVMFLT_VV_M8_MASK |
| 11U, // PseudoVMFLT_VV_MF2 |
| 11U, // PseudoVMFLT_VV_MF2_MASK |
| 11U, // PseudoVMFLT_VV_MF4 |
| 11U, // PseudoVMFLT_VV_MF4_MASK |
| 11U, // PseudoVMFNE_VF16_M1 |
| 11U, // PseudoVMFNE_VF16_M1_MASK |
| 11U, // PseudoVMFNE_VF16_M2 |
| 11U, // PseudoVMFNE_VF16_M2_MASK |
| 11U, // PseudoVMFNE_VF16_M4 |
| 11U, // PseudoVMFNE_VF16_M4_MASK |
| 11U, // PseudoVMFNE_VF16_M8 |
| 11U, // PseudoVMFNE_VF16_M8_MASK |
| 11U, // PseudoVMFNE_VF16_MF2 |
| 11U, // PseudoVMFNE_VF16_MF2_MASK |
| 11U, // PseudoVMFNE_VF16_MF4 |
| 11U, // PseudoVMFNE_VF16_MF4_MASK |
| 11U, // PseudoVMFNE_VF32_M1 |
| 11U, // PseudoVMFNE_VF32_M1_MASK |
| 11U, // PseudoVMFNE_VF32_M2 |
| 11U, // PseudoVMFNE_VF32_M2_MASK |
| 11U, // PseudoVMFNE_VF32_M4 |
| 11U, // PseudoVMFNE_VF32_M4_MASK |
| 11U, // PseudoVMFNE_VF32_M8 |
| 11U, // PseudoVMFNE_VF32_M8_MASK |
| 11U, // PseudoVMFNE_VF32_MF2 |
| 11U, // PseudoVMFNE_VF32_MF2_MASK |
| 11U, // PseudoVMFNE_VF64_M1 |
| 11U, // PseudoVMFNE_VF64_M1_MASK |
| 11U, // PseudoVMFNE_VF64_M2 |
| 11U, // PseudoVMFNE_VF64_M2_MASK |
| 11U, // PseudoVMFNE_VF64_M4 |
| 11U, // PseudoVMFNE_VF64_M4_MASK |
| 11U, // PseudoVMFNE_VF64_M8 |
| 11U, // PseudoVMFNE_VF64_M8_MASK |
| 11U, // PseudoVMFNE_VV_M1 |
| 11U, // PseudoVMFNE_VV_M1_MASK |
| 11U, // PseudoVMFNE_VV_M2 |
| 11U, // PseudoVMFNE_VV_M2_MASK |
| 11U, // PseudoVMFNE_VV_M4 |
| 11U, // PseudoVMFNE_VV_M4_MASK |
| 11U, // PseudoVMFNE_VV_M8 |
| 11U, // PseudoVMFNE_VV_M8_MASK |
| 11U, // PseudoVMFNE_VV_MF2 |
| 11U, // PseudoVMFNE_VV_MF2_MASK |
| 11U, // PseudoVMFNE_VV_MF4 |
| 11U, // PseudoVMFNE_VV_MF4_MASK |
| 11U, // PseudoVMINU_VV_M1 |
| 11U, // PseudoVMINU_VV_M1_MASK |
| 11U, // PseudoVMINU_VV_M1_TU |
| 11U, // PseudoVMINU_VV_M2 |
| 11U, // PseudoVMINU_VV_M2_MASK |
| 11U, // PseudoVMINU_VV_M2_TU |
| 11U, // PseudoVMINU_VV_M4 |
| 11U, // PseudoVMINU_VV_M4_MASK |
| 11U, // PseudoVMINU_VV_M4_TU |
| 11U, // PseudoVMINU_VV_M8 |
| 11U, // PseudoVMINU_VV_M8_MASK |
| 11U, // PseudoVMINU_VV_M8_TU |
| 11U, // PseudoVMINU_VV_MF2 |
| 11U, // PseudoVMINU_VV_MF2_MASK |
| 11U, // PseudoVMINU_VV_MF2_TU |
| 11U, // PseudoVMINU_VV_MF4 |
| 11U, // PseudoVMINU_VV_MF4_MASK |
| 11U, // PseudoVMINU_VV_MF4_TU |
| 11U, // PseudoVMINU_VV_MF8 |
| 11U, // PseudoVMINU_VV_MF8_MASK |
| 11U, // PseudoVMINU_VV_MF8_TU |
| 11U, // PseudoVMINU_VX_M1 |
| 11U, // PseudoVMINU_VX_M1_MASK |
| 11U, // PseudoVMINU_VX_M1_TU |
| 11U, // PseudoVMINU_VX_M2 |
| 11U, // PseudoVMINU_VX_M2_MASK |
| 11U, // PseudoVMINU_VX_M2_TU |
| 11U, // PseudoVMINU_VX_M4 |
| 11U, // PseudoVMINU_VX_M4_MASK |
| 11U, // PseudoVMINU_VX_M4_TU |
| 11U, // PseudoVMINU_VX_M8 |
| 11U, // PseudoVMINU_VX_M8_MASK |
| 11U, // PseudoVMINU_VX_M8_TU |
| 11U, // PseudoVMINU_VX_MF2 |
| 11U, // PseudoVMINU_VX_MF2_MASK |
| 11U, // PseudoVMINU_VX_MF2_TU |
| 11U, // PseudoVMINU_VX_MF4 |
| 11U, // PseudoVMINU_VX_MF4_MASK |
| 11U, // PseudoVMINU_VX_MF4_TU |
| 11U, // PseudoVMINU_VX_MF8 |
| 11U, // PseudoVMINU_VX_MF8_MASK |
| 11U, // PseudoVMINU_VX_MF8_TU |
| 11U, // PseudoVMIN_VV_M1 |
| 11U, // PseudoVMIN_VV_M1_MASK |
| 11U, // PseudoVMIN_VV_M1_TU |
| 11U, // PseudoVMIN_VV_M2 |
| 11U, // PseudoVMIN_VV_M2_MASK |
| 11U, // PseudoVMIN_VV_M2_TU |
| 11U, // PseudoVMIN_VV_M4 |
| 11U, // PseudoVMIN_VV_M4_MASK |
| 11U, // PseudoVMIN_VV_M4_TU |
| 11U, // PseudoVMIN_VV_M8 |
| 11U, // PseudoVMIN_VV_M8_MASK |
| 11U, // PseudoVMIN_VV_M8_TU |
| 11U, // PseudoVMIN_VV_MF2 |
| 11U, // PseudoVMIN_VV_MF2_MASK |
| 11U, // PseudoVMIN_VV_MF2_TU |
| 11U, // PseudoVMIN_VV_MF4 |
| 11U, // PseudoVMIN_VV_MF4_MASK |
| 11U, // PseudoVMIN_VV_MF4_TU |
| 11U, // PseudoVMIN_VV_MF8 |
| 11U, // PseudoVMIN_VV_MF8_MASK |
| 11U, // PseudoVMIN_VV_MF8_TU |
| 11U, // PseudoVMIN_VX_M1 |
| 11U, // PseudoVMIN_VX_M1_MASK |
| 11U, // PseudoVMIN_VX_M1_TU |
| 11U, // PseudoVMIN_VX_M2 |
| 11U, // PseudoVMIN_VX_M2_MASK |
| 11U, // PseudoVMIN_VX_M2_TU |
| 11U, // PseudoVMIN_VX_M4 |
| 11U, // PseudoVMIN_VX_M4_MASK |
| 11U, // PseudoVMIN_VX_M4_TU |
| 11U, // PseudoVMIN_VX_M8 |
| 11U, // PseudoVMIN_VX_M8_MASK |
| 11U, // PseudoVMIN_VX_M8_TU |
| 11U, // PseudoVMIN_VX_MF2 |
| 11U, // PseudoVMIN_VX_MF2_MASK |
| 11U, // PseudoVMIN_VX_MF2_TU |
| 11U, // PseudoVMIN_VX_MF4 |
| 11U, // PseudoVMIN_VX_MF4_MASK |
| 11U, // PseudoVMIN_VX_MF4_TU |
| 11U, // PseudoVMIN_VX_MF8 |
| 11U, // PseudoVMIN_VX_MF8_MASK |
| 11U, // PseudoVMIN_VX_MF8_TU |
| 11U, // PseudoVMNAND_MM_M1 |
| 11U, // PseudoVMNAND_MM_M2 |
| 11U, // PseudoVMNAND_MM_M4 |
| 11U, // PseudoVMNAND_MM_M8 |
| 11U, // PseudoVMNAND_MM_MF2 |
| 11U, // PseudoVMNAND_MM_MF4 |
| 11U, // PseudoVMNAND_MM_MF8 |
| 11U, // PseudoVMNOR_MM_M1 |
| 11U, // PseudoVMNOR_MM_M2 |
| 11U, // PseudoVMNOR_MM_M4 |
| 11U, // PseudoVMNOR_MM_M8 |
| 11U, // PseudoVMNOR_MM_MF2 |
| 11U, // PseudoVMNOR_MM_MF4 |
| 11U, // PseudoVMNOR_MM_MF8 |
| 11U, // PseudoVMORN_MM_M1 |
| 11U, // PseudoVMORN_MM_M2 |
| 11U, // PseudoVMORN_MM_M4 |
| 11U, // PseudoVMORN_MM_M8 |
| 11U, // PseudoVMORN_MM_MF2 |
| 11U, // PseudoVMORN_MM_MF4 |
| 11U, // PseudoVMORN_MM_MF8 |
| 11U, // PseudoVMOR_MM_M1 |
| 11U, // PseudoVMOR_MM_M2 |
| 11U, // PseudoVMOR_MM_M4 |
| 11U, // PseudoVMOR_MM_M8 |
| 11U, // PseudoVMOR_MM_MF2 |
| 11U, // PseudoVMOR_MM_MF4 |
| 11U, // PseudoVMOR_MM_MF8 |
| 11U, // PseudoVMSBC_VVM_M1 |
| 11U, // PseudoVMSBC_VVM_M2 |
| 11U, // PseudoVMSBC_VVM_M4 |
| 11U, // PseudoVMSBC_VVM_M8 |
| 11U, // PseudoVMSBC_VVM_MF2 |
| 11U, // PseudoVMSBC_VVM_MF4 |
| 11U, // PseudoVMSBC_VVM_MF8 |
| 11U, // PseudoVMSBC_VV_M1 |
| 11U, // PseudoVMSBC_VV_M2 |
| 11U, // PseudoVMSBC_VV_M4 |
| 11U, // PseudoVMSBC_VV_M8 |
| 11U, // PseudoVMSBC_VV_MF2 |
| 11U, // PseudoVMSBC_VV_MF4 |
| 11U, // PseudoVMSBC_VV_MF8 |
| 11U, // PseudoVMSBC_VXM_M1 |
| 11U, // PseudoVMSBC_VXM_M2 |
| 11U, // PseudoVMSBC_VXM_M4 |
| 11U, // PseudoVMSBC_VXM_M8 |
| 11U, // PseudoVMSBC_VXM_MF2 |
| 11U, // PseudoVMSBC_VXM_MF4 |
| 11U, // PseudoVMSBC_VXM_MF8 |
| 11U, // PseudoVMSBC_VX_M1 |
| 11U, // PseudoVMSBC_VX_M2 |
| 11U, // PseudoVMSBC_VX_M4 |
| 11U, // PseudoVMSBC_VX_M8 |
| 11U, // PseudoVMSBC_VX_MF2 |
| 11U, // PseudoVMSBC_VX_MF4 |
| 11U, // PseudoVMSBC_VX_MF8 |
| 11U, // PseudoVMSBF_M_B1 |
| 11U, // PseudoVMSBF_M_B16 |
| 11U, // PseudoVMSBF_M_B16_MASK |
| 11U, // PseudoVMSBF_M_B1_MASK |
| 11U, // PseudoVMSBF_M_B2 |
| 11U, // PseudoVMSBF_M_B2_MASK |
| 11U, // PseudoVMSBF_M_B32 |
| 11U, // PseudoVMSBF_M_B32_MASK |
| 11U, // PseudoVMSBF_M_B4 |
| 11U, // PseudoVMSBF_M_B4_MASK |
| 11U, // PseudoVMSBF_M_B64 |
| 11U, // PseudoVMSBF_M_B64_MASK |
| 11U, // PseudoVMSBF_M_B8 |
| 11U, // PseudoVMSBF_M_B8_MASK |
| 11U, // PseudoVMSEQ_VI_M1 |
| 11U, // PseudoVMSEQ_VI_M1_MASK |
| 11U, // PseudoVMSEQ_VI_M2 |
| 11U, // PseudoVMSEQ_VI_M2_MASK |
| 11U, // PseudoVMSEQ_VI_M4 |
| 11U, // PseudoVMSEQ_VI_M4_MASK |
| 11U, // PseudoVMSEQ_VI_M8 |
| 11U, // PseudoVMSEQ_VI_M8_MASK |
| 11U, // PseudoVMSEQ_VI_MF2 |
| 11U, // PseudoVMSEQ_VI_MF2_MASK |
| 11U, // PseudoVMSEQ_VI_MF4 |
| 11U, // PseudoVMSEQ_VI_MF4_MASK |
| 11U, // PseudoVMSEQ_VI_MF8 |
| 11U, // PseudoVMSEQ_VI_MF8_MASK |
| 11U, // PseudoVMSEQ_VV_M1 |
| 11U, // PseudoVMSEQ_VV_M1_MASK |
| 11U, // PseudoVMSEQ_VV_M2 |
| 11U, // PseudoVMSEQ_VV_M2_MASK |
| 11U, // PseudoVMSEQ_VV_M4 |
| 11U, // PseudoVMSEQ_VV_M4_MASK |
| 11U, // PseudoVMSEQ_VV_M8 |
| 11U, // PseudoVMSEQ_VV_M8_MASK |
| 11U, // PseudoVMSEQ_VV_MF2 |
| 11U, // PseudoVMSEQ_VV_MF2_MASK |
| 11U, // PseudoVMSEQ_VV_MF4 |
| 11U, // PseudoVMSEQ_VV_MF4_MASK |
| 11U, // PseudoVMSEQ_VV_MF8 |
| 11U, // PseudoVMSEQ_VV_MF8_MASK |
| 11U, // PseudoVMSEQ_VX_M1 |
| 11U, // PseudoVMSEQ_VX_M1_MASK |
| 11U, // PseudoVMSEQ_VX_M2 |
| 11U, // PseudoVMSEQ_VX_M2_MASK |
| 11U, // PseudoVMSEQ_VX_M4 |
| 11U, // PseudoVMSEQ_VX_M4_MASK |
| 11U, // PseudoVMSEQ_VX_M8 |
| 11U, // PseudoVMSEQ_VX_M8_MASK |
| 11U, // PseudoVMSEQ_VX_MF2 |
| 11U, // PseudoVMSEQ_VX_MF2_MASK |
| 11U, // PseudoVMSEQ_VX_MF4 |
| 11U, // PseudoVMSEQ_VX_MF4_MASK |
| 11U, // PseudoVMSEQ_VX_MF8 |
| 11U, // PseudoVMSEQ_VX_MF8_MASK |
| 11U, // PseudoVMSET_M_B1 |
| 11U, // PseudoVMSET_M_B16 |
| 11U, // PseudoVMSET_M_B2 |
| 11U, // PseudoVMSET_M_B32 |
| 11U, // PseudoVMSET_M_B4 |
| 11U, // PseudoVMSET_M_B64 |
| 11U, // PseudoVMSET_M_B8 |
| 536889327U, // PseudoVMSGEU_VI |
| 268463072U, // PseudoVMSGEU_VX |
| 536898528U, // PseudoVMSGEU_VX_M |
| 873491424U, // PseudoVMSGEU_VX_M_T |
| 536889170U, // PseudoVMSGE_VI |
| 268462719U, // PseudoVMSGE_VX |
| 536898175U, // PseudoVMSGE_VX_M |
| 873491071U, // PseudoVMSGE_VX_M_T |
| 11U, // PseudoVMSGTU_VI_M1 |
| 11U, // PseudoVMSGTU_VI_M1_MASK |
| 11U, // PseudoVMSGTU_VI_M2 |
| 11U, // PseudoVMSGTU_VI_M2_MASK |
| 11U, // PseudoVMSGTU_VI_M4 |
| 11U, // PseudoVMSGTU_VI_M4_MASK |
| 11U, // PseudoVMSGTU_VI_M8 |
| 11U, // PseudoVMSGTU_VI_M8_MASK |
| 11U, // PseudoVMSGTU_VI_MF2 |
| 11U, // PseudoVMSGTU_VI_MF2_MASK |
| 11U, // PseudoVMSGTU_VI_MF4 |
| 11U, // PseudoVMSGTU_VI_MF4_MASK |
| 11U, // PseudoVMSGTU_VI_MF8 |
| 11U, // PseudoVMSGTU_VI_MF8_MASK |
| 11U, // PseudoVMSGTU_VX_M1 |
| 11U, // PseudoVMSGTU_VX_M1_MASK |
| 11U, // PseudoVMSGTU_VX_M2 |
| 11U, // PseudoVMSGTU_VX_M2_MASK |
| 11U, // PseudoVMSGTU_VX_M4 |
| 11U, // PseudoVMSGTU_VX_M4_MASK |
| 11U, // PseudoVMSGTU_VX_M8 |
| 11U, // PseudoVMSGTU_VX_M8_MASK |
| 11U, // PseudoVMSGTU_VX_MF2 |
| 11U, // PseudoVMSGTU_VX_MF2_MASK |
| 11U, // PseudoVMSGTU_VX_MF4 |
| 11U, // PseudoVMSGTU_VX_MF4_MASK |
| 11U, // PseudoVMSGTU_VX_MF8 |
| 11U, // PseudoVMSGTU_VX_MF8_MASK |
| 11U, // PseudoVMSGT_VI_M1 |
| 11U, // PseudoVMSGT_VI_M1_MASK |
| 11U, // PseudoVMSGT_VI_M2 |
| 11U, // PseudoVMSGT_VI_M2_MASK |
| 11U, // PseudoVMSGT_VI_M4 |
| 11U, // PseudoVMSGT_VI_M4_MASK |
| 11U, // PseudoVMSGT_VI_M8 |
| 11U, // PseudoVMSGT_VI_M8_MASK |
| 11U, // PseudoVMSGT_VI_MF2 |
| 11U, // PseudoVMSGT_VI_MF2_MASK |
| 11U, // PseudoVMSGT_VI_MF4 |
| 11U, // PseudoVMSGT_VI_MF4_MASK |
| 11U, // PseudoVMSGT_VI_MF8 |
| 11U, // PseudoVMSGT_VI_MF8_MASK |
| 11U, // PseudoVMSGT_VX_M1 |
| 11U, // PseudoVMSGT_VX_M1_MASK |
| 11U, // PseudoVMSGT_VX_M2 |
| 11U, // PseudoVMSGT_VX_M2_MASK |
| 11U, // PseudoVMSGT_VX_M4 |
| 11U, // PseudoVMSGT_VX_M4_MASK |
| 11U, // PseudoVMSGT_VX_M8 |
| 11U, // PseudoVMSGT_VX_M8_MASK |
| 11U, // PseudoVMSGT_VX_MF2 |
| 11U, // PseudoVMSGT_VX_MF2_MASK |
| 11U, // PseudoVMSGT_VX_MF4 |
| 11U, // PseudoVMSGT_VX_MF4_MASK |
| 11U, // PseudoVMSGT_VX_MF8 |
| 11U, // PseudoVMSGT_VX_MF8_MASK |
| 11U, // PseudoVMSIF_M_B1 |
| 11U, // PseudoVMSIF_M_B16 |
| 11U, // PseudoVMSIF_M_B16_MASK |
| 11U, // PseudoVMSIF_M_B1_MASK |
| 11U, // PseudoVMSIF_M_B2 |
| 11U, // PseudoVMSIF_M_B2_MASK |
| 11U, // PseudoVMSIF_M_B32 |
| 11U, // PseudoVMSIF_M_B32_MASK |
| 11U, // PseudoVMSIF_M_B4 |
| 11U, // PseudoVMSIF_M_B4_MASK |
| 11U, // PseudoVMSIF_M_B64 |
| 11U, // PseudoVMSIF_M_B64_MASK |
| 11U, // PseudoVMSIF_M_B8 |
| 11U, // PseudoVMSIF_M_B8_MASK |
| 11U, // PseudoVMSLEU_VI_M1 |
| 11U, // PseudoVMSLEU_VI_M1_MASK |
| 11U, // PseudoVMSLEU_VI_M2 |
| 11U, // PseudoVMSLEU_VI_M2_MASK |
| 11U, // PseudoVMSLEU_VI_M4 |
| 11U, // PseudoVMSLEU_VI_M4_MASK |
| 11U, // PseudoVMSLEU_VI_M8 |
| 11U, // PseudoVMSLEU_VI_M8_MASK |
| 11U, // PseudoVMSLEU_VI_MF2 |
| 11U, // PseudoVMSLEU_VI_MF2_MASK |
| 11U, // PseudoVMSLEU_VI_MF4 |
| 11U, // PseudoVMSLEU_VI_MF4_MASK |
| 11U, // PseudoVMSLEU_VI_MF8 |
| 11U, // PseudoVMSLEU_VI_MF8_MASK |
| 11U, // PseudoVMSLEU_VV_M1 |
| 11U, // PseudoVMSLEU_VV_M1_MASK |
| 11U, // PseudoVMSLEU_VV_M2 |
| 11U, // PseudoVMSLEU_VV_M2_MASK |
| 11U, // PseudoVMSLEU_VV_M4 |
| 11U, // PseudoVMSLEU_VV_M4_MASK |
| 11U, // PseudoVMSLEU_VV_M8 |
| 11U, // PseudoVMSLEU_VV_M8_MASK |
| 11U, // PseudoVMSLEU_VV_MF2 |
| 11U, // PseudoVMSLEU_VV_MF2_MASK |
| 11U, // PseudoVMSLEU_VV_MF4 |
| 11U, // PseudoVMSLEU_VV_MF4_MASK |
| 11U, // PseudoVMSLEU_VV_MF8 |
| 11U, // PseudoVMSLEU_VV_MF8_MASK |
| 11U, // PseudoVMSLEU_VX_M1 |
| 11U, // PseudoVMSLEU_VX_M1_MASK |
| 11U, // PseudoVMSLEU_VX_M2 |
| 11U, // PseudoVMSLEU_VX_M2_MASK |
| 11U, // PseudoVMSLEU_VX_M4 |
| 11U, // PseudoVMSLEU_VX_M4_MASK |
| 11U, // PseudoVMSLEU_VX_M8 |
| 11U, // PseudoVMSLEU_VX_M8_MASK |
| 11U, // PseudoVMSLEU_VX_MF2 |
| 11U, // PseudoVMSLEU_VX_MF2_MASK |
| 11U, // PseudoVMSLEU_VX_MF4 |
| 11U, // PseudoVMSLEU_VX_MF4_MASK |
| 11U, // PseudoVMSLEU_VX_MF8 |
| 11U, // PseudoVMSLEU_VX_MF8_MASK |
| 11U, // PseudoVMSLE_VI_M1 |
| 11U, // PseudoVMSLE_VI_M1_MASK |
| 11U, // PseudoVMSLE_VI_M2 |
| 11U, // PseudoVMSLE_VI_M2_MASK |
| 11U, // PseudoVMSLE_VI_M4 |
| 11U, // PseudoVMSLE_VI_M4_MASK |
| 11U, // PseudoVMSLE_VI_M8 |
| 11U, // PseudoVMSLE_VI_M8_MASK |
| 11U, // PseudoVMSLE_VI_MF2 |
| 11U, // PseudoVMSLE_VI_MF2_MASK |
| 11U, // PseudoVMSLE_VI_MF4 |
| 11U, // PseudoVMSLE_VI_MF4_MASK |
| 11U, // PseudoVMSLE_VI_MF8 |
| 11U, // PseudoVMSLE_VI_MF8_MASK |
| 11U, // PseudoVMSLE_VV_M1 |
| 11U, // PseudoVMSLE_VV_M1_MASK |
| 11U, // PseudoVMSLE_VV_M2 |
| 11U, // PseudoVMSLE_VV_M2_MASK |
| 11U, // PseudoVMSLE_VV_M4 |
| 11U, // PseudoVMSLE_VV_M4_MASK |
| 11U, // PseudoVMSLE_VV_M8 |
| 11U, // PseudoVMSLE_VV_M8_MASK |
| 11U, // PseudoVMSLE_VV_MF2 |
| 11U, // PseudoVMSLE_VV_MF2_MASK |
| 11U, // PseudoVMSLE_VV_MF4 |
| 11U, // PseudoVMSLE_VV_MF4_MASK |
| 11U, // PseudoVMSLE_VV_MF8 |
| 11U, // PseudoVMSLE_VV_MF8_MASK |
| 11U, // PseudoVMSLE_VX_M1 |
| 11U, // PseudoVMSLE_VX_M1_MASK |
| 11U, // PseudoVMSLE_VX_M2 |
| 11U, // PseudoVMSLE_VX_M2_MASK |
| 11U, // PseudoVMSLE_VX_M4 |
| 11U, // PseudoVMSLE_VX_M4_MASK |
| 11U, // PseudoVMSLE_VX_M8 |
| 11U, // PseudoVMSLE_VX_M8_MASK |
| 11U, // PseudoVMSLE_VX_MF2 |
| 11U, // PseudoVMSLE_VX_MF2_MASK |
| 11U, // PseudoVMSLE_VX_MF4 |
| 11U, // PseudoVMSLE_VX_MF4_MASK |
| 11U, // PseudoVMSLE_VX_MF8 |
| 11U, // PseudoVMSLE_VX_MF8_MASK |
| 536889360U, // PseudoVMSLTU_VI |
| 11U, // PseudoVMSLTU_VV_M1 |
| 11U, // PseudoVMSLTU_VV_M1_MASK |
| 11U, // PseudoVMSLTU_VV_M2 |
| 11U, // PseudoVMSLTU_VV_M2_MASK |
| 11U, // PseudoVMSLTU_VV_M4 |
| 11U, // PseudoVMSLTU_VV_M4_MASK |
| 11U, // PseudoVMSLTU_VV_M8 |
| 11U, // PseudoVMSLTU_VV_M8_MASK |
| 11U, // PseudoVMSLTU_VV_MF2 |
| 11U, // PseudoVMSLTU_VV_MF2_MASK |
| 11U, // PseudoVMSLTU_VV_MF4 |
| 11U, // PseudoVMSLTU_VV_MF4_MASK |
| 11U, // PseudoVMSLTU_VV_MF8 |
| 11U, // PseudoVMSLTU_VV_MF8_MASK |
| 11U, // PseudoVMSLTU_VX_M1 |
| 11U, // PseudoVMSLTU_VX_M1_MASK |
| 11U, // PseudoVMSLTU_VX_M2 |
| 11U, // PseudoVMSLTU_VX_M2_MASK |
| 11U, // PseudoVMSLTU_VX_M4 |
| 11U, // PseudoVMSLTU_VX_M4_MASK |
| 11U, // PseudoVMSLTU_VX_M8 |
| 11U, // PseudoVMSLTU_VX_M8_MASK |
| 11U, // PseudoVMSLTU_VX_MF2 |
| 11U, // PseudoVMSLTU_VX_MF2_MASK |
| 11U, // PseudoVMSLTU_VX_MF4 |
| 11U, // PseudoVMSLTU_VX_MF4_MASK |
| 11U, // PseudoVMSLTU_VX_MF8 |
| 11U, // PseudoVMSLTU_VX_MF8_MASK |
| 536889306U, // PseudoVMSLT_VI |
| 11U, // PseudoVMSLT_VV_M1 |
| 11U, // PseudoVMSLT_VV_M1_MASK |
| 11U, // PseudoVMSLT_VV_M2 |
| 11U, // PseudoVMSLT_VV_M2_MASK |
| 11U, // PseudoVMSLT_VV_M4 |
| 11U, // PseudoVMSLT_VV_M4_MASK |
| 11U, // PseudoVMSLT_VV_M8 |
| 11U, // PseudoVMSLT_VV_M8_MASK |
| 11U, // PseudoVMSLT_VV_MF2 |
| 11U, // PseudoVMSLT_VV_MF2_MASK |
| 11U, // PseudoVMSLT_VV_MF4 |
| 11U, // PseudoVMSLT_VV_MF4_MASK |
| 11U, // PseudoVMSLT_VV_MF8 |
| 11U, // PseudoVMSLT_VV_MF8_MASK |
| 11U, // PseudoVMSLT_VX_M1 |
| 11U, // PseudoVMSLT_VX_M1_MASK |
| 11U, // PseudoVMSLT_VX_M2 |
| 11U, // PseudoVMSLT_VX_M2_MASK |
| 11U, // PseudoVMSLT_VX_M4 |
| 11U, // PseudoVMSLT_VX_M4_MASK |
| 11U, // PseudoVMSLT_VX_M8 |
| 11U, // PseudoVMSLT_VX_M8_MASK |
| 11U, // PseudoVMSLT_VX_MF2 |
| 11U, // PseudoVMSLT_VX_MF2_MASK |
| 11U, // PseudoVMSLT_VX_MF4 |
| 11U, // PseudoVMSLT_VX_MF4_MASK |
| 11U, // PseudoVMSLT_VX_MF8 |
| 11U, // PseudoVMSLT_VX_MF8_MASK |
| 11U, // PseudoVMSNE_VI_M1 |
| 11U, // PseudoVMSNE_VI_M1_MASK |
| 11U, // PseudoVMSNE_VI_M2 |
| 11U, // PseudoVMSNE_VI_M2_MASK |
| 11U, // PseudoVMSNE_VI_M4 |
| 11U, // PseudoVMSNE_VI_M4_MASK |
| 11U, // PseudoVMSNE_VI_M8 |
| 11U, // PseudoVMSNE_VI_M8_MASK |
| 11U, // PseudoVMSNE_VI_MF2 |
| 11U, // PseudoVMSNE_VI_MF2_MASK |
| 11U, // PseudoVMSNE_VI_MF4 |
| 11U, // PseudoVMSNE_VI_MF4_MASK |
| 11U, // PseudoVMSNE_VI_MF8 |
| 11U, // PseudoVMSNE_VI_MF8_MASK |
| 11U, // PseudoVMSNE_VV_M1 |
| 11U, // PseudoVMSNE_VV_M1_MASK |
| 11U, // PseudoVMSNE_VV_M2 |
| 11U, // PseudoVMSNE_VV_M2_MASK |
| 11U, // PseudoVMSNE_VV_M4 |
| 11U, // PseudoVMSNE_VV_M4_MASK |
| 11U, // PseudoVMSNE_VV_M8 |
| 11U, // PseudoVMSNE_VV_M8_MASK |
| 11U, // PseudoVMSNE_VV_MF2 |
| 11U, // PseudoVMSNE_VV_MF2_MASK |
| 11U, // PseudoVMSNE_VV_MF4 |
| 11U, // PseudoVMSNE_VV_MF4_MASK |
| 11U, // PseudoVMSNE_VV_MF8 |
| 11U, // PseudoVMSNE_VV_MF8_MASK |
| 11U, // PseudoVMSNE_VX_M1 |
| 11U, // PseudoVMSNE_VX_M1_MASK |
| 11U, // PseudoVMSNE_VX_M2 |
| 11U, // PseudoVMSNE_VX_M2_MASK |
| 11U, // PseudoVMSNE_VX_M4 |
| 11U, // PseudoVMSNE_VX_M4_MASK |
| 11U, // PseudoVMSNE_VX_M8 |
| 11U, // PseudoVMSNE_VX_M8_MASK |
| 11U, // PseudoVMSNE_VX_MF2 |
| 11U, // PseudoVMSNE_VX_MF2_MASK |
| 11U, // PseudoVMSNE_VX_MF4 |
| 11U, // PseudoVMSNE_VX_MF4_MASK |
| 11U, // PseudoVMSNE_VX_MF8 |
| 11U, // PseudoVMSNE_VX_MF8_MASK |
| 11U, // PseudoVMSOF_M_B1 |
| 11U, // PseudoVMSOF_M_B16 |
| 11U, // PseudoVMSOF_M_B16_MASK |
| 11U, // PseudoVMSOF_M_B1_MASK |
| 11U, // PseudoVMSOF_M_B2 |
| 11U, // PseudoVMSOF_M_B2_MASK |
| 11U, // PseudoVMSOF_M_B32 |
| 11U, // PseudoVMSOF_M_B32_MASK |
| 11U, // PseudoVMSOF_M_B4 |
| 11U, // PseudoVMSOF_M_B4_MASK |
| 11U, // PseudoVMSOF_M_B64 |
| 11U, // PseudoVMSOF_M_B64_MASK |
| 11U, // PseudoVMSOF_M_B8 |
| 11U, // PseudoVMSOF_M_B8_MASK |
| 11U, // PseudoVMULHSU_VV_M1 |
| 11U, // PseudoVMULHSU_VV_M1_MASK |
| 11U, // PseudoVMULHSU_VV_M1_TU |
| 11U, // PseudoVMULHSU_VV_M2 |
| 11U, // PseudoVMULHSU_VV_M2_MASK |
| 11U, // PseudoVMULHSU_VV_M2_TU |
| 11U, // PseudoVMULHSU_VV_M4 |
| 11U, // PseudoVMULHSU_VV_M4_MASK |
| 11U, // PseudoVMULHSU_VV_M4_TU |
| 11U, // PseudoVMULHSU_VV_M8 |
| 11U, // PseudoVMULHSU_VV_M8_MASK |
| 11U, // PseudoVMULHSU_VV_M8_TU |
| 11U, // PseudoVMULHSU_VV_MF2 |
| 11U, // PseudoVMULHSU_VV_MF2_MASK |
| 11U, // PseudoVMULHSU_VV_MF2_TU |
| 11U, // PseudoVMULHSU_VV_MF4 |
| 11U, // PseudoVMULHSU_VV_MF4_MASK |
| 11U, // PseudoVMULHSU_VV_MF4_TU |
| 11U, // PseudoVMULHSU_VV_MF8 |
| 11U, // PseudoVMULHSU_VV_MF8_MASK |
| 11U, // PseudoVMULHSU_VV_MF8_TU |
| 11U, // PseudoVMULHSU_VX_M1 |
| 11U, // PseudoVMULHSU_VX_M1_MASK |
| 11U, // PseudoVMULHSU_VX_M1_TU |
| 11U, // PseudoVMULHSU_VX_M2 |
| 11U, // PseudoVMULHSU_VX_M2_MASK |
| 11U, // PseudoVMULHSU_VX_M2_TU |
| 11U, // PseudoVMULHSU_VX_M4 |
| 11U, // PseudoVMULHSU_VX_M4_MASK |
| 11U, // PseudoVMULHSU_VX_M4_TU |
| 11U, // PseudoVMULHSU_VX_M8 |
| 11U, // PseudoVMULHSU_VX_M8_MASK |
| 11U, // PseudoVMULHSU_VX_M8_TU |
| 11U, // PseudoVMULHSU_VX_MF2 |
| 11U, // PseudoVMULHSU_VX_MF2_MASK |
| 11U, // PseudoVMULHSU_VX_MF2_TU |
| 11U, // PseudoVMULHSU_VX_MF4 |
| 11U, // PseudoVMULHSU_VX_MF4_MASK |
| 11U, // PseudoVMULHSU_VX_MF4_TU |
| 11U, // PseudoVMULHSU_VX_MF8 |
| 11U, // PseudoVMULHSU_VX_MF8_MASK |
| 11U, // PseudoVMULHSU_VX_MF8_TU |
| 11U, // PseudoVMULHU_VV_M1 |
| 11U, // PseudoVMULHU_VV_M1_MASK |
| 11U, // PseudoVMULHU_VV_M1_TU |
| 11U, // PseudoVMULHU_VV_M2 |
| 11U, // PseudoVMULHU_VV_M2_MASK |
| 11U, // PseudoVMULHU_VV_M2_TU |
| 11U, // PseudoVMULHU_VV_M4 |
| 11U, // PseudoVMULHU_VV_M4_MASK |
| 11U, // PseudoVMULHU_VV_M4_TU |
| 11U, // PseudoVMULHU_VV_M8 |
| 11U, // PseudoVMULHU_VV_M8_MASK |
| 11U, // PseudoVMULHU_VV_M8_TU |
| 11U, // PseudoVMULHU_VV_MF2 |
| 11U, // PseudoVMULHU_VV_MF2_MASK |
| 11U, // PseudoVMULHU_VV_MF2_TU |
| 11U, // PseudoVMULHU_VV_MF4 |
| 11U, // PseudoVMULHU_VV_MF4_MASK |
| 11U, // PseudoVMULHU_VV_MF4_TU |
| 11U, // PseudoVMULHU_VV_MF8 |
| 11U, // PseudoVMULHU_VV_MF8_MASK |
| 11U, // PseudoVMULHU_VV_MF8_TU |
| 11U, // PseudoVMULHU_VX_M1 |
| 11U, // PseudoVMULHU_VX_M1_MASK |
| 11U, // PseudoVMULHU_VX_M1_TU |
| 11U, // PseudoVMULHU_VX_M2 |
| 11U, // PseudoVMULHU_VX_M2_MASK |
| 11U, // PseudoVMULHU_VX_M2_TU |
| 11U, // PseudoVMULHU_VX_M4 |
| 11U, // PseudoVMULHU_VX_M4_MASK |
| 11U, // PseudoVMULHU_VX_M4_TU |
| 11U, // PseudoVMULHU_VX_M8 |
| 11U, // PseudoVMULHU_VX_M8_MASK |
| 11U, // PseudoVMULHU_VX_M8_TU |
| 11U, // PseudoVMULHU_VX_MF2 |
| 11U, // PseudoVMULHU_VX_MF2_MASK |
| 11U, // PseudoVMULHU_VX_MF2_TU |
| 11U, // PseudoVMULHU_VX_MF4 |
| 11U, // PseudoVMULHU_VX_MF4_MASK |
| 11U, // PseudoVMULHU_VX_MF4_TU |
| 11U, // PseudoVMULHU_VX_MF8 |
| 11U, // PseudoVMULHU_VX_MF8_MASK |
| 11U, // PseudoVMULHU_VX_MF8_TU |
| 11U, // PseudoVMULH_VV_M1 |
| 11U, // PseudoVMULH_VV_M1_MASK |
| 11U, // PseudoVMULH_VV_M1_TU |
| 11U, // PseudoVMULH_VV_M2 |
| 11U, // PseudoVMULH_VV_M2_MASK |
| 11U, // PseudoVMULH_VV_M2_TU |
| 11U, // PseudoVMULH_VV_M4 |
| 11U, // PseudoVMULH_VV_M4_MASK |
| 11U, // PseudoVMULH_VV_M4_TU |
| 11U, // PseudoVMULH_VV_M8 |
| 11U, // PseudoVMULH_VV_M8_MASK |
| 11U, // PseudoVMULH_VV_M8_TU |
| 11U, // PseudoVMULH_VV_MF2 |
| 11U, // PseudoVMULH_VV_MF2_MASK |
| 11U, // PseudoVMULH_VV_MF2_TU |
| 11U, // PseudoVMULH_VV_MF4 |
| 11U, // PseudoVMULH_VV_MF4_MASK |
| 11U, // PseudoVMULH_VV_MF4_TU |
| 11U, // PseudoVMULH_VV_MF8 |
| 11U, // PseudoVMULH_VV_MF8_MASK |
| 11U, // PseudoVMULH_VV_MF8_TU |
| 11U, // PseudoVMULH_VX_M1 |
| 11U, // PseudoVMULH_VX_M1_MASK |
| 11U, // PseudoVMULH_VX_M1_TU |
| 11U, // PseudoVMULH_VX_M2 |
| 11U, // PseudoVMULH_VX_M2_MASK |
| 11U, // PseudoVMULH_VX_M2_TU |
| 11U, // PseudoVMULH_VX_M4 |
| 11U, // PseudoVMULH_VX_M4_MASK |
| 11U, // PseudoVMULH_VX_M4_TU |
| 11U, // PseudoVMULH_VX_M8 |
| 11U, // PseudoVMULH_VX_M8_MASK |
| 11U, // PseudoVMULH_VX_M8_TU |
| 11U, // PseudoVMULH_VX_MF2 |
| 11U, // PseudoVMULH_VX_MF2_MASK |
| 11U, // PseudoVMULH_VX_MF2_TU |
| 11U, // PseudoVMULH_VX_MF4 |
| 11U, // PseudoVMULH_VX_MF4_MASK |
| 11U, // PseudoVMULH_VX_MF4_TU |
| 11U, // PseudoVMULH_VX_MF8 |
| 11U, // PseudoVMULH_VX_MF8_MASK |
| 11U, // PseudoVMULH_VX_MF8_TU |
| 11U, // PseudoVMUL_VV_M1 |
| 11U, // PseudoVMUL_VV_M1_MASK |
| 11U, // PseudoVMUL_VV_M1_TU |
| 11U, // PseudoVMUL_VV_M2 |
| 11U, // PseudoVMUL_VV_M2_MASK |
| 11U, // PseudoVMUL_VV_M2_TU |
| 11U, // PseudoVMUL_VV_M4 |
| 11U, // PseudoVMUL_VV_M4_MASK |
| 11U, // PseudoVMUL_VV_M4_TU |
| 11U, // PseudoVMUL_VV_M8 |
| 11U, // PseudoVMUL_VV_M8_MASK |
| 11U, // PseudoVMUL_VV_M8_TU |
| 11U, // PseudoVMUL_VV_MF2 |
| 11U, // PseudoVMUL_VV_MF2_MASK |
| 11U, // PseudoVMUL_VV_MF2_TU |
| 11U, // PseudoVMUL_VV_MF4 |
| 11U, // PseudoVMUL_VV_MF4_MASK |
| 11U, // PseudoVMUL_VV_MF4_TU |
| 11U, // PseudoVMUL_VV_MF8 |
| 11U, // PseudoVMUL_VV_MF8_MASK |
| 11U, // PseudoVMUL_VV_MF8_TU |
| 11U, // PseudoVMUL_VX_M1 |
| 11U, // PseudoVMUL_VX_M1_MASK |
| 11U, // PseudoVMUL_VX_M1_TU |
| 11U, // PseudoVMUL_VX_M2 |
| 11U, // PseudoVMUL_VX_M2_MASK |
| 11U, // PseudoVMUL_VX_M2_TU |
| 11U, // PseudoVMUL_VX_M4 |
| 11U, // PseudoVMUL_VX_M4_MASK |
| 11U, // PseudoVMUL_VX_M4_TU |
| 11U, // PseudoVMUL_VX_M8 |
| 11U, // PseudoVMUL_VX_M8_MASK |
| 11U, // PseudoVMUL_VX_M8_TU |
| 11U, // PseudoVMUL_VX_MF2 |
| 11U, // PseudoVMUL_VX_MF2_MASK |
| 11U, // PseudoVMUL_VX_MF2_TU |
| 11U, // PseudoVMUL_VX_MF4 |
| 11U, // PseudoVMUL_VX_MF4_MASK |
| 11U, // PseudoVMUL_VX_MF4_TU |
| 11U, // PseudoVMUL_VX_MF8 |
| 11U, // PseudoVMUL_VX_MF8_MASK |
| 11U, // PseudoVMUL_VX_MF8_TU |
| 11U, // PseudoVMV_S_X_M1 |
| 11U, // PseudoVMV_S_X_M2 |
| 11U, // PseudoVMV_S_X_M4 |
| 11U, // PseudoVMV_S_X_M8 |
| 11U, // PseudoVMV_S_X_MF2 |
| 11U, // PseudoVMV_S_X_MF4 |
| 11U, // PseudoVMV_S_X_MF8 |
| 11U, // PseudoVMV_V_I_M1 |
| 11U, // PseudoVMV_V_I_M1_TU |
| 11U, // PseudoVMV_V_I_M2 |
| 11U, // PseudoVMV_V_I_M2_TU |
| 11U, // PseudoVMV_V_I_M4 |
| 11U, // PseudoVMV_V_I_M4_TU |
| 11U, // PseudoVMV_V_I_M8 |
| 11U, // PseudoVMV_V_I_M8_TU |
| 11U, // PseudoVMV_V_I_MF2 |
| 11U, // PseudoVMV_V_I_MF2_TU |
| 11U, // PseudoVMV_V_I_MF4 |
| 11U, // PseudoVMV_V_I_MF4_TU |
| 11U, // PseudoVMV_V_I_MF8 |
| 11U, // PseudoVMV_V_I_MF8_TU |
| 11U, // PseudoVMV_V_V_M1 |
| 11U, // PseudoVMV_V_V_M1_TU |
| 11U, // PseudoVMV_V_V_M2 |
| 11U, // PseudoVMV_V_V_M2_TU |
| 11U, // PseudoVMV_V_V_M4 |
| 11U, // PseudoVMV_V_V_M4_TU |
| 11U, // PseudoVMV_V_V_M8 |
| 11U, // PseudoVMV_V_V_M8_TU |
| 11U, // PseudoVMV_V_V_MF2 |
| 11U, // PseudoVMV_V_V_MF2_TU |
| 11U, // PseudoVMV_V_V_MF4 |
| 11U, // PseudoVMV_V_V_MF4_TU |
| 11U, // PseudoVMV_V_V_MF8 |
| 11U, // PseudoVMV_V_V_MF8_TU |
| 11U, // PseudoVMV_V_X_M1 |
| 11U, // PseudoVMV_V_X_M1_TU |
| 11U, // PseudoVMV_V_X_M2 |
| 11U, // PseudoVMV_V_X_M2_TU |
| 11U, // PseudoVMV_V_X_M4 |
| 11U, // PseudoVMV_V_X_M4_TU |
| 11U, // PseudoVMV_V_X_M8 |
| 11U, // PseudoVMV_V_X_M8_TU |
| 11U, // PseudoVMV_V_X_MF2 |
| 11U, // PseudoVMV_V_X_MF2_TU |
| 11U, // PseudoVMV_V_X_MF4 |
| 11U, // PseudoVMV_V_X_MF4_TU |
| 11U, // PseudoVMV_V_X_MF8 |
| 11U, // PseudoVMV_V_X_MF8_TU |
| 11U, // PseudoVMV_X_S_M1 |
| 11U, // PseudoVMV_X_S_M2 |
| 11U, // PseudoVMV_X_S_M4 |
| 11U, // PseudoVMV_X_S_M8 |
| 11U, // PseudoVMV_X_S_MF2 |
| 11U, // PseudoVMV_X_S_MF4 |
| 11U, // PseudoVMV_X_S_MF8 |
| 11U, // PseudoVMXNOR_MM_M1 |
| 11U, // PseudoVMXNOR_MM_M2 |
| 11U, // PseudoVMXNOR_MM_M4 |
| 11U, // PseudoVMXNOR_MM_M8 |
| 11U, // PseudoVMXNOR_MM_MF2 |
| 11U, // PseudoVMXNOR_MM_MF4 |
| 11U, // PseudoVMXNOR_MM_MF8 |
| 11U, // PseudoVMXOR_MM_M1 |
| 11U, // PseudoVMXOR_MM_M2 |
| 11U, // PseudoVMXOR_MM_M4 |
| 11U, // PseudoVMXOR_MM_M8 |
| 11U, // PseudoVMXOR_MM_MF2 |
| 11U, // PseudoVMXOR_MM_MF4 |
| 11U, // PseudoVMXOR_MM_MF8 |
| 11U, // PseudoVNCLIPU_WI_M1 |
| 11U, // PseudoVNCLIPU_WI_M1_MASK |
| 11U, // PseudoVNCLIPU_WI_M1_TU |
| 11U, // PseudoVNCLIPU_WI_M2 |
| 11U, // PseudoVNCLIPU_WI_M2_MASK |
| 11U, // PseudoVNCLIPU_WI_M2_TU |
| 11U, // PseudoVNCLIPU_WI_M4 |
| 11U, // PseudoVNCLIPU_WI_M4_MASK |
| 11U, // PseudoVNCLIPU_WI_M4_TU |
| 11U, // PseudoVNCLIPU_WI_MF2 |
| 11U, // PseudoVNCLIPU_WI_MF2_MASK |
| 11U, // PseudoVNCLIPU_WI_MF2_TU |
| 11U, // PseudoVNCLIPU_WI_MF4 |
| 11U, // PseudoVNCLIPU_WI_MF4_MASK |
| 11U, // PseudoVNCLIPU_WI_MF4_TU |
| 11U, // PseudoVNCLIPU_WI_MF8 |
| 11U, // PseudoVNCLIPU_WI_MF8_MASK |
| 11U, // PseudoVNCLIPU_WI_MF8_TU |
| 11U, // PseudoVNCLIPU_WV_M1 |
| 11U, // PseudoVNCLIPU_WV_M1_MASK |
| 11U, // PseudoVNCLIPU_WV_M1_TU |
| 11U, // PseudoVNCLIPU_WV_M2 |
| 11U, // PseudoVNCLIPU_WV_M2_MASK |
| 11U, // PseudoVNCLIPU_WV_M2_TU |
| 11U, // PseudoVNCLIPU_WV_M4 |
| 11U, // PseudoVNCLIPU_WV_M4_MASK |
| 11U, // PseudoVNCLIPU_WV_M4_TU |
| 11U, // PseudoVNCLIPU_WV_MF2 |
| 11U, // PseudoVNCLIPU_WV_MF2_MASK |
| 11U, // PseudoVNCLIPU_WV_MF2_TU |
| 11U, // PseudoVNCLIPU_WV_MF4 |
| 11U, // PseudoVNCLIPU_WV_MF4_MASK |
| 11U, // PseudoVNCLIPU_WV_MF4_TU |
| 11U, // PseudoVNCLIPU_WV_MF8 |
| 11U, // PseudoVNCLIPU_WV_MF8_MASK |
| 11U, // PseudoVNCLIPU_WV_MF8_TU |
| 11U, // PseudoVNCLIPU_WX_M1 |
| 11U, // PseudoVNCLIPU_WX_M1_MASK |
| 11U, // PseudoVNCLIPU_WX_M1_TU |
| 11U, // PseudoVNCLIPU_WX_M2 |
| 11U, // PseudoVNCLIPU_WX_M2_MASK |
| 11U, // PseudoVNCLIPU_WX_M2_TU |
| 11U, // PseudoVNCLIPU_WX_M4 |
| 11U, // PseudoVNCLIPU_WX_M4_MASK |
| 11U, // PseudoVNCLIPU_WX_M4_TU |
| 11U, // PseudoVNCLIPU_WX_MF2 |
| 11U, // PseudoVNCLIPU_WX_MF2_MASK |
| 11U, // PseudoVNCLIPU_WX_MF2_TU |
| 11U, // PseudoVNCLIPU_WX_MF4 |
| 11U, // PseudoVNCLIPU_WX_MF4_MASK |
| 11U, // PseudoVNCLIPU_WX_MF4_TU |
| 11U, // PseudoVNCLIPU_WX_MF8 |
| 11U, // PseudoVNCLIPU_WX_MF8_MASK |
| 11U, // PseudoVNCLIPU_WX_MF8_TU |
| 11U, // PseudoVNCLIP_WI_M1 |
| 11U, // PseudoVNCLIP_WI_M1_MASK |
| 11U, // PseudoVNCLIP_WI_M1_TU |
| 11U, // PseudoVNCLIP_WI_M2 |
| 11U, // PseudoVNCLIP_WI_M2_MASK |
| 11U, // PseudoVNCLIP_WI_M2_TU |
| 11U, // PseudoVNCLIP_WI_M4 |
| 11U, // PseudoVNCLIP_WI_M4_MASK |
| 11U, // PseudoVNCLIP_WI_M4_TU |
| 11U, // PseudoVNCLIP_WI_MF2 |
| 11U, // PseudoVNCLIP_WI_MF2_MASK |
| 11U, // PseudoVNCLIP_WI_MF2_TU |
| 11U, // PseudoVNCLIP_WI_MF4 |
| 11U, // PseudoVNCLIP_WI_MF4_MASK |
| 11U, // PseudoVNCLIP_WI_MF4_TU |
| 11U, // PseudoVNCLIP_WI_MF8 |
| 11U, // PseudoVNCLIP_WI_MF8_MASK |
| 11U, // PseudoVNCLIP_WI_MF8_TU |
| 11U, // PseudoVNCLIP_WV_M1 |
| 11U, // PseudoVNCLIP_WV_M1_MASK |
| 11U, // PseudoVNCLIP_WV_M1_TU |
| 11U, // PseudoVNCLIP_WV_M2 |
| 11U, // PseudoVNCLIP_WV_M2_MASK |
| 11U, // PseudoVNCLIP_WV_M2_TU |
| 11U, // PseudoVNCLIP_WV_M4 |
| 11U, // PseudoVNCLIP_WV_M4_MASK |
| 11U, // PseudoVNCLIP_WV_M4_TU |
| 11U, // PseudoVNCLIP_WV_MF2 |
| 11U, // PseudoVNCLIP_WV_MF2_MASK |
| 11U, // PseudoVNCLIP_WV_MF2_TU |
| 11U, // PseudoVNCLIP_WV_MF4 |
| 11U, // PseudoVNCLIP_WV_MF4_MASK |
| 11U, // PseudoVNCLIP_WV_MF4_TU |
| 11U, // PseudoVNCLIP_WV_MF8 |
| 11U, // PseudoVNCLIP_WV_MF8_MASK |
| 11U, // PseudoVNCLIP_WV_MF8_TU |
| 11U, // PseudoVNCLIP_WX_M1 |
| 11U, // PseudoVNCLIP_WX_M1_MASK |
| 11U, // PseudoVNCLIP_WX_M1_TU |
| 11U, // PseudoVNCLIP_WX_M2 |
| 11U, // PseudoVNCLIP_WX_M2_MASK |
| 11U, // PseudoVNCLIP_WX_M2_TU |
| 11U, // PseudoVNCLIP_WX_M4 |
| 11U, // PseudoVNCLIP_WX_M4_MASK |
| 11U, // PseudoVNCLIP_WX_M4_TU |
| 11U, // PseudoVNCLIP_WX_MF2 |
| 11U, // PseudoVNCLIP_WX_MF2_MASK |
| 11U, // PseudoVNCLIP_WX_MF2_TU |
| 11U, // PseudoVNCLIP_WX_MF4 |
| 11U, // PseudoVNCLIP_WX_MF4_MASK |
| 11U, // PseudoVNCLIP_WX_MF4_TU |
| 11U, // PseudoVNCLIP_WX_MF8 |
| 11U, // PseudoVNCLIP_WX_MF8_MASK |
| 11U, // PseudoVNCLIP_WX_MF8_TU |
| 11U, // PseudoVNMSAC_VV_M1 |
| 11U, // PseudoVNMSAC_VV_M1_MASK |
| 11U, // PseudoVNMSAC_VV_M2 |
| 11U, // PseudoVNMSAC_VV_M2_MASK |
| 11U, // PseudoVNMSAC_VV_M4 |
| 11U, // PseudoVNMSAC_VV_M4_MASK |
| 11U, // PseudoVNMSAC_VV_M8 |
| 11U, // PseudoVNMSAC_VV_M8_MASK |
| 11U, // PseudoVNMSAC_VV_MF2 |
| 11U, // PseudoVNMSAC_VV_MF2_MASK |
| 11U, // PseudoVNMSAC_VV_MF4 |
| 11U, // PseudoVNMSAC_VV_MF4_MASK |
| 11U, // PseudoVNMSAC_VV_MF8 |
| 11U, // PseudoVNMSAC_VV_MF8_MASK |
| 11U, // PseudoVNMSAC_VX_M1 |
| 11U, // PseudoVNMSAC_VX_M1_MASK |
| 11U, // PseudoVNMSAC_VX_M2 |
| 11U, // PseudoVNMSAC_VX_M2_MASK |
| 11U, // PseudoVNMSAC_VX_M4 |
| 11U, // PseudoVNMSAC_VX_M4_MASK |
| 11U, // PseudoVNMSAC_VX_M8 |
| 11U, // PseudoVNMSAC_VX_M8_MASK |
| 11U, // PseudoVNMSAC_VX_MF2 |
| 11U, // PseudoVNMSAC_VX_MF2_MASK |
| 11U, // PseudoVNMSAC_VX_MF4 |
| 11U, // PseudoVNMSAC_VX_MF4_MASK |
| 11U, // PseudoVNMSAC_VX_MF8 |
| 11U, // PseudoVNMSAC_VX_MF8_MASK |
| 11U, // PseudoVNMSUB_VV_M1 |
| 11U, // PseudoVNMSUB_VV_M1_MASK |
| 11U, // PseudoVNMSUB_VV_M2 |
| 11U, // PseudoVNMSUB_VV_M2_MASK |
| 11U, // PseudoVNMSUB_VV_M4 |
| 11U, // PseudoVNMSUB_VV_M4_MASK |
| 11U, // PseudoVNMSUB_VV_M8 |
| 11U, // PseudoVNMSUB_VV_M8_MASK |
| 11U, // PseudoVNMSUB_VV_MF2 |
| 11U, // PseudoVNMSUB_VV_MF2_MASK |
| 11U, // PseudoVNMSUB_VV_MF4 |
| 11U, // PseudoVNMSUB_VV_MF4_MASK |
| 11U, // PseudoVNMSUB_VV_MF8 |
| 11U, // PseudoVNMSUB_VV_MF8_MASK |
| 11U, // PseudoVNMSUB_VX_M1 |
| 11U, // PseudoVNMSUB_VX_M1_MASK |
| 11U, // PseudoVNMSUB_VX_M2 |
| 11U, // PseudoVNMSUB_VX_M2_MASK |
| 11U, // PseudoVNMSUB_VX_M4 |
| 11U, // PseudoVNMSUB_VX_M4_MASK |
| 11U, // PseudoVNMSUB_VX_M8 |
| 11U, // PseudoVNMSUB_VX_M8_MASK |
| 11U, // PseudoVNMSUB_VX_MF2 |
| 11U, // PseudoVNMSUB_VX_MF2_MASK |
| 11U, // PseudoVNMSUB_VX_MF4 |
| 11U, // PseudoVNMSUB_VX_MF4_MASK |
| 11U, // PseudoVNMSUB_VX_MF8 |
| 11U, // PseudoVNMSUB_VX_MF8_MASK |
| 11U, // PseudoVNSRA_WI_M1 |
| 11U, // PseudoVNSRA_WI_M1_MASK |
| 11U, // PseudoVNSRA_WI_M1_TU |
| 11U, // PseudoVNSRA_WI_M2 |
| 11U, // PseudoVNSRA_WI_M2_MASK |
| 11U, // PseudoVNSRA_WI_M2_TU |
| 11U, // PseudoVNSRA_WI_M4 |
| 11U, // PseudoVNSRA_WI_M4_MASK |
| 11U, // PseudoVNSRA_WI_M4_TU |
| 11U, // PseudoVNSRA_WI_MF2 |
| 11U, // PseudoVNSRA_WI_MF2_MASK |
| 11U, // PseudoVNSRA_WI_MF2_TU |
| 11U, // PseudoVNSRA_WI_MF4 |
| 11U, // PseudoVNSRA_WI_MF4_MASK |
| 11U, // PseudoVNSRA_WI_MF4_TU |
| 11U, // PseudoVNSRA_WI_MF8 |
| 11U, // PseudoVNSRA_WI_MF8_MASK |
| 11U, // PseudoVNSRA_WI_MF8_TU |
| 11U, // PseudoVNSRA_WV_M1 |
| 11U, // PseudoVNSRA_WV_M1_MASK |
| 11U, // PseudoVNSRA_WV_M1_TU |
| 11U, // PseudoVNSRA_WV_M2 |
| 11U, // PseudoVNSRA_WV_M2_MASK |
| 11U, // PseudoVNSRA_WV_M2_TU |
| 11U, // PseudoVNSRA_WV_M4 |
| 11U, // PseudoVNSRA_WV_M4_MASK |
| 11U, // PseudoVNSRA_WV_M4_TU |
| 11U, // PseudoVNSRA_WV_MF2 |
| 11U, // PseudoVNSRA_WV_MF2_MASK |
| 11U, // PseudoVNSRA_WV_MF2_TU |
| 11U, // PseudoVNSRA_WV_MF4 |
| 11U, // PseudoVNSRA_WV_MF4_MASK |
| 11U, // PseudoVNSRA_WV_MF4_TU |
| 11U, // PseudoVNSRA_WV_MF8 |
| 11U, // PseudoVNSRA_WV_MF8_MASK |
| 11U, // PseudoVNSRA_WV_MF8_TU |
| 11U, // PseudoVNSRA_WX_M1 |
| 11U, // PseudoVNSRA_WX_M1_MASK |
| 11U, // PseudoVNSRA_WX_M1_TU |
| 11U, // PseudoVNSRA_WX_M2 |
| 11U, // PseudoVNSRA_WX_M2_MASK |
| 11U, // PseudoVNSRA_WX_M2_TU |
| 11U, // PseudoVNSRA_WX_M4 |
| 11U, // PseudoVNSRA_WX_M4_MASK |
| 11U, // PseudoVNSRA_WX_M4_TU |
| 11U, // PseudoVNSRA_WX_MF2 |
| 11U, // PseudoVNSRA_WX_MF2_MASK |
| 11U, // PseudoVNSRA_WX_MF2_TU |
| 11U, // PseudoVNSRA_WX_MF4 |
| 11U, // PseudoVNSRA_WX_MF4_MASK |
| 11U, // PseudoVNSRA_WX_MF4_TU |
| 11U, // PseudoVNSRA_WX_MF8 |
| 11U, // PseudoVNSRA_WX_MF8_MASK |
| 11U, // PseudoVNSRA_WX_MF8_TU |
| 11U, // PseudoVNSRL_WI_M1 |
| 11U, // PseudoVNSRL_WI_M1_MASK |
| 11U, // PseudoVNSRL_WI_M1_TU |
| 11U, // PseudoVNSRL_WI_M2 |
| 11U, // PseudoVNSRL_WI_M2_MASK |
| 11U, // PseudoVNSRL_WI_M2_TU |
| 11U, // PseudoVNSRL_WI_M4 |
| 11U, // PseudoVNSRL_WI_M4_MASK |
| 11U, // PseudoVNSRL_WI_M4_TU |
| 11U, // PseudoVNSRL_WI_MF2 |
| 11U, // PseudoVNSRL_WI_MF2_MASK |
| 11U, // PseudoVNSRL_WI_MF2_TU |
| 11U, // PseudoVNSRL_WI_MF4 |
| 11U, // PseudoVNSRL_WI_MF4_MASK |
| 11U, // PseudoVNSRL_WI_MF4_TU |
| 11U, // PseudoVNSRL_WI_MF8 |
| 11U, // PseudoVNSRL_WI_MF8_MASK |
| 11U, // PseudoVNSRL_WI_MF8_TU |
| 11U, // PseudoVNSRL_WV_M1 |
| 11U, // PseudoVNSRL_WV_M1_MASK |
| 11U, // PseudoVNSRL_WV_M1_TU |
| 11U, // PseudoVNSRL_WV_M2 |
| 11U, // PseudoVNSRL_WV_M2_MASK |
| 11U, // PseudoVNSRL_WV_M2_TU |
| 11U, // PseudoVNSRL_WV_M4 |
| 11U, // PseudoVNSRL_WV_M4_MASK |
| 11U, // PseudoVNSRL_WV_M4_TU |
| 11U, // PseudoVNSRL_WV_MF2 |
| 11U, // PseudoVNSRL_WV_MF2_MASK |
| 11U, // PseudoVNSRL_WV_MF2_TU |
| 11U, // PseudoVNSRL_WV_MF4 |
| 11U, // PseudoVNSRL_WV_MF4_MASK |
| 11U, // PseudoVNSRL_WV_MF4_TU |
| 11U, // PseudoVNSRL_WV_MF8 |
| 11U, // PseudoVNSRL_WV_MF8_MASK |
| 11U, // PseudoVNSRL_WV_MF8_TU |
| 11U, // PseudoVNSRL_WX_M1 |
| 11U, // PseudoVNSRL_WX_M1_MASK |
| 11U, // PseudoVNSRL_WX_M1_TU |
| 11U, // PseudoVNSRL_WX_M2 |
| 11U, // PseudoVNSRL_WX_M2_MASK |
| 11U, // PseudoVNSRL_WX_M2_TU |
| 11U, // PseudoVNSRL_WX_M4 |
| 11U, // PseudoVNSRL_WX_M4_MASK |
| 11U, // PseudoVNSRL_WX_M4_TU |
| 11U, // PseudoVNSRL_WX_MF2 |
| 11U, // PseudoVNSRL_WX_MF2_MASK |
| 11U, // PseudoVNSRL_WX_MF2_TU |
| 11U, // PseudoVNSRL_WX_MF4 |
| 11U, // PseudoVNSRL_WX_MF4_MASK |
| 11U, // PseudoVNSRL_WX_MF4_TU |
| 11U, // PseudoVNSRL_WX_MF8 |
| 11U, // PseudoVNSRL_WX_MF8_MASK |
| 11U, // PseudoVNSRL_WX_MF8_TU |
| 11U, // PseudoVOR_VI_M1 |
| 11U, // PseudoVOR_VI_M1_MASK |
| 11U, // PseudoVOR_VI_M1_TU |
| 11U, // PseudoVOR_VI_M2 |
| 11U, // PseudoVOR_VI_M2_MASK |
| 11U, // PseudoVOR_VI_M2_TU |
| 11U, // PseudoVOR_VI_M4 |
| 11U, // PseudoVOR_VI_M4_MASK |
| 11U, // PseudoVOR_VI_M4_TU |
| 11U, // PseudoVOR_VI_M8 |
| 11U, // PseudoVOR_VI_M8_MASK |
| 11U, // PseudoVOR_VI_M8_TU |
| 11U, // PseudoVOR_VI_MF2 |
| 11U, // PseudoVOR_VI_MF2_MASK |
| 11U, // PseudoVOR_VI_MF2_TU |
| 11U, // PseudoVOR_VI_MF4 |
| 11U, // PseudoVOR_VI_MF4_MASK |
| 11U, // PseudoVOR_VI_MF4_TU |
| 11U, // PseudoVOR_VI_MF8 |
| 11U, // PseudoVOR_VI_MF8_MASK |
| 11U, // PseudoVOR_VI_MF8_TU |
| 11U, // PseudoVOR_VV_M1 |
| 11U, // PseudoVOR_VV_M1_MASK |
| 11U, // PseudoVOR_VV_M1_TU |
| 11U, // PseudoVOR_VV_M2 |
| 11U, // PseudoVOR_VV_M2_MASK |
| 11U, // PseudoVOR_VV_M2_TU |
| 11U, // PseudoVOR_VV_M4 |
| 11U, // PseudoVOR_VV_M4_MASK |
| 11U, // PseudoVOR_VV_M4_TU |
| 11U, // PseudoVOR_VV_M8 |
| 11U, // PseudoVOR_VV_M8_MASK |
| 11U, // PseudoVOR_VV_M8_TU |
| 11U, // PseudoVOR_VV_MF2 |
| 11U, // PseudoVOR_VV_MF2_MASK |
| 11U, // PseudoVOR_VV_MF2_TU |
| 11U, // PseudoVOR_VV_MF4 |
| 11U, // PseudoVOR_VV_MF4_MASK |
| 11U, // PseudoVOR_VV_MF4_TU |
| 11U, // PseudoVOR_VV_MF8 |
| 11U, // PseudoVOR_VV_MF8_MASK |
| 11U, // PseudoVOR_VV_MF8_TU |
| 11U, // PseudoVOR_VX_M1 |
| 11U, // PseudoVOR_VX_M1_MASK |
| 11U, // PseudoVOR_VX_M1_TU |
| 11U, // PseudoVOR_VX_M2 |
| 11U, // PseudoVOR_VX_M2_MASK |
| 11U, // PseudoVOR_VX_M2_TU |
| 11U, // PseudoVOR_VX_M4 |
| 11U, // PseudoVOR_VX_M4_MASK |
| 11U, // PseudoVOR_VX_M4_TU |
| 11U, // PseudoVOR_VX_M8 |
| 11U, // PseudoVOR_VX_M8_MASK |
| 11U, // PseudoVOR_VX_M8_TU |
| 11U, // PseudoVOR_VX_MF2 |
| 11U, // PseudoVOR_VX_MF2_MASK |
| 11U, // PseudoVOR_VX_MF2_TU |
| 11U, // PseudoVOR_VX_MF4 |
| 11U, // PseudoVOR_VX_MF4_MASK |
| 11U, // PseudoVOR_VX_MF4_TU |
| 11U, // PseudoVOR_VX_MF8 |
| 11U, // PseudoVOR_VX_MF8_MASK |
| 11U, // PseudoVOR_VX_MF8_TU |
| 11U, // PseudoVREDAND_VS_M1 |
| 11U, // PseudoVREDAND_VS_M1_MASK |
| 11U, // PseudoVREDAND_VS_M2 |
| 11U, // PseudoVREDAND_VS_M2_MASK |
| 11U, // PseudoVREDAND_VS_M4 |
| 11U, // PseudoVREDAND_VS_M4_MASK |
| 11U, // PseudoVREDAND_VS_M8 |
| 11U, // PseudoVREDAND_VS_M8_MASK |
| 11U, // PseudoVREDAND_VS_MF2 |
| 11U, // PseudoVREDAND_VS_MF2_MASK |
| 11U, // PseudoVREDAND_VS_MF4 |
| 11U, // PseudoVREDAND_VS_MF4_MASK |
| 11U, // PseudoVREDAND_VS_MF8 |
| 11U, // PseudoVREDAND_VS_MF8_MASK |
| 11U, // PseudoVREDMAXU_VS_M1 |
| 11U, // PseudoVREDMAXU_VS_M1_MASK |
| 11U, // PseudoVREDMAXU_VS_M2 |
| 11U, // PseudoVREDMAXU_VS_M2_MASK |
| 11U, // PseudoVREDMAXU_VS_M4 |
| 11U, // PseudoVREDMAXU_VS_M4_MASK |
| 11U, // PseudoVREDMAXU_VS_M8 |
| 11U, // PseudoVREDMAXU_VS_M8_MASK |
| 11U, // PseudoVREDMAXU_VS_MF2 |
| 11U, // PseudoVREDMAXU_VS_MF2_MASK |
| 11U, // PseudoVREDMAXU_VS_MF4 |
| 11U, // PseudoVREDMAXU_VS_MF4_MASK |
| 11U, // PseudoVREDMAXU_VS_MF8 |
| 11U, // PseudoVREDMAXU_VS_MF8_MASK |
| 11U, // PseudoVREDMAX_VS_M1 |
| 11U, // PseudoVREDMAX_VS_M1_MASK |
| 11U, // PseudoVREDMAX_VS_M2 |
| 11U, // PseudoVREDMAX_VS_M2_MASK |
| 11U, // PseudoVREDMAX_VS_M4 |
| 11U, // PseudoVREDMAX_VS_M4_MASK |
| 11U, // PseudoVREDMAX_VS_M8 |
| 11U, // PseudoVREDMAX_VS_M8_MASK |
| 11U, // PseudoVREDMAX_VS_MF2 |
| 11U, // PseudoVREDMAX_VS_MF2_MASK |
| 11U, // PseudoVREDMAX_VS_MF4 |
| 11U, // PseudoVREDMAX_VS_MF4_MASK |
| 11U, // PseudoVREDMAX_VS_MF8 |
| 11U, // PseudoVREDMAX_VS_MF8_MASK |
| 11U, // PseudoVREDMINU_VS_M1 |
| 11U, // PseudoVREDMINU_VS_M1_MASK |
| 11U, // PseudoVREDMINU_VS_M2 |
| 11U, // PseudoVREDMINU_VS_M2_MASK |
| 11U, // PseudoVREDMINU_VS_M4 |
| 11U, // PseudoVREDMINU_VS_M4_MASK |
| 11U, // PseudoVREDMINU_VS_M8 |
| 11U, // PseudoVREDMINU_VS_M8_MASK |
| 11U, // PseudoVREDMINU_VS_MF2 |
| 11U, // PseudoVREDMINU_VS_MF2_MASK |
| 11U, // PseudoVREDMINU_VS_MF4 |
| 11U, // PseudoVREDMINU_VS_MF4_MASK |
| 11U, // PseudoVREDMINU_VS_MF8 |
| 11U, // PseudoVREDMINU_VS_MF8_MASK |
| 11U, // PseudoVREDMIN_VS_M1 |
| 11U, // PseudoVREDMIN_VS_M1_MASK |
| 11U, // PseudoVREDMIN_VS_M2 |
| 11U, // PseudoVREDMIN_VS_M2_MASK |
| 11U, // PseudoVREDMIN_VS_M4 |
| 11U, // PseudoVREDMIN_VS_M4_MASK |
| 11U, // PseudoVREDMIN_VS_M8 |
| 11U, // PseudoVREDMIN_VS_M8_MASK |
| 11U, // PseudoVREDMIN_VS_MF2 |
| 11U, // PseudoVREDMIN_VS_MF2_MASK |
| 11U, // PseudoVREDMIN_VS_MF4 |
| 11U, // PseudoVREDMIN_VS_MF4_MASK |
| 11U, // PseudoVREDMIN_VS_MF8 |
| 11U, // PseudoVREDMIN_VS_MF8_MASK |
| 11U, // PseudoVREDOR_VS_M1 |
| 11U, // PseudoVREDOR_VS_M1_MASK |
| 11U, // PseudoVREDOR_VS_M2 |
| 11U, // PseudoVREDOR_VS_M2_MASK |
| 11U, // PseudoVREDOR_VS_M4 |
| 11U, // PseudoVREDOR_VS_M4_MASK |
| 11U, // PseudoVREDOR_VS_M8 |
| 11U, // PseudoVREDOR_VS_M8_MASK |
| 11U, // PseudoVREDOR_VS_MF2 |
| 11U, // PseudoVREDOR_VS_MF2_MASK |
| 11U, // PseudoVREDOR_VS_MF4 |
| 11U, // PseudoVREDOR_VS_MF4_MASK |
| 11U, // PseudoVREDOR_VS_MF8 |
| 11U, // PseudoVREDOR_VS_MF8_MASK |
| 11U, // PseudoVREDSUM_VS_M1 |
| 11U, // PseudoVREDSUM_VS_M1_MASK |
| 11U, // PseudoVREDSUM_VS_M2 |
| 11U, // PseudoVREDSUM_VS_M2_MASK |
| 11U, // PseudoVREDSUM_VS_M4 |
| 11U, // PseudoVREDSUM_VS_M4_MASK |
| 11U, // PseudoVREDSUM_VS_M8 |
| 11U, // PseudoVREDSUM_VS_M8_MASK |
| 11U, // PseudoVREDSUM_VS_MF2 |
| 11U, // PseudoVREDSUM_VS_MF2_MASK |
| 11U, // PseudoVREDSUM_VS_MF4 |
| 11U, // PseudoVREDSUM_VS_MF4_MASK |
| 11U, // PseudoVREDSUM_VS_MF8 |
| 11U, // PseudoVREDSUM_VS_MF8_MASK |
| 11U, // PseudoVREDXOR_VS_M1 |
| 11U, // PseudoVREDXOR_VS_M1_MASK |
| 11U, // PseudoVREDXOR_VS_M2 |
| 11U, // PseudoVREDXOR_VS_M2_MASK |
| 11U, // PseudoVREDXOR_VS_M4 |
| 11U, // PseudoVREDXOR_VS_M4_MASK |
| 11U, // PseudoVREDXOR_VS_M8 |
| 11U, // PseudoVREDXOR_VS_M8_MASK |
| 11U, // PseudoVREDXOR_VS_MF2 |
| 11U, // PseudoVREDXOR_VS_MF2_MASK |
| 11U, // PseudoVREDXOR_VS_MF4 |
| 11U, // PseudoVREDXOR_VS_MF4_MASK |
| 11U, // PseudoVREDXOR_VS_MF8 |
| 11U, // PseudoVREDXOR_VS_MF8_MASK |
| 11U, // PseudoVRELOAD2_M1 |
| 11U, // PseudoVRELOAD2_M2 |
| 11U, // PseudoVRELOAD2_M4 |
| 11U, // PseudoVRELOAD2_MF2 |
| 11U, // PseudoVRELOAD2_MF4 |
| 11U, // PseudoVRELOAD2_MF8 |
| 11U, // PseudoVRELOAD3_M1 |
| 11U, // PseudoVRELOAD3_M2 |
| 11U, // PseudoVRELOAD3_MF2 |
| 11U, // PseudoVRELOAD3_MF4 |
| 11U, // PseudoVRELOAD3_MF8 |
| 11U, // PseudoVRELOAD4_M1 |
| 11U, // PseudoVRELOAD4_M2 |
| 11U, // PseudoVRELOAD4_MF2 |
| 11U, // PseudoVRELOAD4_MF4 |
| 11U, // PseudoVRELOAD4_MF8 |
| 11U, // PseudoVRELOAD5_M1 |
| 11U, // PseudoVRELOAD5_MF2 |
| 11U, // PseudoVRELOAD5_MF4 |
| 11U, // PseudoVRELOAD5_MF8 |
| 11U, // PseudoVRELOAD6_M1 |
| 11U, // PseudoVRELOAD6_MF2 |
| 11U, // PseudoVRELOAD6_MF4 |
| 11U, // PseudoVRELOAD6_MF8 |
| 11U, // PseudoVRELOAD7_M1 |
| 11U, // PseudoVRELOAD7_MF2 |
| 11U, // PseudoVRELOAD7_MF4 |
| 11U, // PseudoVRELOAD7_MF8 |
| 11U, // PseudoVRELOAD8_M1 |
| 11U, // PseudoVRELOAD8_MF2 |
| 11U, // PseudoVRELOAD8_MF4 |
| 11U, // PseudoVRELOAD8_MF8 |
| 11U, // PseudoVREMU_VV_M1 |
| 11U, // PseudoVREMU_VV_M1_MASK |
| 11U, // PseudoVREMU_VV_M1_TU |
| 11U, // PseudoVREMU_VV_M2 |
| 11U, // PseudoVREMU_VV_M2_MASK |
| 11U, // PseudoVREMU_VV_M2_TU |
| 11U, // PseudoVREMU_VV_M4 |
| 11U, // PseudoVREMU_VV_M4_MASK |
| 11U, // PseudoVREMU_VV_M4_TU |
| 11U, // PseudoVREMU_VV_M8 |
| 11U, // PseudoVREMU_VV_M8_MASK |
| 11U, // PseudoVREMU_VV_M8_TU |
| 11U, // PseudoVREMU_VV_MF2 |
| 11U, // PseudoVREMU_VV_MF2_MASK |
| 11U, // PseudoVREMU_VV_MF2_TU |
| 11U, // PseudoVREMU_VV_MF4 |
| 11U, // PseudoVREMU_VV_MF4_MASK |
| 11U, // PseudoVREMU_VV_MF4_TU |
| 11U, // PseudoVREMU_VV_MF8 |
| 11U, // PseudoVREMU_VV_MF8_MASK |
| 11U, // PseudoVREMU_VV_MF8_TU |
| 11U, // PseudoVREMU_VX_M1 |
| 11U, // PseudoVREMU_VX_M1_MASK |
| 11U, // PseudoVREMU_VX_M1_TU |
| 11U, // PseudoVREMU_VX_M2 |
| 11U, // PseudoVREMU_VX_M2_MASK |
| 11U, // PseudoVREMU_VX_M2_TU |
| 11U, // PseudoVREMU_VX_M4 |
| 11U, // PseudoVREMU_VX_M4_MASK |
| 11U, // PseudoVREMU_VX_M4_TU |
| 11U, // PseudoVREMU_VX_M8 |
| 11U, // PseudoVREMU_VX_M8_MASK |
| 11U, // PseudoVREMU_VX_M8_TU |
| 11U, // PseudoVREMU_VX_MF2 |
| 11U, // PseudoVREMU_VX_MF2_MASK |
| 11U, // PseudoVREMU_VX_MF2_TU |
| 11U, // PseudoVREMU_VX_MF4 |
| 11U, // PseudoVREMU_VX_MF4_MASK |
| 11U, // PseudoVREMU_VX_MF4_TU |
| 11U, // PseudoVREMU_VX_MF8 |
| 11U, // PseudoVREMU_VX_MF8_MASK |
| 11U, // PseudoVREMU_VX_MF8_TU |
| 11U, // PseudoVREM_VV_M1 |
| 11U, // PseudoVREM_VV_M1_MASK |
| 11U, // PseudoVREM_VV_M1_TU |
| 11U, // PseudoVREM_VV_M2 |
| 11U, // PseudoVREM_VV_M2_MASK |
| 11U, // PseudoVREM_VV_M2_TU |
| 11U, // PseudoVREM_VV_M4 |
| 11U, // PseudoVREM_VV_M4_MASK |
| 11U, // PseudoVREM_VV_M4_TU |
| 11U, // PseudoVREM_VV_M8 |
| 11U, // PseudoVREM_VV_M8_MASK |
| 11U, // PseudoVREM_VV_M8_TU |
| 11U, // PseudoVREM_VV_MF2 |
| 11U, // PseudoVREM_VV_MF2_MASK |
| 11U, // PseudoVREM_VV_MF2_TU |
| 11U, // PseudoVREM_VV_MF4 |
| 11U, // PseudoVREM_VV_MF4_MASK |
| 11U, // PseudoVREM_VV_MF4_TU |
| 11U, // PseudoVREM_VV_MF8 |
| 11U, // PseudoVREM_VV_MF8_MASK |
| 11U, // PseudoVREM_VV_MF8_TU |
| 11U, // PseudoVREM_VX_M1 |
| 11U, // PseudoVREM_VX_M1_MASK |
| 11U, // PseudoVREM_VX_M1_TU |
| 11U, // PseudoVREM_VX_M2 |
| 11U, // PseudoVREM_VX_M2_MASK |
| 11U, // PseudoVREM_VX_M2_TU |
| 11U, // PseudoVREM_VX_M4 |
| 11U, // PseudoVREM_VX_M4_MASK |
| 11U, // PseudoVREM_VX_M4_TU |
| 11U, // PseudoVREM_VX_M8 |
| 11U, // PseudoVREM_VX_M8_MASK |
| 11U, // PseudoVREM_VX_M8_TU |
| 11U, // PseudoVREM_VX_MF2 |
| 11U, // PseudoVREM_VX_MF2_MASK |
| 11U, // PseudoVREM_VX_MF2_TU |
| 11U, // PseudoVREM_VX_MF4 |
| 11U, // PseudoVREM_VX_MF4_MASK |
| 11U, // PseudoVREM_VX_MF4_TU |
| 11U, // PseudoVREM_VX_MF8 |
| 11U, // PseudoVREM_VX_MF8_MASK |
| 11U, // PseudoVREM_VX_MF8_TU |
| 11U, // PseudoVRGATHEREI16_VV_M1_M1 |
| 11U, // PseudoVRGATHEREI16_VV_M1_M1_MASK |
| 11U, // PseudoVRGATHEREI16_VV_M1_M1_TU |
| 11U, // PseudoVRGATHEREI16_VV_M1_M2 |
| 11U, // PseudoVRGATHEREI16_VV_M1_M2_MASK |
| 11U, // PseudoVRGATHEREI16_VV_M1_M2_TU |
| 11U, // PseudoVRGATHEREI16_VV_M1_MF2 |
| 11U, // PseudoVRGATHEREI16_VV_M1_MF2_MASK |
| 11U, // PseudoVRGATHEREI16_VV_M1_MF2_TU |
| 11U, // PseudoVRGATHEREI16_VV_M1_MF4 |
| 11U, // PseudoVRGATHEREI16_VV_M1_MF4_MASK |
| 11U, // PseudoVRGATHEREI16_VV_M1_MF4_TU |
| 11U, // PseudoVRGATHEREI16_VV_M2_M1 |
| 11U, // PseudoVRGATHEREI16_VV_M2_M1_MASK |
| 11U, // PseudoVRGATHEREI16_VV_M2_M1_TU |
| 11U, // PseudoVRGATHEREI16_VV_M2_M2 |
| 11U, // PseudoVRGATHEREI16_VV_M2_M2_MASK |
| 11U, // PseudoVRGATHEREI16_VV_M2_M2_TU |
| 11U, // PseudoVRGATHEREI16_VV_M2_M4 |
| 11U, // PseudoVRGATHEREI16_VV_M2_M4_MASK |
| 11U, // PseudoVRGATHEREI16_VV_M2_M4_TU |
| 11U, // PseudoVRGATHEREI16_VV_M2_MF2 |
| 11U, // PseudoVRGATHEREI16_VV_M2_MF2_MASK |
| 11U, // PseudoVRGATHEREI16_VV_M2_MF2_TU |
| 11U, // PseudoVRGATHEREI16_VV_M4_M1 |
| 11U, // PseudoVRGATHEREI16_VV_M4_M1_MASK |
| 11U, // PseudoVRGATHEREI16_VV_M4_M1_TU |
| 11U, // PseudoVRGATHEREI16_VV_M4_M2 |
| 11U, // PseudoVRGATHEREI16_VV_M4_M2_MASK |
| 11U, // PseudoVRGATHEREI16_VV_M4_M2_TU |
| 11U, // PseudoVRGATHEREI16_VV_M4_M4 |
| 11U, // PseudoVRGATHEREI16_VV_M4_M4_MASK |
| 11U, // PseudoVRGATHEREI16_VV_M4_M4_TU |
| 11U, // PseudoVRGATHEREI16_VV_M4_M8 |
| 11U, // PseudoVRGATHEREI16_VV_M4_M8_MASK |
| 11U, // PseudoVRGATHEREI16_VV_M4_M8_TU |
| 11U, // PseudoVRGATHEREI16_VV_M8_M2 |
| 11U, // PseudoVRGATHEREI16_VV_M8_M2_MASK |
| 11U, // PseudoVRGATHEREI16_VV_M8_M2_TU |
| 11U, // PseudoVRGATHEREI16_VV_M8_M4 |
| 11U, // PseudoVRGATHEREI16_VV_M8_M4_MASK |
| 11U, // PseudoVRGATHEREI16_VV_M8_M4_TU |
| 11U, // PseudoVRGATHEREI16_VV_M8_M8 |
| 11U, // PseudoVRGATHEREI16_VV_M8_M8_MASK |
| 11U, // PseudoVRGATHEREI16_VV_M8_M8_TU |
| 11U, // PseudoVRGATHEREI16_VV_MF2_M1 |
| 11U, // PseudoVRGATHEREI16_VV_MF2_M1_MASK |
| 11U, // PseudoVRGATHEREI16_VV_MF2_M1_TU |
| 11U, // PseudoVRGATHEREI16_VV_MF2_MF2 |
| 11U, // PseudoVRGATHEREI16_VV_MF2_MF2_MASK |
| 11U, // PseudoVRGATHEREI16_VV_MF2_MF2_TU |
| 11U, // PseudoVRGATHEREI16_VV_MF2_MF4 |
| 11U, // PseudoVRGATHEREI16_VV_MF2_MF4_MASK |
| 11U, // PseudoVRGATHEREI16_VV_MF2_MF4_TU |
| 11U, // PseudoVRGATHEREI16_VV_MF2_MF8 |
| 11U, // PseudoVRGATHEREI16_VV_MF2_MF8_MASK |
| 11U, // PseudoVRGATHEREI16_VV_MF2_MF8_TU |
| 11U, // PseudoVRGATHEREI16_VV_MF4_MF2 |
| 11U, // PseudoVRGATHEREI16_VV_MF4_MF2_MASK |
| 11U, // PseudoVRGATHEREI16_VV_MF4_MF2_TU |
| 11U, // PseudoVRGATHEREI16_VV_MF4_MF4 |
| 11U, // PseudoVRGATHEREI16_VV_MF4_MF4_MASK |
| 11U, // PseudoVRGATHEREI16_VV_MF4_MF4_TU |
| 11U, // PseudoVRGATHEREI16_VV_MF4_MF8 |
| 11U, // PseudoVRGATHEREI16_VV_MF4_MF8_MASK |
| 11U, // PseudoVRGATHEREI16_VV_MF4_MF8_TU |
| 11U, // PseudoVRGATHEREI16_VV_MF8_MF4 |
| 11U, // PseudoVRGATHEREI16_VV_MF8_MF4_MASK |
| 11U, // PseudoVRGATHEREI16_VV_MF8_MF4_TU |
| 11U, // PseudoVRGATHEREI16_VV_MF8_MF8 |
| 11U, // PseudoVRGATHEREI16_VV_MF8_MF8_MASK |
| 11U, // PseudoVRGATHEREI16_VV_MF8_MF8_TU |
| 11U, // PseudoVRGATHER_VI_M1 |
| 11U, // PseudoVRGATHER_VI_M1_MASK |
| 11U, // PseudoVRGATHER_VI_M1_TU |
| 11U, // PseudoVRGATHER_VI_M2 |
| 11U, // PseudoVRGATHER_VI_M2_MASK |
| 11U, // PseudoVRGATHER_VI_M2_TU |
| 11U, // PseudoVRGATHER_VI_M4 |
| 11U, // PseudoVRGATHER_VI_M4_MASK |
| 11U, // PseudoVRGATHER_VI_M4_TU |
| 11U, // PseudoVRGATHER_VI_M8 |
| 11U, // PseudoVRGATHER_VI_M8_MASK |
| 11U, // PseudoVRGATHER_VI_M8_TU |
| 11U, // PseudoVRGATHER_VI_MF2 |
| 11U, // PseudoVRGATHER_VI_MF2_MASK |
| 11U, // PseudoVRGATHER_VI_MF2_TU |
| 11U, // PseudoVRGATHER_VI_MF4 |
| 11U, // PseudoVRGATHER_VI_MF4_MASK |
| 11U, // PseudoVRGATHER_VI_MF4_TU |
| 11U, // PseudoVRGATHER_VI_MF8 |
| 11U, // PseudoVRGATHER_VI_MF8_MASK |
| 11U, // PseudoVRGATHER_VI_MF8_TU |
| 11U, // PseudoVRGATHER_VV_M1 |
| 11U, // PseudoVRGATHER_VV_M1_MASK |
| 11U, // PseudoVRGATHER_VV_M1_TU |
| 11U, // PseudoVRGATHER_VV_M2 |
| 11U, // PseudoVRGATHER_VV_M2_MASK |
| 11U, // PseudoVRGATHER_VV_M2_TU |
| 11U, // PseudoVRGATHER_VV_M4 |
| 11U, // PseudoVRGATHER_VV_M4_MASK |
| 11U, // PseudoVRGATHER_VV_M4_TU |
| 11U, // PseudoVRGATHER_VV_M8 |
| 11U, // PseudoVRGATHER_VV_M8_MASK |
| 11U, // PseudoVRGATHER_VV_M8_TU |
| 11U, // PseudoVRGATHER_VV_MF2 |
| 11U, // PseudoVRGATHER_VV_MF2_MASK |
| 11U, // PseudoVRGATHER_VV_MF2_TU |
| 11U, // PseudoVRGATHER_VV_MF4 |
| 11U, // PseudoVRGATHER_VV_MF4_MASK |
| 11U, // PseudoVRGATHER_VV_MF4_TU |
| 11U, // PseudoVRGATHER_VV_MF8 |
| 11U, // PseudoVRGATHER_VV_MF8_MASK |
| 11U, // PseudoVRGATHER_VV_MF8_TU |
| 11U, // PseudoVRGATHER_VX_M1 |
| 11U, // PseudoVRGATHER_VX_M1_MASK |
| 11U, // PseudoVRGATHER_VX_M1_TU |
| 11U, // PseudoVRGATHER_VX_M2 |
| 11U, // PseudoVRGATHER_VX_M2_MASK |
| 11U, // PseudoVRGATHER_VX_M2_TU |
| 11U, // PseudoVRGATHER_VX_M4 |
| 11U, // PseudoVRGATHER_VX_M4_MASK |
| 11U, // PseudoVRGATHER_VX_M4_TU |
| 11U, // PseudoVRGATHER_VX_M8 |
| 11U, // PseudoVRGATHER_VX_M8_MASK |
| 11U, // PseudoVRGATHER_VX_M8_TU |
| 11U, // PseudoVRGATHER_VX_MF2 |
| 11U, // PseudoVRGATHER_VX_MF2_MASK |
| 11U, // PseudoVRGATHER_VX_MF2_TU |
| 11U, // PseudoVRGATHER_VX_MF4 |
| 11U, // PseudoVRGATHER_VX_MF4_MASK |
| 11U, // PseudoVRGATHER_VX_MF4_TU |
| 11U, // PseudoVRGATHER_VX_MF8 |
| 11U, // PseudoVRGATHER_VX_MF8_MASK |
| 11U, // PseudoVRGATHER_VX_MF8_TU |
| 11U, // PseudoVRSUB_VI_M1 |
| 11U, // PseudoVRSUB_VI_M1_MASK |
| 11U, // PseudoVRSUB_VI_M1_TU |
| 11U, // PseudoVRSUB_VI_M2 |
| 11U, // PseudoVRSUB_VI_M2_MASK |
| 11U, // PseudoVRSUB_VI_M2_TU |
| 11U, // PseudoVRSUB_VI_M4 |
| 11U, // PseudoVRSUB_VI_M4_MASK |
| 11U, // PseudoVRSUB_VI_M4_TU |
| 11U, // PseudoVRSUB_VI_M8 |
| 11U, // PseudoVRSUB_VI_M8_MASK |
| 11U, // PseudoVRSUB_VI_M8_TU |
| 11U, // PseudoVRSUB_VI_MF2 |
| 11U, // PseudoVRSUB_VI_MF2_MASK |
| 11U, // PseudoVRSUB_VI_MF2_TU |
| 11U, // PseudoVRSUB_VI_MF4 |
| 11U, // PseudoVRSUB_VI_MF4_MASK |
| 11U, // PseudoVRSUB_VI_MF4_TU |
| 11U, // PseudoVRSUB_VI_MF8 |
| 11U, // PseudoVRSUB_VI_MF8_MASK |
| 11U, // PseudoVRSUB_VI_MF8_TU |
| 11U, // PseudoVRSUB_VX_M1 |
| 11U, // PseudoVRSUB_VX_M1_MASK |
| 11U, // PseudoVRSUB_VX_M1_TU |
| 11U, // PseudoVRSUB_VX_M2 |
| 11U, // PseudoVRSUB_VX_M2_MASK |
| 11U, // PseudoVRSUB_VX_M2_TU |
| 11U, // PseudoVRSUB_VX_M4 |
| 11U, // PseudoVRSUB_VX_M4_MASK |
| 11U, // PseudoVRSUB_VX_M4_TU |
| 11U, // PseudoVRSUB_VX_M8 |
| 11U, // PseudoVRSUB_VX_M8_MASK |
| 11U, // PseudoVRSUB_VX_M8_TU |
| 11U, // PseudoVRSUB_VX_MF2 |
| 11U, // PseudoVRSUB_VX_MF2_MASK |
| 11U, // PseudoVRSUB_VX_MF2_TU |
| 11U, // PseudoVRSUB_VX_MF4 |
| 11U, // PseudoVRSUB_VX_MF4_MASK |
| 11U, // PseudoVRSUB_VX_MF4_TU |
| 11U, // PseudoVRSUB_VX_MF8 |
| 11U, // PseudoVRSUB_VX_MF8_MASK |
| 11U, // PseudoVRSUB_VX_MF8_TU |
| 11U, // PseudoVSADDU_VI_M1 |
| 11U, // PseudoVSADDU_VI_M1_MASK |
| 11U, // PseudoVSADDU_VI_M1_TU |
| 11U, // PseudoVSADDU_VI_M2 |
| 11U, // PseudoVSADDU_VI_M2_MASK |
| 11U, // PseudoVSADDU_VI_M2_TU |
| 11U, // PseudoVSADDU_VI_M4 |
| 11U, // PseudoVSADDU_VI_M4_MASK |
| 11U, // PseudoVSADDU_VI_M4_TU |
| 11U, // PseudoVSADDU_VI_M8 |
| 11U, // PseudoVSADDU_VI_M8_MASK |
| 11U, // PseudoVSADDU_VI_M8_TU |
| 11U, // PseudoVSADDU_VI_MF2 |
| 11U, // PseudoVSADDU_VI_MF2_MASK |
| 11U, // PseudoVSADDU_VI_MF2_TU |
| 11U, // PseudoVSADDU_VI_MF4 |
| 11U, // PseudoVSADDU_VI_MF4_MASK |
| 11U, // PseudoVSADDU_VI_MF4_TU |
| 11U, // PseudoVSADDU_VI_MF8 |
| 11U, // PseudoVSADDU_VI_MF8_MASK |
| 11U, // PseudoVSADDU_VI_MF8_TU |
| 11U, // PseudoVSADDU_VV_M1 |
| 11U, // PseudoVSADDU_VV_M1_MASK |
| 11U, // PseudoVSADDU_VV_M1_TU |
| 11U, // PseudoVSADDU_VV_M2 |
| 11U, // PseudoVSADDU_VV_M2_MASK |
| 11U, // PseudoVSADDU_VV_M2_TU |
| 11U, // PseudoVSADDU_VV_M4 |
| 11U, // PseudoVSADDU_VV_M4_MASK |
| 11U, // PseudoVSADDU_VV_M4_TU |
| 11U, // PseudoVSADDU_VV_M8 |
| 11U, // PseudoVSADDU_VV_M8_MASK |
| 11U, // PseudoVSADDU_VV_M8_TU |
| 11U, // PseudoVSADDU_VV_MF2 |
| 11U, // PseudoVSADDU_VV_MF2_MASK |
| 11U, // PseudoVSADDU_VV_MF2_TU |
| 11U, // PseudoVSADDU_VV_MF4 |
| 11U, // PseudoVSADDU_VV_MF4_MASK |
| 11U, // PseudoVSADDU_VV_MF4_TU |
| 11U, // PseudoVSADDU_VV_MF8 |
| 11U, // PseudoVSADDU_VV_MF8_MASK |
| 11U, // PseudoVSADDU_VV_MF8_TU |
| 11U, // PseudoVSADDU_VX_M1 |
| 11U, // PseudoVSADDU_VX_M1_MASK |
| 11U, // PseudoVSADDU_VX_M1_TU |
| 11U, // PseudoVSADDU_VX_M2 |
| 11U, // PseudoVSADDU_VX_M2_MASK |
| 11U, // PseudoVSADDU_VX_M2_TU |
| 11U, // PseudoVSADDU_VX_M4 |
| 11U, // PseudoVSADDU_VX_M4_MASK |
| 11U, // PseudoVSADDU_VX_M4_TU |
| 11U, // PseudoVSADDU_VX_M8 |
| 11U, // PseudoVSADDU_VX_M8_MASK |
| 11U, // PseudoVSADDU_VX_M8_TU |
| 11U, // PseudoVSADDU_VX_MF2 |
| 11U, // PseudoVSADDU_VX_MF2_MASK |
| 11U, // PseudoVSADDU_VX_MF2_TU |
| 11U, // PseudoVSADDU_VX_MF4 |
| 11U, // PseudoVSADDU_VX_MF4_MASK |
| 11U, // PseudoVSADDU_VX_MF4_TU |
| 11U, // PseudoVSADDU_VX_MF8 |
| 11U, // PseudoVSADDU_VX_MF8_MASK |
| 11U, // PseudoVSADDU_VX_MF8_TU |
| 11U, // PseudoVSADD_VI_M1 |
| 11U, // PseudoVSADD_VI_M1_MASK |
| 11U, // PseudoVSADD_VI_M1_TU |
| 11U, // PseudoVSADD_VI_M2 |
| 11U, // PseudoVSADD_VI_M2_MASK |
| 11U, // PseudoVSADD_VI_M2_TU |
| 11U, // PseudoVSADD_VI_M4 |
| 11U, // PseudoVSADD_VI_M4_MASK |
| 11U, // PseudoVSADD_VI_M4_TU |
| 11U, // PseudoVSADD_VI_M8 |
| 11U, // PseudoVSADD_VI_M8_MASK |
| 11U, // PseudoVSADD_VI_M8_TU |
| 11U, // PseudoVSADD_VI_MF2 |
| 11U, // PseudoVSADD_VI_MF2_MASK |
| 11U, // PseudoVSADD_VI_MF2_TU |
| 11U, // PseudoVSADD_VI_MF4 |
| 11U, // PseudoVSADD_VI_MF4_MASK |
| 11U, // PseudoVSADD_VI_MF4_TU |
| 11U, // PseudoVSADD_VI_MF8 |
| 11U, // PseudoVSADD_VI_MF8_MASK |
| 11U, // PseudoVSADD_VI_MF8_TU |
| 11U, // PseudoVSADD_VV_M1 |
| 11U, // PseudoVSADD_VV_M1_MASK |
| 11U, // PseudoVSADD_VV_M1_TU |
| 11U, // PseudoVSADD_VV_M2 |
| 11U, // PseudoVSADD_VV_M2_MASK |
| 11U, // PseudoVSADD_VV_M2_TU |
| 11U, // PseudoVSADD_VV_M4 |
| 11U, // PseudoVSADD_VV_M4_MASK |
| 11U, // PseudoVSADD_VV_M4_TU |
| 11U, // PseudoVSADD_VV_M8 |
| 11U, // PseudoVSADD_VV_M8_MASK |
| 11U, // PseudoVSADD_VV_M8_TU |
| 11U, // PseudoVSADD_VV_MF2 |
| 11U, // PseudoVSADD_VV_MF2_MASK |
| 11U, // PseudoVSADD_VV_MF2_TU |
| 11U, // PseudoVSADD_VV_MF4 |
| 11U, // PseudoVSADD_VV_MF4_MASK |
| 11U, // PseudoVSADD_VV_MF4_TU |
| 11U, // PseudoVSADD_VV_MF8 |
| 11U, // PseudoVSADD_VV_MF8_MASK |
| 11U, // PseudoVSADD_VV_MF8_TU |
| 11U, // PseudoVSADD_VX_M1 |
| 11U, // PseudoVSADD_VX_M1_MASK |
| 11U, // PseudoVSADD_VX_M1_TU |
| 11U, // PseudoVSADD_VX_M2 |
| 11U, // PseudoVSADD_VX_M2_MASK |
| 11U, // PseudoVSADD_VX_M2_TU |
| 11U, // PseudoVSADD_VX_M4 |
| 11U, // PseudoVSADD_VX_M4_MASK |
| 11U, // PseudoVSADD_VX_M4_TU |
| 11U, // PseudoVSADD_VX_M8 |
| 11U, // PseudoVSADD_VX_M8_MASK |
| 11U, // PseudoVSADD_VX_M8_TU |
| 11U, // PseudoVSADD_VX_MF2 |
| 11U, // PseudoVSADD_VX_MF2_MASK |
| 11U, // PseudoVSADD_VX_MF2_TU |
| 11U, // PseudoVSADD_VX_MF4 |
| 11U, // PseudoVSADD_VX_MF4_MASK |
| 11U, // PseudoVSADD_VX_MF4_TU |
| 11U, // PseudoVSADD_VX_MF8 |
| 11U, // PseudoVSADD_VX_MF8_MASK |
| 11U, // PseudoVSADD_VX_MF8_TU |
| 11U, // PseudoVSBC_VVM_M1 |
| 11U, // PseudoVSBC_VVM_M1_TU |
| 11U, // PseudoVSBC_VVM_M2 |
| 11U, // PseudoVSBC_VVM_M2_TU |
| 11U, // PseudoVSBC_VVM_M4 |
| 11U, // PseudoVSBC_VVM_M4_TU |
| 11U, // PseudoVSBC_VVM_M8 |
| 11U, // PseudoVSBC_VVM_M8_TU |
| 11U, // PseudoVSBC_VVM_MF2 |
| 11U, // PseudoVSBC_VVM_MF2_TU |
| 11U, // PseudoVSBC_VVM_MF4 |
| 11U, // PseudoVSBC_VVM_MF4_TU |
| 11U, // PseudoVSBC_VVM_MF8 |
| 11U, // PseudoVSBC_VVM_MF8_TU |
| 11U, // PseudoVSBC_VXM_M1 |
| 11U, // PseudoVSBC_VXM_M1_TU |
| 11U, // PseudoVSBC_VXM_M2 |
| 11U, // PseudoVSBC_VXM_M2_TU |
| 11U, // PseudoVSBC_VXM_M4 |
| 11U, // PseudoVSBC_VXM_M4_TU |
| 11U, // PseudoVSBC_VXM_M8 |
| 11U, // PseudoVSBC_VXM_M8_TU |
| 11U, // PseudoVSBC_VXM_MF2 |
| 11U, // PseudoVSBC_VXM_MF2_TU |
| 11U, // PseudoVSBC_VXM_MF4 |
| 11U, // PseudoVSBC_VXM_MF4_TU |
| 11U, // PseudoVSBC_VXM_MF8 |
| 11U, // PseudoVSBC_VXM_MF8_TU |
| 11U, // PseudoVSE16_V_M1 |
| 11U, // PseudoVSE16_V_M1_MASK |
| 11U, // PseudoVSE16_V_M2 |
| 11U, // PseudoVSE16_V_M2_MASK |
| 11U, // PseudoVSE16_V_M4 |
| 11U, // PseudoVSE16_V_M4_MASK |
| 11U, // PseudoVSE16_V_M8 |
| 11U, // PseudoVSE16_V_M8_MASK |
| 11U, // PseudoVSE16_V_MF2 |
| 11U, // PseudoVSE16_V_MF2_MASK |
| 11U, // PseudoVSE16_V_MF4 |
| 11U, // PseudoVSE16_V_MF4_MASK |
| 11U, // PseudoVSE32_V_M1 |
| 11U, // PseudoVSE32_V_M1_MASK |
| 11U, // PseudoVSE32_V_M2 |
| 11U, // PseudoVSE32_V_M2_MASK |
| 11U, // PseudoVSE32_V_M4 |
| 11U, // PseudoVSE32_V_M4_MASK |
| 11U, // PseudoVSE32_V_M8 |
| 11U, // PseudoVSE32_V_M8_MASK |
| 11U, // PseudoVSE32_V_MF2 |
| 11U, // PseudoVSE32_V_MF2_MASK |
| 11U, // PseudoVSE64_V_M1 |
| 11U, // PseudoVSE64_V_M1_MASK |
| 11U, // PseudoVSE64_V_M2 |
| 11U, // PseudoVSE64_V_M2_MASK |
| 11U, // PseudoVSE64_V_M4 |
| 11U, // PseudoVSE64_V_M4_MASK |
| 11U, // PseudoVSE64_V_M8 |
| 11U, // PseudoVSE64_V_M8_MASK |
| 11U, // PseudoVSE8_V_M1 |
| 11U, // PseudoVSE8_V_M1_MASK |
| 11U, // PseudoVSE8_V_M2 |
| 11U, // PseudoVSE8_V_M2_MASK |
| 11U, // PseudoVSE8_V_M4 |
| 11U, // PseudoVSE8_V_M4_MASK |
| 11U, // PseudoVSE8_V_M8 |
| 11U, // PseudoVSE8_V_M8_MASK |
| 11U, // PseudoVSE8_V_MF2 |
| 11U, // PseudoVSE8_V_MF2_MASK |
| 11U, // PseudoVSE8_V_MF4 |
| 11U, // PseudoVSE8_V_MF4_MASK |
| 11U, // PseudoVSE8_V_MF8 |
| 11U, // PseudoVSE8_V_MF8_MASK |
| 11U, // PseudoVSETIVLI |
| 11U, // PseudoVSETVLI |
| 11U, // PseudoVSETVLIX0 |
| 11U, // PseudoVSEXT_VF2_M1 |
| 11U, // PseudoVSEXT_VF2_M1_MASK |
| 11U, // PseudoVSEXT_VF2_M1_TU |
| 11U, // PseudoVSEXT_VF2_M2 |
| 11U, // PseudoVSEXT_VF2_M2_MASK |
| 11U, // PseudoVSEXT_VF2_M2_TU |
| 11U, // PseudoVSEXT_VF2_M4 |
| 11U, // PseudoVSEXT_VF2_M4_MASK |
| 11U, // PseudoVSEXT_VF2_M4_TU |
| 11U, // PseudoVSEXT_VF2_M8 |
| 11U, // PseudoVSEXT_VF2_M8_MASK |
| 11U, // PseudoVSEXT_VF2_M8_TU |
| 11U, // PseudoVSEXT_VF2_MF2 |
| 11U, // PseudoVSEXT_VF2_MF2_MASK |
| 11U, // PseudoVSEXT_VF2_MF2_TU |
| 11U, // PseudoVSEXT_VF2_MF4 |
| 11U, // PseudoVSEXT_VF2_MF4_MASK |
| 11U, // PseudoVSEXT_VF2_MF4_TU |
| 11U, // PseudoVSEXT_VF4_M1 |
| 11U, // PseudoVSEXT_VF4_M1_MASK |
| 11U, // PseudoVSEXT_VF4_M1_TU |
| 11U, // PseudoVSEXT_VF4_M2 |
| 11U, // PseudoVSEXT_VF4_M2_MASK |
| 11U, // PseudoVSEXT_VF4_M2_TU |
| 11U, // PseudoVSEXT_VF4_M4 |
| 11U, // PseudoVSEXT_VF4_M4_MASK |
| 11U, // PseudoVSEXT_VF4_M4_TU |
| 11U, // PseudoVSEXT_VF4_M8 |
| 11U, // PseudoVSEXT_VF4_M8_MASK |
| 11U, // PseudoVSEXT_VF4_M8_TU |
| 11U, // PseudoVSEXT_VF4_MF2 |
| 11U, // PseudoVSEXT_VF4_MF2_MASK |
| 11U, // PseudoVSEXT_VF4_MF2_TU |
| 11U, // PseudoVSEXT_VF8_M1 |
| 11U, // PseudoVSEXT_VF8_M1_MASK |
| 11U, // PseudoVSEXT_VF8_M1_TU |
| 11U, // PseudoVSEXT_VF8_M2 |
| 11U, // PseudoVSEXT_VF8_M2_MASK |
| 11U, // PseudoVSEXT_VF8_M2_TU |
| 11U, // PseudoVSEXT_VF8_M4 |
| 11U, // PseudoVSEXT_VF8_M4_MASK |
| 11U, // PseudoVSEXT_VF8_M4_TU |
| 11U, // PseudoVSEXT_VF8_M8 |
| 11U, // PseudoVSEXT_VF8_M8_MASK |
| 11U, // PseudoVSEXT_VF8_M8_TU |
| 11U, // PseudoVSLIDE1DOWN_VX_M1 |
| 11U, // PseudoVSLIDE1DOWN_VX_M1_MASK |
| 11U, // PseudoVSLIDE1DOWN_VX_M1_TU |
| 11U, // PseudoVSLIDE1DOWN_VX_M2 |
| 11U, // PseudoVSLIDE1DOWN_VX_M2_MASK |
| 11U, // PseudoVSLIDE1DOWN_VX_M2_TU |
| 11U, // PseudoVSLIDE1DOWN_VX_M4 |
| 11U, // PseudoVSLIDE1DOWN_VX_M4_MASK |
| 11U, // PseudoVSLIDE1DOWN_VX_M4_TU |
| 11U, // PseudoVSLIDE1DOWN_VX_M8 |
| 11U, // PseudoVSLIDE1DOWN_VX_M8_MASK |
| 11U, // PseudoVSLIDE1DOWN_VX_M8_TU |
| 11U, // PseudoVSLIDE1DOWN_VX_MF2 |
| 11U, // PseudoVSLIDE1DOWN_VX_MF2_MASK |
| 11U, // PseudoVSLIDE1DOWN_VX_MF2_TU |
| 11U, // PseudoVSLIDE1DOWN_VX_MF4 |
| 11U, // PseudoVSLIDE1DOWN_VX_MF4_MASK |
| 11U, // PseudoVSLIDE1DOWN_VX_MF4_TU |
| 11U, // PseudoVSLIDE1DOWN_VX_MF8 |
| 11U, // PseudoVSLIDE1DOWN_VX_MF8_MASK |
| 11U, // PseudoVSLIDE1DOWN_VX_MF8_TU |
| 11U, // PseudoVSLIDE1UP_VX_M1 |
| 11U, // PseudoVSLIDE1UP_VX_M1_MASK |
| 11U, // PseudoVSLIDE1UP_VX_M1_TU |
| 11U, // PseudoVSLIDE1UP_VX_M2 |
| 11U, // PseudoVSLIDE1UP_VX_M2_MASK |
| 11U, // PseudoVSLIDE1UP_VX_M2_TU |
| 11U, // PseudoVSLIDE1UP_VX_M4 |
| 11U, // PseudoVSLIDE1UP_VX_M4_MASK |
| 11U, // PseudoVSLIDE1UP_VX_M4_TU |
| 11U, // PseudoVSLIDE1UP_VX_M8 |
| 11U, // PseudoVSLIDE1UP_VX_M8_MASK |
| 11U, // PseudoVSLIDE1UP_VX_M8_TU |
| 11U, // PseudoVSLIDE1UP_VX_MF2 |
| 11U, // PseudoVSLIDE1UP_VX_MF2_MASK |
| 11U, // PseudoVSLIDE1UP_VX_MF2_TU |
| 11U, // PseudoVSLIDE1UP_VX_MF4 |
| 11U, // PseudoVSLIDE1UP_VX_MF4_MASK |
| 11U, // PseudoVSLIDE1UP_VX_MF4_TU |
| 11U, // PseudoVSLIDE1UP_VX_MF8 |
| 11U, // PseudoVSLIDE1UP_VX_MF8_MASK |
| 11U, // PseudoVSLIDE1UP_VX_MF8_TU |
| 11U, // PseudoVSLIDEDOWN_VI_M1 |
| 11U, // PseudoVSLIDEDOWN_VI_M1_MASK |
| 11U, // PseudoVSLIDEDOWN_VI_M2 |
| 11U, // PseudoVSLIDEDOWN_VI_M2_MASK |
| 11U, // PseudoVSLIDEDOWN_VI_M4 |
| 11U, // PseudoVSLIDEDOWN_VI_M4_MASK |
| 11U, // PseudoVSLIDEDOWN_VI_M8 |
| 11U, // PseudoVSLIDEDOWN_VI_M8_MASK |
| 11U, // PseudoVSLIDEDOWN_VI_MF2 |
| 11U, // PseudoVSLIDEDOWN_VI_MF2_MASK |
| 11U, // PseudoVSLIDEDOWN_VI_MF4 |
| 11U, // PseudoVSLIDEDOWN_VI_MF4_MASK |
| 11U, // PseudoVSLIDEDOWN_VI_MF8 |
| 11U, // PseudoVSLIDEDOWN_VI_MF8_MASK |
| 11U, // PseudoVSLIDEDOWN_VX_M1 |
| 11U, // PseudoVSLIDEDOWN_VX_M1_MASK |
| 11U, // PseudoVSLIDEDOWN_VX_M2 |
| 11U, // PseudoVSLIDEDOWN_VX_M2_MASK |
| 11U, // PseudoVSLIDEDOWN_VX_M4 |
| 11U, // PseudoVSLIDEDOWN_VX_M4_MASK |
| 11U, // PseudoVSLIDEDOWN_VX_M8 |
| 11U, // PseudoVSLIDEDOWN_VX_M8_MASK |
| 11U, // PseudoVSLIDEDOWN_VX_MF2 |
| 11U, // PseudoVSLIDEDOWN_VX_MF2_MASK |
| 11U, // PseudoVSLIDEDOWN_VX_MF4 |
| 11U, // PseudoVSLIDEDOWN_VX_MF4_MASK |
| 11U, // PseudoVSLIDEDOWN_VX_MF8 |
| 11U, // PseudoVSLIDEDOWN_VX_MF8_MASK |
| 11U, // PseudoVSLIDEUP_VI_M1 |
| 11U, // PseudoVSLIDEUP_VI_M1_MASK |
| 11U, // PseudoVSLIDEUP_VI_M2 |
| 11U, // PseudoVSLIDEUP_VI_M2_MASK |
| 11U, // PseudoVSLIDEUP_VI_M4 |
| 11U, // PseudoVSLIDEUP_VI_M4_MASK |
| 11U, // PseudoVSLIDEUP_VI_M8 |
| 11U, // PseudoVSLIDEUP_VI_M8_MASK |
| 11U, // PseudoVSLIDEUP_VI_MF2 |
| 11U, // PseudoVSLIDEUP_VI_MF2_MASK |
| 11U, // PseudoVSLIDEUP_VI_MF4 |
| 11U, // PseudoVSLIDEUP_VI_MF4_MASK |
| 11U, // PseudoVSLIDEUP_VI_MF8 |
| 11U, // PseudoVSLIDEUP_VI_MF8_MASK |
| 11U, // PseudoVSLIDEUP_VX_M1 |
| 11U, // PseudoVSLIDEUP_VX_M1_MASK |
| 11U, // PseudoVSLIDEUP_VX_M2 |
| 11U, // PseudoVSLIDEUP_VX_M2_MASK |
| 11U, // PseudoVSLIDEUP_VX_M4 |
| 11U, // PseudoVSLIDEUP_VX_M4_MASK |
| 11U, // PseudoVSLIDEUP_VX_M8 |
| 11U, // PseudoVSLIDEUP_VX_M8_MASK |
| 11U, // PseudoVSLIDEUP_VX_MF2 |
| 11U, // PseudoVSLIDEUP_VX_MF2_MASK |
| 11U, // PseudoVSLIDEUP_VX_MF4 |
| 11U, // PseudoVSLIDEUP_VX_MF4_MASK |
| 11U, // PseudoVSLIDEUP_VX_MF8 |
| 11U, // PseudoVSLIDEUP_VX_MF8_MASK |
| 11U, // PseudoVSLL_VI_M1 |
| 11U, // PseudoVSLL_VI_M1_MASK |
| 11U, // PseudoVSLL_VI_M1_TU |
| 11U, // PseudoVSLL_VI_M2 |
| 11U, // PseudoVSLL_VI_M2_MASK |
| 11U, // PseudoVSLL_VI_M2_TU |
| 11U, // PseudoVSLL_VI_M4 |
| 11U, // PseudoVSLL_VI_M4_MASK |
| 11U, // PseudoVSLL_VI_M4_TU |
| 11U, // PseudoVSLL_VI_M8 |
| 11U, // PseudoVSLL_VI_M8_MASK |
| 11U, // PseudoVSLL_VI_M8_TU |
| 11U, // PseudoVSLL_VI_MF2 |
| 11U, // PseudoVSLL_VI_MF2_MASK |
| 11U, // PseudoVSLL_VI_MF2_TU |
| 11U, // PseudoVSLL_VI_MF4 |
| 11U, // PseudoVSLL_VI_MF4_MASK |
| 11U, // PseudoVSLL_VI_MF4_TU |
| 11U, // PseudoVSLL_VI_MF8 |
| 11U, // PseudoVSLL_VI_MF8_MASK |
| 11U, // PseudoVSLL_VI_MF8_TU |
| 11U, // PseudoVSLL_VV_M1 |
| 11U, // PseudoVSLL_VV_M1_MASK |
| 11U, // PseudoVSLL_VV_M1_TU |
| 11U, // PseudoVSLL_VV_M2 |
| 11U, // PseudoVSLL_VV_M2_MASK |
| 11U, // PseudoVSLL_VV_M2_TU |
| 11U, // PseudoVSLL_VV_M4 |
| 11U, // PseudoVSLL_VV_M4_MASK |
| 11U, // PseudoVSLL_VV_M4_TU |
| 11U, // PseudoVSLL_VV_M8 |
| 11U, // PseudoVSLL_VV_M8_MASK |
| 11U, // PseudoVSLL_VV_M8_TU |
| 11U, // PseudoVSLL_VV_MF2 |
| 11U, // PseudoVSLL_VV_MF2_MASK |
| 11U, // PseudoVSLL_VV_MF2_TU |
| 11U, // PseudoVSLL_VV_MF4 |
| 11U, // PseudoVSLL_VV_MF4_MASK |
| 11U, // PseudoVSLL_VV_MF4_TU |
| 11U, // PseudoVSLL_VV_MF8 |
| 11U, // PseudoVSLL_VV_MF8_MASK |
| 11U, // PseudoVSLL_VV_MF8_TU |
| 11U, // PseudoVSLL_VX_M1 |
| 11U, // PseudoVSLL_VX_M1_MASK |
| 11U, // PseudoVSLL_VX_M1_TU |
| 11U, // PseudoVSLL_VX_M2 |
| 11U, // PseudoVSLL_VX_M2_MASK |
| 11U, // PseudoVSLL_VX_M2_TU |
| 11U, // PseudoVSLL_VX_M4 |
| 11U, // PseudoVSLL_VX_M4_MASK |
| 11U, // PseudoVSLL_VX_M4_TU |
| 11U, // PseudoVSLL_VX_M8 |
| 11U, // PseudoVSLL_VX_M8_MASK |
| 11U, // PseudoVSLL_VX_M8_TU |
| 11U, // PseudoVSLL_VX_MF2 |
| 11U, // PseudoVSLL_VX_MF2_MASK |
| 11U, // PseudoVSLL_VX_MF2_TU |
| 11U, // PseudoVSLL_VX_MF4 |
| 11U, // PseudoVSLL_VX_MF4_MASK |
| 11U, // PseudoVSLL_VX_MF4_TU |
| 11U, // PseudoVSLL_VX_MF8 |
| 11U, // PseudoVSLL_VX_MF8_MASK |
| 11U, // PseudoVSLL_VX_MF8_TU |
| 11U, // PseudoVSMUL_VV_M1 |
| 11U, // PseudoVSMUL_VV_M1_MASK |
| 11U, // PseudoVSMUL_VV_M1_TU |
| 11U, // PseudoVSMUL_VV_M2 |
| 11U, // PseudoVSMUL_VV_M2_MASK |
| 11U, // PseudoVSMUL_VV_M2_TU |
| 11U, // PseudoVSMUL_VV_M4 |
| 11U, // PseudoVSMUL_VV_M4_MASK |
| 11U, // PseudoVSMUL_VV_M4_TU |
| 11U, // PseudoVSMUL_VV_M8 |
| 11U, // PseudoVSMUL_VV_M8_MASK |
| 11U, // PseudoVSMUL_VV_M8_TU |
| 11U, // PseudoVSMUL_VV_MF2 |
| 11U, // PseudoVSMUL_VV_MF2_MASK |
| 11U, // PseudoVSMUL_VV_MF2_TU |
| 11U, // PseudoVSMUL_VV_MF4 |
| 11U, // PseudoVSMUL_VV_MF4_MASK |
| 11U, // PseudoVSMUL_VV_MF4_TU |
| 11U, // PseudoVSMUL_VV_MF8 |
| 11U, // PseudoVSMUL_VV_MF8_MASK |
| 11U, // PseudoVSMUL_VV_MF8_TU |
| 11U, // PseudoVSMUL_VX_M1 |
| 11U, // PseudoVSMUL_VX_M1_MASK |
| 11U, // PseudoVSMUL_VX_M1_TU |
| 11U, // PseudoVSMUL_VX_M2 |
| 11U, // PseudoVSMUL_VX_M2_MASK |
| 11U, // PseudoVSMUL_VX_M2_TU |
| 11U, // PseudoVSMUL_VX_M4 |
| 11U, // PseudoVSMUL_VX_M4_MASK |
| 11U, // PseudoVSMUL_VX_M4_TU |
| 11U, // PseudoVSMUL_VX_M8 |
| 11U, // PseudoVSMUL_VX_M8_MASK |
| 11U, // PseudoVSMUL_VX_M8_TU |
| 11U, // PseudoVSMUL_VX_MF2 |
| 11U, // PseudoVSMUL_VX_MF2_MASK |
| 11U, // PseudoVSMUL_VX_MF2_TU |
| 11U, // PseudoVSMUL_VX_MF4 |
| 11U, // PseudoVSMUL_VX_MF4_MASK |
| 11U, // PseudoVSMUL_VX_MF4_TU |
| 11U, // PseudoVSMUL_VX_MF8 |
| 11U, // PseudoVSMUL_VX_MF8_MASK |
| 11U, // PseudoVSMUL_VX_MF8_TU |
| 11U, // PseudoVSM_V_B1 |
| 11U, // PseudoVSM_V_B16 |
| 11U, // PseudoVSM_V_B2 |
| 11U, // PseudoVSM_V_B32 |
| 11U, // PseudoVSM_V_B4 |
| 11U, // PseudoVSM_V_B64 |
| 11U, // PseudoVSM_V_B8 |
| 11U, // PseudoVSOXEI16_V_M1_M1 |
| 11U, // PseudoVSOXEI16_V_M1_M1_MASK |
| 11U, // PseudoVSOXEI16_V_M1_M2 |
| 11U, // PseudoVSOXEI16_V_M1_M2_MASK |
| 11U, // PseudoVSOXEI16_V_M1_M4 |
| 11U, // PseudoVSOXEI16_V_M1_M4_MASK |
| 11U, // PseudoVSOXEI16_V_M1_MF2 |
| 11U, // PseudoVSOXEI16_V_M1_MF2_MASK |
| 11U, // PseudoVSOXEI16_V_M2_M1 |
| 11U, // PseudoVSOXEI16_V_M2_M1_MASK |
| 11U, // PseudoVSOXEI16_V_M2_M2 |
| 11U, // PseudoVSOXEI16_V_M2_M2_MASK |
| 11U, // PseudoVSOXEI16_V_M2_M4 |
| 11U, // PseudoVSOXEI16_V_M2_M4_MASK |
| 11U, // PseudoVSOXEI16_V_M2_M8 |
| 11U, // PseudoVSOXEI16_V_M2_M8_MASK |
| 11U, // PseudoVSOXEI16_V_M4_M2 |
| 11U, // PseudoVSOXEI16_V_M4_M2_MASK |
| 11U, // PseudoVSOXEI16_V_M4_M4 |
| 11U, // PseudoVSOXEI16_V_M4_M4_MASK |
| 11U, // PseudoVSOXEI16_V_M4_M8 |
| 11U, // PseudoVSOXEI16_V_M4_M8_MASK |
| 11U, // PseudoVSOXEI16_V_M8_M4 |
| 11U, // PseudoVSOXEI16_V_M8_M4_MASK |
| 11U, // PseudoVSOXEI16_V_M8_M8 |
| 11U, // PseudoVSOXEI16_V_M8_M8_MASK |
| 11U, // PseudoVSOXEI16_V_MF2_M1 |
| 11U, // PseudoVSOXEI16_V_MF2_M1_MASK |
| 11U, // PseudoVSOXEI16_V_MF2_M2 |
| 11U, // PseudoVSOXEI16_V_MF2_M2_MASK |
| 11U, // PseudoVSOXEI16_V_MF2_MF2 |
| 11U, // PseudoVSOXEI16_V_MF2_MF2_MASK |
| 11U, // PseudoVSOXEI16_V_MF2_MF4 |
| 11U, // PseudoVSOXEI16_V_MF2_MF4_MASK |
| 11U, // PseudoVSOXEI16_V_MF4_M1 |
| 11U, // PseudoVSOXEI16_V_MF4_M1_MASK |
| 11U, // PseudoVSOXEI16_V_MF4_MF2 |
| 11U, // PseudoVSOXEI16_V_MF4_MF2_MASK |
| 11U, // PseudoVSOXEI16_V_MF4_MF4 |
| 11U, // PseudoVSOXEI16_V_MF4_MF4_MASK |
| 11U, // PseudoVSOXEI16_V_MF4_MF8 |
| 11U, // PseudoVSOXEI16_V_MF4_MF8_MASK |
| 11U, // PseudoVSOXEI32_V_M1_M1 |
| 11U, // PseudoVSOXEI32_V_M1_M1_MASK |
| 11U, // PseudoVSOXEI32_V_M1_M2 |
| 11U, // PseudoVSOXEI32_V_M1_M2_MASK |
| 11U, // PseudoVSOXEI32_V_M1_MF2 |
| 11U, // PseudoVSOXEI32_V_M1_MF2_MASK |
| 11U, // PseudoVSOXEI32_V_M1_MF4 |
| 11U, // PseudoVSOXEI32_V_M1_MF4_MASK |
| 11U, // PseudoVSOXEI32_V_M2_M1 |
| 11U, // PseudoVSOXEI32_V_M2_M1_MASK |
| 11U, // PseudoVSOXEI32_V_M2_M2 |
| 11U, // PseudoVSOXEI32_V_M2_M2_MASK |
| 11U, // PseudoVSOXEI32_V_M2_M4 |
| 11U, // PseudoVSOXEI32_V_M2_M4_MASK |
| 11U, // PseudoVSOXEI32_V_M2_MF2 |
| 11U, // PseudoVSOXEI32_V_M2_MF2_MASK |
| 11U, // PseudoVSOXEI32_V_M4_M1 |
| 11U, // PseudoVSOXEI32_V_M4_M1_MASK |
| 11U, // PseudoVSOXEI32_V_M4_M2 |
| 11U, // PseudoVSOXEI32_V_M4_M2_MASK |
| 11U, // PseudoVSOXEI32_V_M4_M4 |
| 11U, // PseudoVSOXEI32_V_M4_M4_MASK |
| 11U, // PseudoVSOXEI32_V_M4_M8 |
| 11U, // PseudoVSOXEI32_V_M4_M8_MASK |
| 11U, // PseudoVSOXEI32_V_M8_M2 |
| 11U, // PseudoVSOXEI32_V_M8_M2_MASK |
| 11U, // PseudoVSOXEI32_V_M8_M4 |
| 11U, // PseudoVSOXEI32_V_M8_M4_MASK |
| 11U, // PseudoVSOXEI32_V_M8_M8 |
| 11U, // PseudoVSOXEI32_V_M8_M8_MASK |
| 11U, // PseudoVSOXEI32_V_MF2_M1 |
| 11U, // PseudoVSOXEI32_V_MF2_M1_MASK |
| 11U, // PseudoVSOXEI32_V_MF2_MF2 |
| 11U, // PseudoVSOXEI32_V_MF2_MF2_MASK |
| 11U, // PseudoVSOXEI32_V_MF2_MF4 |
| 11U, // PseudoVSOXEI32_V_MF2_MF4_MASK |
| 11U, // PseudoVSOXEI32_V_MF2_MF8 |
| 11U, // PseudoVSOXEI32_V_MF2_MF8_MASK |
| 11U, // PseudoVSOXEI64_V_M1_M1 |
| 11U, // PseudoVSOXEI64_V_M1_M1_MASK |
| 11U, // PseudoVSOXEI64_V_M1_MF2 |
| 11U, // PseudoVSOXEI64_V_M1_MF2_MASK |
| 11U, // PseudoVSOXEI64_V_M1_MF4 |
| 11U, // PseudoVSOXEI64_V_M1_MF4_MASK |
| 11U, // PseudoVSOXEI64_V_M1_MF8 |
| 11U, // PseudoVSOXEI64_V_M1_MF8_MASK |
| 11U, // PseudoVSOXEI64_V_M2_M1 |
| 11U, // PseudoVSOXEI64_V_M2_M1_MASK |
| 11U, // PseudoVSOXEI64_V_M2_M2 |
| 11U, // PseudoVSOXEI64_V_M2_M2_MASK |
| 11U, // PseudoVSOXEI64_V_M2_MF2 |
| 11U, // PseudoVSOXEI64_V_M2_MF2_MASK |
| 11U, // PseudoVSOXEI64_V_M2_MF4 |
| 11U, // PseudoVSOXEI64_V_M2_MF4_MASK |
| 11U, // PseudoVSOXEI64_V_M4_M1 |
| 11U, // PseudoVSOXEI64_V_M4_M1_MASK |
| 11U, // PseudoVSOXEI64_V_M4_M2 |
| 11U, // PseudoVSOXEI64_V_M4_M2_MASK |
| 11U, // PseudoVSOXEI64_V_M4_M4 |
| 11U, // PseudoVSOXEI64_V_M4_M4_MASK |
| 11U, // PseudoVSOXEI64_V_M4_MF2 |
| 11U, // PseudoVSOXEI64_V_M4_MF2_MASK |
| 11U, // PseudoVSOXEI64_V_M8_M1 |
| 11U, // PseudoVSOXEI64_V_M8_M1_MASK |
| 11U, // PseudoVSOXEI64_V_M8_M2 |
| 11U, // PseudoVSOXEI64_V_M8_M2_MASK |
| 11U, // PseudoVSOXEI64_V_M8_M4 |
| 11U, // PseudoVSOXEI64_V_M8_M4_MASK |
| 11U, // PseudoVSOXEI64_V_M8_M8 |
| 11U, // PseudoVSOXEI64_V_M8_M8_MASK |
| 11U, // PseudoVSOXEI8_V_M1_M1 |
| 11U, // PseudoVSOXEI8_V_M1_M1_MASK |
| 11U, // PseudoVSOXEI8_V_M1_M2 |
| 11U, // PseudoVSOXEI8_V_M1_M2_MASK |
| 11U, // PseudoVSOXEI8_V_M1_M4 |
| 11U, // PseudoVSOXEI8_V_M1_M4_MASK |
| 11U, // PseudoVSOXEI8_V_M1_M8 |
| 11U, // PseudoVSOXEI8_V_M1_M8_MASK |
| 11U, // PseudoVSOXEI8_V_M2_M2 |
| 11U, // PseudoVSOXEI8_V_M2_M2_MASK |
| 11U, // PseudoVSOXEI8_V_M2_M4 |
| 11U, // PseudoVSOXEI8_V_M2_M4_MASK |
| 11U, // PseudoVSOXEI8_V_M2_M8 |
| 11U, // PseudoVSOXEI8_V_M2_M8_MASK |
| 11U, // PseudoVSOXEI8_V_M4_M4 |
| 11U, // PseudoVSOXEI8_V_M4_M4_MASK |
| 11U, // PseudoVSOXEI8_V_M4_M8 |
| 11U, // PseudoVSOXEI8_V_M4_M8_MASK |
| 11U, // PseudoVSOXEI8_V_M8_M8 |
| 11U, // PseudoVSOXEI8_V_M8_M8_MASK |
| 11U, // PseudoVSOXEI8_V_MF2_M1 |
| 11U, // PseudoVSOXEI8_V_MF2_M1_MASK |
| 11U, // PseudoVSOXEI8_V_MF2_M2 |
| 11U, // PseudoVSOXEI8_V_MF2_M2_MASK |
| 11U, // PseudoVSOXEI8_V_MF2_M4 |
| 11U, // PseudoVSOXEI8_V_MF2_M4_MASK |
| 11U, // PseudoVSOXEI8_V_MF2_MF2 |
| 11U, // PseudoVSOXEI8_V_MF2_MF2_MASK |
| 11U, // PseudoVSOXEI8_V_MF4_M1 |
| 11U, // PseudoVSOXEI8_V_MF4_M1_MASK |
| 11U, // PseudoVSOXEI8_V_MF4_M2 |
| 11U, // PseudoVSOXEI8_V_MF4_M2_MASK |
| 11U, // PseudoVSOXEI8_V_MF4_MF2 |
| 11U, // PseudoVSOXEI8_V_MF4_MF2_MASK |
| 11U, // PseudoVSOXEI8_V_MF4_MF4 |
| 11U, // PseudoVSOXEI8_V_MF4_MF4_MASK |
| 11U, // PseudoVSOXEI8_V_MF8_M1 |
| 11U, // PseudoVSOXEI8_V_MF8_M1_MASK |
| 11U, // PseudoVSOXEI8_V_MF8_MF2 |
| 11U, // PseudoVSOXEI8_V_MF8_MF2_MASK |
| 11U, // PseudoVSOXEI8_V_MF8_MF4 |
| 11U, // PseudoVSOXEI8_V_MF8_MF4_MASK |
| 11U, // PseudoVSOXEI8_V_MF8_MF8 |
| 11U, // PseudoVSOXEI8_V_MF8_MF8_MASK |
| 11U, // PseudoVSOXSEG2EI16_V_M1_M1 |
| 11U, // PseudoVSOXSEG2EI16_V_M1_M1_MASK |
| 11U, // PseudoVSOXSEG2EI16_V_M1_M2 |
| 11U, // PseudoVSOXSEG2EI16_V_M1_M2_MASK |
| 11U, // PseudoVSOXSEG2EI16_V_M1_M4 |
| 11U, // PseudoVSOXSEG2EI16_V_M1_M4_MASK |
| 11U, // PseudoVSOXSEG2EI16_V_M1_MF2 |
| 11U, // PseudoVSOXSEG2EI16_V_M1_MF2_MASK |
| 11U, // PseudoVSOXSEG2EI16_V_M2_M1 |
| 11U, // PseudoVSOXSEG2EI16_V_M2_M1_MASK |
| 11U, // PseudoVSOXSEG2EI16_V_M2_M2 |
| 11U, // PseudoVSOXSEG2EI16_V_M2_M2_MASK |
| 11U, // PseudoVSOXSEG2EI16_V_M2_M4 |
| 11U, // PseudoVSOXSEG2EI16_V_M2_M4_MASK |
| 11U, // PseudoVSOXSEG2EI16_V_M4_M2 |
| 11U, // PseudoVSOXSEG2EI16_V_M4_M2_MASK |
| 11U, // PseudoVSOXSEG2EI16_V_M4_M4 |
| 11U, // PseudoVSOXSEG2EI16_V_M4_M4_MASK |
| 11U, // PseudoVSOXSEG2EI16_V_M8_M4 |
| 11U, // PseudoVSOXSEG2EI16_V_M8_M4_MASK |
| 11U, // PseudoVSOXSEG2EI16_V_MF2_M1 |
| 11U, // PseudoVSOXSEG2EI16_V_MF2_M1_MASK |
| 11U, // PseudoVSOXSEG2EI16_V_MF2_M2 |
| 11U, // PseudoVSOXSEG2EI16_V_MF2_M2_MASK |
| 11U, // PseudoVSOXSEG2EI16_V_MF2_MF2 |
| 11U, // PseudoVSOXSEG2EI16_V_MF2_MF2_MASK |
| 11U, // PseudoVSOXSEG2EI16_V_MF2_MF4 |
| 11U, // PseudoVSOXSEG2EI16_V_MF2_MF4_MASK |
| 11U, // PseudoVSOXSEG2EI16_V_MF4_M1 |
| 11U, // PseudoVSOXSEG2EI16_V_MF4_M1_MASK |
| 11U, // PseudoVSOXSEG2EI16_V_MF4_MF2 |
| 11U, // PseudoVSOXSEG2EI16_V_MF4_MF2_MASK |
| 11U, // PseudoVSOXSEG2EI16_V_MF4_MF4 |
| 11U, // PseudoVSOXSEG2EI16_V_MF4_MF4_MASK |
| 11U, // PseudoVSOXSEG2EI16_V_MF4_MF8 |
| 11U, // PseudoVSOXSEG2EI16_V_MF4_MF8_MASK |
| 11U, // PseudoVSOXSEG2EI32_V_M1_M1 |
| 11U, // PseudoVSOXSEG2EI32_V_M1_M1_MASK |
| 11U, // PseudoVSOXSEG2EI32_V_M1_M2 |
| 11U, // PseudoVSOXSEG2EI32_V_M1_M2_MASK |
| 11U, // PseudoVSOXSEG2EI32_V_M1_MF2 |
| 11U, // PseudoVSOXSEG2EI32_V_M1_MF2_MASK |
| 11U, // PseudoVSOXSEG2EI32_V_M1_MF4 |
| 11U, // PseudoVSOXSEG2EI32_V_M1_MF4_MASK |
| 11U, // PseudoVSOXSEG2EI32_V_M2_M1 |
| 11U, // PseudoVSOXSEG2EI32_V_M2_M1_MASK |
| 11U, // PseudoVSOXSEG2EI32_V_M2_M2 |
| 11U, // PseudoVSOXSEG2EI32_V_M2_M2_MASK |
| 11U, // PseudoVSOXSEG2EI32_V_M2_M4 |
| 11U, // PseudoVSOXSEG2EI32_V_M2_M4_MASK |
| 11U, // PseudoVSOXSEG2EI32_V_M2_MF2 |
| 11U, // PseudoVSOXSEG2EI32_V_M2_MF2_MASK |
| 11U, // PseudoVSOXSEG2EI32_V_M4_M1 |
| 11U, // PseudoVSOXSEG2EI32_V_M4_M1_MASK |
| 11U, // PseudoVSOXSEG2EI32_V_M4_M2 |
| 11U, // PseudoVSOXSEG2EI32_V_M4_M2_MASK |
| 11U, // PseudoVSOXSEG2EI32_V_M4_M4 |
| 11U, // PseudoVSOXSEG2EI32_V_M4_M4_MASK |
| 11U, // PseudoVSOXSEG2EI32_V_M8_M2 |
| 11U, // PseudoVSOXSEG2EI32_V_M8_M2_MASK |
| 11U, // PseudoVSOXSEG2EI32_V_M8_M4 |
| 11U, // PseudoVSOXSEG2EI32_V_M8_M4_MASK |
| 11U, // PseudoVSOXSEG2EI32_V_MF2_M1 |
| 11U, // PseudoVSOXSEG2EI32_V_MF2_M1_MASK |
| 11U, // PseudoVSOXSEG2EI32_V_MF2_MF2 |
| 11U, // PseudoVSOXSEG2EI32_V_MF2_MF2_MASK |
| 11U, // PseudoVSOXSEG2EI32_V_MF2_MF4 |
| 11U, // PseudoVSOXSEG2EI32_V_MF2_MF4_MASK |
| 11U, // PseudoVSOXSEG2EI32_V_MF2_MF8 |
| 11U, // PseudoVSOXSEG2EI32_V_MF2_MF8_MASK |
| 11U, // PseudoVSOXSEG2EI64_V_M1_M1 |
| 11U, // PseudoVSOXSEG2EI64_V_M1_M1_MASK |
| 11U, // PseudoVSOXSEG2EI64_V_M1_MF2 |
| 11U, // PseudoVSOXSEG2EI64_V_M1_MF2_MASK |
| 11U, // PseudoVSOXSEG2EI64_V_M1_MF4 |
| 11U, // PseudoVSOXSEG2EI64_V_M1_MF4_MASK |
| 11U, // PseudoVSOXSEG2EI64_V_M1_MF8 |
| 11U, // PseudoVSOXSEG2EI64_V_M1_MF8_MASK |
| 11U, // PseudoVSOXSEG2EI64_V_M2_M1 |
| 11U, // PseudoVSOXSEG2EI64_V_M2_M1_MASK |
| 11U, // PseudoVSOXSEG2EI64_V_M2_M2 |
| 11U, // PseudoVSOXSEG2EI64_V_M2_M2_MASK |
| 11U, // PseudoVSOXSEG2EI64_V_M2_MF2 |
| 11U, // PseudoVSOXSEG2EI64_V_M2_MF2_MASK |
| 11U, // PseudoVSOXSEG2EI64_V_M2_MF4 |
| 11U, // PseudoVSOXSEG2EI64_V_M2_MF4_MASK |
| 11U, // PseudoVSOXSEG2EI64_V_M4_M1 |
| 11U, // PseudoVSOXSEG2EI64_V_M4_M1_MASK |
| 11U, // PseudoVSOXSEG2EI64_V_M4_M2 |
| 11U, // PseudoVSOXSEG2EI64_V_M4_M2_MASK |
| 11U, // PseudoVSOXSEG2EI64_V_M4_M4 |
| 11U, // PseudoVSOXSEG2EI64_V_M4_M4_MASK |
| 11U, // PseudoVSOXSEG2EI64_V_M4_MF2 |
| 11U, // PseudoVSOXSEG2EI64_V_M4_MF2_MASK |
| 11U, // PseudoVSOXSEG2EI64_V_M8_M1 |
| 11U, // PseudoVSOXSEG2EI64_V_M8_M1_MASK |
| 11U, // PseudoVSOXSEG2EI64_V_M8_M2 |
| 11U, // PseudoVSOXSEG2EI64_V_M8_M2_MASK |
| 11U, // PseudoVSOXSEG2EI64_V_M8_M4 |
| 11U, // PseudoVSOXSEG2EI64_V_M8_M4_MASK |
| 11U, // PseudoVSOXSEG2EI8_V_M1_M1 |
| 11U, // PseudoVSOXSEG2EI8_V_M1_M1_MASK |
| 11U, // PseudoVSOXSEG2EI8_V_M1_M2 |
| 11U, // PseudoVSOXSEG2EI8_V_M1_M2_MASK |
| 11U, // PseudoVSOXSEG2EI8_V_M1_M4 |
| 11U, // PseudoVSOXSEG2EI8_V_M1_M4_MASK |
| 11U, // PseudoVSOXSEG2EI8_V_M2_M2 |
| 11U, // PseudoVSOXSEG2EI8_V_M2_M2_MASK |
| 11U, // PseudoVSOXSEG2EI8_V_M2_M4 |
| 11U, // PseudoVSOXSEG2EI8_V_M2_M4_MASK |
| 11U, // PseudoVSOXSEG2EI8_V_M4_M4 |
| 11U, // PseudoVSOXSEG2EI8_V_M4_M4_MASK |
| 11U, // PseudoVSOXSEG2EI8_V_MF2_M1 |
| 11U, // PseudoVSOXSEG2EI8_V_MF2_M1_MASK |
| 11U, // PseudoVSOXSEG2EI8_V_MF2_M2 |
| 11U, // PseudoVSOXSEG2EI8_V_MF2_M2_MASK |
| 11U, // PseudoVSOXSEG2EI8_V_MF2_M4 |
| 11U, // PseudoVSOXSEG2EI8_V_MF2_M4_MASK |
| 11U, // PseudoVSOXSEG2EI8_V_MF2_MF2 |
| 11U, // PseudoVSOXSEG2EI8_V_MF2_MF2_MASK |
| 11U, // PseudoVSOXSEG2EI8_V_MF4_M1 |
| 11U, // PseudoVSOXSEG2EI8_V_MF4_M1_MASK |
| 11U, // PseudoVSOXSEG2EI8_V_MF4_M2 |
| 11U, // PseudoVSOXSEG2EI8_V_MF4_M2_MASK |
| 11U, // PseudoVSOXSEG2EI8_V_MF4_MF2 |
| 11U, // PseudoVSOXSEG2EI8_V_MF4_MF2_MASK |
| 11U, // PseudoVSOXSEG2EI8_V_MF4_MF4 |
| 11U, // PseudoVSOXSEG2EI8_V_MF4_MF4_MASK |
| 11U, // PseudoVSOXSEG2EI8_V_MF8_M1 |
| 11U, // PseudoVSOXSEG2EI8_V_MF8_M1_MASK |
| 11U, // PseudoVSOXSEG2EI8_V_MF8_MF2 |
| 11U, // PseudoVSOXSEG2EI8_V_MF8_MF2_MASK |
| 11U, // PseudoVSOXSEG2EI8_V_MF8_MF4 |
| 11U, // PseudoVSOXSEG2EI8_V_MF8_MF4_MASK |
| 11U, // PseudoVSOXSEG2EI8_V_MF8_MF8 |
| 11U, // PseudoVSOXSEG2EI8_V_MF8_MF8_MASK |
| 11U, // PseudoVSOXSEG3EI16_V_M1_M1 |
| 11U, // PseudoVSOXSEG3EI16_V_M1_M1_MASK |
| 11U, // PseudoVSOXSEG3EI16_V_M1_M2 |
| 11U, // PseudoVSOXSEG3EI16_V_M1_M2_MASK |
| 11U, // PseudoVSOXSEG3EI16_V_M1_MF2 |
| 11U, // PseudoVSOXSEG3EI16_V_M1_MF2_MASK |
| 11U, // PseudoVSOXSEG3EI16_V_M2_M1 |
| 11U, // PseudoVSOXSEG3EI16_V_M2_M1_MASK |
| 11U, // PseudoVSOXSEG3EI16_V_M2_M2 |
| 11U, // PseudoVSOXSEG3EI16_V_M2_M2_MASK |
| 11U, // PseudoVSOXSEG3EI16_V_M4_M2 |
| 11U, // PseudoVSOXSEG3EI16_V_M4_M2_MASK |
| 11U, // PseudoVSOXSEG3EI16_V_MF2_M1 |
| 11U, // PseudoVSOXSEG3EI16_V_MF2_M1_MASK |
| 11U, // PseudoVSOXSEG3EI16_V_MF2_M2 |
| 11U, // PseudoVSOXSEG3EI16_V_MF2_M2_MASK |
| 11U, // PseudoVSOXSEG3EI16_V_MF2_MF2 |
| 11U, // PseudoVSOXSEG3EI16_V_MF2_MF2_MASK |
| 11U, // PseudoVSOXSEG3EI16_V_MF2_MF4 |
| 11U, // PseudoVSOXSEG3EI16_V_MF2_MF4_MASK |
| 11U, // PseudoVSOXSEG3EI16_V_MF4_M1 |
| 11U, // PseudoVSOXSEG3EI16_V_MF4_M1_MASK |
| 11U, // PseudoVSOXSEG3EI16_V_MF4_MF2 |
| 11U, // PseudoVSOXSEG3EI16_V_MF4_MF2_MASK |
| 11U, // PseudoVSOXSEG3EI16_V_MF4_MF4 |
| 11U, // PseudoVSOXSEG3EI16_V_MF4_MF4_MASK |
| 11U, // PseudoVSOXSEG3EI16_V_MF4_MF8 |
| 11U, // PseudoVSOXSEG3EI16_V_MF4_MF8_MASK |
| 11U, // PseudoVSOXSEG3EI32_V_M1_M1 |
| 11U, // PseudoVSOXSEG3EI32_V_M1_M1_MASK |
| 11U, // PseudoVSOXSEG3EI32_V_M1_M2 |
| 11U, // PseudoVSOXSEG3EI32_V_M1_M2_MASK |
| 11U, // PseudoVSOXSEG3EI32_V_M1_MF2 |
| 11U, // PseudoVSOXSEG3EI32_V_M1_MF2_MASK |
| 11U, // PseudoVSOXSEG3EI32_V_M1_MF4 |
| 11U, // PseudoVSOXSEG3EI32_V_M1_MF4_MASK |
| 11U, // PseudoVSOXSEG3EI32_V_M2_M1 |
| 11U, // PseudoVSOXSEG3EI32_V_M2_M1_MASK |
| 11U, // PseudoVSOXSEG3EI32_V_M2_M2 |
| 11U, // PseudoVSOXSEG3EI32_V_M2_M2_MASK |
| 11U, // PseudoVSOXSEG3EI32_V_M2_MF2 |
| 11U, // PseudoVSOXSEG3EI32_V_M2_MF2_MASK |
| 11U, // PseudoVSOXSEG3EI32_V_M4_M1 |
| 11U, // PseudoVSOXSEG3EI32_V_M4_M1_MASK |
| 11U, // PseudoVSOXSEG3EI32_V_M4_M2 |
| 11U, // PseudoVSOXSEG3EI32_V_M4_M2_MASK |
| 11U, // PseudoVSOXSEG3EI32_V_M8_M2 |
| 11U, // PseudoVSOXSEG3EI32_V_M8_M2_MASK |
| 11U, // PseudoVSOXSEG3EI32_V_MF2_M1 |
| 11U, // PseudoVSOXSEG3EI32_V_MF2_M1_MASK |
| 11U, // PseudoVSOXSEG3EI32_V_MF2_MF2 |
| 11U, // PseudoVSOXSEG3EI32_V_MF2_MF2_MASK |
| 11U, // PseudoVSOXSEG3EI32_V_MF2_MF4 |
| 11U, // PseudoVSOXSEG3EI32_V_MF2_MF4_MASK |
| 11U, // PseudoVSOXSEG3EI32_V_MF2_MF8 |
| 11U, // PseudoVSOXSEG3EI32_V_MF2_MF8_MASK |
| 11U, // PseudoVSOXSEG3EI64_V_M1_M1 |
| 11U, // PseudoVSOXSEG3EI64_V_M1_M1_MASK |
| 11U, // PseudoVSOXSEG3EI64_V_M1_MF2 |
| 11U, // PseudoVSOXSEG3EI64_V_M1_MF2_MASK |
| 11U, // PseudoVSOXSEG3EI64_V_M1_MF4 |
| 11U, // PseudoVSOXSEG3EI64_V_M1_MF4_MASK |
| 11U, // PseudoVSOXSEG3EI64_V_M1_MF8 |
| 11U, // PseudoVSOXSEG3EI64_V_M1_MF8_MASK |
| 11U, // PseudoVSOXSEG3EI64_V_M2_M1 |
| 11U, // PseudoVSOXSEG3EI64_V_M2_M1_MASK |
| 11U, // PseudoVSOXSEG3EI64_V_M2_M2 |
| 11U, // PseudoVSOXSEG3EI64_V_M2_M2_MASK |
| 11U, // PseudoVSOXSEG3EI64_V_M2_MF2 |
| 11U, // PseudoVSOXSEG3EI64_V_M2_MF2_MASK |
| 11U, // PseudoVSOXSEG3EI64_V_M2_MF4 |
| 11U, // PseudoVSOXSEG3EI64_V_M2_MF4_MASK |
| 11U, // PseudoVSOXSEG3EI64_V_M4_M1 |
| 11U, // PseudoVSOXSEG3EI64_V_M4_M1_MASK |
| 11U, // PseudoVSOXSEG3EI64_V_M4_M2 |
| 11U, // PseudoVSOXSEG3EI64_V_M4_M2_MASK |
| 11U, // PseudoVSOXSEG3EI64_V_M4_MF2 |
| 11U, // PseudoVSOXSEG3EI64_V_M4_MF2_MASK |
| 11U, // PseudoVSOXSEG3EI64_V_M8_M1 |
| 11U, // PseudoVSOXSEG3EI64_V_M8_M1_MASK |
| 11U, // PseudoVSOXSEG3EI64_V_M8_M2 |
| 11U, // PseudoVSOXSEG3EI64_V_M8_M2_MASK |
| 11U, // PseudoVSOXSEG3EI8_V_M1_M1 |
| 11U, // PseudoVSOXSEG3EI8_V_M1_M1_MASK |
| 11U, // PseudoVSOXSEG3EI8_V_M1_M2 |
| 11U, // PseudoVSOXSEG3EI8_V_M1_M2_MASK |
| 11U, // PseudoVSOXSEG3EI8_V_M2_M2 |
| 11U, // PseudoVSOXSEG3EI8_V_M2_M2_MASK |
| 11U, // PseudoVSOXSEG3EI8_V_MF2_M1 |
| 11U, // PseudoVSOXSEG3EI8_V_MF2_M1_MASK |
| 11U, // PseudoVSOXSEG3EI8_V_MF2_M2 |
| 11U, // PseudoVSOXSEG3EI8_V_MF2_M2_MASK |
| 11U, // PseudoVSOXSEG3EI8_V_MF2_MF2 |
| 11U, // PseudoVSOXSEG3EI8_V_MF2_MF2_MASK |
| 11U, // PseudoVSOXSEG3EI8_V_MF4_M1 |
| 11U, // PseudoVSOXSEG3EI8_V_MF4_M1_MASK |
| 11U, // PseudoVSOXSEG3EI8_V_MF4_M2 |
| 11U, // PseudoVSOXSEG3EI8_V_MF4_M2_MASK |
| 11U, // PseudoVSOXSEG3EI8_V_MF4_MF2 |
| 11U, // PseudoVSOXSEG3EI8_V_MF4_MF2_MASK |
| 11U, // PseudoVSOXSEG3EI8_V_MF4_MF4 |
| 11U, // PseudoVSOXSEG3EI8_V_MF4_MF4_MASK |
| 11U, // PseudoVSOXSEG3EI8_V_MF8_M1 |
| 11U, // PseudoVSOXSEG3EI8_V_MF8_M1_MASK |
| 11U, // PseudoVSOXSEG3EI8_V_MF8_MF2 |
| 11U, // PseudoVSOXSEG3EI8_V_MF8_MF2_MASK |
| 11U, // PseudoVSOXSEG3EI8_V_MF8_MF4 |
| 11U, // PseudoVSOXSEG3EI8_V_MF8_MF4_MASK |
| 11U, // PseudoVSOXSEG3EI8_V_MF8_MF8 |
| 11U, // PseudoVSOXSEG3EI8_V_MF8_MF8_MASK |
| 11U, // PseudoVSOXSEG4EI16_V_M1_M1 |
| 11U, // PseudoVSOXSEG4EI16_V_M1_M1_MASK |
| 11U, // PseudoVSOXSEG4EI16_V_M1_M2 |
| 11U, // PseudoVSOXSEG4EI16_V_M1_M2_MASK |
| 11U, // PseudoVSOXSEG4EI16_V_M1_MF2 |
| 11U, // PseudoVSOXSEG4EI16_V_M1_MF2_MASK |
| 11U, // PseudoVSOXSEG4EI16_V_M2_M1 |
| 11U, // PseudoVSOXSEG4EI16_V_M2_M1_MASK |
| 11U, // PseudoVSOXSEG4EI16_V_M2_M2 |
| 11U, // PseudoVSOXSEG4EI16_V_M2_M2_MASK |
| 11U, // PseudoVSOXSEG4EI16_V_M4_M2 |
| 11U, // PseudoVSOXSEG4EI16_V_M4_M2_MASK |
| 11U, // PseudoVSOXSEG4EI16_V_MF2_M1 |
| 11U, // PseudoVSOXSEG4EI16_V_MF2_M1_MASK |
| 11U, // PseudoVSOXSEG4EI16_V_MF2_M2 |
| 11U, // PseudoVSOXSEG4EI16_V_MF2_M2_MASK |
| 11U, // PseudoVSOXSEG4EI16_V_MF2_MF2 |
| 11U, // PseudoVSOXSEG4EI16_V_MF2_MF2_MASK |
| 11U, // PseudoVSOXSEG4EI16_V_MF2_MF4 |
| 11U, // PseudoVSOXSEG4EI16_V_MF2_MF4_MASK |
| 11U, // PseudoVSOXSEG4EI16_V_MF4_M1 |
| 11U, // PseudoVSOXSEG4EI16_V_MF4_M1_MASK |
| 11U, // PseudoVSOXSEG4EI16_V_MF4_MF2 |
| 11U, // PseudoVSOXSEG4EI16_V_MF4_MF2_MASK |
| 11U, // PseudoVSOXSEG4EI16_V_MF4_MF4 |
| 11U, // PseudoVSOXSEG4EI16_V_MF4_MF4_MASK |
| 11U, // PseudoVSOXSEG4EI16_V_MF4_MF8 |
| 11U, // PseudoVSOXSEG4EI16_V_MF4_MF8_MASK |
| 11U, // PseudoVSOXSEG4EI32_V_M1_M1 |
| 11U, // PseudoVSOXSEG4EI32_V_M1_M1_MASK |
| 11U, // PseudoVSOXSEG4EI32_V_M1_M2 |
| 11U, // PseudoVSOXSEG4EI32_V_M1_M2_MASK |
| 11U, // PseudoVSOXSEG4EI32_V_M1_MF2 |
| 11U, // PseudoVSOXSEG4EI32_V_M1_MF2_MASK |
| 11U, // PseudoVSOXSEG4EI32_V_M1_MF4 |
| 11U, // PseudoVSOXSEG4EI32_V_M1_MF4_MASK |
| 11U, // PseudoVSOXSEG4EI32_V_M2_M1 |
| 11U, // PseudoVSOXSEG4EI32_V_M2_M1_MASK |
| 11U, // PseudoVSOXSEG4EI32_V_M2_M2 |
| 11U, // PseudoVSOXSEG4EI32_V_M2_M2_MASK |
| 11U, // PseudoVSOXSEG4EI32_V_M2_MF2 |
| 11U, // PseudoVSOXSEG4EI32_V_M2_MF2_MASK |
| 11U, // PseudoVSOXSEG4EI32_V_M4_M1 |
| 11U, // PseudoVSOXSEG4EI32_V_M4_M1_MASK |
| 11U, // PseudoVSOXSEG4EI32_V_M4_M2 |
| 11U, // PseudoVSOXSEG4EI32_V_M4_M2_MASK |
| 11U, // PseudoVSOXSEG4EI32_V_M8_M2 |
| 11U, // PseudoVSOXSEG4EI32_V_M8_M2_MASK |
| 11U, // PseudoVSOXSEG4EI32_V_MF2_M1 |
| 11U, // PseudoVSOXSEG4EI32_V_MF2_M1_MASK |
| 11U, // PseudoVSOXSEG4EI32_V_MF2_MF2 |
| 11U, // PseudoVSOXSEG4EI32_V_MF2_MF2_MASK |
| 11U, // PseudoVSOXSEG4EI32_V_MF2_MF4 |
| 11U, // PseudoVSOXSEG4EI32_V_MF2_MF4_MASK |
| 11U, // PseudoVSOXSEG4EI32_V_MF2_MF8 |
| 11U, // PseudoVSOXSEG4EI32_V_MF2_MF8_MASK |
| 11U, // PseudoVSOXSEG4EI64_V_M1_M1 |
| 11U, // PseudoVSOXSEG4EI64_V_M1_M1_MASK |
| 11U, // PseudoVSOXSEG4EI64_V_M1_MF2 |
| 11U, // PseudoVSOXSEG4EI64_V_M1_MF2_MASK |
| 11U, // PseudoVSOXSEG4EI64_V_M1_MF4 |
| 11U, // PseudoVSOXSEG4EI64_V_M1_MF4_MASK |
| 11U, // PseudoVSOXSEG4EI64_V_M1_MF8 |
| 11U, // PseudoVSOXSEG4EI64_V_M1_MF8_MASK |
| 11U, // PseudoVSOXSEG4EI64_V_M2_M1 |
| 11U, // PseudoVSOXSEG4EI64_V_M2_M1_MASK |
| 11U, // PseudoVSOXSEG4EI64_V_M2_M2 |
| 11U, // PseudoVSOXSEG4EI64_V_M2_M2_MASK |
| 11U, // PseudoVSOXSEG4EI64_V_M2_MF2 |
| 11U, // PseudoVSOXSEG4EI64_V_M2_MF2_MASK |
| 11U, // PseudoVSOXSEG4EI64_V_M2_MF4 |
| 11U, // PseudoVSOXSEG4EI64_V_M2_MF4_MASK |
| 11U, // PseudoVSOXSEG4EI64_V_M4_M1 |
| 11U, // PseudoVSOXSEG4EI64_V_M4_M1_MASK |
| 11U, // PseudoVSOXSEG4EI64_V_M4_M2 |
| 11U, // PseudoVSOXSEG4EI64_V_M4_M2_MASK |
| 11U, // PseudoVSOXSEG4EI64_V_M4_MF2 |
| 11U, // PseudoVSOXSEG4EI64_V_M4_MF2_MASK |
| 11U, // PseudoVSOXSEG4EI64_V_M8_M1 |
| 11U, // PseudoVSOXSEG4EI64_V_M8_M1_MASK |
| 11U, // PseudoVSOXSEG4EI64_V_M8_M2 |
| 11U, // PseudoVSOXSEG4EI64_V_M8_M2_MASK |
| 11U, // PseudoVSOXSEG4EI8_V_M1_M1 |
| 11U, // PseudoVSOXSEG4EI8_V_M1_M1_MASK |
| 11U, // PseudoVSOXSEG4EI8_V_M1_M2 |
| 11U, // PseudoVSOXSEG4EI8_V_M1_M2_MASK |
| 11U, // PseudoVSOXSEG4EI8_V_M2_M2 |
| 11U, // PseudoVSOXSEG4EI8_V_M2_M2_MASK |
| 11U, // PseudoVSOXSEG4EI8_V_MF2_M1 |
| 11U, // PseudoVSOXSEG4EI8_V_MF2_M1_MASK |
| 11U, // PseudoVSOXSEG4EI8_V_MF2_M2 |
| 11U, // PseudoVSOXSEG4EI8_V_MF2_M2_MASK |
| 11U, // PseudoVSOXSEG4EI8_V_MF2_MF2 |
| 11U, // PseudoVSOXSEG4EI8_V_MF2_MF2_MASK |
| 11U, // PseudoVSOXSEG4EI8_V_MF4_M1 |
| 11U, // PseudoVSOXSEG4EI8_V_MF4_M1_MASK |
| 11U, // PseudoVSOXSEG4EI8_V_MF4_M2 |
| 11U, // PseudoVSOXSEG4EI8_V_MF4_M2_MASK |
| 11U, // PseudoVSOXSEG4EI8_V_MF4_MF2 |
| 11U, // PseudoVSOXSEG4EI8_V_MF4_MF2_MASK |
| 11U, // PseudoVSOXSEG4EI8_V_MF4_MF4 |
| 11U, // PseudoVSOXSEG4EI8_V_MF4_MF4_MASK |
| 11U, // PseudoVSOXSEG4EI8_V_MF8_M1 |
| 11U, // PseudoVSOXSEG4EI8_V_MF8_M1_MASK |
| 11U, // PseudoVSOXSEG4EI8_V_MF8_MF2 |
| 11U, // PseudoVSOXSEG4EI8_V_MF8_MF2_MASK |
| 11U, // PseudoVSOXSEG4EI8_V_MF8_MF4 |
| 11U, // PseudoVSOXSEG4EI8_V_MF8_MF4_MASK |
| 11U, // PseudoVSOXSEG4EI8_V_MF8_MF8 |
| 11U, // PseudoVSOXSEG4EI8_V_MF8_MF8_MASK |
| 11U, // PseudoVSOXSEG5EI16_V_M1_M1 |
| 11U, // PseudoVSOXSEG5EI16_V_M1_M1_MASK |
| 11U, // PseudoVSOXSEG5EI16_V_M1_MF2 |
| 11U, // PseudoVSOXSEG5EI16_V_M1_MF2_MASK |
| 11U, // PseudoVSOXSEG5EI16_V_M2_M1 |
| 11U, // PseudoVSOXSEG5EI16_V_M2_M1_MASK |
| 11U, // PseudoVSOXSEG5EI16_V_MF2_M1 |
| 11U, // PseudoVSOXSEG5EI16_V_MF2_M1_MASK |
| 11U, // PseudoVSOXSEG5EI16_V_MF2_MF2 |
| 11U, // PseudoVSOXSEG5EI16_V_MF2_MF2_MASK |
| 11U, // PseudoVSOXSEG5EI16_V_MF2_MF4 |
| 11U, // PseudoVSOXSEG5EI16_V_MF2_MF4_MASK |
| 11U, // PseudoVSOXSEG5EI16_V_MF4_M1 |
| 11U, // PseudoVSOXSEG5EI16_V_MF4_M1_MASK |
| 11U, // PseudoVSOXSEG5EI16_V_MF4_MF2 |
| 11U, // PseudoVSOXSEG5EI16_V_MF4_MF2_MASK |
| 11U, // PseudoVSOXSEG5EI16_V_MF4_MF4 |
| 11U, // PseudoVSOXSEG5EI16_V_MF4_MF4_MASK |
| 11U, // PseudoVSOXSEG5EI16_V_MF4_MF8 |
| 11U, // PseudoVSOXSEG5EI16_V_MF4_MF8_MASK |
| 11U, // PseudoVSOXSEG5EI32_V_M1_M1 |
| 11U, // PseudoVSOXSEG5EI32_V_M1_M1_MASK |
| 11U, // PseudoVSOXSEG5EI32_V_M1_MF2 |
| 11U, // PseudoVSOXSEG5EI32_V_M1_MF2_MASK |
| 11U, // PseudoVSOXSEG5EI32_V_M1_MF4 |
| 11U, // PseudoVSOXSEG5EI32_V_M1_MF4_MASK |
| 11U, // PseudoVSOXSEG5EI32_V_M2_M1 |
| 11U, // PseudoVSOXSEG5EI32_V_M2_M1_MASK |
| 11U, // PseudoVSOXSEG5EI32_V_M2_MF2 |
| 11U, // PseudoVSOXSEG5EI32_V_M2_MF2_MASK |
| 11U, // PseudoVSOXSEG5EI32_V_M4_M1 |
| 11U, // PseudoVSOXSEG5EI32_V_M4_M1_MASK |
| 11U, // PseudoVSOXSEG5EI32_V_MF2_M1 |
| 11U, // PseudoVSOXSEG5EI32_V_MF2_M1_MASK |
| 11U, // PseudoVSOXSEG5EI32_V_MF2_MF2 |
| 11U, // PseudoVSOXSEG5EI32_V_MF2_MF2_MASK |
| 11U, // PseudoVSOXSEG5EI32_V_MF2_MF4 |
| 11U, // PseudoVSOXSEG5EI32_V_MF2_MF4_MASK |
| 11U, // PseudoVSOXSEG5EI32_V_MF2_MF8 |
| 11U, // PseudoVSOXSEG5EI32_V_MF2_MF8_MASK |
| 11U, // PseudoVSOXSEG5EI64_V_M1_M1 |
| 11U, // PseudoVSOXSEG5EI64_V_M1_M1_MASK |
| 11U, // PseudoVSOXSEG5EI64_V_M1_MF2 |
| 11U, // PseudoVSOXSEG5EI64_V_M1_MF2_MASK |
| 11U, // PseudoVSOXSEG5EI64_V_M1_MF4 |
| 11U, // PseudoVSOXSEG5EI64_V_M1_MF4_MASK |
| 11U, // PseudoVSOXSEG5EI64_V_M1_MF8 |
| 11U, // PseudoVSOXSEG5EI64_V_M1_MF8_MASK |
| 11U, // PseudoVSOXSEG5EI64_V_M2_M1 |
| 11U, // PseudoVSOXSEG5EI64_V_M2_M1_MASK |
| 11U, // PseudoVSOXSEG5EI64_V_M2_MF2 |
| 11U, // PseudoVSOXSEG5EI64_V_M2_MF2_MASK |
| 11U, // PseudoVSOXSEG5EI64_V_M2_MF4 |
| 11U, // PseudoVSOXSEG5EI64_V_M2_MF4_MASK |
| 11U, // PseudoVSOXSEG5EI64_V_M4_M1 |
| 11U, // PseudoVSOXSEG5EI64_V_M4_M1_MASK |
| 11U, // PseudoVSOXSEG5EI64_V_M4_MF2 |
| 11U, // PseudoVSOXSEG5EI64_V_M4_MF2_MASK |
| 11U, // PseudoVSOXSEG5EI64_V_M8_M1 |
| 11U, // PseudoVSOXSEG5EI64_V_M8_M1_MASK |
| 11U, // PseudoVSOXSEG5EI8_V_M1_M1 |
| 11U, // PseudoVSOXSEG5EI8_V_M1_M1_MASK |
| 11U, // PseudoVSOXSEG5EI8_V_MF2_M1 |
| 11U, // PseudoVSOXSEG5EI8_V_MF2_M1_MASK |
| 11U, // PseudoVSOXSEG5EI8_V_MF2_MF2 |
| 11U, // PseudoVSOXSEG5EI8_V_MF2_MF2_MASK |
| 11U, // PseudoVSOXSEG5EI8_V_MF4_M1 |
| 11U, // PseudoVSOXSEG5EI8_V_MF4_M1_MASK |
| 11U, // PseudoVSOXSEG5EI8_V_MF4_MF2 |
| 11U, // PseudoVSOXSEG5EI8_V_MF4_MF2_MASK |
| 11U, // PseudoVSOXSEG5EI8_V_MF4_MF4 |
| 11U, // PseudoVSOXSEG5EI8_V_MF4_MF4_MASK |
| 11U, // PseudoVSOXSEG5EI8_V_MF8_M1 |
| 11U, // PseudoVSOXSEG5EI8_V_MF8_M1_MASK |
| 11U, // PseudoVSOXSEG5EI8_V_MF8_MF2 |
| 11U, // PseudoVSOXSEG5EI8_V_MF8_MF2_MASK |
| 11U, // PseudoVSOXSEG5EI8_V_MF8_MF4 |
| 11U, // PseudoVSOXSEG5EI8_V_MF8_MF4_MASK |
| 11U, // PseudoVSOXSEG5EI8_V_MF8_MF8 |
| 11U, // PseudoVSOXSEG5EI8_V_MF8_MF8_MASK |
| 11U, // PseudoVSOXSEG6EI16_V_M1_M1 |
| 11U, // PseudoVSOXSEG6EI16_V_M1_M1_MASK |
| 11U, // PseudoVSOXSEG6EI16_V_M1_MF2 |
| 11U, // PseudoVSOXSEG6EI16_V_M1_MF2_MASK |
| 11U, // PseudoVSOXSEG6EI16_V_M2_M1 |
| 11U, // PseudoVSOXSEG6EI16_V_M2_M1_MASK |
| 11U, // PseudoVSOXSEG6EI16_V_MF2_M1 |
| 11U, // PseudoVSOXSEG6EI16_V_MF2_M1_MASK |
| 11U, // PseudoVSOXSEG6EI16_V_MF2_MF2 |
| 11U, // PseudoVSOXSEG6EI16_V_MF2_MF2_MASK |
| 11U, // PseudoVSOXSEG6EI16_V_MF2_MF4 |
| 11U, // PseudoVSOXSEG6EI16_V_MF2_MF4_MASK |
| 11U, // PseudoVSOXSEG6EI16_V_MF4_M1 |
| 11U, // PseudoVSOXSEG6EI16_V_MF4_M1_MASK |
| 11U, // PseudoVSOXSEG6EI16_V_MF4_MF2 |
| 11U, // PseudoVSOXSEG6EI16_V_MF4_MF2_MASK |
| 11U, // PseudoVSOXSEG6EI16_V_MF4_MF4 |
| 11U, // PseudoVSOXSEG6EI16_V_MF4_MF4_MASK |
| 11U, // PseudoVSOXSEG6EI16_V_MF4_MF8 |
| 11U, // PseudoVSOXSEG6EI16_V_MF4_MF8_MASK |
| 11U, // PseudoVSOXSEG6EI32_V_M1_M1 |
| 11U, // PseudoVSOXSEG6EI32_V_M1_M1_MASK |
| 11U, // PseudoVSOXSEG6EI32_V_M1_MF2 |
| 11U, // PseudoVSOXSEG6EI32_V_M1_MF2_MASK |
| 11U, // PseudoVSOXSEG6EI32_V_M1_MF4 |
| 11U, // PseudoVSOXSEG6EI32_V_M1_MF4_MASK |
| 11U, // PseudoVSOXSEG6EI32_V_M2_M1 |
| 11U, // PseudoVSOXSEG6EI32_V_M2_M1_MASK |
| 11U, // PseudoVSOXSEG6EI32_V_M2_MF2 |
| 11U, // PseudoVSOXSEG6EI32_V_M2_MF2_MASK |
| 11U, // PseudoVSOXSEG6EI32_V_M4_M1 |
| 11U, // PseudoVSOXSEG6EI32_V_M4_M1_MASK |
| 11U, // PseudoVSOXSEG6EI32_V_MF2_M1 |
| 11U, // PseudoVSOXSEG6EI32_V_MF2_M1_MASK |
| 11U, // PseudoVSOXSEG6EI32_V_MF2_MF2 |
| 11U, // PseudoVSOXSEG6EI32_V_MF2_MF2_MASK |
| 11U, // PseudoVSOXSEG6EI32_V_MF2_MF4 |
| 11U, // PseudoVSOXSEG6EI32_V_MF2_MF4_MASK |
| 11U, // PseudoVSOXSEG6EI32_V_MF2_MF8 |
| 11U, // PseudoVSOXSEG6EI32_V_MF2_MF8_MASK |
| 11U, // PseudoVSOXSEG6EI64_V_M1_M1 |
| 11U, // PseudoVSOXSEG6EI64_V_M1_M1_MASK |
| 11U, // PseudoVSOXSEG6EI64_V_M1_MF2 |
| 11U, // PseudoVSOXSEG6EI64_V_M1_MF2_MASK |
| 11U, // PseudoVSOXSEG6EI64_V_M1_MF4 |
| 11U, // PseudoVSOXSEG6EI64_V_M1_MF4_MASK |
| 11U, // PseudoVSOXSEG6EI64_V_M1_MF8 |
| 11U, // PseudoVSOXSEG6EI64_V_M1_MF8_MASK |
| 11U, // PseudoVSOXSEG6EI64_V_M2_M1 |
| 11U, // PseudoVSOXSEG6EI64_V_M2_M1_MASK |
| 11U, // PseudoVSOXSEG6EI64_V_M2_MF2 |
| 11U, // PseudoVSOXSEG6EI64_V_M2_MF2_MASK |
| 11U, // PseudoVSOXSEG6EI64_V_M2_MF4 |
| 11U, // PseudoVSOXSEG6EI64_V_M2_MF4_MASK |
| 11U, // PseudoVSOXSEG6EI64_V_M4_M1 |
| 11U, // PseudoVSOXSEG6EI64_V_M4_M1_MASK |
| 11U, // PseudoVSOXSEG6EI64_V_M4_MF2 |
| 11U, // PseudoVSOXSEG6EI64_V_M4_MF2_MASK |
| 11U, // PseudoVSOXSEG6EI64_V_M8_M1 |
| 11U, // PseudoVSOXSEG6EI64_V_M8_M1_MASK |
| 11U, // PseudoVSOXSEG6EI8_V_M1_M1 |
| 11U, // PseudoVSOXSEG6EI8_V_M1_M1_MASK |
| 11U, // PseudoVSOXSEG6EI8_V_MF2_M1 |
| 11U, // PseudoVSOXSEG6EI8_V_MF2_M1_MASK |
| 11U, // PseudoVSOXSEG6EI8_V_MF2_MF2 |
| 11U, // PseudoVSOXSEG6EI8_V_MF2_MF2_MASK |
| 11U, // PseudoVSOXSEG6EI8_V_MF4_M1 |
| 11U, // PseudoVSOXSEG6EI8_V_MF4_M1_MASK |
| 11U, // PseudoVSOXSEG6EI8_V_MF4_MF2 |
| 11U, // PseudoVSOXSEG6EI8_V_MF4_MF2_MASK |
| 11U, // PseudoVSOXSEG6EI8_V_MF4_MF4 |
| 11U, // PseudoVSOXSEG6EI8_V_MF4_MF4_MASK |
| 11U, // PseudoVSOXSEG6EI8_V_MF8_M1 |
| 11U, // PseudoVSOXSEG6EI8_V_MF8_M1_MASK |
| 11U, // PseudoVSOXSEG6EI8_V_MF8_MF2 |
| 11U, // PseudoVSOXSEG6EI8_V_MF8_MF2_MASK |
| 11U, // PseudoVSOXSEG6EI8_V_MF8_MF4 |
| 11U, // PseudoVSOXSEG6EI8_V_MF8_MF4_MASK |
| 11U, // PseudoVSOXSEG6EI8_V_MF8_MF8 |
| 11U, // PseudoVSOXSEG6EI8_V_MF8_MF8_MASK |
| 11U, // PseudoVSOXSEG7EI16_V_M1_M1 |
| 11U, // PseudoVSOXSEG7EI16_V_M1_M1_MASK |
| 11U, // PseudoVSOXSEG7EI16_V_M1_MF2 |
| 11U, // PseudoVSOXSEG7EI16_V_M1_MF2_MASK |
| 11U, // PseudoVSOXSEG7EI16_V_M2_M1 |
| 11U, // PseudoVSOXSEG7EI16_V_M2_M1_MASK |
| 11U, // PseudoVSOXSEG7EI16_V_MF2_M1 |
| 11U, // PseudoVSOXSEG7EI16_V_MF2_M1_MASK |
| 11U, // PseudoVSOXSEG7EI16_V_MF2_MF2 |
| 11U, // PseudoVSOXSEG7EI16_V_MF2_MF2_MASK |
| 11U, // PseudoVSOXSEG7EI16_V_MF2_MF4 |
| 11U, // PseudoVSOXSEG7EI16_V_MF2_MF4_MASK |
| 11U, // PseudoVSOXSEG7EI16_V_MF4_M1 |
| 11U, // PseudoVSOXSEG7EI16_V_MF4_M1_MASK |
| 11U, // PseudoVSOXSEG7EI16_V_MF4_MF2 |
| 11U, // PseudoVSOXSEG7EI16_V_MF4_MF2_MASK |
| 11U, // PseudoVSOXSEG7EI16_V_MF4_MF4 |
| 11U, // PseudoVSOXSEG7EI16_V_MF4_MF4_MASK |
| 11U, // PseudoVSOXSEG7EI16_V_MF4_MF8 |
| 11U, // PseudoVSOXSEG7EI16_V_MF4_MF8_MASK |
| 11U, // PseudoVSOXSEG7EI32_V_M1_M1 |
| 11U, // PseudoVSOXSEG7EI32_V_M1_M1_MASK |
| 11U, // PseudoVSOXSEG7EI32_V_M1_MF2 |
| 11U, // PseudoVSOXSEG7EI32_V_M1_MF2_MASK |
| 11U, // PseudoVSOXSEG7EI32_V_M1_MF4 |
| 11U, // PseudoVSOXSEG7EI32_V_M1_MF4_MASK |
| 11U, // PseudoVSOXSEG7EI32_V_M2_M1 |
| 11U, // PseudoVSOXSEG7EI32_V_M2_M1_MASK |
| 11U, // PseudoVSOXSEG7EI32_V_M2_MF2 |
| 11U, // PseudoVSOXSEG7EI32_V_M2_MF2_MASK |
| 11U, // PseudoVSOXSEG7EI32_V_M4_M1 |
| 11U, // PseudoVSOXSEG7EI32_V_M4_M1_MASK |
| 11U, // PseudoVSOXSEG7EI32_V_MF2_M1 |
| 11U, // PseudoVSOXSEG7EI32_V_MF2_M1_MASK |
| 11U, // PseudoVSOXSEG7EI32_V_MF2_MF2 |
| 11U, // PseudoVSOXSEG7EI32_V_MF2_MF2_MASK |
| 11U, // PseudoVSOXSEG7EI32_V_MF2_MF4 |
| 11U, // PseudoVSOXSEG7EI32_V_MF2_MF4_MASK |
| 11U, // PseudoVSOXSEG7EI32_V_MF2_MF8 |
| 11U, // PseudoVSOXSEG7EI32_V_MF2_MF8_MASK |
| 11U, // PseudoVSOXSEG7EI64_V_M1_M1 |
| 11U, // PseudoVSOXSEG7EI64_V_M1_M1_MASK |
| 11U, // PseudoVSOXSEG7EI64_V_M1_MF2 |
| 11U, // PseudoVSOXSEG7EI64_V_M1_MF2_MASK |
| 11U, // PseudoVSOXSEG7EI64_V_M1_MF4 |
| 11U, // PseudoVSOXSEG7EI64_V_M1_MF4_MASK |
| 11U, // PseudoVSOXSEG7EI64_V_M1_MF8 |
| 11U, // PseudoVSOXSEG7EI64_V_M1_MF8_MASK |
| 11U, // PseudoVSOXSEG7EI64_V_M2_M1 |
| 11U, // PseudoVSOXSEG7EI64_V_M2_M1_MASK |
| 11U, // PseudoVSOXSEG7EI64_V_M2_MF2 |
| 11U, // PseudoVSOXSEG7EI64_V_M2_MF2_MASK |
| 11U, // PseudoVSOXSEG7EI64_V_M2_MF4 |
| 11U, // PseudoVSOXSEG7EI64_V_M2_MF4_MASK |
| 11U, // PseudoVSOXSEG7EI64_V_M4_M1 |
| 11U, // PseudoVSOXSEG7EI64_V_M4_M1_MASK |
| 11U, // PseudoVSOXSEG7EI64_V_M4_MF2 |
| 11U, // PseudoVSOXSEG7EI64_V_M4_MF2_MASK |
| 11U, // PseudoVSOXSEG7EI64_V_M8_M1 |
| 11U, // PseudoVSOXSEG7EI64_V_M8_M1_MASK |
| 11U, // PseudoVSOXSEG7EI8_V_M1_M1 |
| 11U, // PseudoVSOXSEG7EI8_V_M1_M1_MASK |
| 11U, // PseudoVSOXSEG7EI8_V_MF2_M1 |
| 11U, // PseudoVSOXSEG7EI8_V_MF2_M1_MASK |
| 11U, // PseudoVSOXSEG7EI8_V_MF2_MF2 |
| 11U, // PseudoVSOXSEG7EI8_V_MF2_MF2_MASK |
| 11U, // PseudoVSOXSEG7EI8_V_MF4_M1 |
| 11U, // PseudoVSOXSEG7EI8_V_MF4_M1_MASK |
| 11U, // PseudoVSOXSEG7EI8_V_MF4_MF2 |
| 11U, // PseudoVSOXSEG7EI8_V_MF4_MF2_MASK |
| 11U, // PseudoVSOXSEG7EI8_V_MF4_MF4 |
| 11U, // PseudoVSOXSEG7EI8_V_MF4_MF4_MASK |
| 11U, // PseudoVSOXSEG7EI8_V_MF8_M1 |
| 11U, // PseudoVSOXSEG7EI8_V_MF8_M1_MASK |
| 11U, // PseudoVSOXSEG7EI8_V_MF8_MF2 |
| 11U, // PseudoVSOXSEG7EI8_V_MF8_MF2_MASK |
| 11U, // PseudoVSOXSEG7EI8_V_MF8_MF4 |
| 11U, // PseudoVSOXSEG7EI8_V_MF8_MF4_MASK |
| 11U, // PseudoVSOXSEG7EI8_V_MF8_MF8 |
| 11U, // PseudoVSOXSEG7EI8_V_MF8_MF8_MASK |
| 11U, // PseudoVSOXSEG8EI16_V_M1_M1 |
| 11U, // PseudoVSOXSEG8EI16_V_M1_M1_MASK |
| 11U, // PseudoVSOXSEG8EI16_V_M1_MF2 |
| 11U, // PseudoVSOXSEG8EI16_V_M1_MF2_MASK |
| 11U, // PseudoVSOXSEG8EI16_V_M2_M1 |
| 11U, // PseudoVSOXSEG8EI16_V_M2_M1_MASK |
| 11U, // PseudoVSOXSEG8EI16_V_MF2_M1 |
| 11U, // PseudoVSOXSEG8EI16_V_MF2_M1_MASK |
| 11U, // PseudoVSOXSEG8EI16_V_MF2_MF2 |
| 11U, // PseudoVSOXSEG8EI16_V_MF2_MF2_MASK |
| 11U, // PseudoVSOXSEG8EI16_V_MF2_MF4 |
| 11U, // PseudoVSOXSEG8EI16_V_MF2_MF4_MASK |
| 11U, // PseudoVSOXSEG8EI16_V_MF4_M1 |
| 11U, // PseudoVSOXSEG8EI16_V_MF4_M1_MASK |
| 11U, // PseudoVSOXSEG8EI16_V_MF4_MF2 |
| 11U, // PseudoVSOXSEG8EI16_V_MF4_MF2_MASK |
| 11U, // PseudoVSOXSEG8EI16_V_MF4_MF4 |
| 11U, // PseudoVSOXSEG8EI16_V_MF4_MF4_MASK |
| 11U, // PseudoVSOXSEG8EI16_V_MF4_MF8 |
| 11U, // PseudoVSOXSEG8EI16_V_MF4_MF8_MASK |
| 11U, // PseudoVSOXSEG8EI32_V_M1_M1 |
| 11U, // PseudoVSOXSEG8EI32_V_M1_M1_MASK |
| 11U, // PseudoVSOXSEG8EI32_V_M1_MF2 |
| 11U, // PseudoVSOXSEG8EI32_V_M1_MF2_MASK |
| 11U, // PseudoVSOXSEG8EI32_V_M1_MF4 |
| 11U, // PseudoVSOXSEG8EI32_V_M1_MF4_MASK |
| 11U, // PseudoVSOXSEG8EI32_V_M2_M1 |
| 11U, // PseudoVSOXSEG8EI32_V_M2_M1_MASK |
| 11U, // PseudoVSOXSEG8EI32_V_M2_MF2 |
| 11U, // PseudoVSOXSEG8EI32_V_M2_MF2_MASK |
| 11U, // PseudoVSOXSEG8EI32_V_M4_M1 |
| 11U, // PseudoVSOXSEG8EI32_V_M4_M1_MASK |
| 11U, // PseudoVSOXSEG8EI32_V_MF2_M1 |
| 11U, // PseudoVSOXSEG8EI32_V_MF2_M1_MASK |
| 11U, // PseudoVSOXSEG8EI32_V_MF2_MF2 |
| 11U, // PseudoVSOXSEG8EI32_V_MF2_MF2_MASK |
| 11U, // PseudoVSOXSEG8EI32_V_MF2_MF4 |
| 11U, // PseudoVSOXSEG8EI32_V_MF2_MF4_MASK |
| 11U, // PseudoVSOXSEG8EI32_V_MF2_MF8 |
| 11U, // PseudoVSOXSEG8EI32_V_MF2_MF8_MASK |
| 11U, // PseudoVSOXSEG8EI64_V_M1_M1 |
| 11U, // PseudoVSOXSEG8EI64_V_M1_M1_MASK |
| 11U, // PseudoVSOXSEG8EI64_V_M1_MF2 |
| 11U, // PseudoVSOXSEG8EI64_V_M1_MF2_MASK |
| 11U, // PseudoVSOXSEG8EI64_V_M1_MF4 |
| 11U, // PseudoVSOXSEG8EI64_V_M1_MF4_MASK |
| 11U, // PseudoVSOXSEG8EI64_V_M1_MF8 |
| 11U, // PseudoVSOXSEG8EI64_V_M1_MF8_MASK |
| 11U, // PseudoVSOXSEG8EI64_V_M2_M1 |
| 11U, // PseudoVSOXSEG8EI64_V_M2_M1_MASK |
| 11U, // PseudoVSOXSEG8EI64_V_M2_MF2 |
| 11U, // PseudoVSOXSEG8EI64_V_M2_MF2_MASK |
| 11U, // PseudoVSOXSEG8EI64_V_M2_MF4 |
| 11U, // PseudoVSOXSEG8EI64_V_M2_MF4_MASK |
| 11U, // PseudoVSOXSEG8EI64_V_M4_M1 |
| 11U, // PseudoVSOXSEG8EI64_V_M4_M1_MASK |
| 11U, // PseudoVSOXSEG8EI64_V_M4_MF2 |
| 11U, // PseudoVSOXSEG8EI64_V_M4_MF2_MASK |
| 11U, // PseudoVSOXSEG8EI64_V_M8_M1 |
| 11U, // PseudoVSOXSEG8EI64_V_M8_M1_MASK |
| 11U, // PseudoVSOXSEG8EI8_V_M1_M1 |
| 11U, // PseudoVSOXSEG8EI8_V_M1_M1_MASK |
| 11U, // PseudoVSOXSEG8EI8_V_MF2_M1 |
| 11U, // PseudoVSOXSEG8EI8_V_MF2_M1_MASK |
| 11U, // PseudoVSOXSEG8EI8_V_MF2_MF2 |
| 11U, // PseudoVSOXSEG8EI8_V_MF2_MF2_MASK |
| 11U, // PseudoVSOXSEG8EI8_V_MF4_M1 |
| 11U, // PseudoVSOXSEG8EI8_V_MF4_M1_MASK |
| 11U, // PseudoVSOXSEG8EI8_V_MF4_MF2 |
| 11U, // PseudoVSOXSEG8EI8_V_MF4_MF2_MASK |
| 11U, // PseudoVSOXSEG8EI8_V_MF4_MF4 |
| 11U, // PseudoVSOXSEG8EI8_V_MF4_MF4_MASK |
| 11U, // PseudoVSOXSEG8EI8_V_MF8_M1 |
| 11U, // PseudoVSOXSEG8EI8_V_MF8_M1_MASK |
| 11U, // PseudoVSOXSEG8EI8_V_MF8_MF2 |
| 11U, // PseudoVSOXSEG8EI8_V_MF8_MF2_MASK |
| 11U, // PseudoVSOXSEG8EI8_V_MF8_MF4 |
| 11U, // PseudoVSOXSEG8EI8_V_MF8_MF4_MASK |
| 11U, // PseudoVSOXSEG8EI8_V_MF8_MF8 |
| 11U, // PseudoVSOXSEG8EI8_V_MF8_MF8_MASK |
| 11U, // PseudoVSPILL2_M1 |
| 11U, // PseudoVSPILL2_M2 |
| 11U, // PseudoVSPILL2_M4 |
| 11U, // PseudoVSPILL2_MF2 |
| 11U, // PseudoVSPILL2_MF4 |
| 11U, // PseudoVSPILL2_MF8 |
| 11U, // PseudoVSPILL3_M1 |
| 11U, // PseudoVSPILL3_M2 |
| 11U, // PseudoVSPILL3_MF2 |
| 11U, // PseudoVSPILL3_MF4 |
| 11U, // PseudoVSPILL3_MF8 |
| 11U, // PseudoVSPILL4_M1 |
| 11U, // PseudoVSPILL4_M2 |
| 11U, // PseudoVSPILL4_MF2 |
| 11U, // PseudoVSPILL4_MF4 |
| 11U, // PseudoVSPILL4_MF8 |
| 11U, // PseudoVSPILL5_M1 |
| 11U, // PseudoVSPILL5_MF2 |
| 11U, // PseudoVSPILL5_MF4 |
| 11U, // PseudoVSPILL5_MF8 |
| 11U, // PseudoVSPILL6_M1 |
| 11U, // PseudoVSPILL6_MF2 |
| 11U, // PseudoVSPILL6_MF4 |
| 11U, // PseudoVSPILL6_MF8 |
| 11U, // PseudoVSPILL7_M1 |
| 11U, // PseudoVSPILL7_MF2 |
| 11U, // PseudoVSPILL7_MF4 |
| 11U, // PseudoVSPILL7_MF8 |
| 11U, // PseudoVSPILL8_M1 |
| 11U, // PseudoVSPILL8_MF2 |
| 11U, // PseudoVSPILL8_MF4 |
| 11U, // PseudoVSPILL8_MF8 |
| 11U, // PseudoVSRA_VI_M1 |
| 11U, // PseudoVSRA_VI_M1_MASK |
| 11U, // PseudoVSRA_VI_M1_TU |
| 11U, // PseudoVSRA_VI_M2 |
| 11U, // PseudoVSRA_VI_M2_MASK |
| 11U, // PseudoVSRA_VI_M2_TU |
| 11U, // PseudoVSRA_VI_M4 |
| 11U, // PseudoVSRA_VI_M4_MASK |
| 11U, // PseudoVSRA_VI_M4_TU |
| 11U, // PseudoVSRA_VI_M8 |
| 11U, // PseudoVSRA_VI_M8_MASK |
| 11U, // PseudoVSRA_VI_M8_TU |
| 11U, // PseudoVSRA_VI_MF2 |
| 11U, // PseudoVSRA_VI_MF2_MASK |
| 11U, // PseudoVSRA_VI_MF2_TU |
| 11U, // PseudoVSRA_VI_MF4 |
| 11U, // PseudoVSRA_VI_MF4_MASK |
| 11U, // PseudoVSRA_VI_MF4_TU |
| 11U, // PseudoVSRA_VI_MF8 |
| 11U, // PseudoVSRA_VI_MF8_MASK |
| 11U, // PseudoVSRA_VI_MF8_TU |
| 11U, // PseudoVSRA_VV_M1 |
| 11U, // PseudoVSRA_VV_M1_MASK |
| 11U, // PseudoVSRA_VV_M1_TU |
| 11U, // PseudoVSRA_VV_M2 |
| 11U, // PseudoVSRA_VV_M2_MASK |
| 11U, // PseudoVSRA_VV_M2_TU |
| 11U, // PseudoVSRA_VV_M4 |
| 11U, // PseudoVSRA_VV_M4_MASK |
| 11U, // PseudoVSRA_VV_M4_TU |
| 11U, // PseudoVSRA_VV_M8 |
| 11U, // PseudoVSRA_VV_M8_MASK |
| 11U, // PseudoVSRA_VV_M8_TU |
| 11U, // PseudoVSRA_VV_MF2 |
| 11U, // PseudoVSRA_VV_MF2_MASK |
| 11U, // PseudoVSRA_VV_MF2_TU |
| 11U, // PseudoVSRA_VV_MF4 |
| 11U, // PseudoVSRA_VV_MF4_MASK |
| 11U, // PseudoVSRA_VV_MF4_TU |
| 11U, // PseudoVSRA_VV_MF8 |
| 11U, // PseudoVSRA_VV_MF8_MASK |
| 11U, // PseudoVSRA_VV_MF8_TU |
| 11U, // PseudoVSRA_VX_M1 |
| 11U, // PseudoVSRA_VX_M1_MASK |
| 11U, // PseudoVSRA_VX_M1_TU |
| 11U, // PseudoVSRA_VX_M2 |
| 11U, // PseudoVSRA_VX_M2_MASK |
| 11U, // PseudoVSRA_VX_M2_TU |
| 11U, // PseudoVSRA_VX_M4 |
| 11U, // PseudoVSRA_VX_M4_MASK |
| 11U, // PseudoVSRA_VX_M4_TU |
| 11U, // PseudoVSRA_VX_M8 |
| 11U, // PseudoVSRA_VX_M8_MASK |
| 11U, // PseudoVSRA_VX_M8_TU |
| 11U, // PseudoVSRA_VX_MF2 |
| 11U, // PseudoVSRA_VX_MF2_MASK |
| 11U, // PseudoVSRA_VX_MF2_TU |
| 11U, // PseudoVSRA_VX_MF4 |
| 11U, // PseudoVSRA_VX_MF4_MASK |
| 11U, // PseudoVSRA_VX_MF4_TU |
| 11U, // PseudoVSRA_VX_MF8 |
| 11U, // PseudoVSRA_VX_MF8_MASK |
| 11U, // PseudoVSRA_VX_MF8_TU |
| 11U, // PseudoVSRL_VI_M1 |
| 11U, // PseudoVSRL_VI_M1_MASK |
| 11U, // PseudoVSRL_VI_M1_TU |
| 11U, // PseudoVSRL_VI_M2 |
| 11U, // PseudoVSRL_VI_M2_MASK |
| 11U, // PseudoVSRL_VI_M2_TU |
| 11U, // PseudoVSRL_VI_M4 |
| 11U, // PseudoVSRL_VI_M4_MASK |
| 11U, // PseudoVSRL_VI_M4_TU |
| 11U, // PseudoVSRL_VI_M8 |
| 11U, // PseudoVSRL_VI_M8_MASK |
| 11U, // PseudoVSRL_VI_M8_TU |
| 11U, // PseudoVSRL_VI_MF2 |
| 11U, // PseudoVSRL_VI_MF2_MASK |
| 11U, // PseudoVSRL_VI_MF2_TU |
| 11U, // PseudoVSRL_VI_MF4 |
| 11U, // PseudoVSRL_VI_MF4_MASK |
| 11U, // PseudoVSRL_VI_MF4_TU |
| 11U, // PseudoVSRL_VI_MF8 |
| 11U, // PseudoVSRL_VI_MF8_MASK |
| 11U, // PseudoVSRL_VI_MF8_TU |
| 11U, // PseudoVSRL_VV_M1 |
| 11U, // PseudoVSRL_VV_M1_MASK |
| 11U, // PseudoVSRL_VV_M1_TU |
| 11U, // PseudoVSRL_VV_M2 |
| 11U, // PseudoVSRL_VV_M2_MASK |
| 11U, // PseudoVSRL_VV_M2_TU |
| 11U, // PseudoVSRL_VV_M4 |
| 11U, // PseudoVSRL_VV_M4_MASK |
| 11U, // PseudoVSRL_VV_M4_TU |
| 11U, // PseudoVSRL_VV_M8 |
| 11U, // PseudoVSRL_VV_M8_MASK |
| 11U, // PseudoVSRL_VV_M8_TU |
| 11U, // PseudoVSRL_VV_MF2 |
| 11U, // PseudoVSRL_VV_MF2_MASK |
| 11U, // PseudoVSRL_VV_MF2_TU |
| 11U, // PseudoVSRL_VV_MF4 |
| 11U, // PseudoVSRL_VV_MF4_MASK |
| 11U, // PseudoVSRL_VV_MF4_TU |
| 11U, // PseudoVSRL_VV_MF8 |
| 11U, // PseudoVSRL_VV_MF8_MASK |
| 11U, // PseudoVSRL_VV_MF8_TU |
| 11U, // PseudoVSRL_VX_M1 |
| 11U, // PseudoVSRL_VX_M1_MASK |
| 11U, // PseudoVSRL_VX_M1_TU |
| 11U, // PseudoVSRL_VX_M2 |
| 11U, // PseudoVSRL_VX_M2_MASK |
| 11U, // PseudoVSRL_VX_M2_TU |
| 11U, // PseudoVSRL_VX_M4 |
| 11U, // PseudoVSRL_VX_M4_MASK |
| 11U, // PseudoVSRL_VX_M4_TU |
| 11U, // PseudoVSRL_VX_M8 |
| 11U, // PseudoVSRL_VX_M8_MASK |
| 11U, // PseudoVSRL_VX_M8_TU |
| 11U, // PseudoVSRL_VX_MF2 |
| 11U, // PseudoVSRL_VX_MF2_MASK |
| 11U, // PseudoVSRL_VX_MF2_TU |
| 11U, // PseudoVSRL_VX_MF4 |
| 11U, // PseudoVSRL_VX_MF4_MASK |
| 11U, // PseudoVSRL_VX_MF4_TU |
| 11U, // PseudoVSRL_VX_MF8 |
| 11U, // PseudoVSRL_VX_MF8_MASK |
| 11U, // PseudoVSRL_VX_MF8_TU |
| 11U, // PseudoVSSE16_V_M1 |
| 11U, // PseudoVSSE16_V_M1_MASK |
| 11U, // PseudoVSSE16_V_M2 |
| 11U, // PseudoVSSE16_V_M2_MASK |
| 11U, // PseudoVSSE16_V_M4 |
| 11U, // PseudoVSSE16_V_M4_MASK |
| 11U, // PseudoVSSE16_V_M8 |
| 11U, // PseudoVSSE16_V_M8_MASK |
| 11U, // PseudoVSSE16_V_MF2 |
| 11U, // PseudoVSSE16_V_MF2_MASK |
| 11U, // PseudoVSSE16_V_MF4 |
| 11U, // PseudoVSSE16_V_MF4_MASK |
| 11U, // PseudoVSSE32_V_M1 |
| 11U, // PseudoVSSE32_V_M1_MASK |
| 11U, // PseudoVSSE32_V_M2 |
| 11U, // PseudoVSSE32_V_M2_MASK |
| 11U, // PseudoVSSE32_V_M4 |
| 11U, // PseudoVSSE32_V_M4_MASK |
| 11U, // PseudoVSSE32_V_M8 |
| 11U, // PseudoVSSE32_V_M8_MASK |
| 11U, // PseudoVSSE32_V_MF2 |
| 11U, // PseudoVSSE32_V_MF2_MASK |
| 11U, // PseudoVSSE64_V_M1 |
| 11U, // PseudoVSSE64_V_M1_MASK |
| 11U, // PseudoVSSE64_V_M2 |
| 11U, // PseudoVSSE64_V_M2_MASK |
| 11U, // PseudoVSSE64_V_M4 |
| 11U, // PseudoVSSE64_V_M4_MASK |
| 11U, // PseudoVSSE64_V_M8 |
| 11U, // PseudoVSSE64_V_M8_MASK |
| 11U, // PseudoVSSE8_V_M1 |
| 11U, // PseudoVSSE8_V_M1_MASK |
| 11U, // PseudoVSSE8_V_M2 |
| 11U, // PseudoVSSE8_V_M2_MASK |
| 11U, // PseudoVSSE8_V_M4 |
| 11U, // PseudoVSSE8_V_M4_MASK |
| 11U, // PseudoVSSE8_V_M8 |
| 11U, // PseudoVSSE8_V_M8_MASK |
| 11U, // PseudoVSSE8_V_MF2 |
| 11U, // PseudoVSSE8_V_MF2_MASK |
| 11U, // PseudoVSSE8_V_MF4 |
| 11U, // PseudoVSSE8_V_MF4_MASK |
| 11U, // PseudoVSSE8_V_MF8 |
| 11U, // PseudoVSSE8_V_MF8_MASK |
| 11U, // PseudoVSSEG2E16_V_M1 |
| 11U, // PseudoVSSEG2E16_V_M1_MASK |
| 11U, // PseudoVSSEG2E16_V_M2 |
| 11U, // PseudoVSSEG2E16_V_M2_MASK |
| 11U, // PseudoVSSEG2E16_V_M4 |
| 11U, // PseudoVSSEG2E16_V_M4_MASK |
| 11U, // PseudoVSSEG2E16_V_MF2 |
| 11U, // PseudoVSSEG2E16_V_MF2_MASK |
| 11U, // PseudoVSSEG2E16_V_MF4 |
| 11U, // PseudoVSSEG2E16_V_MF4_MASK |
| 11U, // PseudoVSSEG2E32_V_M1 |
| 11U, // PseudoVSSEG2E32_V_M1_MASK |
| 11U, // PseudoVSSEG2E32_V_M2 |
| 11U, // PseudoVSSEG2E32_V_M2_MASK |
| 11U, // PseudoVSSEG2E32_V_M4 |
| 11U, // PseudoVSSEG2E32_V_M4_MASK |
| 11U, // PseudoVSSEG2E32_V_MF2 |
| 11U, // PseudoVSSEG2E32_V_MF2_MASK |
| 11U, // PseudoVSSEG2E64_V_M1 |
| 11U, // PseudoVSSEG2E64_V_M1_MASK |
| 11U, // PseudoVSSEG2E64_V_M2 |
| 11U, // PseudoVSSEG2E64_V_M2_MASK |
| 11U, // PseudoVSSEG2E64_V_M4 |
| 11U, // PseudoVSSEG2E64_V_M4_MASK |
| 11U, // PseudoVSSEG2E8_V_M1 |
| 11U, // PseudoVSSEG2E8_V_M1_MASK |
| 11U, // PseudoVSSEG2E8_V_M2 |
| 11U, // PseudoVSSEG2E8_V_M2_MASK |
| 11U, // PseudoVSSEG2E8_V_M4 |
| 11U, // PseudoVSSEG2E8_V_M4_MASK |
| 11U, // PseudoVSSEG2E8_V_MF2 |
| 11U, // PseudoVSSEG2E8_V_MF2_MASK |
| 11U, // PseudoVSSEG2E8_V_MF4 |
| 11U, // PseudoVSSEG2E8_V_MF4_MASK |
| 11U, // PseudoVSSEG2E8_V_MF8 |
| 11U, // PseudoVSSEG2E8_V_MF8_MASK |
| 11U, // PseudoVSSEG3E16_V_M1 |
| 11U, // PseudoVSSEG3E16_V_M1_MASK |
| 11U, // PseudoVSSEG3E16_V_M2 |
| 11U, // PseudoVSSEG3E16_V_M2_MASK |
| 11U, // PseudoVSSEG3E16_V_MF2 |
| 11U, // PseudoVSSEG3E16_V_MF2_MASK |
| 11U, // PseudoVSSEG3E16_V_MF4 |
| 11U, // PseudoVSSEG3E16_V_MF4_MASK |
| 11U, // PseudoVSSEG3E32_V_M1 |
| 11U, // PseudoVSSEG3E32_V_M1_MASK |
| 11U, // PseudoVSSEG3E32_V_M2 |
| 11U, // PseudoVSSEG3E32_V_M2_MASK |
| 11U, // PseudoVSSEG3E32_V_MF2 |
| 11U, // PseudoVSSEG3E32_V_MF2_MASK |
| 11U, // PseudoVSSEG3E64_V_M1 |
| 11U, // PseudoVSSEG3E64_V_M1_MASK |
| 11U, // PseudoVSSEG3E64_V_M2 |
| 11U, // PseudoVSSEG3E64_V_M2_MASK |
| 11U, // PseudoVSSEG3E8_V_M1 |
| 11U, // PseudoVSSEG3E8_V_M1_MASK |
| 11U, // PseudoVSSEG3E8_V_M2 |
| 11U, // PseudoVSSEG3E8_V_M2_MASK |
| 11U, // PseudoVSSEG3E8_V_MF2 |
| 11U, // PseudoVSSEG3E8_V_MF2_MASK |
| 11U, // PseudoVSSEG3E8_V_MF4 |
| 11U, // PseudoVSSEG3E8_V_MF4_MASK |
| 11U, // PseudoVSSEG3E8_V_MF8 |
| 11U, // PseudoVSSEG3E8_V_MF8_MASK |
| 11U, // PseudoVSSEG4E16_V_M1 |
| 11U, // PseudoVSSEG4E16_V_M1_MASK |
| 11U, // PseudoVSSEG4E16_V_M2 |
| 11U, // PseudoVSSEG4E16_V_M2_MASK |
| 11U, // PseudoVSSEG4E16_V_MF2 |
| 11U, // PseudoVSSEG4E16_V_MF2_MASK |
| 11U, // PseudoVSSEG4E16_V_MF4 |
| 11U, // PseudoVSSEG4E16_V_MF4_MASK |
| 11U, // PseudoVSSEG4E32_V_M1 |
| 11U, // PseudoVSSEG4E32_V_M1_MASK |
| 11U, // PseudoVSSEG4E32_V_M2 |
| 11U, // PseudoVSSEG4E32_V_M2_MASK |
| 11U, // PseudoVSSEG4E32_V_MF2 |
| 11U, // PseudoVSSEG4E32_V_MF2_MASK |
| 11U, // PseudoVSSEG4E64_V_M1 |
| 11U, // PseudoVSSEG4E64_V_M1_MASK |
| 11U, // PseudoVSSEG4E64_V_M2 |
| 11U, // PseudoVSSEG4E64_V_M2_MASK |
| 11U, // PseudoVSSEG4E8_V_M1 |
| 11U, // PseudoVSSEG4E8_V_M1_MASK |
| 11U, // PseudoVSSEG4E8_V_M2 |
| 11U, // PseudoVSSEG4E8_V_M2_MASK |
| 11U, // PseudoVSSEG4E8_V_MF2 |
| 11U, // PseudoVSSEG4E8_V_MF2_MASK |
| 11U, // PseudoVSSEG4E8_V_MF4 |
| 11U, // PseudoVSSEG4E8_V_MF4_MASK |
| 11U, // PseudoVSSEG4E8_V_MF8 |
| 11U, // PseudoVSSEG4E8_V_MF8_MASK |
| 11U, // PseudoVSSEG5E16_V_M1 |
| 11U, // PseudoVSSEG5E16_V_M1_MASK |
| 11U, // PseudoVSSEG5E16_V_MF2 |
| 11U, // PseudoVSSEG5E16_V_MF2_MASK |
| 11U, // PseudoVSSEG5E16_V_MF4 |
| 11U, // PseudoVSSEG5E16_V_MF4_MASK |
| 11U, // PseudoVSSEG5E32_V_M1 |
| 11U, // PseudoVSSEG5E32_V_M1_MASK |
| 11U, // PseudoVSSEG5E32_V_MF2 |
| 11U, // PseudoVSSEG5E32_V_MF2_MASK |
| 11U, // PseudoVSSEG5E64_V_M1 |
| 11U, // PseudoVSSEG5E64_V_M1_MASK |
| 11U, // PseudoVSSEG5E8_V_M1 |
| 11U, // PseudoVSSEG5E8_V_M1_MASK |
| 11U, // PseudoVSSEG5E8_V_MF2 |
| 11U, // PseudoVSSEG5E8_V_MF2_MASK |
| 11U, // PseudoVSSEG5E8_V_MF4 |
| 11U, // PseudoVSSEG5E8_V_MF4_MASK |
| 11U, // PseudoVSSEG5E8_V_MF8 |
| 11U, // PseudoVSSEG5E8_V_MF8_MASK |
| 11U, // PseudoVSSEG6E16_V_M1 |
| 11U, // PseudoVSSEG6E16_V_M1_MASK |
| 11U, // PseudoVSSEG6E16_V_MF2 |
| 11U, // PseudoVSSEG6E16_V_MF2_MASK |
| 11U, // PseudoVSSEG6E16_V_MF4 |
| 11U, // PseudoVSSEG6E16_V_MF4_MASK |
| 11U, // PseudoVSSEG6E32_V_M1 |
| 11U, // PseudoVSSEG6E32_V_M1_MASK |
| 11U, // PseudoVSSEG6E32_V_MF2 |
| 11U, // PseudoVSSEG6E32_V_MF2_MASK |
| 11U, // PseudoVSSEG6E64_V_M1 |
| 11U, // PseudoVSSEG6E64_V_M1_MASK |
| 11U, // PseudoVSSEG6E8_V_M1 |
| 11U, // PseudoVSSEG6E8_V_M1_MASK |
| 11U, // PseudoVSSEG6E8_V_MF2 |
| 11U, // PseudoVSSEG6E8_V_MF2_MASK |
| 11U, // PseudoVSSEG6E8_V_MF4 |
| 11U, // PseudoVSSEG6E8_V_MF4_MASK |
| 11U, // PseudoVSSEG6E8_V_MF8 |
| 11U, // PseudoVSSEG6E8_V_MF8_MASK |
| 11U, // PseudoVSSEG7E16_V_M1 |
| 11U, // PseudoVSSEG7E16_V_M1_MASK |
| 11U, // PseudoVSSEG7E16_V_MF2 |
| 11U, // PseudoVSSEG7E16_V_MF2_MASK |
| 11U, // PseudoVSSEG7E16_V_MF4 |
| 11U, // PseudoVSSEG7E16_V_MF4_MASK |
| 11U, // PseudoVSSEG7E32_V_M1 |
| 11U, // PseudoVSSEG7E32_V_M1_MASK |
| 11U, // PseudoVSSEG7E32_V_MF2 |
| 11U, // PseudoVSSEG7E32_V_MF2_MASK |
| 11U, // PseudoVSSEG7E64_V_M1 |
| 11U, // PseudoVSSEG7E64_V_M1_MASK |
| 11U, // PseudoVSSEG7E8_V_M1 |
| 11U, // PseudoVSSEG7E8_V_M1_MASK |
| 11U, // PseudoVSSEG7E8_V_MF2 |
| 11U, // PseudoVSSEG7E8_V_MF2_MASK |
| 11U, // PseudoVSSEG7E8_V_MF4 |
| 11U, // PseudoVSSEG7E8_V_MF4_MASK |
| 11U, // PseudoVSSEG7E8_V_MF8 |
| 11U, // PseudoVSSEG7E8_V_MF8_MASK |
| 11U, // PseudoVSSEG8E16_V_M1 |
| 11U, // PseudoVSSEG8E16_V_M1_MASK |
| 11U, // PseudoVSSEG8E16_V_MF2 |
| 11U, // PseudoVSSEG8E16_V_MF2_MASK |
| 11U, // PseudoVSSEG8E16_V_MF4 |
| 11U, // PseudoVSSEG8E16_V_MF4_MASK |
| 11U, // PseudoVSSEG8E32_V_M1 |
| 11U, // PseudoVSSEG8E32_V_M1_MASK |
| 11U, // PseudoVSSEG8E32_V_MF2 |
| 11U, // PseudoVSSEG8E32_V_MF2_MASK |
| 11U, // PseudoVSSEG8E64_V_M1 |
| 11U, // PseudoVSSEG8E64_V_M1_MASK |
| 11U, // PseudoVSSEG8E8_V_M1 |
| 11U, // PseudoVSSEG8E8_V_M1_MASK |
| 11U, // PseudoVSSEG8E8_V_MF2 |
| 11U, // PseudoVSSEG8E8_V_MF2_MASK |
| 11U, // PseudoVSSEG8E8_V_MF4 |
| 11U, // PseudoVSSEG8E8_V_MF4_MASK |
| 11U, // PseudoVSSEG8E8_V_MF8 |
| 11U, // PseudoVSSEG8E8_V_MF8_MASK |
| 11U, // PseudoVSSRA_VI_M1 |
| 11U, // PseudoVSSRA_VI_M1_MASK |
| 11U, // PseudoVSSRA_VI_M1_TU |
| 11U, // PseudoVSSRA_VI_M2 |
| 11U, // PseudoVSSRA_VI_M2_MASK |
| 11U, // PseudoVSSRA_VI_M2_TU |
| 11U, // PseudoVSSRA_VI_M4 |
| 11U, // PseudoVSSRA_VI_M4_MASK |
| 11U, // PseudoVSSRA_VI_M4_TU |
| 11U, // PseudoVSSRA_VI_M8 |
| 11U, // PseudoVSSRA_VI_M8_MASK |
| 11U, // PseudoVSSRA_VI_M8_TU |
| 11U, // PseudoVSSRA_VI_MF2 |
| 11U, // PseudoVSSRA_VI_MF2_MASK |
| 11U, // PseudoVSSRA_VI_MF2_TU |
| 11U, // PseudoVSSRA_VI_MF4 |
| 11U, // PseudoVSSRA_VI_MF4_MASK |
| 11U, // PseudoVSSRA_VI_MF4_TU |
| 11U, // PseudoVSSRA_VI_MF8 |
| 11U, // PseudoVSSRA_VI_MF8_MASK |
| 11U, // PseudoVSSRA_VI_MF8_TU |
| 11U, // PseudoVSSRA_VV_M1 |
| 11U, // PseudoVSSRA_VV_M1_MASK |
| 11U, // PseudoVSSRA_VV_M1_TU |
| 11U, // PseudoVSSRA_VV_M2 |
| 11U, // PseudoVSSRA_VV_M2_MASK |
| 11U, // PseudoVSSRA_VV_M2_TU |
| 11U, // PseudoVSSRA_VV_M4 |
| 11U, // PseudoVSSRA_VV_M4_MASK |
| 11U, // PseudoVSSRA_VV_M4_TU |
| 11U, // PseudoVSSRA_VV_M8 |
| 11U, // PseudoVSSRA_VV_M8_MASK |
| 11U, // PseudoVSSRA_VV_M8_TU |
| 11U, // PseudoVSSRA_VV_MF2 |
| 11U, // PseudoVSSRA_VV_MF2_MASK |
| 11U, // PseudoVSSRA_VV_MF2_TU |
| 11U, // PseudoVSSRA_VV_MF4 |
| 11U, // PseudoVSSRA_VV_MF4_MASK |
| 11U, // PseudoVSSRA_VV_MF4_TU |
| 11U, // PseudoVSSRA_VV_MF8 |
| 11U, // PseudoVSSRA_VV_MF8_MASK |
| 11U, // PseudoVSSRA_VV_MF8_TU |
| 11U, // PseudoVSSRA_VX_M1 |
| 11U, // PseudoVSSRA_VX_M1_MASK |
| 11U, // PseudoVSSRA_VX_M1_TU |
| 11U, // PseudoVSSRA_VX_M2 |
| 11U, // PseudoVSSRA_VX_M2_MASK |
| 11U, // PseudoVSSRA_VX_M2_TU |
| 11U, // PseudoVSSRA_VX_M4 |
| 11U, // PseudoVSSRA_VX_M4_MASK |
| 11U, // PseudoVSSRA_VX_M4_TU |
| 11U, // PseudoVSSRA_VX_M8 |
| 11U, // PseudoVSSRA_VX_M8_MASK |
| 11U, // PseudoVSSRA_VX_M8_TU |
| 11U, // PseudoVSSRA_VX_MF2 |
| 11U, // PseudoVSSRA_VX_MF2_MASK |
| 11U, // PseudoVSSRA_VX_MF2_TU |
| 11U, // PseudoVSSRA_VX_MF4 |
| 11U, // PseudoVSSRA_VX_MF4_MASK |
| 11U, // PseudoVSSRA_VX_MF4_TU |
| 11U, // PseudoVSSRA_VX_MF8 |
| 11U, // PseudoVSSRA_VX_MF8_MASK |
| 11U, // PseudoVSSRA_VX_MF8_TU |
| 11U, // PseudoVSSRL_VI_M1 |
| 11U, // PseudoVSSRL_VI_M1_MASK |
| 11U, // PseudoVSSRL_VI_M1_TU |
| 11U, // PseudoVSSRL_VI_M2 |
| 11U, // PseudoVSSRL_VI_M2_MASK |
| 11U, // PseudoVSSRL_VI_M2_TU |
| 11U, // PseudoVSSRL_VI_M4 |
| 11U, // PseudoVSSRL_VI_M4_MASK |
| 11U, // PseudoVSSRL_VI_M4_TU |
| 11U, // PseudoVSSRL_VI_M8 |
| 11U, // PseudoVSSRL_VI_M8_MASK |
| 11U, // PseudoVSSRL_VI_M8_TU |
| 11U, // PseudoVSSRL_VI_MF2 |
| 11U, // PseudoVSSRL_VI_MF2_MASK |
| 11U, // PseudoVSSRL_VI_MF2_TU |
| 11U, // PseudoVSSRL_VI_MF4 |
| 11U, // PseudoVSSRL_VI_MF4_MASK |
| 11U, // PseudoVSSRL_VI_MF4_TU |
| 11U, // PseudoVSSRL_VI_MF8 |
| 11U, // PseudoVSSRL_VI_MF8_MASK |
| 11U, // PseudoVSSRL_VI_MF8_TU |
| 11U, // PseudoVSSRL_VV_M1 |
| 11U, // PseudoVSSRL_VV_M1_MASK |
| 11U, // PseudoVSSRL_VV_M1_TU |
| 11U, // PseudoVSSRL_VV_M2 |
| 11U, // PseudoVSSRL_VV_M2_MASK |
| 11U, // PseudoVSSRL_VV_M2_TU |
| 11U, // PseudoVSSRL_VV_M4 |
| 11U, // PseudoVSSRL_VV_M4_MASK |
| 11U, // PseudoVSSRL_VV_M4_TU |
| 11U, // PseudoVSSRL_VV_M8 |
| 11U, // PseudoVSSRL_VV_M8_MASK |
| 11U, // PseudoVSSRL_VV_M8_TU |
| 11U, // PseudoVSSRL_VV_MF2 |
| 11U, // PseudoVSSRL_VV_MF2_MASK |
| 11U, // PseudoVSSRL_VV_MF2_TU |
| 11U, // PseudoVSSRL_VV_MF4 |
| 11U, // PseudoVSSRL_VV_MF4_MASK |
| 11U, // PseudoVSSRL_VV_MF4_TU |
| 11U, // PseudoVSSRL_VV_MF8 |
| 11U, // PseudoVSSRL_VV_MF8_MASK |
| 11U, // PseudoVSSRL_VV_MF8_TU |
| 11U, // PseudoVSSRL_VX_M1 |
| 11U, // PseudoVSSRL_VX_M1_MASK |
| 11U, // PseudoVSSRL_VX_M1_TU |
| 11U, // PseudoVSSRL_VX_M2 |
| 11U, // PseudoVSSRL_VX_M2_MASK |
| 11U, // PseudoVSSRL_VX_M2_TU |
| 11U, // PseudoVSSRL_VX_M4 |
| 11U, // PseudoVSSRL_VX_M4_MASK |
| 11U, // PseudoVSSRL_VX_M4_TU |
| 11U, // PseudoVSSRL_VX_M8 |
| 11U, // PseudoVSSRL_VX_M8_MASK |
| 11U, // PseudoVSSRL_VX_M8_TU |
| 11U, // PseudoVSSRL_VX_MF2 |
| 11U, // PseudoVSSRL_VX_MF2_MASK |
| 11U, // PseudoVSSRL_VX_MF2_TU |
| 11U, // PseudoVSSRL_VX_MF4 |
| 11U, // PseudoVSSRL_VX_MF4_MASK |
| 11U, // PseudoVSSRL_VX_MF4_TU |
| 11U, // PseudoVSSRL_VX_MF8 |
| 11U, // PseudoVSSRL_VX_MF8_MASK |
| 11U, // PseudoVSSRL_VX_MF8_TU |
| 11U, // PseudoVSSSEG2E16_V_M1 |
| 11U, // PseudoVSSSEG2E16_V_M1_MASK |
| 11U, // PseudoVSSSEG2E16_V_M2 |
| 11U, // PseudoVSSSEG2E16_V_M2_MASK |
| 11U, // PseudoVSSSEG2E16_V_M4 |
| 11U, // PseudoVSSSEG2E16_V_M4_MASK |
| 11U, // PseudoVSSSEG2E16_V_MF2 |
| 11U, // PseudoVSSSEG2E16_V_MF2_MASK |
| 11U, // PseudoVSSSEG2E16_V_MF4 |
| 11U, // PseudoVSSSEG2E16_V_MF4_MASK |
| 11U, // PseudoVSSSEG2E32_V_M1 |
| 11U, // PseudoVSSSEG2E32_V_M1_MASK |
| 11U, // PseudoVSSSEG2E32_V_M2 |
| 11U, // PseudoVSSSEG2E32_V_M2_MASK |
| 11U, // PseudoVSSSEG2E32_V_M4 |
| 11U, // PseudoVSSSEG2E32_V_M4_MASK |
| 11U, // PseudoVSSSEG2E32_V_MF2 |
| 11U, // PseudoVSSSEG2E32_V_MF2_MASK |
| 11U, // PseudoVSSSEG2E64_V_M1 |
| 11U, // PseudoVSSSEG2E64_V_M1_MASK |
| 11U, // PseudoVSSSEG2E64_V_M2 |
| 11U, // PseudoVSSSEG2E64_V_M2_MASK |
| 11U, // PseudoVSSSEG2E64_V_M4 |
| 11U, // PseudoVSSSEG2E64_V_M4_MASK |
| 11U, // PseudoVSSSEG2E8_V_M1 |
| 11U, // PseudoVSSSEG2E8_V_M1_MASK |
| 11U, // PseudoVSSSEG2E8_V_M2 |
| 11U, // PseudoVSSSEG2E8_V_M2_MASK |
| 11U, // PseudoVSSSEG2E8_V_M4 |
| 11U, // PseudoVSSSEG2E8_V_M4_MASK |
| 11U, // PseudoVSSSEG2E8_V_MF2 |
| 11U, // PseudoVSSSEG2E8_V_MF2_MASK |
| 11U, // PseudoVSSSEG2E8_V_MF4 |
| 11U, // PseudoVSSSEG2E8_V_MF4_MASK |
| 11U, // PseudoVSSSEG2E8_V_MF8 |
| 11U, // PseudoVSSSEG2E8_V_MF8_MASK |
| 11U, // PseudoVSSSEG3E16_V_M1 |
| 11U, // PseudoVSSSEG3E16_V_M1_MASK |
| 11U, // PseudoVSSSEG3E16_V_M2 |
| 11U, // PseudoVSSSEG3E16_V_M2_MASK |
| 11U, // PseudoVSSSEG3E16_V_MF2 |
| 11U, // PseudoVSSSEG3E16_V_MF2_MASK |
| 11U, // PseudoVSSSEG3E16_V_MF4 |
| 11U, // PseudoVSSSEG3E16_V_MF4_MASK |
| 11U, // PseudoVSSSEG3E32_V_M1 |
| 11U, // PseudoVSSSEG3E32_V_M1_MASK |
| 11U, // PseudoVSSSEG3E32_V_M2 |
| 11U, // PseudoVSSSEG3E32_V_M2_MASK |
| 11U, // PseudoVSSSEG3E32_V_MF2 |
| 11U, // PseudoVSSSEG3E32_V_MF2_MASK |
| 11U, // PseudoVSSSEG3E64_V_M1 |
| 11U, // PseudoVSSSEG3E64_V_M1_MASK |
| 11U, // PseudoVSSSEG3E64_V_M2 |
| 11U, // PseudoVSSSEG3E64_V_M2_MASK |
| 11U, // PseudoVSSSEG3E8_V_M1 |
| 11U, // PseudoVSSSEG3E8_V_M1_MASK |
| 11U, // PseudoVSSSEG3E8_V_M2 |
| 11U, // PseudoVSSSEG3E8_V_M2_MASK |
| 11U, // PseudoVSSSEG3E8_V_MF2 |
| 11U, // PseudoVSSSEG3E8_V_MF2_MASK |
| 11U, // PseudoVSSSEG3E8_V_MF4 |
| 11U, // PseudoVSSSEG3E8_V_MF4_MASK |
| 11U, // PseudoVSSSEG3E8_V_MF8 |
| 11U, // PseudoVSSSEG3E8_V_MF8_MASK |
| 11U, // PseudoVSSSEG4E16_V_M1 |
| 11U, // PseudoVSSSEG4E16_V_M1_MASK |
| 11U, // PseudoVSSSEG4E16_V_M2 |
| 11U, // PseudoVSSSEG4E16_V_M2_MASK |
| 11U, // PseudoVSSSEG4E16_V_MF2 |
| 11U, // PseudoVSSSEG4E16_V_MF2_MASK |
| 11U, // PseudoVSSSEG4E16_V_MF4 |
| 11U, // PseudoVSSSEG4E16_V_MF4_MASK |
| 11U, // PseudoVSSSEG4E32_V_M1 |
| 11U, // PseudoVSSSEG4E32_V_M1_MASK |
| 11U, // PseudoVSSSEG4E32_V_M2 |
| 11U, // PseudoVSSSEG4E32_V_M2_MASK |
| 11U, // PseudoVSSSEG4E32_V_MF2 |
| 11U, // PseudoVSSSEG4E32_V_MF2_MASK |
| 11U, // PseudoVSSSEG4E64_V_M1 |
| 11U, // PseudoVSSSEG4E64_V_M1_MASK |
| 11U, // PseudoVSSSEG4E64_V_M2 |
| 11U, // PseudoVSSSEG4E64_V_M2_MASK |
| 11U, // PseudoVSSSEG4E8_V_M1 |
| 11U, // PseudoVSSSEG4E8_V_M1_MASK |
| 11U, // PseudoVSSSEG4E8_V_M2 |
| 11U, // PseudoVSSSEG4E8_V_M2_MASK |
| 11U, // PseudoVSSSEG4E8_V_MF2 |
| 11U, // PseudoVSSSEG4E8_V_MF2_MASK |
| 11U, // PseudoVSSSEG4E8_V_MF4 |
| 11U, // PseudoVSSSEG4E8_V_MF4_MASK |
| 11U, // PseudoVSSSEG4E8_V_MF8 |
| 11U, // PseudoVSSSEG4E8_V_MF8_MASK |
| 11U, // PseudoVSSSEG5E16_V_M1 |
| 11U, // PseudoVSSSEG5E16_V_M1_MASK |
| 11U, // PseudoVSSSEG5E16_V_MF2 |
| 11U, // PseudoVSSSEG5E16_V_MF2_MASK |
| 11U, // PseudoVSSSEG5E16_V_MF4 |
| 11U, // PseudoVSSSEG5E16_V_MF4_MASK |
| 11U, // PseudoVSSSEG5E32_V_M1 |
| 11U, // PseudoVSSSEG5E32_V_M1_MASK |
| 11U, // PseudoVSSSEG5E32_V_MF2 |
| 11U, // PseudoVSSSEG5E32_V_MF2_MASK |
| 11U, // PseudoVSSSEG5E64_V_M1 |
| 11U, // PseudoVSSSEG5E64_V_M1_MASK |
| 11U, // PseudoVSSSEG5E8_V_M1 |
| 11U, // PseudoVSSSEG5E8_V_M1_MASK |
| 11U, // PseudoVSSSEG5E8_V_MF2 |
| 11U, // PseudoVSSSEG5E8_V_MF2_MASK |
| 11U, // PseudoVSSSEG5E8_V_MF4 |
| 11U, // PseudoVSSSEG5E8_V_MF4_MASK |
| 11U, // PseudoVSSSEG5E8_V_MF8 |
| 11U, // PseudoVSSSEG5E8_V_MF8_MASK |
| 11U, // PseudoVSSSEG6E16_V_M1 |
| 11U, // PseudoVSSSEG6E16_V_M1_MASK |
| 11U, // PseudoVSSSEG6E16_V_MF2 |
| 11U, // PseudoVSSSEG6E16_V_MF2_MASK |
| 11U, // PseudoVSSSEG6E16_V_MF4 |
| 11U, // PseudoVSSSEG6E16_V_MF4_MASK |
| 11U, // PseudoVSSSEG6E32_V_M1 |
| 11U, // PseudoVSSSEG6E32_V_M1_MASK |
| 11U, // PseudoVSSSEG6E32_V_MF2 |
| 11U, // PseudoVSSSEG6E32_V_MF2_MASK |
| 11U, // PseudoVSSSEG6E64_V_M1 |
| 11U, // PseudoVSSSEG6E64_V_M1_MASK |
| 11U, // PseudoVSSSEG6E8_V_M1 |
| 11U, // PseudoVSSSEG6E8_V_M1_MASK |
| 11U, // PseudoVSSSEG6E8_V_MF2 |
| 11U, // PseudoVSSSEG6E8_V_MF2_MASK |
| 11U, // PseudoVSSSEG6E8_V_MF4 |
| 11U, // PseudoVSSSEG6E8_V_MF4_MASK |
| 11U, // PseudoVSSSEG6E8_V_MF8 |
| 11U, // PseudoVSSSEG6E8_V_MF8_MASK |
| 11U, // PseudoVSSSEG7E16_V_M1 |
| 11U, // PseudoVSSSEG7E16_V_M1_MASK |
| 11U, // PseudoVSSSEG7E16_V_MF2 |
| 11U, // PseudoVSSSEG7E16_V_MF2_MASK |
| 11U, // PseudoVSSSEG7E16_V_MF4 |
| 11U, // PseudoVSSSEG7E16_V_MF4_MASK |
| 11U, // PseudoVSSSEG7E32_V_M1 |
| 11U, // PseudoVSSSEG7E32_V_M1_MASK |
| 11U, // PseudoVSSSEG7E32_V_MF2 |
| 11U, // PseudoVSSSEG7E32_V_MF2_MASK |
| 11U, // PseudoVSSSEG7E64_V_M1 |
| 11U, // PseudoVSSSEG7E64_V_M1_MASK |
| 11U, // PseudoVSSSEG7E8_V_M1 |
| 11U, // PseudoVSSSEG7E8_V_M1_MASK |
| 11U, // PseudoVSSSEG7E8_V_MF2 |
| 11U, // PseudoVSSSEG7E8_V_MF2_MASK |
| 11U, // PseudoVSSSEG7E8_V_MF4 |
| 11U, // PseudoVSSSEG7E8_V_MF4_MASK |
| 11U, // PseudoVSSSEG7E8_V_MF8 |
| 11U, // PseudoVSSSEG7E8_V_MF8_MASK |
| 11U, // PseudoVSSSEG8E16_V_M1 |
| 11U, // PseudoVSSSEG8E16_V_M1_MASK |
| 11U, // PseudoVSSSEG8E16_V_MF2 |
| 11U, // PseudoVSSSEG8E16_V_MF2_MASK |
| 11U, // PseudoVSSSEG8E16_V_MF4 |
| 11U, // PseudoVSSSEG8E16_V_MF4_MASK |
| 11U, // PseudoVSSSEG8E32_V_M1 |
| 11U, // PseudoVSSSEG8E32_V_M1_MASK |
| 11U, // PseudoVSSSEG8E32_V_MF2 |
| 11U, // PseudoVSSSEG8E32_V_MF2_MASK |
| 11U, // PseudoVSSSEG8E64_V_M1 |
| 11U, // PseudoVSSSEG8E64_V_M1_MASK |
| 11U, // PseudoVSSSEG8E8_V_M1 |
| 11U, // PseudoVSSSEG8E8_V_M1_MASK |
| 11U, // PseudoVSSSEG8E8_V_MF2 |
| 11U, // PseudoVSSSEG8E8_V_MF2_MASK |
| 11U, // PseudoVSSSEG8E8_V_MF4 |
| 11U, // PseudoVSSSEG8E8_V_MF4_MASK |
| 11U, // PseudoVSSSEG8E8_V_MF8 |
| 11U, // PseudoVSSSEG8E8_V_MF8_MASK |
| 11U, // PseudoVSSUBU_VV_M1 |
| 11U, // PseudoVSSUBU_VV_M1_MASK |
| 11U, // PseudoVSSUBU_VV_M1_TU |
| 11U, // PseudoVSSUBU_VV_M2 |
| 11U, // PseudoVSSUBU_VV_M2_MASK |
| 11U, // PseudoVSSUBU_VV_M2_TU |
| 11U, // PseudoVSSUBU_VV_M4 |
| 11U, // PseudoVSSUBU_VV_M4_MASK |
| 11U, // PseudoVSSUBU_VV_M4_TU |
| 11U, // PseudoVSSUBU_VV_M8 |
| 11U, // PseudoVSSUBU_VV_M8_MASK |
| 11U, // PseudoVSSUBU_VV_M8_TU |
| 11U, // PseudoVSSUBU_VV_MF2 |
| 11U, // PseudoVSSUBU_VV_MF2_MASK |
| 11U, // PseudoVSSUBU_VV_MF2_TU |
| 11U, // PseudoVSSUBU_VV_MF4 |
| 11U, // PseudoVSSUBU_VV_MF4_MASK |
| 11U, // PseudoVSSUBU_VV_MF4_TU |
| 11U, // PseudoVSSUBU_VV_MF8 |
| 11U, // PseudoVSSUBU_VV_MF8_MASK |
| 11U, // PseudoVSSUBU_VV_MF8_TU |
| 11U, // PseudoVSSUBU_VX_M1 |
| 11U, // PseudoVSSUBU_VX_M1_MASK |
| 11U, // PseudoVSSUBU_VX_M1_TU |
| 11U, // PseudoVSSUBU_VX_M2 |
| 11U, // PseudoVSSUBU_VX_M2_MASK |
| 11U, // PseudoVSSUBU_VX_M2_TU |
| 11U, // PseudoVSSUBU_VX_M4 |
| 11U, // PseudoVSSUBU_VX_M4_MASK |
| 11U, // PseudoVSSUBU_VX_M4_TU |
| 11U, // PseudoVSSUBU_VX_M8 |
| 11U, // PseudoVSSUBU_VX_M8_MASK |
| 11U, // PseudoVSSUBU_VX_M8_TU |
| 11U, // PseudoVSSUBU_VX_MF2 |
| 11U, // PseudoVSSUBU_VX_MF2_MASK |
| 11U, // PseudoVSSUBU_VX_MF2_TU |
| 11U, // PseudoVSSUBU_VX_MF4 |
| 11U, // PseudoVSSUBU_VX_MF4_MASK |
| 11U, // PseudoVSSUBU_VX_MF4_TU |
| 11U, // PseudoVSSUBU_VX_MF8 |
| 11U, // PseudoVSSUBU_VX_MF8_MASK |
| 11U, // PseudoVSSUBU_VX_MF8_TU |
| 11U, // PseudoVSSUB_VV_M1 |
| 11U, // PseudoVSSUB_VV_M1_MASK |
| 11U, // PseudoVSSUB_VV_M1_TU |
| 11U, // PseudoVSSUB_VV_M2 |
| 11U, // PseudoVSSUB_VV_M2_MASK |
| 11U, // PseudoVSSUB_VV_M2_TU |
| 11U, // PseudoVSSUB_VV_M4 |
| 11U, // PseudoVSSUB_VV_M4_MASK |
| 11U, // PseudoVSSUB_VV_M4_TU |
| 11U, // PseudoVSSUB_VV_M8 |
| 11U, // PseudoVSSUB_VV_M8_MASK |
| 11U, // PseudoVSSUB_VV_M8_TU |
| 11U, // PseudoVSSUB_VV_MF2 |
| 11U, // PseudoVSSUB_VV_MF2_MASK |
| 11U, // PseudoVSSUB_VV_MF2_TU |
| 11U, // PseudoVSSUB_VV_MF4 |
| 11U, // PseudoVSSUB_VV_MF4_MASK |
| 11U, // PseudoVSSUB_VV_MF4_TU |
| 11U, // PseudoVSSUB_VV_MF8 |
| 11U, // PseudoVSSUB_VV_MF8_MASK |
| 11U, // PseudoVSSUB_VV_MF8_TU |
| 11U, // PseudoVSSUB_VX_M1 |
| 11U, // PseudoVSSUB_VX_M1_MASK |
| 11U, // PseudoVSSUB_VX_M1_TU |
| 11U, // PseudoVSSUB_VX_M2 |
| 11U, // PseudoVSSUB_VX_M2_MASK |
| 11U, // PseudoVSSUB_VX_M2_TU |
| 11U, // PseudoVSSUB_VX_M4 |
| 11U, // PseudoVSSUB_VX_M4_MASK |
| 11U, // PseudoVSSUB_VX_M4_TU |
| 11U, // PseudoVSSUB_VX_M8 |
| 11U, // PseudoVSSUB_VX_M8_MASK |
| 11U, // PseudoVSSUB_VX_M8_TU |
| 11U, // PseudoVSSUB_VX_MF2 |
| 11U, // PseudoVSSUB_VX_MF2_MASK |
| 11U, // PseudoVSSUB_VX_MF2_TU |
| 11U, // PseudoVSSUB_VX_MF4 |
| 11U, // PseudoVSSUB_VX_MF4_MASK |
| 11U, // PseudoVSSUB_VX_MF4_TU |
| 11U, // PseudoVSSUB_VX_MF8 |
| 11U, // PseudoVSSUB_VX_MF8_MASK |
| 11U, // PseudoVSSUB_VX_MF8_TU |
| 11U, // PseudoVSUB_VV_M1 |
| 11U, // PseudoVSUB_VV_M1_MASK |
| 11U, // PseudoVSUB_VV_M1_TU |
| 11U, // PseudoVSUB_VV_M2 |
| 11U, // PseudoVSUB_VV_M2_MASK |
| 11U, // PseudoVSUB_VV_M2_TU |
| 11U, // PseudoVSUB_VV_M4 |
| 11U, // PseudoVSUB_VV_M4_MASK |
| 11U, // PseudoVSUB_VV_M4_TU |
| 11U, // PseudoVSUB_VV_M8 |
| 11U, // PseudoVSUB_VV_M8_MASK |
| 11U, // PseudoVSUB_VV_M8_TU |
| 11U, // PseudoVSUB_VV_MF2 |
| 11U, // PseudoVSUB_VV_MF2_MASK |
| 11U, // PseudoVSUB_VV_MF2_TU |
| 11U, // PseudoVSUB_VV_MF4 |
| 11U, // PseudoVSUB_VV_MF4_MASK |
| 11U, // PseudoVSUB_VV_MF4_TU |
| 11U, // PseudoVSUB_VV_MF8 |
| 11U, // PseudoVSUB_VV_MF8_MASK |
| 11U, // PseudoVSUB_VV_MF8_TU |
| 11U, // PseudoVSUB_VX_M1 |
| 11U, // PseudoVSUB_VX_M1_MASK |
| 11U, // PseudoVSUB_VX_M1_TU |
| 11U, // PseudoVSUB_VX_M2 |
| 11U, // PseudoVSUB_VX_M2_MASK |
| 11U, // PseudoVSUB_VX_M2_TU |
| 11U, // PseudoVSUB_VX_M4 |
| 11U, // PseudoVSUB_VX_M4_MASK |
| 11U, // PseudoVSUB_VX_M4_TU |
| 11U, // PseudoVSUB_VX_M8 |
| 11U, // PseudoVSUB_VX_M8_MASK |
| 11U, // PseudoVSUB_VX_M8_TU |
| 11U, // PseudoVSUB_VX_MF2 |
| 11U, // PseudoVSUB_VX_MF2_MASK |
| 11U, // PseudoVSUB_VX_MF2_TU |
| 11U, // PseudoVSUB_VX_MF4 |
| 11U, // PseudoVSUB_VX_MF4_MASK |
| 11U, // PseudoVSUB_VX_MF4_TU |
| 11U, // PseudoVSUB_VX_MF8 |
| 11U, // PseudoVSUB_VX_MF8_MASK |
| 11U, // PseudoVSUB_VX_MF8_TU |
| 11U, // PseudoVSUXEI16_V_M1_M1 |
| 11U, // PseudoVSUXEI16_V_M1_M1_MASK |
| 11U, // PseudoVSUXEI16_V_M1_M2 |
| 11U, // PseudoVSUXEI16_V_M1_M2_MASK |
| 11U, // PseudoVSUXEI16_V_M1_M4 |
| 11U, // PseudoVSUXEI16_V_M1_M4_MASK |
| 11U, // PseudoVSUXEI16_V_M1_MF2 |
| 11U, // PseudoVSUXEI16_V_M1_MF2_MASK |
| 11U, // PseudoVSUXEI16_V_M2_M1 |
| 11U, // PseudoVSUXEI16_V_M2_M1_MASK |
| 11U, // PseudoVSUXEI16_V_M2_M2 |
| 11U, // PseudoVSUXEI16_V_M2_M2_MASK |
| 11U, // PseudoVSUXEI16_V_M2_M4 |
| 11U, // PseudoVSUXEI16_V_M2_M4_MASK |
| 11U, // PseudoVSUXEI16_V_M2_M8 |
| 11U, // PseudoVSUXEI16_V_M2_M8_MASK |
| 11U, // PseudoVSUXEI16_V_M4_M2 |
| 11U, // PseudoVSUXEI16_V_M4_M2_MASK |
| 11U, // PseudoVSUXEI16_V_M4_M4 |
| 11U, // PseudoVSUXEI16_V_M4_M4_MASK |
| 11U, // PseudoVSUXEI16_V_M4_M8 |
| 11U, // PseudoVSUXEI16_V_M4_M8_MASK |
| 11U, // PseudoVSUXEI16_V_M8_M4 |
| 11U, // PseudoVSUXEI16_V_M8_M4_MASK |
| 11U, // PseudoVSUXEI16_V_M8_M8 |
| 11U, // PseudoVSUXEI16_V_M8_M8_MASK |
| 11U, // PseudoVSUXEI16_V_MF2_M1 |
| 11U, // PseudoVSUXEI16_V_MF2_M1_MASK |
| 11U, // PseudoVSUXEI16_V_MF2_M2 |
| 11U, // PseudoVSUXEI16_V_MF2_M2_MASK |
| 11U, // PseudoVSUXEI16_V_MF2_MF2 |
| 11U, // PseudoVSUXEI16_V_MF2_MF2_MASK |
| 11U, // PseudoVSUXEI16_V_MF2_MF4 |
| 11U, // PseudoVSUXEI16_V_MF2_MF4_MASK |
| 11U, // PseudoVSUXEI16_V_MF4_M1 |
| 11U, // PseudoVSUXEI16_V_MF4_M1_MASK |
| 11U, // PseudoVSUXEI16_V_MF4_MF2 |
| 11U, // PseudoVSUXEI16_V_MF4_MF2_MASK |
| 11U, // PseudoVSUXEI16_V_MF4_MF4 |
| 11U, // PseudoVSUXEI16_V_MF4_MF4_MASK |
| 11U, // PseudoVSUXEI16_V_MF4_MF8 |
| 11U, // PseudoVSUXEI16_V_MF4_MF8_MASK |
| 11U, // PseudoVSUXEI32_V_M1_M1 |
| 11U, // PseudoVSUXEI32_V_M1_M1_MASK |
| 11U, // PseudoVSUXEI32_V_M1_M2 |
| 11U, // PseudoVSUXEI32_V_M1_M2_MASK |
| 11U, // PseudoVSUXEI32_V_M1_MF2 |
| 11U, // PseudoVSUXEI32_V_M1_MF2_MASK |
| 11U, // PseudoVSUXEI32_V_M1_MF4 |
| 11U, // PseudoVSUXEI32_V_M1_MF4_MASK |
| 11U, // PseudoVSUXEI32_V_M2_M1 |
| 11U, // PseudoVSUXEI32_V_M2_M1_MASK |
| 11U, // PseudoVSUXEI32_V_M2_M2 |
| 11U, // PseudoVSUXEI32_V_M2_M2_MASK |
| 11U, // PseudoVSUXEI32_V_M2_M4 |
| 11U, // PseudoVSUXEI32_V_M2_M4_MASK |
| 11U, // PseudoVSUXEI32_V_M2_MF2 |
| 11U, // PseudoVSUXEI32_V_M2_MF2_MASK |
| 11U, // PseudoVSUXEI32_V_M4_M1 |
| 11U, // PseudoVSUXEI32_V_M4_M1_MASK |
| 11U, // PseudoVSUXEI32_V_M4_M2 |
| 11U, // PseudoVSUXEI32_V_M4_M2_MASK |
| 11U, // PseudoVSUXEI32_V_M4_M4 |
| 11U, // PseudoVSUXEI32_V_M4_M4_MASK |
| 11U, // PseudoVSUXEI32_V_M4_M8 |
| 11U, // PseudoVSUXEI32_V_M4_M8_MASK |
| 11U, // PseudoVSUXEI32_V_M8_M2 |
| 11U, // PseudoVSUXEI32_V_M8_M2_MASK |
| 11U, // PseudoVSUXEI32_V_M8_M4 |
| 11U, // PseudoVSUXEI32_V_M8_M4_MASK |
| 11U, // PseudoVSUXEI32_V_M8_M8 |
| 11U, // PseudoVSUXEI32_V_M8_M8_MASK |
| 11U, // PseudoVSUXEI32_V_MF2_M1 |
| 11U, // PseudoVSUXEI32_V_MF2_M1_MASK |
| 11U, // PseudoVSUXEI32_V_MF2_MF2 |
| 11U, // PseudoVSUXEI32_V_MF2_MF2_MASK |
| 11U, // PseudoVSUXEI32_V_MF2_MF4 |
| 11U, // PseudoVSUXEI32_V_MF2_MF4_MASK |
| 11U, // PseudoVSUXEI32_V_MF2_MF8 |
| 11U, // PseudoVSUXEI32_V_MF2_MF8_MASK |
| 11U, // PseudoVSUXEI64_V_M1_M1 |
| 11U, // PseudoVSUXEI64_V_M1_M1_MASK |
| 11U, // PseudoVSUXEI64_V_M1_MF2 |
| 11U, // PseudoVSUXEI64_V_M1_MF2_MASK |
| 11U, // PseudoVSUXEI64_V_M1_MF4 |
| 11U, // PseudoVSUXEI64_V_M1_MF4_MASK |
| 11U, // PseudoVSUXEI64_V_M1_MF8 |
| 11U, // PseudoVSUXEI64_V_M1_MF8_MASK |
| 11U, // PseudoVSUXEI64_V_M2_M1 |
| 11U, // PseudoVSUXEI64_V_M2_M1_MASK |
| 11U, // PseudoVSUXEI64_V_M2_M2 |
| 11U, // PseudoVSUXEI64_V_M2_M2_MASK |
| 11U, // PseudoVSUXEI64_V_M2_MF2 |
| 11U, // PseudoVSUXEI64_V_M2_MF2_MASK |
| 11U, // PseudoVSUXEI64_V_M2_MF4 |
| 11U, // PseudoVSUXEI64_V_M2_MF4_MASK |
| 11U, // PseudoVSUXEI64_V_M4_M1 |
| 11U, // PseudoVSUXEI64_V_M4_M1_MASK |
| 11U, // PseudoVSUXEI64_V_M4_M2 |
| 11U, // PseudoVSUXEI64_V_M4_M2_MASK |
| 11U, // PseudoVSUXEI64_V_M4_M4 |
| 11U, // PseudoVSUXEI64_V_M4_M4_MASK |
| 11U, // PseudoVSUXEI64_V_M4_MF2 |
| 11U, // PseudoVSUXEI64_V_M4_MF2_MASK |
| 11U, // PseudoVSUXEI64_V_M8_M1 |
| 11U, // PseudoVSUXEI64_V_M8_M1_MASK |
| 11U, // PseudoVSUXEI64_V_M8_M2 |
| 11U, // PseudoVSUXEI64_V_M8_M2_MASK |
| 11U, // PseudoVSUXEI64_V_M8_M4 |
| 11U, // PseudoVSUXEI64_V_M8_M4_MASK |
| 11U, // PseudoVSUXEI64_V_M8_M8 |
| 11U, // PseudoVSUXEI64_V_M8_M8_MASK |
| 11U, // PseudoVSUXEI8_V_M1_M1 |
| 11U, // PseudoVSUXEI8_V_M1_M1_MASK |
| 11U, // PseudoVSUXEI8_V_M1_M2 |
| 11U, // PseudoVSUXEI8_V_M1_M2_MASK |
| 11U, // PseudoVSUXEI8_V_M1_M4 |
| 11U, // PseudoVSUXEI8_V_M1_M4_MASK |
| 11U, // PseudoVSUXEI8_V_M1_M8 |
| 11U, // PseudoVSUXEI8_V_M1_M8_MASK |
| 11U, // PseudoVSUXEI8_V_M2_M2 |
| 11U, // PseudoVSUXEI8_V_M2_M2_MASK |
| 11U, // PseudoVSUXEI8_V_M2_M4 |
| 11U, // PseudoVSUXEI8_V_M2_M4_MASK |
| 11U, // PseudoVSUXEI8_V_M2_M8 |
| 11U, // PseudoVSUXEI8_V_M2_M8_MASK |
| 11U, // PseudoVSUXEI8_V_M4_M4 |
| 11U, // PseudoVSUXEI8_V_M4_M4_MASK |
| 11U, // PseudoVSUXEI8_V_M4_M8 |
| 11U, // PseudoVSUXEI8_V_M4_M8_MASK |
| 11U, // PseudoVSUXEI8_V_M8_M8 |
| 11U, // PseudoVSUXEI8_V_M8_M8_MASK |
| 11U, // PseudoVSUXEI8_V_MF2_M1 |
| 11U, // PseudoVSUXEI8_V_MF2_M1_MASK |
| 11U, // PseudoVSUXEI8_V_MF2_M2 |
| 11U, // PseudoVSUXEI8_V_MF2_M2_MASK |
| 11U, // PseudoVSUXEI8_V_MF2_M4 |
| 11U, // PseudoVSUXEI8_V_MF2_M4_MASK |
| 11U, // PseudoVSUXEI8_V_MF2_MF2 |
| 11U, // PseudoVSUXEI8_V_MF2_MF2_MASK |
| 11U, // PseudoVSUXEI8_V_MF4_M1 |
| 11U, // PseudoVSUXEI8_V_MF4_M1_MASK |
| 11U, // PseudoVSUXEI8_V_MF4_M2 |
| 11U, // PseudoVSUXEI8_V_MF4_M2_MASK |
| 11U, // PseudoVSUXEI8_V_MF4_MF2 |
| 11U, // PseudoVSUXEI8_V_MF4_MF2_MASK |
| 11U, // PseudoVSUXEI8_V_MF4_MF4 |
| 11U, // PseudoVSUXEI8_V_MF4_MF4_MASK |
| 11U, // PseudoVSUXEI8_V_MF8_M1 |
| 11U, // PseudoVSUXEI8_V_MF8_M1_MASK |
| 11U, // PseudoVSUXEI8_V_MF8_MF2 |
| 11U, // PseudoVSUXEI8_V_MF8_MF2_MASK |
| 11U, // PseudoVSUXEI8_V_MF8_MF4 |
| 11U, // PseudoVSUXEI8_V_MF8_MF4_MASK |
| 11U, // PseudoVSUXEI8_V_MF8_MF8 |
| 11U, // PseudoVSUXEI8_V_MF8_MF8_MASK |
| 11U, // PseudoVSUXSEG2EI16_V_M1_M1 |
| 11U, // PseudoVSUXSEG2EI16_V_M1_M1_MASK |
| 11U, // PseudoVSUXSEG2EI16_V_M1_M2 |
| 11U, // PseudoVSUXSEG2EI16_V_M1_M2_MASK |
| 11U, // PseudoVSUXSEG2EI16_V_M1_M4 |
| 11U, // PseudoVSUXSEG2EI16_V_M1_M4_MASK |
| 11U, // PseudoVSUXSEG2EI16_V_M1_MF2 |
| 11U, // PseudoVSUXSEG2EI16_V_M1_MF2_MASK |
| 11U, // PseudoVSUXSEG2EI16_V_M2_M1 |
| 11U, // PseudoVSUXSEG2EI16_V_M2_M1_MASK |
| 11U, // PseudoVSUXSEG2EI16_V_M2_M2 |
| 11U, // PseudoVSUXSEG2EI16_V_M2_M2_MASK |
| 11U, // PseudoVSUXSEG2EI16_V_M2_M4 |
| 11U, // PseudoVSUXSEG2EI16_V_M2_M4_MASK |
| 11U, // PseudoVSUXSEG2EI16_V_M4_M2 |
| 11U, // PseudoVSUXSEG2EI16_V_M4_M2_MASK |
| 11U, // PseudoVSUXSEG2EI16_V_M4_M4 |
| 11U, // PseudoVSUXSEG2EI16_V_M4_M4_MASK |
| 11U, // PseudoVSUXSEG2EI16_V_M8_M4 |
| 11U, // PseudoVSUXSEG2EI16_V_M8_M4_MASK |
| 11U, // PseudoVSUXSEG2EI16_V_MF2_M1 |
| 11U, // PseudoVSUXSEG2EI16_V_MF2_M1_MASK |
| 11U, // PseudoVSUXSEG2EI16_V_MF2_M2 |
| 11U, // PseudoVSUXSEG2EI16_V_MF2_M2_MASK |
| 11U, // PseudoVSUXSEG2EI16_V_MF2_MF2 |
| 11U, // PseudoVSUXSEG2EI16_V_MF2_MF2_MASK |
| 11U, // PseudoVSUXSEG2EI16_V_MF2_MF4 |
| 11U, // PseudoVSUXSEG2EI16_V_MF2_MF4_MASK |
| 11U, // PseudoVSUXSEG2EI16_V_MF4_M1 |
| 11U, // PseudoVSUXSEG2EI16_V_MF4_M1_MASK |
| 11U, // PseudoVSUXSEG2EI16_V_MF4_MF2 |
| 11U, // PseudoVSUXSEG2EI16_V_MF4_MF2_MASK |
| 11U, // PseudoVSUXSEG2EI16_V_MF4_MF4 |
| 11U, // PseudoVSUXSEG2EI16_V_MF4_MF4_MASK |
| 11U, // PseudoVSUXSEG2EI16_V_MF4_MF8 |
| 11U, // PseudoVSUXSEG2EI16_V_MF4_MF8_MASK |
| 11U, // PseudoVSUXSEG2EI32_V_M1_M1 |
| 11U, // PseudoVSUXSEG2EI32_V_M1_M1_MASK |
| 11U, // PseudoVSUXSEG2EI32_V_M1_M2 |
| 11U, // PseudoVSUXSEG2EI32_V_M1_M2_MASK |
| 11U, // PseudoVSUXSEG2EI32_V_M1_MF2 |
| 11U, // PseudoVSUXSEG2EI32_V_M1_MF2_MASK |
| 11U, // PseudoVSUXSEG2EI32_V_M1_MF4 |
| 11U, // PseudoVSUXSEG2EI32_V_M1_MF4_MASK |
| 11U, // PseudoVSUXSEG2EI32_V_M2_M1 |
| 11U, // PseudoVSUXSEG2EI32_V_M2_M1_MASK |
| 11U, // PseudoVSUXSEG2EI32_V_M2_M2 |
| 11U, // PseudoVSUXSEG2EI32_V_M2_M2_MASK |
| 11U, // PseudoVSUXSEG2EI32_V_M2_M4 |
| 11U, // PseudoVSUXSEG2EI32_V_M2_M4_MASK |
| 11U, // PseudoVSUXSEG2EI32_V_M2_MF2 |
| 11U, // PseudoVSUXSEG2EI32_V_M2_MF2_MASK |
| 11U, // PseudoVSUXSEG2EI32_V_M4_M1 |
| 11U, // PseudoVSUXSEG2EI32_V_M4_M1_MASK |
| 11U, // PseudoVSUXSEG2EI32_V_M4_M2 |
| 11U, // PseudoVSUXSEG2EI32_V_M4_M2_MASK |
| 11U, // PseudoVSUXSEG2EI32_V_M4_M4 |
| 11U, // PseudoVSUXSEG2EI32_V_M4_M4_MASK |
| 11U, // PseudoVSUXSEG2EI32_V_M8_M2 |
| 11U, // PseudoVSUXSEG2EI32_V_M8_M2_MASK |
| 11U, // PseudoVSUXSEG2EI32_V_M8_M4 |
| 11U, // PseudoVSUXSEG2EI32_V_M8_M4_MASK |
| 11U, // PseudoVSUXSEG2EI32_V_MF2_M1 |
| 11U, // PseudoVSUXSEG2EI32_V_MF2_M1_MASK |
| 11U, // PseudoVSUXSEG2EI32_V_MF2_MF2 |
| 11U, // PseudoVSUXSEG2EI32_V_MF2_MF2_MASK |
| 11U, // PseudoVSUXSEG2EI32_V_MF2_MF4 |
| 11U, // PseudoVSUXSEG2EI32_V_MF2_MF4_MASK |
| 11U, // PseudoVSUXSEG2EI32_V_MF2_MF8 |
| 11U, // PseudoVSUXSEG2EI32_V_MF2_MF8_MASK |
| 11U, // PseudoVSUXSEG2EI64_V_M1_M1 |
| 11U, // PseudoVSUXSEG2EI64_V_M1_M1_MASK |
| 11U, // PseudoVSUXSEG2EI64_V_M1_MF2 |
| 11U, // PseudoVSUXSEG2EI64_V_M1_MF2_MASK |
| 11U, // PseudoVSUXSEG2EI64_V_M1_MF4 |
| 11U, // PseudoVSUXSEG2EI64_V_M1_MF4_MASK |
| 11U, // PseudoVSUXSEG2EI64_V_M1_MF8 |
| 11U, // PseudoVSUXSEG2EI64_V_M1_MF8_MASK |
| 11U, // PseudoVSUXSEG2EI64_V_M2_M1 |
| 11U, // PseudoVSUXSEG2EI64_V_M2_M1_MASK |
| 11U, // PseudoVSUXSEG2EI64_V_M2_M2 |
| 11U, // PseudoVSUXSEG2EI64_V_M2_M2_MASK |
| 11U, // PseudoVSUXSEG2EI64_V_M2_MF2 |
| 11U, // PseudoVSUXSEG2EI64_V_M2_MF2_MASK |
| 11U, // PseudoVSUXSEG2EI64_V_M2_MF4 |
| 11U, // PseudoVSUXSEG2EI64_V_M2_MF4_MASK |
| 11U, // PseudoVSUXSEG2EI64_V_M4_M1 |
| 11U, // PseudoVSUXSEG2EI64_V_M4_M1_MASK |
| 11U, // PseudoVSUXSEG2EI64_V_M4_M2 |
| 11U, // PseudoVSUXSEG2EI64_V_M4_M2_MASK |
| 11U, // PseudoVSUXSEG2EI64_V_M4_M4 |
| 11U, // PseudoVSUXSEG2EI64_V_M4_M4_MASK |
| 11U, // PseudoVSUXSEG2EI64_V_M4_MF2 |
| 11U, // PseudoVSUXSEG2EI64_V_M4_MF2_MASK |
| 11U, // PseudoVSUXSEG2EI64_V_M8_M1 |
| 11U, // PseudoVSUXSEG2EI64_V_M8_M1_MASK |
| 11U, // PseudoVSUXSEG2EI64_V_M8_M2 |
| 11U, // PseudoVSUXSEG2EI64_V_M8_M2_MASK |
| 11U, // PseudoVSUXSEG2EI64_V_M8_M4 |
| 11U, // PseudoVSUXSEG2EI64_V_M8_M4_MASK |
| 11U, // PseudoVSUXSEG2EI8_V_M1_M1 |
| 11U, // PseudoVSUXSEG2EI8_V_M1_M1_MASK |
| 11U, // PseudoVSUXSEG2EI8_V_M1_M2 |
| 11U, // PseudoVSUXSEG2EI8_V_M1_M2_MASK |
| 11U, // PseudoVSUXSEG2EI8_V_M1_M4 |
| 11U, // PseudoVSUXSEG2EI8_V_M1_M4_MASK |
| 11U, // PseudoVSUXSEG2EI8_V_M2_M2 |
| 11U, // PseudoVSUXSEG2EI8_V_M2_M2_MASK |
| 11U, // PseudoVSUXSEG2EI8_V_M2_M4 |
| 11U, // PseudoVSUXSEG2EI8_V_M2_M4_MASK |
| 11U, // PseudoVSUXSEG2EI8_V_M4_M4 |
| 11U, // PseudoVSUXSEG2EI8_V_M4_M4_MASK |
| 11U, // PseudoVSUXSEG2EI8_V_MF2_M1 |
| 11U, // PseudoVSUXSEG2EI8_V_MF2_M1_MASK |
| 11U, // PseudoVSUXSEG2EI8_V_MF2_M2 |
| 11U, // PseudoVSUXSEG2EI8_V_MF2_M2_MASK |
| 11U, // PseudoVSUXSEG2EI8_V_MF2_M4 |
| 11U, // PseudoVSUXSEG2EI8_V_MF2_M4_MASK |
| 11U, // PseudoVSUXSEG2EI8_V_MF2_MF2 |
| 11U, // PseudoVSUXSEG2EI8_V_MF2_MF2_MASK |
| 11U, // PseudoVSUXSEG2EI8_V_MF4_M1 |
| 11U, // PseudoVSUXSEG2EI8_V_MF4_M1_MASK |
| 11U, // PseudoVSUXSEG2EI8_V_MF4_M2 |
| 11U, // PseudoVSUXSEG2EI8_V_MF4_M2_MASK |
| 11U, // PseudoVSUXSEG2EI8_V_MF4_MF2 |
| 11U, // PseudoVSUXSEG2EI8_V_MF4_MF2_MASK |
| 11U, // PseudoVSUXSEG2EI8_V_MF4_MF4 |
| 11U, // PseudoVSUXSEG2EI8_V_MF4_MF4_MASK |
| 11U, // PseudoVSUXSEG2EI8_V_MF8_M1 |
| 11U, // PseudoVSUXSEG2EI8_V_MF8_M1_MASK |
| 11U, // PseudoVSUXSEG2EI8_V_MF8_MF2 |
| 11U, // PseudoVSUXSEG2EI8_V_MF8_MF2_MASK |
| 11U, // PseudoVSUXSEG2EI8_V_MF8_MF4 |
| 11U, // PseudoVSUXSEG2EI8_V_MF8_MF4_MASK |
| 11U, // PseudoVSUXSEG2EI8_V_MF8_MF8 |
| 11U, // PseudoVSUXSEG2EI8_V_MF8_MF8_MASK |
| 11U, // PseudoVSUXSEG3EI16_V_M1_M1 |
| 11U, // PseudoVSUXSEG3EI16_V_M1_M1_MASK |
| 11U, // PseudoVSUXSEG3EI16_V_M1_M2 |
| 11U, // PseudoVSUXSEG3EI16_V_M1_M2_MASK |
| 11U, // PseudoVSUXSEG3EI16_V_M1_MF2 |
| 11U, // PseudoVSUXSEG3EI16_V_M1_MF2_MASK |
| 11U, // PseudoVSUXSEG3EI16_V_M2_M1 |
| 11U, // PseudoVSUXSEG3EI16_V_M2_M1_MASK |
| 11U, // PseudoVSUXSEG3EI16_V_M2_M2 |
| 11U, // PseudoVSUXSEG3EI16_V_M2_M2_MASK |
| 11U, // PseudoVSUXSEG3EI16_V_M4_M2 |
| 11U, // PseudoVSUXSEG3EI16_V_M4_M2_MASK |
| 11U, // PseudoVSUXSEG3EI16_V_MF2_M1 |
| 11U, // PseudoVSUXSEG3EI16_V_MF2_M1_MASK |
| 11U, // PseudoVSUXSEG3EI16_V_MF2_M2 |
| 11U, // PseudoVSUXSEG3EI16_V_MF2_M2_MASK |
| 11U, // PseudoVSUXSEG3EI16_V_MF2_MF2 |
| 11U, // PseudoVSUXSEG3EI16_V_MF2_MF2_MASK |
| 11U, // PseudoVSUXSEG3EI16_V_MF2_MF4 |
| 11U, // PseudoVSUXSEG3EI16_V_MF2_MF4_MASK |
| 11U, // PseudoVSUXSEG3EI16_V_MF4_M1 |
| 11U, // PseudoVSUXSEG3EI16_V_MF4_M1_MASK |
| 11U, // PseudoVSUXSEG3EI16_V_MF4_MF2 |
| 11U, // PseudoVSUXSEG3EI16_V_MF4_MF2_MASK |
| 11U, // PseudoVSUXSEG3EI16_V_MF4_MF4 |
| 11U, // PseudoVSUXSEG3EI16_V_MF4_MF4_MASK |
| 11U, // PseudoVSUXSEG3EI16_V_MF4_MF8 |
| 11U, // PseudoVSUXSEG3EI16_V_MF4_MF8_MASK |
| 11U, // PseudoVSUXSEG3EI32_V_M1_M1 |
| 11U, // PseudoVSUXSEG3EI32_V_M1_M1_MASK |
| 11U, // PseudoVSUXSEG3EI32_V_M1_M2 |
| 11U, // PseudoVSUXSEG3EI32_V_M1_M2_MASK |
| 11U, // PseudoVSUXSEG3EI32_V_M1_MF2 |
| 11U, // PseudoVSUXSEG3EI32_V_M1_MF2_MASK |
| 11U, // PseudoVSUXSEG3EI32_V_M1_MF4 |
| 11U, // PseudoVSUXSEG3EI32_V_M1_MF4_MASK |
| 11U, // PseudoVSUXSEG3EI32_V_M2_M1 |
| 11U, // PseudoVSUXSEG3EI32_V_M2_M1_MASK |
| 11U, // PseudoVSUXSEG3EI32_V_M2_M2 |
| 11U, // PseudoVSUXSEG3EI32_V_M2_M2_MASK |
| 11U, // PseudoVSUXSEG3EI32_V_M2_MF2 |
| 11U, // PseudoVSUXSEG3EI32_V_M2_MF2_MASK |
| 11U, // PseudoVSUXSEG3EI32_V_M4_M1 |
| 11U, // PseudoVSUXSEG3EI32_V_M4_M1_MASK |
| 11U, // PseudoVSUXSEG3EI32_V_M4_M2 |
| 11U, // PseudoVSUXSEG3EI32_V_M4_M2_MASK |
| 11U, // PseudoVSUXSEG3EI32_V_M8_M2 |
| 11U, // PseudoVSUXSEG3EI32_V_M8_M2_MASK |
| 11U, // PseudoVSUXSEG3EI32_V_MF2_M1 |
| 11U, // PseudoVSUXSEG3EI32_V_MF2_M1_MASK |
| 11U, // PseudoVSUXSEG3EI32_V_MF2_MF2 |
| 11U, // PseudoVSUXSEG3EI32_V_MF2_MF2_MASK |
| 11U, // PseudoVSUXSEG3EI32_V_MF2_MF4 |
| 11U, // PseudoVSUXSEG3EI32_V_MF2_MF4_MASK |
| 11U, // PseudoVSUXSEG3EI32_V_MF2_MF8 |
| 11U, // PseudoVSUXSEG3EI32_V_MF2_MF8_MASK |
| 11U, // PseudoVSUXSEG3EI64_V_M1_M1 |
| 11U, // PseudoVSUXSEG3EI64_V_M1_M1_MASK |
| 11U, // PseudoVSUXSEG3EI64_V_M1_MF2 |
| 11U, // PseudoVSUXSEG3EI64_V_M1_MF2_MASK |
| 11U, // PseudoVSUXSEG3EI64_V_M1_MF4 |
| 11U, // PseudoVSUXSEG3EI64_V_M1_MF4_MASK |
| 11U, // PseudoVSUXSEG3EI64_V_M1_MF8 |
| 11U, // PseudoVSUXSEG3EI64_V_M1_MF8_MASK |
| 11U, // PseudoVSUXSEG3EI64_V_M2_M1 |
| 11U, // PseudoVSUXSEG3EI64_V_M2_M1_MASK |
| 11U, // PseudoVSUXSEG3EI64_V_M2_M2 |
| 11U, // PseudoVSUXSEG3EI64_V_M2_M2_MASK |
| 11U, // PseudoVSUXSEG3EI64_V_M2_MF2 |
| 11U, // PseudoVSUXSEG3EI64_V_M2_MF2_MASK |
| 11U, // PseudoVSUXSEG3EI64_V_M2_MF4 |
| 11U, // PseudoVSUXSEG3EI64_V_M2_MF4_MASK |
| 11U, // PseudoVSUXSEG3EI64_V_M4_M1 |
| 11U, // PseudoVSUXSEG3EI64_V_M4_M1_MASK |
| 11U, // PseudoVSUXSEG3EI64_V_M4_M2 |
| 11U, // PseudoVSUXSEG3EI64_V_M4_M2_MASK |
| 11U, // PseudoVSUXSEG3EI64_V_M4_MF2 |
| 11U, // PseudoVSUXSEG3EI64_V_M4_MF2_MASK |
| 11U, // PseudoVSUXSEG3EI64_V_M8_M1 |
| 11U, // PseudoVSUXSEG3EI64_V_M8_M1_MASK |
| 11U, // PseudoVSUXSEG3EI64_V_M8_M2 |
| 11U, // PseudoVSUXSEG3EI64_V_M8_M2_MASK |
| 11U, // PseudoVSUXSEG3EI8_V_M1_M1 |
| 11U, // PseudoVSUXSEG3EI8_V_M1_M1_MASK |
| 11U, // PseudoVSUXSEG3EI8_V_M1_M2 |
| 11U, // PseudoVSUXSEG3EI8_V_M1_M2_MASK |
| 11U, // PseudoVSUXSEG3EI8_V_M2_M2 |
| 11U, // PseudoVSUXSEG3EI8_V_M2_M2_MASK |
| 11U, // PseudoVSUXSEG3EI8_V_MF2_M1 |
| 11U, // PseudoVSUXSEG3EI8_V_MF2_M1_MASK |
| 11U, // PseudoVSUXSEG3EI8_V_MF2_M2 |
| 11U, // PseudoVSUXSEG3EI8_V_MF2_M2_MASK |
| 11U, // PseudoVSUXSEG3EI8_V_MF2_MF2 |
| 11U, // PseudoVSUXSEG3EI8_V_MF2_MF2_MASK |
| 11U, // PseudoVSUXSEG3EI8_V_MF4_M1 |
| 11U, // PseudoVSUXSEG3EI8_V_MF4_M1_MASK |
| 11U, // PseudoVSUXSEG3EI8_V_MF4_M2 |
| 11U, // PseudoVSUXSEG3EI8_V_MF4_M2_MASK |
| 11U, // PseudoVSUXSEG3EI8_V_MF4_MF2 |
| 11U, // PseudoVSUXSEG3EI8_V_MF4_MF2_MASK |
| 11U, // PseudoVSUXSEG3EI8_V_MF4_MF4 |
| 11U, // PseudoVSUXSEG3EI8_V_MF4_MF4_MASK |
| 11U, // PseudoVSUXSEG3EI8_V_MF8_M1 |
| 11U, // PseudoVSUXSEG3EI8_V_MF8_M1_MASK |
| 11U, // PseudoVSUXSEG3EI8_V_MF8_MF2 |
| 11U, // PseudoVSUXSEG3EI8_V_MF8_MF2_MASK |
| 11U, // PseudoVSUXSEG3EI8_V_MF8_MF4 |
| 11U, // PseudoVSUXSEG3EI8_V_MF8_MF4_MASK |
| 11U, // PseudoVSUXSEG3EI8_V_MF8_MF8 |
| 11U, // PseudoVSUXSEG3EI8_V_MF8_MF8_MASK |
| 11U, // PseudoVSUXSEG4EI16_V_M1_M1 |
| 11U, // PseudoVSUXSEG4EI16_V_M1_M1_MASK |
| 11U, // PseudoVSUXSEG4EI16_V_M1_M2 |
| 11U, // PseudoVSUXSEG4EI16_V_M1_M2_MASK |
| 11U, // PseudoVSUXSEG4EI16_V_M1_MF2 |
| 11U, // PseudoVSUXSEG4EI16_V_M1_MF2_MASK |
| 11U, // PseudoVSUXSEG4EI16_V_M2_M1 |
| 11U, // PseudoVSUXSEG4EI16_V_M2_M1_MASK |
| 11U, // PseudoVSUXSEG4EI16_V_M2_M2 |
| 11U, // PseudoVSUXSEG4EI16_V_M2_M2_MASK |
| 11U, // PseudoVSUXSEG4EI16_V_M4_M2 |
| 11U, // PseudoVSUXSEG4EI16_V_M4_M2_MASK |
| 11U, // PseudoVSUXSEG4EI16_V_MF2_M1 |
| 11U, // PseudoVSUXSEG4EI16_V_MF2_M1_MASK |
| 11U, // PseudoVSUXSEG4EI16_V_MF2_M2 |
| 11U, // PseudoVSUXSEG4EI16_V_MF2_M2_MASK |
| 11U, // PseudoVSUXSEG4EI16_V_MF2_MF2 |
| 11U, // PseudoVSUXSEG4EI16_V_MF2_MF2_MASK |
| 11U, // PseudoVSUXSEG4EI16_V_MF2_MF4 |
| 11U, // PseudoVSUXSEG4EI16_V_MF2_MF4_MASK |
| 11U, // PseudoVSUXSEG4EI16_V_MF4_M1 |
| 11U, // PseudoVSUXSEG4EI16_V_MF4_M1_MASK |
| 11U, // PseudoVSUXSEG4EI16_V_MF4_MF2 |
| 11U, // PseudoVSUXSEG4EI16_V_MF4_MF2_MASK |
| 11U, // PseudoVSUXSEG4EI16_V_MF4_MF4 |
| 11U, // PseudoVSUXSEG4EI16_V_MF4_MF4_MASK |
| 11U, // PseudoVSUXSEG4EI16_V_MF4_MF8 |
| 11U, // PseudoVSUXSEG4EI16_V_MF4_MF8_MASK |
| 11U, // PseudoVSUXSEG4EI32_V_M1_M1 |
| 11U, // PseudoVSUXSEG4EI32_V_M1_M1_MASK |
| 11U, // PseudoVSUXSEG4EI32_V_M1_M2 |
| 11U, // PseudoVSUXSEG4EI32_V_M1_M2_MASK |
| 11U, // PseudoVSUXSEG4EI32_V_M1_MF2 |
| 11U, // PseudoVSUXSEG4EI32_V_M1_MF2_MASK |
| 11U, // PseudoVSUXSEG4EI32_V_M1_MF4 |
| 11U, // PseudoVSUXSEG4EI32_V_M1_MF4_MASK |
| 11U, // PseudoVSUXSEG4EI32_V_M2_M1 |
| 11U, // PseudoVSUXSEG4EI32_V_M2_M1_MASK |
| 11U, // PseudoVSUXSEG4EI32_V_M2_M2 |
| 11U, // PseudoVSUXSEG4EI32_V_M2_M2_MASK |
| 11U, // PseudoVSUXSEG4EI32_V_M2_MF2 |
| 11U, // PseudoVSUXSEG4EI32_V_M2_MF2_MASK |
| 11U, // PseudoVSUXSEG4EI32_V_M4_M1 |
| 11U, // PseudoVSUXSEG4EI32_V_M4_M1_MASK |
| 11U, // PseudoVSUXSEG4EI32_V_M4_M2 |
| 11U, // PseudoVSUXSEG4EI32_V_M4_M2_MASK |
| 11U, // PseudoVSUXSEG4EI32_V_M8_M2 |
| 11U, // PseudoVSUXSEG4EI32_V_M8_M2_MASK |
| 11U, // PseudoVSUXSEG4EI32_V_MF2_M1 |
| 11U, // PseudoVSUXSEG4EI32_V_MF2_M1_MASK |
| 11U, // PseudoVSUXSEG4EI32_V_MF2_MF2 |
| 11U, // PseudoVSUXSEG4EI32_V_MF2_MF2_MASK |
| 11U, // PseudoVSUXSEG4EI32_V_MF2_MF4 |
| 11U, // PseudoVSUXSEG4EI32_V_MF2_MF4_MASK |
| 11U, // PseudoVSUXSEG4EI32_V_MF2_MF8 |
| 11U, // PseudoVSUXSEG4EI32_V_MF2_MF8_MASK |
| 11U, // PseudoVSUXSEG4EI64_V_M1_M1 |
| 11U, // PseudoVSUXSEG4EI64_V_M1_M1_MASK |
| 11U, // PseudoVSUXSEG4EI64_V_M1_MF2 |
| 11U, // PseudoVSUXSEG4EI64_V_M1_MF2_MASK |
| 11U, // PseudoVSUXSEG4EI64_V_M1_MF4 |
| 11U, // PseudoVSUXSEG4EI64_V_M1_MF4_MASK |
| 11U, // PseudoVSUXSEG4EI64_V_M1_MF8 |
| 11U, // PseudoVSUXSEG4EI64_V_M1_MF8_MASK |
| 11U, // PseudoVSUXSEG4EI64_V_M2_M1 |
| 11U, // PseudoVSUXSEG4EI64_V_M2_M1_MASK |
| 11U, // PseudoVSUXSEG4EI64_V_M2_M2 |
| 11U, // PseudoVSUXSEG4EI64_V_M2_M2_MASK |
| 11U, // PseudoVSUXSEG4EI64_V_M2_MF2 |
| 11U, // PseudoVSUXSEG4EI64_V_M2_MF2_MASK |
| 11U, // PseudoVSUXSEG4EI64_V_M2_MF4 |
| 11U, // PseudoVSUXSEG4EI64_V_M2_MF4_MASK |
| 11U, // PseudoVSUXSEG4EI64_V_M4_M1 |
| 11U, // PseudoVSUXSEG4EI64_V_M4_M1_MASK |
| 11U, // PseudoVSUXSEG4EI64_V_M4_M2 |
| 11U, // PseudoVSUXSEG4EI64_V_M4_M2_MASK |
| 11U, // PseudoVSUXSEG4EI64_V_M4_MF2 |
| 11U, // PseudoVSUXSEG4EI64_V_M4_MF2_MASK |
| 11U, // PseudoVSUXSEG4EI64_V_M8_M1 |
| 11U, // PseudoVSUXSEG4EI64_V_M8_M1_MASK |
| 11U, // PseudoVSUXSEG4EI64_V_M8_M2 |
| 11U, // PseudoVSUXSEG4EI64_V_M8_M2_MASK |
| 11U, // PseudoVSUXSEG4EI8_V_M1_M1 |
| 11U, // PseudoVSUXSEG4EI8_V_M1_M1_MASK |
| 11U, // PseudoVSUXSEG4EI8_V_M1_M2 |
| 11U, // PseudoVSUXSEG4EI8_V_M1_M2_MASK |
| 11U, // PseudoVSUXSEG4EI8_V_M2_M2 |
| 11U, // PseudoVSUXSEG4EI8_V_M2_M2_MASK |
| 11U, // PseudoVSUXSEG4EI8_V_MF2_M1 |
| 11U, // PseudoVSUXSEG4EI8_V_MF2_M1_MASK |
| 11U, // PseudoVSUXSEG4EI8_V_MF2_M2 |
| 11U, // PseudoVSUXSEG4EI8_V_MF2_M2_MASK |
| 11U, // PseudoVSUXSEG4EI8_V_MF2_MF2 |
| 11U, // PseudoVSUXSEG4EI8_V_MF2_MF2_MASK |
| 11U, // PseudoVSUXSEG4EI8_V_MF4_M1 |
| 11U, // PseudoVSUXSEG4EI8_V_MF4_M1_MASK |
| 11U, // PseudoVSUXSEG4EI8_V_MF4_M2 |
| 11U, // PseudoVSUXSEG4EI8_V_MF4_M2_MASK |
| 11U, // PseudoVSUXSEG4EI8_V_MF4_MF2 |
| 11U, // PseudoVSUXSEG4EI8_V_MF4_MF2_MASK |
| 11U, // PseudoVSUXSEG4EI8_V_MF4_MF4 |
| 11U, // PseudoVSUXSEG4EI8_V_MF4_MF4_MASK |
| 11U, // PseudoVSUXSEG4EI8_V_MF8_M1 |
| 11U, // PseudoVSUXSEG4EI8_V_MF8_M1_MASK |
| 11U, // PseudoVSUXSEG4EI8_V_MF8_MF2 |
| 11U, // PseudoVSUXSEG4EI8_V_MF8_MF2_MASK |
| 11U, // PseudoVSUXSEG4EI8_V_MF8_MF4 |
| 11U, // PseudoVSUXSEG4EI8_V_MF8_MF4_MASK |
| 11U, // PseudoVSUXSEG4EI8_V_MF8_MF8 |
| 11U, // PseudoVSUXSEG4EI8_V_MF8_MF8_MASK |
| 11U, // PseudoVSUXSEG5EI16_V_M1_M1 |
| 11U, // PseudoVSUXSEG5EI16_V_M1_M1_MASK |
| 11U, // PseudoVSUXSEG5EI16_V_M1_MF2 |
| 11U, // PseudoVSUXSEG5EI16_V_M1_MF2_MASK |
| 11U, // PseudoVSUXSEG5EI16_V_M2_M1 |
| 11U, // PseudoVSUXSEG5EI16_V_M2_M1_MASK |
| 11U, // PseudoVSUXSEG5EI16_V_MF2_M1 |
| 11U, // PseudoVSUXSEG5EI16_V_MF2_M1_MASK |
| 11U, // PseudoVSUXSEG5EI16_V_MF2_MF2 |
| 11U, // PseudoVSUXSEG5EI16_V_MF2_MF2_MASK |
| 11U, // PseudoVSUXSEG5EI16_V_MF2_MF4 |
| 11U, // PseudoVSUXSEG5EI16_V_MF2_MF4_MASK |
| 11U, // PseudoVSUXSEG5EI16_V_MF4_M1 |
| 11U, // PseudoVSUXSEG5EI16_V_MF4_M1_MASK |
| 11U, // PseudoVSUXSEG5EI16_V_MF4_MF2 |
| 11U, // PseudoVSUXSEG5EI16_V_MF4_MF2_MASK |
| 11U, // PseudoVSUXSEG5EI16_V_MF4_MF4 |
| 11U, // PseudoVSUXSEG5EI16_V_MF4_MF4_MASK |
| 11U, // PseudoVSUXSEG5EI16_V_MF4_MF8 |
| 11U, // PseudoVSUXSEG5EI16_V_MF4_MF8_MASK |
| 11U, // PseudoVSUXSEG5EI32_V_M1_M1 |
| 11U, // PseudoVSUXSEG5EI32_V_M1_M1_MASK |
| 11U, // PseudoVSUXSEG5EI32_V_M1_MF2 |
| 11U, // PseudoVSUXSEG5EI32_V_M1_MF2_MASK |
| 11U, // PseudoVSUXSEG5EI32_V_M1_MF4 |
| 11U, // PseudoVSUXSEG5EI32_V_M1_MF4_MASK |
| 11U, // PseudoVSUXSEG5EI32_V_M2_M1 |
| 11U, // PseudoVSUXSEG5EI32_V_M2_M1_MASK |
| 11U, // PseudoVSUXSEG5EI32_V_M2_MF2 |
| 11U, // PseudoVSUXSEG5EI32_V_M2_MF2_MASK |
| 11U, // PseudoVSUXSEG5EI32_V_M4_M1 |
| 11U, // PseudoVSUXSEG5EI32_V_M4_M1_MASK |
| 11U, // PseudoVSUXSEG5EI32_V_MF2_M1 |
| 11U, // PseudoVSUXSEG5EI32_V_MF2_M1_MASK |
| 11U, // PseudoVSUXSEG5EI32_V_MF2_MF2 |
| 11U, // PseudoVSUXSEG5EI32_V_MF2_MF2_MASK |
| 11U, // PseudoVSUXSEG5EI32_V_MF2_MF4 |
| 11U, // PseudoVSUXSEG5EI32_V_MF2_MF4_MASK |
| 11U, // PseudoVSUXSEG5EI32_V_MF2_MF8 |
| 11U, // PseudoVSUXSEG5EI32_V_MF2_MF8_MASK |
| 11U, // PseudoVSUXSEG5EI64_V_M1_M1 |
| 11U, // PseudoVSUXSEG5EI64_V_M1_M1_MASK |
| 11U, // PseudoVSUXSEG5EI64_V_M1_MF2 |
| 11U, // PseudoVSUXSEG5EI64_V_M1_MF2_MASK |
| 11U, // PseudoVSUXSEG5EI64_V_M1_MF4 |
| 11U, // PseudoVSUXSEG5EI64_V_M1_MF4_MASK |
| 11U, // PseudoVSUXSEG5EI64_V_M1_MF8 |
| 11U, // PseudoVSUXSEG5EI64_V_M1_MF8_MASK |
| 11U, // PseudoVSUXSEG5EI64_V_M2_M1 |
| 11U, // PseudoVSUXSEG5EI64_V_M2_M1_MASK |
| 11U, // PseudoVSUXSEG5EI64_V_M2_MF2 |
| 11U, // PseudoVSUXSEG5EI64_V_M2_MF2_MASK |
| 11U, // PseudoVSUXSEG5EI64_V_M2_MF4 |
| 11U, // PseudoVSUXSEG5EI64_V_M2_MF4_MASK |
| 11U, // PseudoVSUXSEG5EI64_V_M4_M1 |
| 11U, // PseudoVSUXSEG5EI64_V_M4_M1_MASK |
| 11U, // PseudoVSUXSEG5EI64_V_M4_MF2 |
| 11U, // PseudoVSUXSEG5EI64_V_M4_MF2_MASK |
| 11U, // PseudoVSUXSEG5EI64_V_M8_M1 |
| 11U, // PseudoVSUXSEG5EI64_V_M8_M1_MASK |
| 11U, // PseudoVSUXSEG5EI8_V_M1_M1 |
| 11U, // PseudoVSUXSEG5EI8_V_M1_M1_MASK |
| 11U, // PseudoVSUXSEG5EI8_V_MF2_M1 |
| 11U, // PseudoVSUXSEG5EI8_V_MF2_M1_MASK |
| 11U, // PseudoVSUXSEG5EI8_V_MF2_MF2 |
| 11U, // PseudoVSUXSEG5EI8_V_MF2_MF2_MASK |
| 11U, // PseudoVSUXSEG5EI8_V_MF4_M1 |
| 11U, // PseudoVSUXSEG5EI8_V_MF4_M1_MASK |
| 11U, // PseudoVSUXSEG5EI8_V_MF4_MF2 |
| 11U, // PseudoVSUXSEG5EI8_V_MF4_MF2_MASK |
| 11U, // PseudoVSUXSEG5EI8_V_MF4_MF4 |
| 11U, // PseudoVSUXSEG5EI8_V_MF4_MF4_MASK |
| 11U, // PseudoVSUXSEG5EI8_V_MF8_M1 |
| 11U, // PseudoVSUXSEG5EI8_V_MF8_M1_MASK |
| 11U, // PseudoVSUXSEG5EI8_V_MF8_MF2 |
| 11U, // PseudoVSUXSEG5EI8_V_MF8_MF2_MASK |
| 11U, // PseudoVSUXSEG5EI8_V_MF8_MF4 |
| 11U, // PseudoVSUXSEG5EI8_V_MF8_MF4_MASK |
| 11U, // PseudoVSUXSEG5EI8_V_MF8_MF8 |
| 11U, // PseudoVSUXSEG5EI8_V_MF8_MF8_MASK |
| 11U, // PseudoVSUXSEG6EI16_V_M1_M1 |
| 11U, // PseudoVSUXSEG6EI16_V_M1_M1_MASK |
| 11U, // PseudoVSUXSEG6EI16_V_M1_MF2 |
| 11U, // PseudoVSUXSEG6EI16_V_M1_MF2_MASK |
| 11U, // PseudoVSUXSEG6EI16_V_M2_M1 |
| 11U, // PseudoVSUXSEG6EI16_V_M2_M1_MASK |
| 11U, // PseudoVSUXSEG6EI16_V_MF2_M1 |
| 11U, // PseudoVSUXSEG6EI16_V_MF2_M1_MASK |
| 11U, // PseudoVSUXSEG6EI16_V_MF2_MF2 |
| 11U, // PseudoVSUXSEG6EI16_V_MF2_MF2_MASK |
| 11U, // PseudoVSUXSEG6EI16_V_MF2_MF4 |
| 11U, // PseudoVSUXSEG6EI16_V_MF2_MF4_MASK |
| 11U, // PseudoVSUXSEG6EI16_V_MF4_M1 |
| 11U, // PseudoVSUXSEG6EI16_V_MF4_M1_MASK |
| 11U, // PseudoVSUXSEG6EI16_V_MF4_MF2 |
| 11U, // PseudoVSUXSEG6EI16_V_MF4_MF2_MASK |
| 11U, // PseudoVSUXSEG6EI16_V_MF4_MF4 |
| 11U, // PseudoVSUXSEG6EI16_V_MF4_MF4_MASK |
| 11U, // PseudoVSUXSEG6EI16_V_MF4_MF8 |
| 11U, // PseudoVSUXSEG6EI16_V_MF4_MF8_MASK |
| 11U, // PseudoVSUXSEG6EI32_V_M1_M1 |
| 11U, // PseudoVSUXSEG6EI32_V_M1_M1_MASK |
| 11U, // PseudoVSUXSEG6EI32_V_M1_MF2 |
| 11U, // PseudoVSUXSEG6EI32_V_M1_MF2_MASK |
| 11U, // PseudoVSUXSEG6EI32_V_M1_MF4 |
| 11U, // PseudoVSUXSEG6EI32_V_M1_MF4_MASK |
| 11U, // PseudoVSUXSEG6EI32_V_M2_M1 |
| 11U, // PseudoVSUXSEG6EI32_V_M2_M1_MASK |
| 11U, // PseudoVSUXSEG6EI32_V_M2_MF2 |
| 11U, // PseudoVSUXSEG6EI32_V_M2_MF2_MASK |
| 11U, // PseudoVSUXSEG6EI32_V_M4_M1 |
| 11U, // PseudoVSUXSEG6EI32_V_M4_M1_MASK |
| 11U, // PseudoVSUXSEG6EI32_V_MF2_M1 |
| 11U, // PseudoVSUXSEG6EI32_V_MF2_M1_MASK |
| 11U, // PseudoVSUXSEG6EI32_V_MF2_MF2 |
| 11U, // PseudoVSUXSEG6EI32_V_MF2_MF2_MASK |
| 11U, // PseudoVSUXSEG6EI32_V_MF2_MF4 |
| 11U, // PseudoVSUXSEG6EI32_V_MF2_MF4_MASK |
| 11U, // PseudoVSUXSEG6EI32_V_MF2_MF8 |
| 11U, // PseudoVSUXSEG6EI32_V_MF2_MF8_MASK |
| 11U, // PseudoVSUXSEG6EI64_V_M1_M1 |
| 11U, // PseudoVSUXSEG6EI64_V_M1_M1_MASK |
| 11U, // PseudoVSUXSEG6EI64_V_M1_MF2 |
| 11U, // PseudoVSUXSEG6EI64_V_M1_MF2_MASK |
| 11U, // PseudoVSUXSEG6EI64_V_M1_MF4 |
| 11U, // PseudoVSUXSEG6EI64_V_M1_MF4_MASK |
| 11U, // PseudoVSUXSEG6EI64_V_M1_MF8 |
| 11U, // PseudoVSUXSEG6EI64_V_M1_MF8_MASK |
| 11U, // PseudoVSUXSEG6EI64_V_M2_M1 |
| 11U, // PseudoVSUXSEG6EI64_V_M2_M1_MASK |
| 11U, // PseudoVSUXSEG6EI64_V_M2_MF2 |
| 11U, // PseudoVSUXSEG6EI64_V_M2_MF2_MASK |
| 11U, // PseudoVSUXSEG6EI64_V_M2_MF4 |
| 11U, // PseudoVSUXSEG6EI64_V_M2_MF4_MASK |
| 11U, // PseudoVSUXSEG6EI64_V_M4_M1 |
| 11U, // PseudoVSUXSEG6EI64_V_M4_M1_MASK |
| 11U, // PseudoVSUXSEG6EI64_V_M4_MF2 |
| 11U, // PseudoVSUXSEG6EI64_V_M4_MF2_MASK |
| 11U, // PseudoVSUXSEG6EI64_V_M8_M1 |
| 11U, // PseudoVSUXSEG6EI64_V_M8_M1_MASK |
| 11U, // PseudoVSUXSEG6EI8_V_M1_M1 |
| 11U, // PseudoVSUXSEG6EI8_V_M1_M1_MASK |
| 11U, // PseudoVSUXSEG6EI8_V_MF2_M1 |
| 11U, // PseudoVSUXSEG6EI8_V_MF2_M1_MASK |
| 11U, // PseudoVSUXSEG6EI8_V_MF2_MF2 |
| 11U, // PseudoVSUXSEG6EI8_V_MF2_MF2_MASK |
| 11U, // PseudoVSUXSEG6EI8_V_MF4_M1 |
| 11U, // PseudoVSUXSEG6EI8_V_MF4_M1_MASK |
| 11U, // PseudoVSUXSEG6EI8_V_MF4_MF2 |
| 11U, // PseudoVSUXSEG6EI8_V_MF4_MF2_MASK |
| 11U, // PseudoVSUXSEG6EI8_V_MF4_MF4 |
| 11U, // PseudoVSUXSEG6EI8_V_MF4_MF4_MASK |
| 11U, // PseudoVSUXSEG6EI8_V_MF8_M1 |
| 11U, // PseudoVSUXSEG6EI8_V_MF8_M1_MASK |
| 11U, // PseudoVSUXSEG6EI8_V_MF8_MF2 |
| 11U, // PseudoVSUXSEG6EI8_V_MF8_MF2_MASK |
| 11U, // PseudoVSUXSEG6EI8_V_MF8_MF4 |
| 11U, // PseudoVSUXSEG6EI8_V_MF8_MF4_MASK |
| 11U, // PseudoVSUXSEG6EI8_V_MF8_MF8 |
| 11U, // PseudoVSUXSEG6EI8_V_MF8_MF8_MASK |
| 11U, // PseudoVSUXSEG7EI16_V_M1_M1 |
| 11U, // PseudoVSUXSEG7EI16_V_M1_M1_MASK |
| 11U, // PseudoVSUXSEG7EI16_V_M1_MF2 |
| 11U, // PseudoVSUXSEG7EI16_V_M1_MF2_MASK |
| 11U, // PseudoVSUXSEG7EI16_V_M2_M1 |
| 11U, // PseudoVSUXSEG7EI16_V_M2_M1_MASK |
| 11U, // PseudoVSUXSEG7EI16_V_MF2_M1 |
| 11U, // PseudoVSUXSEG7EI16_V_MF2_M1_MASK |
| 11U, // PseudoVSUXSEG7EI16_V_MF2_MF2 |
| 11U, // PseudoVSUXSEG7EI16_V_MF2_MF2_MASK |
| 11U, // PseudoVSUXSEG7EI16_V_MF2_MF4 |
| 11U, // PseudoVSUXSEG7EI16_V_MF2_MF4_MASK |
| 11U, // PseudoVSUXSEG7EI16_V_MF4_M1 |
| 11U, // PseudoVSUXSEG7EI16_V_MF4_M1_MASK |
| 11U, // PseudoVSUXSEG7EI16_V_MF4_MF2 |
| 11U, // PseudoVSUXSEG7EI16_V_MF4_MF2_MASK |
| 11U, // PseudoVSUXSEG7EI16_V_MF4_MF4 |
| 11U, // PseudoVSUXSEG7EI16_V_MF4_MF4_MASK |
| 11U, // PseudoVSUXSEG7EI16_V_MF4_MF8 |
| 11U, // PseudoVSUXSEG7EI16_V_MF4_MF8_MASK |
| 11U, // PseudoVSUXSEG7EI32_V_M1_M1 |
| 11U, // PseudoVSUXSEG7EI32_V_M1_M1_MASK |
| 11U, // PseudoVSUXSEG7EI32_V_M1_MF2 |
| 11U, // PseudoVSUXSEG7EI32_V_M1_MF2_MASK |
| 11U, // PseudoVSUXSEG7EI32_V_M1_MF4 |
| 11U, // PseudoVSUXSEG7EI32_V_M1_MF4_MASK |
| 11U, // PseudoVSUXSEG7EI32_V_M2_M1 |
| 11U, // PseudoVSUXSEG7EI32_V_M2_M1_MASK |
| 11U, // PseudoVSUXSEG7EI32_V_M2_MF2 |
| 11U, // PseudoVSUXSEG7EI32_V_M2_MF2_MASK |
| 11U, // PseudoVSUXSEG7EI32_V_M4_M1 |
| 11U, // PseudoVSUXSEG7EI32_V_M4_M1_MASK |
| 11U, // PseudoVSUXSEG7EI32_V_MF2_M1 |
| 11U, // PseudoVSUXSEG7EI32_V_MF2_M1_MASK |
| 11U, // PseudoVSUXSEG7EI32_V_MF2_MF2 |
| 11U, // PseudoVSUXSEG7EI32_V_MF2_MF2_MASK |
| 11U, // PseudoVSUXSEG7EI32_V_MF2_MF4 |
| 11U, // PseudoVSUXSEG7EI32_V_MF2_MF4_MASK |
| 11U, // PseudoVSUXSEG7EI32_V_MF2_MF8 |
| 11U, // PseudoVSUXSEG7EI32_V_MF2_MF8_MASK |
| 11U, // PseudoVSUXSEG7EI64_V_M1_M1 |
| 11U, // PseudoVSUXSEG7EI64_V_M1_M1_MASK |
| 11U, // PseudoVSUXSEG7EI64_V_M1_MF2 |
| 11U, // PseudoVSUXSEG7EI64_V_M1_MF2_MASK |
| 11U, // PseudoVSUXSEG7EI64_V_M1_MF4 |
| 11U, // PseudoVSUXSEG7EI64_V_M1_MF4_MASK |
| 11U, // PseudoVSUXSEG7EI64_V_M1_MF8 |
| 11U, // PseudoVSUXSEG7EI64_V_M1_MF8_MASK |
| 11U, // PseudoVSUXSEG7EI64_V_M2_M1 |
| 11U, // PseudoVSUXSEG7EI64_V_M2_M1_MASK |
| 11U, // PseudoVSUXSEG7EI64_V_M2_MF2 |
| 11U, // PseudoVSUXSEG7EI64_V_M2_MF2_MASK |
| 11U, // PseudoVSUXSEG7EI64_V_M2_MF4 |
| 11U, // PseudoVSUXSEG7EI64_V_M2_MF4_MASK |
| 11U, // PseudoVSUXSEG7EI64_V_M4_M1 |
| 11U, // PseudoVSUXSEG7EI64_V_M4_M1_MASK |
| 11U, // PseudoVSUXSEG7EI64_V_M4_MF2 |
| 11U, // PseudoVSUXSEG7EI64_V_M4_MF2_MASK |
| 11U, // PseudoVSUXSEG7EI64_V_M8_M1 |
| 11U, // PseudoVSUXSEG7EI64_V_M8_M1_MASK |
| 11U, // PseudoVSUXSEG7EI8_V_M1_M1 |
| 11U, // PseudoVSUXSEG7EI8_V_M1_M1_MASK |
| 11U, // PseudoVSUXSEG7EI8_V_MF2_M1 |
| 11U, // PseudoVSUXSEG7EI8_V_MF2_M1_MASK |
| 11U, // PseudoVSUXSEG7EI8_V_MF2_MF2 |
| 11U, // PseudoVSUXSEG7EI8_V_MF2_MF2_MASK |
| 11U, // PseudoVSUXSEG7EI8_V_MF4_M1 |
| 11U, // PseudoVSUXSEG7EI8_V_MF4_M1_MASK |
| 11U, // PseudoVSUXSEG7EI8_V_MF4_MF2 |
| 11U, // PseudoVSUXSEG7EI8_V_MF4_MF2_MASK |
| 11U, // PseudoVSUXSEG7EI8_V_MF4_MF4 |
| 11U, // PseudoVSUXSEG7EI8_V_MF4_MF4_MASK |
| 11U, // PseudoVSUXSEG7EI8_V_MF8_M1 |
| 11U, // PseudoVSUXSEG7EI8_V_MF8_M1_MASK |
| 11U, // PseudoVSUXSEG7EI8_V_MF8_MF2 |
| 11U, // PseudoVSUXSEG7EI8_V_MF8_MF2_MASK |
| 11U, // PseudoVSUXSEG7EI8_V_MF8_MF4 |
| 11U, // PseudoVSUXSEG7EI8_V_MF8_MF4_MASK |
| 11U, // PseudoVSUXSEG7EI8_V_MF8_MF8 |
| 11U, // PseudoVSUXSEG7EI8_V_MF8_MF8_MASK |
| 11U, // PseudoVSUXSEG8EI16_V_M1_M1 |
| 11U, // PseudoVSUXSEG8EI16_V_M1_M1_MASK |
| 11U, // PseudoVSUXSEG8EI16_V_M1_MF2 |
| 11U, // PseudoVSUXSEG8EI16_V_M1_MF2_MASK |
| 11U, // PseudoVSUXSEG8EI16_V_M2_M1 |
| 11U, // PseudoVSUXSEG8EI16_V_M2_M1_MASK |
| 11U, // PseudoVSUXSEG8EI16_V_MF2_M1 |
| 11U, // PseudoVSUXSEG8EI16_V_MF2_M1_MASK |
| 11U, // PseudoVSUXSEG8EI16_V_MF2_MF2 |
| 11U, // PseudoVSUXSEG8EI16_V_MF2_MF2_MASK |
| 11U, // PseudoVSUXSEG8EI16_V_MF2_MF4 |
| 11U, // PseudoVSUXSEG8EI16_V_MF2_MF4_MASK |
| 11U, // PseudoVSUXSEG8EI16_V_MF4_M1 |
| 11U, // PseudoVSUXSEG8EI16_V_MF4_M1_MASK |
| 11U, // PseudoVSUXSEG8EI16_V_MF4_MF2 |
| 11U, // PseudoVSUXSEG8EI16_V_MF4_MF2_MASK |
| 11U, // PseudoVSUXSEG8EI16_V_MF4_MF4 |
| 11U, // PseudoVSUXSEG8EI16_V_MF4_MF4_MASK |
| 11U, // PseudoVSUXSEG8EI16_V_MF4_MF8 |
| 11U, // PseudoVSUXSEG8EI16_V_MF4_MF8_MASK |
| 11U, // PseudoVSUXSEG8EI32_V_M1_M1 |
| 11U, // PseudoVSUXSEG8EI32_V_M1_M1_MASK |
| 11U, // PseudoVSUXSEG8EI32_V_M1_MF2 |
| 11U, // PseudoVSUXSEG8EI32_V_M1_MF2_MASK |
| 11U, // PseudoVSUXSEG8EI32_V_M1_MF4 |
| 11U, // PseudoVSUXSEG8EI32_V_M1_MF4_MASK |
| 11U, // PseudoVSUXSEG8EI32_V_M2_M1 |
| 11U, // PseudoVSUXSEG8EI32_V_M2_M1_MASK |
| 11U, // PseudoVSUXSEG8EI32_V_M2_MF2 |
| 11U, // PseudoVSUXSEG8EI32_V_M2_MF2_MASK |
| 11U, // PseudoVSUXSEG8EI32_V_M4_M1 |
| 11U, // PseudoVSUXSEG8EI32_V_M4_M1_MASK |
| 11U, // PseudoVSUXSEG8EI32_V_MF2_M1 |
| 11U, // PseudoVSUXSEG8EI32_V_MF2_M1_MASK |
| 11U, // PseudoVSUXSEG8EI32_V_MF2_MF2 |
| 11U, // PseudoVSUXSEG8EI32_V_MF2_MF2_MASK |
| 11U, // PseudoVSUXSEG8EI32_V_MF2_MF4 |
| 11U, // PseudoVSUXSEG8EI32_V_MF2_MF4_MASK |
| 11U, // PseudoVSUXSEG8EI32_V_MF2_MF8 |
| 11U, // PseudoVSUXSEG8EI32_V_MF2_MF8_MASK |
| 11U, // PseudoVSUXSEG8EI64_V_M1_M1 |
| 11U, // PseudoVSUXSEG8EI64_V_M1_M1_MASK |
| 11U, // PseudoVSUXSEG8EI64_V_M1_MF2 |
| 11U, // PseudoVSUXSEG8EI64_V_M1_MF2_MASK |
| 11U, // PseudoVSUXSEG8EI64_V_M1_MF4 |
| 11U, // PseudoVSUXSEG8EI64_V_M1_MF4_MASK |
| 11U, // PseudoVSUXSEG8EI64_V_M1_MF8 |
| 11U, // PseudoVSUXSEG8EI64_V_M1_MF8_MASK |
| 11U, // PseudoVSUXSEG8EI64_V_M2_M1 |
| 11U, // PseudoVSUXSEG8EI64_V_M2_M1_MASK |
| 11U, // PseudoVSUXSEG8EI64_V_M2_MF2 |
| 11U, // PseudoVSUXSEG8EI64_V_M2_MF2_MASK |
| 11U, // PseudoVSUXSEG8EI64_V_M2_MF4 |
| 11U, // PseudoVSUXSEG8EI64_V_M2_MF4_MASK |
| 11U, // PseudoVSUXSEG8EI64_V_M4_M1 |
| 11U, // PseudoVSUXSEG8EI64_V_M4_M1_MASK |
| 11U, // PseudoVSUXSEG8EI64_V_M4_MF2 |
| 11U, // PseudoVSUXSEG8EI64_V_M4_MF2_MASK |
| 11U, // PseudoVSUXSEG8EI64_V_M8_M1 |
| 11U, // PseudoVSUXSEG8EI64_V_M8_M1_MASK |
| 11U, // PseudoVSUXSEG8EI8_V_M1_M1 |
| 11U, // PseudoVSUXSEG8EI8_V_M1_M1_MASK |
| 11U, // PseudoVSUXSEG8EI8_V_MF2_M1 |
| 11U, // PseudoVSUXSEG8EI8_V_MF2_M1_MASK |
| 11U, // PseudoVSUXSEG8EI8_V_MF2_MF2 |
| 11U, // PseudoVSUXSEG8EI8_V_MF2_MF2_MASK |
| 11U, // PseudoVSUXSEG8EI8_V_MF4_M1 |
| 11U, // PseudoVSUXSEG8EI8_V_MF4_M1_MASK |
| 11U, // PseudoVSUXSEG8EI8_V_MF4_MF2 |
| 11U, // PseudoVSUXSEG8EI8_V_MF4_MF2_MASK |
| 11U, // PseudoVSUXSEG8EI8_V_MF4_MF4 |
| 11U, // PseudoVSUXSEG8EI8_V_MF4_MF4_MASK |
| 11U, // PseudoVSUXSEG8EI8_V_MF8_M1 |
| 11U, // PseudoVSUXSEG8EI8_V_MF8_M1_MASK |
| 11U, // PseudoVSUXSEG8EI8_V_MF8_MF2 |
| 11U, // PseudoVSUXSEG8EI8_V_MF8_MF2_MASK |
| 11U, // PseudoVSUXSEG8EI8_V_MF8_MF4 |
| 11U, // PseudoVSUXSEG8EI8_V_MF8_MF4_MASK |
| 11U, // PseudoVSUXSEG8EI8_V_MF8_MF8 |
| 11U, // PseudoVSUXSEG8EI8_V_MF8_MF8_MASK |
| 11U, // PseudoVWADDU_VV_M1 |
| 11U, // PseudoVWADDU_VV_M1_MASK |
| 11U, // PseudoVWADDU_VV_M1_TU |
| 11U, // PseudoVWADDU_VV_M2 |
| 11U, // PseudoVWADDU_VV_M2_MASK |
| 11U, // PseudoVWADDU_VV_M2_TU |
| 11U, // PseudoVWADDU_VV_M4 |
| 11U, // PseudoVWADDU_VV_M4_MASK |
| 11U, // PseudoVWADDU_VV_M4_TU |
| 11U, // PseudoVWADDU_VV_MF2 |
| 11U, // PseudoVWADDU_VV_MF2_MASK |
| 11U, // PseudoVWADDU_VV_MF2_TU |
| 11U, // PseudoVWADDU_VV_MF4 |
| 11U, // PseudoVWADDU_VV_MF4_MASK |
| 11U, // PseudoVWADDU_VV_MF4_TU |
| 11U, // PseudoVWADDU_VV_MF8 |
| 11U, // PseudoVWADDU_VV_MF8_MASK |
| 11U, // PseudoVWADDU_VV_MF8_TU |
| 11U, // PseudoVWADDU_VX_M1 |
| 11U, // PseudoVWADDU_VX_M1_MASK |
| 11U, // PseudoVWADDU_VX_M1_TU |
| 11U, // PseudoVWADDU_VX_M2 |
| 11U, // PseudoVWADDU_VX_M2_MASK |
| 11U, // PseudoVWADDU_VX_M2_TU |
| 11U, // PseudoVWADDU_VX_M4 |
| 11U, // PseudoVWADDU_VX_M4_MASK |
| 11U, // PseudoVWADDU_VX_M4_TU |
| 11U, // PseudoVWADDU_VX_MF2 |
| 11U, // PseudoVWADDU_VX_MF2_MASK |
| 11U, // PseudoVWADDU_VX_MF2_TU |
| 11U, // PseudoVWADDU_VX_MF4 |
| 11U, // PseudoVWADDU_VX_MF4_MASK |
| 11U, // PseudoVWADDU_VX_MF4_TU |
| 11U, // PseudoVWADDU_VX_MF8 |
| 11U, // PseudoVWADDU_VX_MF8_MASK |
| 11U, // PseudoVWADDU_VX_MF8_TU |
| 11U, // PseudoVWADDU_WV_M1 |
| 11U, // PseudoVWADDU_WV_M1_MASK |
| 11U, // PseudoVWADDU_WV_M1_MASK_TIED |
| 11U, // PseudoVWADDU_WV_M1_TIED |
| 11U, // PseudoVWADDU_WV_M1_TU |
| 11U, // PseudoVWADDU_WV_M2 |
| 11U, // PseudoVWADDU_WV_M2_MASK |
| 11U, // PseudoVWADDU_WV_M2_MASK_TIED |
| 11U, // PseudoVWADDU_WV_M2_TIED |
| 11U, // PseudoVWADDU_WV_M2_TU |
| 11U, // PseudoVWADDU_WV_M4 |
| 11U, // PseudoVWADDU_WV_M4_MASK |
| 11U, // PseudoVWADDU_WV_M4_MASK_TIED |
| 11U, // PseudoVWADDU_WV_M4_TIED |
| 11U, // PseudoVWADDU_WV_M4_TU |
| 11U, // PseudoVWADDU_WV_MF2 |
| 11U, // PseudoVWADDU_WV_MF2_MASK |
| 11U, // PseudoVWADDU_WV_MF2_MASK_TIED |
| 11U, // PseudoVWADDU_WV_MF2_TIED |
| 11U, // PseudoVWADDU_WV_MF2_TU |
| 11U, // PseudoVWADDU_WV_MF4 |
| 11U, // PseudoVWADDU_WV_MF4_MASK |
| 11U, // PseudoVWADDU_WV_MF4_MASK_TIED |
| 11U, // PseudoVWADDU_WV_MF4_TIED |
| 11U, // PseudoVWADDU_WV_MF4_TU |
| 11U, // PseudoVWADDU_WV_MF8 |
| 11U, // PseudoVWADDU_WV_MF8_MASK |
| 11U, // PseudoVWADDU_WV_MF8_MASK_TIED |
| 11U, // PseudoVWADDU_WV_MF8_TIED |
| 11U, // PseudoVWADDU_WV_MF8_TU |
| 11U, // PseudoVWADDU_WX_M1 |
| 11U, // PseudoVWADDU_WX_M1_MASK |
| 11U, // PseudoVWADDU_WX_M1_TU |
| 11U, // PseudoVWADDU_WX_M2 |
| 11U, // PseudoVWADDU_WX_M2_MASK |
| 11U, // PseudoVWADDU_WX_M2_TU |
| 11U, // PseudoVWADDU_WX_M4 |
| 11U, // PseudoVWADDU_WX_M4_MASK |
| 11U, // PseudoVWADDU_WX_M4_TU |
| 11U, // PseudoVWADDU_WX_MF2 |
| 11U, // PseudoVWADDU_WX_MF2_MASK |
| 11U, // PseudoVWADDU_WX_MF2_TU |
| 11U, // PseudoVWADDU_WX_MF4 |
| 11U, // PseudoVWADDU_WX_MF4_MASK |
| 11U, // PseudoVWADDU_WX_MF4_TU |
| 11U, // PseudoVWADDU_WX_MF8 |
| 11U, // PseudoVWADDU_WX_MF8_MASK |
| 11U, // PseudoVWADDU_WX_MF8_TU |
| 11U, // PseudoVWADD_VV_M1 |
| 11U, // PseudoVWADD_VV_M1_MASK |
| 11U, // PseudoVWADD_VV_M1_TU |
| 11U, // PseudoVWADD_VV_M2 |
| 11U, // PseudoVWADD_VV_M2_MASK |
| 11U, // PseudoVWADD_VV_M2_TU |
| 11U, // PseudoVWADD_VV_M4 |
| 11U, // PseudoVWADD_VV_M4_MASK |
| 11U, // PseudoVWADD_VV_M4_TU |
| 11U, // PseudoVWADD_VV_MF2 |
| 11U, // PseudoVWADD_VV_MF2_MASK |
| 11U, // PseudoVWADD_VV_MF2_TU |
| 11U, // PseudoVWADD_VV_MF4 |
| 11U, // PseudoVWADD_VV_MF4_MASK |
| 11U, // PseudoVWADD_VV_MF4_TU |
| 11U, // PseudoVWADD_VV_MF8 |
| 11U, // PseudoVWADD_VV_MF8_MASK |
| 11U, // PseudoVWADD_VV_MF8_TU |
| 11U, // PseudoVWADD_VX_M1 |
| 11U, // PseudoVWADD_VX_M1_MASK |
| 11U, // PseudoVWADD_VX_M1_TU |
| 11U, // PseudoVWADD_VX_M2 |
| 11U, // PseudoVWADD_VX_M2_MASK |
| 11U, // PseudoVWADD_VX_M2_TU |
| 11U, // PseudoVWADD_VX_M4 |
| 11U, // PseudoVWADD_VX_M4_MASK |
| 11U, // PseudoVWADD_VX_M4_TU |
| 11U, // PseudoVWADD_VX_MF2 |
| 11U, // PseudoVWADD_VX_MF2_MASK |
| 11U, // PseudoVWADD_VX_MF2_TU |
| 11U, // PseudoVWADD_VX_MF4 |
| 11U, // PseudoVWADD_VX_MF4_MASK |
| 11U, // PseudoVWADD_VX_MF4_TU |
| 11U, // PseudoVWADD_VX_MF8 |
| 11U, // PseudoVWADD_VX_MF8_MASK |
| 11U, // PseudoVWADD_VX_MF8_TU |
| 11U, // PseudoVWADD_WV_M1 |
| 11U, // PseudoVWADD_WV_M1_MASK |
| 11U, // PseudoVWADD_WV_M1_MASK_TIED |
| 11U, // PseudoVWADD_WV_M1_TIED |
| 11U, // PseudoVWADD_WV_M1_TU |
| 11U, // PseudoVWADD_WV_M2 |
| 11U, // PseudoVWADD_WV_M2_MASK |
| 11U, // PseudoVWADD_WV_M2_MASK_TIED |
| 11U, // PseudoVWADD_WV_M2_TIED |
| 11U, // PseudoVWADD_WV_M2_TU |
| 11U, // PseudoVWADD_WV_M4 |
| 11U, // PseudoVWADD_WV_M4_MASK |
| 11U, // PseudoVWADD_WV_M4_MASK_TIED |
| 11U, // PseudoVWADD_WV_M4_TIED |
| 11U, // PseudoVWADD_WV_M4_TU |
| 11U, // PseudoVWADD_WV_MF2 |
| 11U, // PseudoVWADD_WV_MF2_MASK |
| 11U, // PseudoVWADD_WV_MF2_MASK_TIED |
| 11U, // PseudoVWADD_WV_MF2_TIED |
| 11U, // PseudoVWADD_WV_MF2_TU |
| 11U, // PseudoVWADD_WV_MF4 |
| 11U, // PseudoVWADD_WV_MF4_MASK |
| 11U, // PseudoVWADD_WV_MF4_MASK_TIED |
| 11U, // PseudoVWADD_WV_MF4_TIED |
| 11U, // PseudoVWADD_WV_MF4_TU |
| 11U, // PseudoVWADD_WV_MF8 |
| 11U, // PseudoVWADD_WV_MF8_MASK |
| 11U, // PseudoVWADD_WV_MF8_MASK_TIED |
| 11U, // PseudoVWADD_WV_MF8_TIED |
| 11U, // PseudoVWADD_WV_MF8_TU |
| 11U, // PseudoVWADD_WX_M1 |
| 11U, // PseudoVWADD_WX_M1_MASK |
| 11U, // PseudoVWADD_WX_M1_TU |
| 11U, // PseudoVWADD_WX_M2 |
| 11U, // PseudoVWADD_WX_M2_MASK |
| 11U, // PseudoVWADD_WX_M2_TU |
| 11U, // PseudoVWADD_WX_M4 |
| 11U, // PseudoVWADD_WX_M4_MASK |
| 11U, // PseudoVWADD_WX_M4_TU |
| 11U, // PseudoVWADD_WX_MF2 |
| 11U, // PseudoVWADD_WX_MF2_MASK |
| 11U, // PseudoVWADD_WX_MF2_TU |
| 11U, // PseudoVWADD_WX_MF4 |
| 11U, // PseudoVWADD_WX_MF4_MASK |
| 11U, // PseudoVWADD_WX_MF4_TU |
| 11U, // PseudoVWADD_WX_MF8 |
| 11U, // PseudoVWADD_WX_MF8_MASK |
| 11U, // PseudoVWADD_WX_MF8_TU |
| 11U, // PseudoVWMACCSU_VV_M1 |
| 11U, // PseudoVWMACCSU_VV_M1_MASK |
| 11U, // PseudoVWMACCSU_VV_M2 |
| 11U, // PseudoVWMACCSU_VV_M2_MASK |
| 11U, // PseudoVWMACCSU_VV_M4 |
| 11U, // PseudoVWMACCSU_VV_M4_MASK |
| 11U, // PseudoVWMACCSU_VV_MF2 |
| 11U, // PseudoVWMACCSU_VV_MF2_MASK |
| 11U, // PseudoVWMACCSU_VV_MF4 |
| 11U, // PseudoVWMACCSU_VV_MF4_MASK |
| 11U, // PseudoVWMACCSU_VV_MF8 |
| 11U, // PseudoVWMACCSU_VV_MF8_MASK |
| 11U, // PseudoVWMACCSU_VX_M1 |
| 11U, // PseudoVWMACCSU_VX_M1_MASK |
| 11U, // PseudoVWMACCSU_VX_M2 |
| 11U, // PseudoVWMACCSU_VX_M2_MASK |
| 11U, // PseudoVWMACCSU_VX_M4 |
| 11U, // PseudoVWMACCSU_VX_M4_MASK |
| 11U, // PseudoVWMACCSU_VX_MF2 |
| 11U, // PseudoVWMACCSU_VX_MF2_MASK |
| 11U, // PseudoVWMACCSU_VX_MF4 |
| 11U, // PseudoVWMACCSU_VX_MF4_MASK |
| 11U, // PseudoVWMACCSU_VX_MF8 |
| 11U, // PseudoVWMACCSU_VX_MF8_MASK |
| 11U, // PseudoVWMACCUS_VX_M1 |
| 11U, // PseudoVWMACCUS_VX_M1_MASK |
| 11U, // PseudoVWMACCUS_VX_M2 |
| 11U, // PseudoVWMACCUS_VX_M2_MASK |
| 11U, // PseudoVWMACCUS_VX_M4 |
| 11U, // PseudoVWMACCUS_VX_M4_MASK |
| 11U, // PseudoVWMACCUS_VX_MF2 |
| 11U, // PseudoVWMACCUS_VX_MF2_MASK |
| 11U, // PseudoVWMACCUS_VX_MF4 |
| 11U, // PseudoVWMACCUS_VX_MF4_MASK |
| 11U, // PseudoVWMACCUS_VX_MF8 |
| 11U, // PseudoVWMACCUS_VX_MF8_MASK |
| 11U, // PseudoVWMACCU_VV_M1 |
| 11U, // PseudoVWMACCU_VV_M1_MASK |
| 11U, // PseudoVWMACCU_VV_M2 |
| 11U, // PseudoVWMACCU_VV_M2_MASK |
| 11U, // PseudoVWMACCU_VV_M4 |
| 11U, // PseudoVWMACCU_VV_M4_MASK |
| 11U, // PseudoVWMACCU_VV_MF2 |
| 11U, // PseudoVWMACCU_VV_MF2_MASK |
| 11U, // PseudoVWMACCU_VV_MF4 |
| 11U, // PseudoVWMACCU_VV_MF4_MASK |
| 11U, // PseudoVWMACCU_VV_MF8 |
| 11U, // PseudoVWMACCU_VV_MF8_MASK |
| 11U, // PseudoVWMACCU_VX_M1 |
| 11U, // PseudoVWMACCU_VX_M1_MASK |
| 11U, // PseudoVWMACCU_VX_M2 |
| 11U, // PseudoVWMACCU_VX_M2_MASK |
| 11U, // PseudoVWMACCU_VX_M4 |
| 11U, // PseudoVWMACCU_VX_M4_MASK |
| 11U, // PseudoVWMACCU_VX_MF2 |
| 11U, // PseudoVWMACCU_VX_MF2_MASK |
| 11U, // PseudoVWMACCU_VX_MF4 |
| 11U, // PseudoVWMACCU_VX_MF4_MASK |
| 11U, // PseudoVWMACCU_VX_MF8 |
| 11U, // PseudoVWMACCU_VX_MF8_MASK |
| 11U, // PseudoVWMACC_VV_M1 |
| 11U, // PseudoVWMACC_VV_M1_MASK |
| 11U, // PseudoVWMACC_VV_M2 |
| 11U, // PseudoVWMACC_VV_M2_MASK |
| 11U, // PseudoVWMACC_VV_M4 |
| 11U, // PseudoVWMACC_VV_M4_MASK |
| 11U, // PseudoVWMACC_VV_MF2 |
| 11U, // PseudoVWMACC_VV_MF2_MASK |
| 11U, // PseudoVWMACC_VV_MF4 |
| 11U, // PseudoVWMACC_VV_MF4_MASK |
| 11U, // PseudoVWMACC_VV_MF8 |
| 11U, // PseudoVWMACC_VV_MF8_MASK |
| 11U, // PseudoVWMACC_VX_M1 |
| 11U, // PseudoVWMACC_VX_M1_MASK |
| 11U, // PseudoVWMACC_VX_M2 |
| 11U, // PseudoVWMACC_VX_M2_MASK |
| 11U, // PseudoVWMACC_VX_M4 |
| 11U, // PseudoVWMACC_VX_M4_MASK |
| 11U, // PseudoVWMACC_VX_MF2 |
| 11U, // PseudoVWMACC_VX_MF2_MASK |
| 11U, // PseudoVWMACC_VX_MF4 |
| 11U, // PseudoVWMACC_VX_MF4_MASK |
| 11U, // PseudoVWMACC_VX_MF8 |
| 11U, // PseudoVWMACC_VX_MF8_MASK |
| 11U, // PseudoVWMULSU_VV_M1 |
| 11U, // PseudoVWMULSU_VV_M1_MASK |
| 11U, // PseudoVWMULSU_VV_M1_TU |
| 11U, // PseudoVWMULSU_VV_M2 |
| 11U, // PseudoVWMULSU_VV_M2_MASK |
| 11U, // PseudoVWMULSU_VV_M2_TU |
| 11U, // PseudoVWMULSU_VV_M4 |
| 11U, // PseudoVWMULSU_VV_M4_MASK |
| 11U, // PseudoVWMULSU_VV_M4_TU |
| 11U, // PseudoVWMULSU_VV_MF2 |
| 11U, // PseudoVWMULSU_VV_MF2_MASK |
| 11U, // PseudoVWMULSU_VV_MF2_TU |
| 11U, // PseudoVWMULSU_VV_MF4 |
| 11U, // PseudoVWMULSU_VV_MF4_MASK |
| 11U, // PseudoVWMULSU_VV_MF4_TU |
| 11U, // PseudoVWMULSU_VV_MF8 |
| 11U, // PseudoVWMULSU_VV_MF8_MASK |
| 11U, // PseudoVWMULSU_VV_MF8_TU |
| 11U, // PseudoVWMULSU_VX_M1 |
| 11U, // PseudoVWMULSU_VX_M1_MASK |
| 11U, // PseudoVWMULSU_VX_M1_TU |
| 11U, // PseudoVWMULSU_VX_M2 |
| 11U, // PseudoVWMULSU_VX_M2_MASK |
| 11U, // PseudoVWMULSU_VX_M2_TU |
| 11U, // PseudoVWMULSU_VX_M4 |
| 11U, // PseudoVWMULSU_VX_M4_MASK |
| 11U, // PseudoVWMULSU_VX_M4_TU |
| 11U, // PseudoVWMULSU_VX_MF2 |
| 11U, // PseudoVWMULSU_VX_MF2_MASK |
| 11U, // PseudoVWMULSU_VX_MF2_TU |
| 11U, // PseudoVWMULSU_VX_MF4 |
| 11U, // PseudoVWMULSU_VX_MF4_MASK |
| 11U, // PseudoVWMULSU_VX_MF4_TU |
| 11U, // PseudoVWMULSU_VX_MF8 |
| 11U, // PseudoVWMULSU_VX_MF8_MASK |
| 11U, // PseudoVWMULSU_VX_MF8_TU |
| 11U, // PseudoVWMULU_VV_M1 |
| 11U, // PseudoVWMULU_VV_M1_MASK |
| 11U, // PseudoVWMULU_VV_M1_TU |
| 11U, // PseudoVWMULU_VV_M2 |
| 11U, // PseudoVWMULU_VV_M2_MASK |
| 11U, // PseudoVWMULU_VV_M2_TU |
| 11U, // PseudoVWMULU_VV_M4 |
| 11U, // PseudoVWMULU_VV_M4_MASK |
| 11U, // PseudoVWMULU_VV_M4_TU |
| 11U, // PseudoVWMULU_VV_MF2 |
| 11U, // PseudoVWMULU_VV_MF2_MASK |
| 11U, // PseudoVWMULU_VV_MF2_TU |
| 11U, // PseudoVWMULU_VV_MF4 |
| 11U, // PseudoVWMULU_VV_MF4_MASK |
| 11U, // PseudoVWMULU_VV_MF4_TU |
| 11U, // PseudoVWMULU_VV_MF8 |
| 11U, // PseudoVWMULU_VV_MF8_MASK |
| 11U, // PseudoVWMULU_VV_MF8_TU |
| 11U, // PseudoVWMULU_VX_M1 |
| 11U, // PseudoVWMULU_VX_M1_MASK |
| 11U, // PseudoVWMULU_VX_M1_TU |
| 11U, // PseudoVWMULU_VX_M2 |
| 11U, // PseudoVWMULU_VX_M2_MASK |
| 11U, // PseudoVWMULU_VX_M2_TU |
| 11U, // PseudoVWMULU_VX_M4 |
| 11U, // PseudoVWMULU_VX_M4_MASK |
| 11U, // PseudoVWMULU_VX_M4_TU |
| 11U, // PseudoVWMULU_VX_MF2 |
| 11U, // PseudoVWMULU_VX_MF2_MASK |
| 11U, // PseudoVWMULU_VX_MF2_TU |
| 11U, // PseudoVWMULU_VX_MF4 |
| 11U, // PseudoVWMULU_VX_MF4_MASK |
| 11U, // PseudoVWMULU_VX_MF4_TU |
| 11U, // PseudoVWMULU_VX_MF8 |
| 11U, // PseudoVWMULU_VX_MF8_MASK |
| 11U, // PseudoVWMULU_VX_MF8_TU |
| 11U, // PseudoVWMUL_VV_M1 |
| 11U, // PseudoVWMUL_VV_M1_MASK |
| 11U, // PseudoVWMUL_VV_M1_TU |
| 11U, // PseudoVWMUL_VV_M2 |
| 11U, // PseudoVWMUL_VV_M2_MASK |
| 11U, // PseudoVWMUL_VV_M2_TU |
| 11U, // PseudoVWMUL_VV_M4 |
| 11U, // PseudoVWMUL_VV_M4_MASK |
| 11U, // PseudoVWMUL_VV_M4_TU |
| 11U, // PseudoVWMUL_VV_MF2 |
| 11U, // PseudoVWMUL_VV_MF2_MASK |
| 11U, // PseudoVWMUL_VV_MF2_TU |
| 11U, // PseudoVWMUL_VV_MF4 |
| 11U, // PseudoVWMUL_VV_MF4_MASK |
| 11U, // PseudoVWMUL_VV_MF4_TU |
| 11U, // PseudoVWMUL_VV_MF8 |
| 11U, // PseudoVWMUL_VV_MF8_MASK |
| 11U, // PseudoVWMUL_VV_MF8_TU |
| 11U, // PseudoVWMUL_VX_M1 |
| 11U, // PseudoVWMUL_VX_M1_MASK |
| 11U, // PseudoVWMUL_VX_M1_TU |
| 11U, // PseudoVWMUL_VX_M2 |
| 11U, // PseudoVWMUL_VX_M2_MASK |
| 11U, // PseudoVWMUL_VX_M2_TU |
| 11U, // PseudoVWMUL_VX_M4 |
| 11U, // PseudoVWMUL_VX_M4_MASK |
| 11U, // PseudoVWMUL_VX_M4_TU |
| 11U, // PseudoVWMUL_VX_MF2 |
| 11U, // PseudoVWMUL_VX_MF2_MASK |
| 11U, // PseudoVWMUL_VX_MF2_TU |
| 11U, // PseudoVWMUL_VX_MF4 |
| 11U, // PseudoVWMUL_VX_MF4_MASK |
| 11U, // PseudoVWMUL_VX_MF4_TU |
| 11U, // PseudoVWMUL_VX_MF8 |
| 11U, // PseudoVWMUL_VX_MF8_MASK |
| 11U, // PseudoVWMUL_VX_MF8_TU |
| 11U, // PseudoVWREDSUMU_VS_M1 |
| 11U, // PseudoVWREDSUMU_VS_M1_MASK |
| 11U, // PseudoVWREDSUMU_VS_M2 |
| 11U, // PseudoVWREDSUMU_VS_M2_MASK |
| 11U, // PseudoVWREDSUMU_VS_M4 |
| 11U, // PseudoVWREDSUMU_VS_M4_MASK |
| 11U, // PseudoVWREDSUMU_VS_M8 |
| 11U, // PseudoVWREDSUMU_VS_M8_MASK |
| 11U, // PseudoVWREDSUMU_VS_MF2 |
| 11U, // PseudoVWREDSUMU_VS_MF2_MASK |
| 11U, // PseudoVWREDSUMU_VS_MF4 |
| 11U, // PseudoVWREDSUMU_VS_MF4_MASK |
| 11U, // PseudoVWREDSUMU_VS_MF8 |
| 11U, // PseudoVWREDSUMU_VS_MF8_MASK |
| 11U, // PseudoVWREDSUM_VS_M1 |
| 11U, // PseudoVWREDSUM_VS_M1_MASK |
| 11U, // PseudoVWREDSUM_VS_M2 |
| 11U, // PseudoVWREDSUM_VS_M2_MASK |
| 11U, // PseudoVWREDSUM_VS_M4 |
| 11U, // PseudoVWREDSUM_VS_M4_MASK |
| 11U, // PseudoVWREDSUM_VS_M8 |
| 11U, // PseudoVWREDSUM_VS_M8_MASK |
| 11U, // PseudoVWREDSUM_VS_MF2 |
| 11U, // PseudoVWREDSUM_VS_MF2_MASK |
| 11U, // PseudoVWREDSUM_VS_MF4 |
| 11U, // PseudoVWREDSUM_VS_MF4_MASK |
| 11U, // PseudoVWREDSUM_VS_MF8 |
| 11U, // PseudoVWREDSUM_VS_MF8_MASK |
| 11U, // PseudoVWSUBU_VV_M1 |
| 11U, // PseudoVWSUBU_VV_M1_MASK |
| 11U, // PseudoVWSUBU_VV_M1_TU |
| 11U, // PseudoVWSUBU_VV_M2 |
| 11U, // PseudoVWSUBU_VV_M2_MASK |
| 11U, // PseudoVWSUBU_VV_M2_TU |
| 11U, // PseudoVWSUBU_VV_M4 |
| 11U, // PseudoVWSUBU_VV_M4_MASK |
| 11U, // PseudoVWSUBU_VV_M4_TU |
| 11U, // PseudoVWSUBU_VV_MF2 |
| 11U, // PseudoVWSUBU_VV_MF2_MASK |
| 11U, // PseudoVWSUBU_VV_MF2_TU |
| 11U, // PseudoVWSUBU_VV_MF4 |
| 11U, // PseudoVWSUBU_VV_MF4_MASK |
| 11U, // PseudoVWSUBU_VV_MF4_TU |
| 11U, // PseudoVWSUBU_VV_MF8 |
| 11U, // PseudoVWSUBU_VV_MF8_MASK |
| 11U, // PseudoVWSUBU_VV_MF8_TU |
| 11U, // PseudoVWSUBU_VX_M1 |
| 11U, // PseudoVWSUBU_VX_M1_MASK |
| 11U, // PseudoVWSUBU_VX_M1_TU |
| 11U, // PseudoVWSUBU_VX_M2 |
| 11U, // PseudoVWSUBU_VX_M2_MASK |
| 11U, // PseudoVWSUBU_VX_M2_TU |
| 11U, // PseudoVWSUBU_VX_M4 |
| 11U, // PseudoVWSUBU_VX_M4_MASK |
| 11U, // PseudoVWSUBU_VX_M4_TU |
| 11U, // PseudoVWSUBU_VX_MF2 |
| 11U, // PseudoVWSUBU_VX_MF2_MASK |
| 11U, // PseudoVWSUBU_VX_MF2_TU |
| 11U, // PseudoVWSUBU_VX_MF4 |
| 11U, // PseudoVWSUBU_VX_MF4_MASK |
| 11U, // PseudoVWSUBU_VX_MF4_TU |
| 11U, // PseudoVWSUBU_VX_MF8 |
| 11U, // PseudoVWSUBU_VX_MF8_MASK |
| 11U, // PseudoVWSUBU_VX_MF8_TU |
| 11U, // PseudoVWSUBU_WV_M1 |
| 11U, // PseudoVWSUBU_WV_M1_MASK |
| 11U, // PseudoVWSUBU_WV_M1_MASK_TIED |
| 11U, // PseudoVWSUBU_WV_M1_TIED |
| 11U, // PseudoVWSUBU_WV_M1_TU |
| 11U, // PseudoVWSUBU_WV_M2 |
| 11U, // PseudoVWSUBU_WV_M2_MASK |
| 11U, // PseudoVWSUBU_WV_M2_MASK_TIED |
| 11U, // PseudoVWSUBU_WV_M2_TIED |
| 11U, // PseudoVWSUBU_WV_M2_TU |
| 11U, // PseudoVWSUBU_WV_M4 |
| 11U, // PseudoVWSUBU_WV_M4_MASK |
| 11U, // PseudoVWSUBU_WV_M4_MASK_TIED |
| 11U, // PseudoVWSUBU_WV_M4_TIED |
| 11U, // PseudoVWSUBU_WV_M4_TU |
| 11U, // PseudoVWSUBU_WV_MF2 |
| 11U, // PseudoVWSUBU_WV_MF2_MASK |
| 11U, // PseudoVWSUBU_WV_MF2_MASK_TIED |
| 11U, // PseudoVWSUBU_WV_MF2_TIED |
| 11U, // PseudoVWSUBU_WV_MF2_TU |
| 11U, // PseudoVWSUBU_WV_MF4 |
| 11U, // PseudoVWSUBU_WV_MF4_MASK |
| 11U, // PseudoVWSUBU_WV_MF4_MASK_TIED |
| 11U, // PseudoVWSUBU_WV_MF4_TIED |
| 11U, // PseudoVWSUBU_WV_MF4_TU |
| 11U, // PseudoVWSUBU_WV_MF8 |
| 11U, // PseudoVWSUBU_WV_MF8_MASK |
| 11U, // PseudoVWSUBU_WV_MF8_MASK_TIED |
| 11U, // PseudoVWSUBU_WV_MF8_TIED |
| 11U, // PseudoVWSUBU_WV_MF8_TU |
| 11U, // PseudoVWSUBU_WX_M1 |
| 11U, // PseudoVWSUBU_WX_M1_MASK |
| 11U, // PseudoVWSUBU_WX_M1_TU |
| 11U, // PseudoVWSUBU_WX_M2 |
| 11U, // PseudoVWSUBU_WX_M2_MASK |
| 11U, // PseudoVWSUBU_WX_M2_TU |
| 11U, // PseudoVWSUBU_WX_M4 |
| 11U, // PseudoVWSUBU_WX_M4_MASK |
| 11U, // PseudoVWSUBU_WX_M4_TU |
| 11U, // PseudoVWSUBU_WX_MF2 |
| 11U, // PseudoVWSUBU_WX_MF2_MASK |
| 11U, // PseudoVWSUBU_WX_MF2_TU |
| 11U, // PseudoVWSUBU_WX_MF4 |
| 11U, // PseudoVWSUBU_WX_MF4_MASK |
| 11U, // PseudoVWSUBU_WX_MF4_TU |
| 11U, // PseudoVWSUBU_WX_MF8 |
| 11U, // PseudoVWSUBU_WX_MF8_MASK |
| 11U, // PseudoVWSUBU_WX_MF8_TU |
| 11U, // PseudoVWSUB_VV_M1 |
| 11U, // PseudoVWSUB_VV_M1_MASK |
| 11U, // PseudoVWSUB_VV_M1_TU |
| 11U, // PseudoVWSUB_VV_M2 |
| 11U, // PseudoVWSUB_VV_M2_MASK |
| 11U, // PseudoVWSUB_VV_M2_TU |
| 11U, // PseudoVWSUB_VV_M4 |
| 11U, // PseudoVWSUB_VV_M4_MASK |
| 11U, // PseudoVWSUB_VV_M4_TU |
| 11U, // PseudoVWSUB_VV_MF2 |
| 11U, // PseudoVWSUB_VV_MF2_MASK |
| 11U, // PseudoVWSUB_VV_MF2_TU |
| 11U, // PseudoVWSUB_VV_MF4 |
| 11U, // PseudoVWSUB_VV_MF4_MASK |
| 11U, // PseudoVWSUB_VV_MF4_TU |
| 11U, // PseudoVWSUB_VV_MF8 |
| 11U, // PseudoVWSUB_VV_MF8_MASK |
| 11U, // PseudoVWSUB_VV_MF8_TU |
| 11U, // PseudoVWSUB_VX_M1 |
| 11U, // PseudoVWSUB_VX_M1_MASK |
| 11U, // PseudoVWSUB_VX_M1_TU |
| 11U, // PseudoVWSUB_VX_M2 |
| 11U, // PseudoVWSUB_VX_M2_MASK |
| 11U, // PseudoVWSUB_VX_M2_TU |
| 11U, // PseudoVWSUB_VX_M4 |
| 11U, // PseudoVWSUB_VX_M4_MASK |
| 11U, // PseudoVWSUB_VX_M4_TU |
| 11U, // PseudoVWSUB_VX_MF2 |
| 11U, // PseudoVWSUB_VX_MF2_MASK |
| 11U, // PseudoVWSUB_VX_MF2_TU |
| 11U, // PseudoVWSUB_VX_MF4 |
| 11U, // PseudoVWSUB_VX_MF4_MASK |
| 11U, // PseudoVWSUB_VX_MF4_TU |
| 11U, // PseudoVWSUB_VX_MF8 |
| 11U, // PseudoVWSUB_VX_MF8_MASK |
| 11U, // PseudoVWSUB_VX_MF8_TU |
| 11U, // PseudoVWSUB_WV_M1 |
| 11U, // PseudoVWSUB_WV_M1_MASK |
| 11U, // PseudoVWSUB_WV_M1_MASK_TIED |
| 11U, // PseudoVWSUB_WV_M1_TIED |
| 11U, // PseudoVWSUB_WV_M1_TU |
| 11U, // PseudoVWSUB_WV_M2 |
| 11U, // PseudoVWSUB_WV_M2_MASK |
| 11U, // PseudoVWSUB_WV_M2_MASK_TIED |
| 11U, // PseudoVWSUB_WV_M2_TIED |
| 11U, // PseudoVWSUB_WV_M2_TU |
| 11U, // PseudoVWSUB_WV_M4 |
| 11U, // PseudoVWSUB_WV_M4_MASK |
| 11U, // PseudoVWSUB_WV_M4_MASK_TIED |
| 11U, // PseudoVWSUB_WV_M4_TIED |
| 11U, // PseudoVWSUB_WV_M4_TU |
| 11U, // PseudoVWSUB_WV_MF2 |
| 11U, // PseudoVWSUB_WV_MF2_MASK |
| 11U, // PseudoVWSUB_WV_MF2_MASK_TIED |
| 11U, // PseudoVWSUB_WV_MF2_TIED |
| 11U, // PseudoVWSUB_WV_MF2_TU |
| 11U, // PseudoVWSUB_WV_MF4 |
| 11U, // PseudoVWSUB_WV_MF4_MASK |
| 11U, // PseudoVWSUB_WV_MF4_MASK_TIED |
| 11U, // PseudoVWSUB_WV_MF4_TIED |
| 11U, // PseudoVWSUB_WV_MF4_TU |
| 11U, // PseudoVWSUB_WV_MF8 |
| 11U, // PseudoVWSUB_WV_MF8_MASK |
| 11U, // PseudoVWSUB_WV_MF8_MASK_TIED |
| 11U, // PseudoVWSUB_WV_MF8_TIED |
| 11U, // PseudoVWSUB_WV_MF8_TU |
| 11U, // PseudoVWSUB_WX_M1 |
| 11U, // PseudoVWSUB_WX_M1_MASK |
| 11U, // PseudoVWSUB_WX_M1_TU |
| 11U, // PseudoVWSUB_WX_M2 |
| 11U, // PseudoVWSUB_WX_M2_MASK |
| 11U, // PseudoVWSUB_WX_M2_TU |
| 11U, // PseudoVWSUB_WX_M4 |
| 11U, // PseudoVWSUB_WX_M4_MASK |
| 11U, // PseudoVWSUB_WX_M4_TU |
| 11U, // PseudoVWSUB_WX_MF2 |
| 11U, // PseudoVWSUB_WX_MF2_MASK |
| 11U, // PseudoVWSUB_WX_MF2_TU |
| 11U, // PseudoVWSUB_WX_MF4 |
| 11U, // PseudoVWSUB_WX_MF4_MASK |
| 11U, // PseudoVWSUB_WX_MF4_TU |
| 11U, // PseudoVWSUB_WX_MF8 |
| 11U, // PseudoVWSUB_WX_MF8_MASK |
| 11U, // PseudoVWSUB_WX_MF8_TU |
| 11U, // PseudoVXOR_VI_M1 |
| 11U, // PseudoVXOR_VI_M1_MASK |
| 11U, // PseudoVXOR_VI_M1_TU |
| 11U, // PseudoVXOR_VI_M2 |
| 11U, // PseudoVXOR_VI_M2_MASK |
| 11U, // PseudoVXOR_VI_M2_TU |
| 11U, // PseudoVXOR_VI_M4 |
| 11U, // PseudoVXOR_VI_M4_MASK |
| 11U, // PseudoVXOR_VI_M4_TU |
| 11U, // PseudoVXOR_VI_M8 |
| 11U, // PseudoVXOR_VI_M8_MASK |
| 11U, // PseudoVXOR_VI_M8_TU |
| 11U, // PseudoVXOR_VI_MF2 |
| 11U, // PseudoVXOR_VI_MF2_MASK |
| 11U, // PseudoVXOR_VI_MF2_TU |
| 11U, // PseudoVXOR_VI_MF4 |
| 11U, // PseudoVXOR_VI_MF4_MASK |
| 11U, // PseudoVXOR_VI_MF4_TU |
| 11U, // PseudoVXOR_VI_MF8 |
| 11U, // PseudoVXOR_VI_MF8_MASK |
| 11U, // PseudoVXOR_VI_MF8_TU |
| 11U, // PseudoVXOR_VV_M1 |
| 11U, // PseudoVXOR_VV_M1_MASK |
| 11U, // PseudoVXOR_VV_M1_TU |
| 11U, // PseudoVXOR_VV_M2 |
| 11U, // PseudoVXOR_VV_M2_MASK |
| 11U, // PseudoVXOR_VV_M2_TU |
| 11U, // PseudoVXOR_VV_M4 |
| 11U, // PseudoVXOR_VV_M4_MASK |
| 11U, // PseudoVXOR_VV_M4_TU |
| 11U, // PseudoVXOR_VV_M8 |
| 11U, // PseudoVXOR_VV_M8_MASK |
| 11U, // PseudoVXOR_VV_M8_TU |
| 11U, // PseudoVXOR_VV_MF2 |
| 11U, // PseudoVXOR_VV_MF2_MASK |
| 11U, // PseudoVXOR_VV_MF2_TU |
| 11U, // PseudoVXOR_VV_MF4 |
| 11U, // PseudoVXOR_VV_MF4_MASK |
| 11U, // PseudoVXOR_VV_MF4_TU |
| 11U, // PseudoVXOR_VV_MF8 |
| 11U, // PseudoVXOR_VV_MF8_MASK |
| 11U, // PseudoVXOR_VV_MF8_TU |
| 11U, // PseudoVXOR_VX_M1 |
| 11U, // PseudoVXOR_VX_M1_MASK |
| 11U, // PseudoVXOR_VX_M1_TU |
| 11U, // PseudoVXOR_VX_M2 |
| 11U, // PseudoVXOR_VX_M2_MASK |
| 11U, // PseudoVXOR_VX_M2_TU |
| 11U, // PseudoVXOR_VX_M4 |
| 11U, // PseudoVXOR_VX_M4_MASK |
| 11U, // PseudoVXOR_VX_M4_TU |
| 11U, // PseudoVXOR_VX_M8 |
| 11U, // PseudoVXOR_VX_M8_MASK |
| 11U, // PseudoVXOR_VX_M8_TU |
| 11U, // PseudoVXOR_VX_MF2 |
| 11U, // PseudoVXOR_VX_MF2_MASK |
| 11U, // PseudoVXOR_VX_MF2_TU |
| 11U, // PseudoVXOR_VX_MF4 |
| 11U, // PseudoVXOR_VX_MF4_MASK |
| 11U, // PseudoVXOR_VX_MF4_TU |
| 11U, // PseudoVXOR_VX_MF8 |
| 11U, // PseudoVXOR_VX_MF8_MASK |
| 11U, // PseudoVXOR_VX_MF8_TU |
| 11U, // PseudoVZEXT_VF2_M1 |
| 11U, // PseudoVZEXT_VF2_M1_MASK |
| 11U, // PseudoVZEXT_VF2_M1_TU |
| 11U, // PseudoVZEXT_VF2_M2 |
| 11U, // PseudoVZEXT_VF2_M2_MASK |
| 11U, // PseudoVZEXT_VF2_M2_TU |
| 11U, // PseudoVZEXT_VF2_M4 |
| 11U, // PseudoVZEXT_VF2_M4_MASK |
| 11U, // PseudoVZEXT_VF2_M4_TU |
| 11U, // PseudoVZEXT_VF2_M8 |
| 11U, // PseudoVZEXT_VF2_M8_MASK |
| 11U, // PseudoVZEXT_VF2_M8_TU |
| 11U, // PseudoVZEXT_VF2_MF2 |
| 11U, // PseudoVZEXT_VF2_MF2_MASK |
| 11U, // PseudoVZEXT_VF2_MF2_TU |
| 11U, // PseudoVZEXT_VF2_MF4 |
| 11U, // PseudoVZEXT_VF2_MF4_MASK |
| 11U, // PseudoVZEXT_VF2_MF4_TU |
| 11U, // PseudoVZEXT_VF4_M1 |
| 11U, // PseudoVZEXT_VF4_M1_MASK |
| 11U, // PseudoVZEXT_VF4_M1_TU |
| 11U, // PseudoVZEXT_VF4_M2 |
| 11U, // PseudoVZEXT_VF4_M2_MASK |
| 11U, // PseudoVZEXT_VF4_M2_TU |
| 11U, // PseudoVZEXT_VF4_M4 |
| 11U, // PseudoVZEXT_VF4_M4_MASK |
| 11U, // PseudoVZEXT_VF4_M4_TU |
| 11U, // PseudoVZEXT_VF4_M8 |
| 11U, // PseudoVZEXT_VF4_M8_MASK |
| 11U, // PseudoVZEXT_VF4_M8_TU |
| 11U, // PseudoVZEXT_VF4_MF2 |
| 11U, // PseudoVZEXT_VF4_MF2_MASK |
| 11U, // PseudoVZEXT_VF4_MF2_TU |
| 11U, // PseudoVZEXT_VF8_M1 |
| 11U, // PseudoVZEXT_VF8_M1_MASK |
| 11U, // PseudoVZEXT_VF8_M1_TU |
| 11U, // PseudoVZEXT_VF8_M2 |
| 11U, // PseudoVZEXT_VF8_M2_MASK |
| 11U, // PseudoVZEXT_VF8_M2_TU |
| 11U, // PseudoVZEXT_VF8_M4 |
| 11U, // PseudoVZEXT_VF8_M4_MASK |
| 11U, // PseudoVZEXT_VF8_M4_TU |
| 11U, // PseudoVZEXT_VF8_M8 |
| 11U, // PseudoVZEXT_VF8_M8_MASK |
| 11U, // PseudoVZEXT_VF8_M8_TU |
| 8406433U, // PseudoZEXT_H |
| 8415311U, // PseudoZEXT_W |
| 11U, // ReadCycleWide |
| 11U, // ReadFFLAGS |
| 11U, // ReadFRM |
| 11U, // Select_FPR16_Using_CC_GPR |
| 11U, // Select_FPR32_Using_CC_GPR |
| 11U, // Select_FPR64_Using_CC_GPR |
| 11U, // Select_GPR_Using_CC_GPR |
| 11U, // SplitF64Pseudo |
| 11U, // SwapFRMImm |
| 11U, // WriteFFLAGS |
| 11U, // WriteFRM |
| 11U, // WriteFRMImm |
| 268452580U, // ADD |
| 268453491U, // ADDI |
| 268462282U, // ADDIW |
| 268462267U, // ADDW |
| 268462396U, // ADD_UW |
| 18136U, // AES32DSI |
| 18095U, // AES32DSMI |
| 18146U, // AES32ESI |
| 18106U, // AES32ESMI |
| 268455884U, // AES64DS |
| 268454916U, // AES64DSM |
| 268455893U, // AES64ES |
| 268454926U, // AES64ESM |
| 8407944U, // AES64IM |
| 268453462U, // AES64KS1I |
| 268451973U, // AES64KS2 |
| 101728710U, // AMOADD_D |
| 101731687U, // AMOADD_D_AQ |
| 101730808U, // AMOADD_D_AQ_RL |
| 101730532U, // AMOADD_D_RL |
| 101738379U, // AMOADD_W |
| 101731824U, // AMOADD_W_AQ |
| 101730967U, // AMOADD_W_AQ_RL |
| 101730669U, // AMOADD_W_RL |
| 101728720U, // AMOAND_D |
| 101731700U, // AMOAND_D_AQ |
| 101730823U, // AMOAND_D_AQ_RL |
| 101730545U, // AMOAND_D_RL |
| 101738389U, // AMOAND_W |
| 101731837U, // AMOAND_W_AQ |
| 101730982U, // AMOAND_W_AQ_RL |
| 101730682U, // AMOAND_W_RL |
| 101728914U, // AMOMAXU_D |
| 101731788U, // AMOMAXU_D_AQ |
| 101730925U, // AMOMAXU_D_AQ_RL |
| 101730633U, // AMOMAXU_D_RL |
| 101738609U, // AMOMAXU_W |
| 101731925U, // AMOMAXU_W_AQ |
| 101731084U, // AMOMAXU_W_AQ_RL |
| 101730770U, // AMOMAXU_W_RL |
| 101728974U, // AMOMAX_D |
| 101731802U, // AMOMAX_D_AQ |
| 101730941U, // AMOMAX_D_AQ_RL |
| 101730647U, // AMOMAX_D_RL |
| 101738657U, // AMOMAX_W |
| 101731939U, // AMOMAX_W_AQ |
| 101731100U, // AMOMAX_W_AQ_RL |
| 101730784U, // AMOMAX_W_RL |
| 101728892U, // AMOMINU_D |
| 101731774U, // AMOMINU_D_AQ |
| 101730909U, // AMOMINU_D_AQ_RL |
| 101730619U, // AMOMINU_D_RL |
| 101738583U, // AMOMINU_W |
| 101731911U, // AMOMINU_W_AQ |
| 101731068U, // AMOMINU_W_AQ_RL |
| 101730756U, // AMOMINU_W_RL |
| 101728782U, // AMOMIN_D |
| 101731713U, // AMOMIN_D_AQ |
| 101730838U, // AMOMIN_D_AQ_RL |
| 101730558U, // AMOMIN_D_RL |
| 101738519U, // AMOMIN_W |
| 101731850U, // AMOMIN_W_AQ |
| 101730997U, // AMOMIN_W_AQ_RL |
| 101730695U, // AMOMIN_W_RL |
| 101728826U, // AMOOR_D |
| 101731749U, // AMOOR_D_AQ |
| 101730880U, // AMOOR_D_AQ_RL |
| 101730594U, // AMOOR_D_RL |
| 101738546U, // AMOOR_W |
| 101731886U, // AMOOR_W_AQ |
| 101731039U, // AMOOR_W_AQ_RL |
| 101730731U, // AMOOR_W_RL |
| 101728802U, // AMOSWAP_D |
| 101731726U, // AMOSWAP_D_AQ |
| 101730853U, // AMOSWAP_D_AQ_RL |
| 101730571U, // AMOSWAP_D_RL |
| 101738529U, // AMOSWAP_W |
| 101731863U, // AMOSWAP_W_AQ |
| 101731012U, // AMOSWAP_W_AQ_RL |
| 101730708U, // AMOSWAP_W_RL |
| 101728835U, // AMOXOR_D |
| 101731761U, // AMOXOR_D_AQ |
| 101730894U, // AMOXOR_D_AQ_RL |
| 101730606U, // AMOXOR_D_RL |
| 101738555U, // AMOXOR_W |
| 101731898U, // AMOXOR_W_AQ |
| 101731053U, // AMOXOR_W_AQ_RL |
| 101730743U, // AMOXOR_W_RL |
| 268452642U, // AND |
| 268453499U, // ANDI |
| 268455080U, // ANDN |
| 8405372U, // AUIPC |
| 268455610U, // BCLR |
| 268453573U, // BCLRI |
| 134237808U, // BEQ |
| 268456164U, // BEXT |
| 268453633U, // BEXTI |
| 134234939U, // BGE |
| 134238455U, // BGEU |
| 268460914U, // BINV |
| 268453915U, // BINVI |
| 134238426U, // BLT |
| 134238545U, // BLTU |
| 134234955U, // BNE |
| 8405225U, // BREV8 |
| 268456148U, // BSET |
| 268453620U, // BSETI |
| 52370U, // CBO_CLEAN |
| 50733U, // CBO_FLUSH |
| 51369U, // CBO_INVAL |
| 52420U, // CBO_ZERO |
| 268454704U, // CLMUL |
| 268453408U, // CLMULH |
| 268455616U, // CLMULR |
| 8416493U, // CLZ |
| 8415607U, // CLZW |
| 8408328U, // CPOP |
| 8415512U, // CPOPW |
| 3162499U, // CSRRC |
| 3163753U, // CSRRCI |
| 3166181U, // CSRRS |
| 3163884U, // CSRRSI |
| 3172645U, // CSRRW |
| 3164237U, // CSRRWI |
| 8416506U, // CTZ |
| 8415613U, // CTZW |
| 9470690U, // C_ADD |
| 9471601U, // C_ADDI |
| 9473294U, // C_ADDI16SP |
| 268455091U, // C_ADDI4SPN |
| 9480392U, // C_ADDIW |
| 9471601U, // C_ADDI_HINT_IMM_ZERO |
| 9471601U, // C_ADDI_HINT_X0 |
| 9471601U, // C_ADDI_NOP |
| 9480377U, // C_ADDW |
| 9470690U, // C_ADD_HINT |
| 9470752U, // C_AND |
| 9471609U, // C_ANDI |
| 4222194U, // C_BEQZ |
| 4222181U, // C_BNEZ |
| 2138U, // C_EBREAK |
| 17842969U, // C_FLD |
| 17845538U, // C_FLDSP |
| 17852659U, // C_FLW |
| 17845572U, // C_FLWSP |
| 17842989U, // C_FSD |
| 17845555U, // C_FSDSP |
| 17852722U, // C_FSW |
| 17845589U, // C_FSWSP |
| 67669U, // C_J |
| 67746U, // C_JAL |
| 151218U, // C_JALR |
| 151212U, // C_JR |
| 17842963U, // C_LD |
| 17845530U, // C_LDSP |
| 8406662U, // C_LI |
| 8406662U, // C_LI_HINT |
| 8406792U, // C_LUI |
| 8406792U, // C_LUI_HINT |
| 17852653U, // C_LW |
| 17845564U, // C_LWSP |
| 8414060U, // C_MV |
| 8414060U, // C_MV_HINT |
| 3329U, // C_NOP |
| 150785U, // C_NOP_HINT |
| 9473736U, // C_OR |
| 17842983U, // C_SD |
| 17845547U, // C_SDSP |
| 9471628U, // C_SLLI |
| 163993U, // C_SLLI64_HINT |
| 9471628U, // C_SLLI_HINT |
| 9471585U, // C_SRAI |
| 163983U, // C_SRAI64_HINT |
| 9471636U, // C_SRLI |
| 164003U, // C_SRLI64_HINT |
| 9470315U, // C_SUB |
| 9480369U, // C_SUBW |
| 17852716U, // C_SW |
| 17845581U, // C_SWSP |
| 3314U, // C_UNIMP |
| 9473753U, // C_XOR |
| 268460903U, // DIV |
| 268456285U, // DIVU |
| 268462442U, // DIVUW |
| 268462449U, // DIVW |
| 4284U, // DRET |
| 2140U, // EBREAK |
| 2250U, // ECALL |
| 2147500459U, // FADD_D |
| 2147500459U, // FADD_D_IN32X |
| 2147500459U, // FADD_D_INX |
| 2147501343U, // FADD_H |
| 2147501343U, // FADD_H_INX |
| 2147503877U, // FADD_S |
| 2147503877U, // FADD_S_INX |
| 8405591U, // FCLASS_D |
| 8405591U, // FCLASS_D_IN32X |
| 8405591U, // FCLASS_D_INX |
| 8406399U, // FCLASS_H |
| 8406399U, // FCLASS_H_INX |
| 8408943U, // FCLASS_S |
| 8408943U, // FCLASS_S_INX |
| 8406293U, // FCVT_D_H |
| 8406293U, // FCVT_D_H_INX |
| 167790698U, // FCVT_D_L |
| 167792924U, // FCVT_D_LU |
| 167792924U, // FCVT_D_LU_INX |
| 167790698U, // FCVT_D_L_INX |
| 8408827U, // FCVT_D_S |
| 8408827U, // FCVT_D_S_IN32X |
| 8408827U, // FCVT_D_S_INX |
| 8415105U, // FCVT_D_W |
| 8409443U, // FCVT_D_WU |
| 8409443U, // FCVT_D_WU_IN32X |
| 8409443U, // FCVT_D_WU_INX |
| 8415105U, // FCVT_D_W_IN32X |
| 8415105U, // FCVT_D_W_INX |
| 167789025U, // FCVT_H_D |
| 167789025U, // FCVT_H_D_INX |
| 167790708U, // FCVT_H_L |
| 167792935U, // FCVT_H_LU |
| 167792935U, // FCVT_H_LU_INX |
| 167790708U, // FCVT_H_L_INX |
| 167792433U, // FCVT_H_S |
| 167792433U, // FCVT_H_S_INX |
| 167798785U, // FCVT_H_W |
| 167793006U, // FCVT_H_WU |
| 167793006U, // FCVT_H_WU_INX |
| 167798785U, // FCVT_H_W_INX |
| 167789169U, // FCVT_LU_D |
| 167789169U, // FCVT_LU_D_INX |
| 167789993U, // FCVT_LU_H |
| 167789993U, // FCVT_LU_H_INX |
| 167792521U, // FCVT_LU_S |
| 167792521U, // FCVT_LU_S_INX |
| 167789044U, // FCVT_L_D |
| 167789044U, // FCVT_L_D_INX |
| 167789898U, // FCVT_L_H |
| 167789898U, // FCVT_L_H_INX |
| 167792452U, // FCVT_L_S |
| 167792452U, // FCVT_L_S_INX |
| 167789133U, // FCVT_S_D |
| 167789133U, // FCVT_S_D_IN32X |
| 167789133U, // FCVT_S_D_INX |
| 8406389U, // FCVT_S_H |
| 8406389U, // FCVT_S_H_INX |
| 167790718U, // FCVT_S_L |
| 167792946U, // FCVT_S_LU |
| 167792946U, // FCVT_S_LU_INX |
| 167790718U, // FCVT_S_L_INX |
| 167798853U, // FCVT_S_W |
| 167793017U, // FCVT_S_WU |
| 167793017U, // FCVT_S_WU_INX |
| 167798853U, // FCVT_S_W_INX |
| 167789191U, // FCVT_WU_D |
| 167789191U, // FCVT_WU_D_IN32X |
| 167789191U, // FCVT_WU_D_INX |
| 167790004U, // FCVT_WU_H |
| 167790004U, // FCVT_WU_H_INX |
| 167792532U, // FCVT_WU_S |
| 167792532U, // FCVT_WU_S_INX |
| 167789235U, // FCVT_W_D |
| 167789235U, // FCVT_W_D_IN32X |
| 167789235U, // FCVT_W_D_INX |
| 167790037U, // FCVT_W_H |
| 167790037U, // FCVT_W_H_INX |
| 167792551U, // FCVT_W_S |
| 167792551U, // FCVT_W_S_INX |
| 2147500701U, // FDIV_D |
| 2147500701U, // FDIV_D_IN32X |
| 2147500701U, // FDIV_D_INX |
| 2147501503U, // FDIV_H |
| 2147501503U, // FDIV_H_INX |
| 2147504031U, // FDIV_S |
| 2147504031U, // FDIV_S_INX |
| 82740U, // FENCE |
| 1592U, // FENCE_I |
| 3278U, // FENCE_TSO |
| 268452397U, // FEQ_D |
| 268452397U, // FEQ_D_IN32X |
| 268452397U, // FEQ_D_INX |
| 268453230U, // FEQ_H |
| 268453230U, // FEQ_H_INX |
| 268455784U, // FEQ_S |
| 268455784U, // FEQ_S_INX |
| 17842971U, // FLD |
| 268452314U, // FLE_D |
| 268452314U, // FLE_D_IN32X |
| 268452314U, // FLE_D_INX |
| 268453178U, // FLE_H |
| 268453178U, // FLE_H_INX |
| 268455712U, // FLE_S |
| 268455712U, // FLE_S_INX |
| 17843739U, // FLH |
| 268452449U, // FLT_D |
| 268452449U, // FLT_D_IN32X |
| 268452449U, // FLT_D_INX |
| 268453257U, // FLT_H |
| 268453257U, // FLT_H_INX |
| 268455801U, // FLT_S |
| 268455801U, // FLT_S_INX |
| 17852661U, // FLW |
| 16819U, // FMADD_D |
| 16819U, // FMADD_D_IN32X |
| 16819U, // FMADD_D_INX |
| 17703U, // FMADD_H |
| 17703U, // FMADD_H_INX |
| 20237U, // FMADD_S |
| 20237U, // FMADD_S_INX |
| 268452550U, // FMAX_D |
| 268452550U, // FMAX_D_IN32X |
| 268452550U, // FMAX_D_INX |
| 268453352U, // FMAX_H |
| 268453352U, // FMAX_H_INX |
| 268455866U, // FMAX_S |
| 268455866U, // FMAX_S_INX |
| 268452358U, // FMIN_D |
| 268452358U, // FMIN_D_IN32X |
| 268452358U, // FMIN_D_INX |
| 268453212U, // FMIN_H |
| 268453212U, // FMIN_H_INX |
| 268455766U, // FMIN_S |
| 268455766U, // FMIN_S_INX |
| 16786U, // FMSUB_D |
| 16786U, // FMSUB_D_IN32X |
| 16786U, // FMSUB_D_INX |
| 17666U, // FMSUB_H |
| 17666U, // FMSUB_H_INX |
| 20200U, // FMSUB_S |
| 20200U, // FMSUB_S_INX |
| 2147500542U, // FMUL_D |
| 2147500542U, // FMUL_D_IN32X |
| 2147500542U, // FMUL_D_INX |
| 2147501396U, // FMUL_H |
| 2147501396U, // FMUL_H_INX |
| 2147503950U, // FMUL_S |
| 2147503950U, // FMUL_S_INX |
| 8415619U, // FMV_D_X |
| 8415628U, // FMV_H_X |
| 8415655U, // FMV_W_X |
| 8405693U, // FMV_X_D |
| 8406495U, // FMV_X_H |
| 8415384U, // FMV_X_W |
| 16828U, // FNMADD_D |
| 16828U, // FNMADD_D_IN32X |
| 16828U, // FNMADD_D_INX |
| 17712U, // FNMADD_H |
| 17712U, // FNMADD_H_INX |
| 20246U, // FNMADD_S |
| 20246U, // FNMADD_S_INX |
| 16795U, // FNMSUB_D |
| 16795U, // FNMSUB_D_IN32X |
| 16795U, // FNMSUB_D_INX |
| 17675U, // FNMSUB_H |
| 17675U, // FNMSUB_H_INX |
| 20209U, // FNMSUB_S |
| 20209U, // FNMSUB_S_INX |
| 17842991U, // FSD |
| 268452376U, // FSGNJN_D |
| 268452376U, // FSGNJN_D_IN32X |
| 268452376U, // FSGNJN_D_INX |
| 268453220U, // FSGNJN_H |
| 268453220U, // FSGNJN_H_INX |
| 268455774U, // FSGNJN_S |
| 268455774U, // FSGNJN_S_INX |
| 268452568U, // FSGNJX_D |
| 268452568U, // FSGNJX_D_IN32X |
| 268452568U, // FSGNJX_D_INX |
| 268453360U, // FSGNJX_H |
| 268453360U, // FSGNJX_H_INX |
| 268455874U, // FSGNJX_S |
| 268455874U, // FSGNJX_S_INX |
| 268452331U, // FSGNJ_D |
| 268452331U, // FSGNJ_D_IN32X |
| 268452331U, // FSGNJ_D_INX |
| 268453185U, // FSGNJ_H |
| 268453185U, // FSGNJ_H_INX |
| 268455739U, // FSGNJ_S |
| 268455739U, // FSGNJ_S_INX |
| 17843752U, // FSH |
| 167789160U, // FSQRT_D |
| 167789160U, // FSQRT_D_IN32X |
| 167789160U, // FSQRT_D_INX |
| 167789968U, // FSQRT_H |
| 167789968U, // FSQRT_H_INX |
| 167792512U, // FSQRT_S |
| 167792512U, // FSQRT_S_INX |
| 2147500426U, // FSUB_D |
| 2147500426U, // FSUB_D_IN32X |
| 2147500426U, // FSUB_D_INX |
| 2147501306U, // FSUB_H |
| 2147501306U, // FSUB_H_INX |
| 2147503840U, // FSUB_S |
| 2147503840U, // FSUB_S_INX |
| 17852724U, // FSW |
| 8405261U, // HFENCE_GVMA |
| 8405287U, // HFENCE_VVMA |
| 8405274U, // HINVAL_GVMA |
| 8405300U, // HINVAL_VVMA |
| 5263621U, // HLVX_HU |
| 5263756U, // HLVX_WU |
| 5259605U, // HLV_B |
| 5263594U, // HLV_BU |
| 5259941U, // HLV_D |
| 5260743U, // HLV_H |
| 5263613U, // HLV_HU |
| 5269628U, // HLV_W |
| 5263748U, // HLV_WU |
| 5259612U, // HSV_B |
| 5259948U, // HSV_D |
| 5260750U, // HSV_H |
| 5269635U, // HSV_W |
| 27913U, // InsnB |
| 34647314U, // InsnI |
| 34647314U, // InsnI_Mem |
| 136359195U, // InsnJ |
| 2215685412U, // InsnR |
| 2215685375U, // InsnR4 |
| 27949U, // InsnS |
| 270576950U, // InsnU |
| 4212900U, // JAL |
| 17845940U, // JALR |
| 17842531U, // LB |
| 17846514U, // LBU |
| 17842965U, // LD |
| 17843740U, // LH |
| 17846544U, // LHU |
| 5259828U, // LR_D |
| 5262748U, // LR_D_AQ |
| 5261877U, // LR_D_AQ_RL |
| 5261593U, // LR_D_RL |
| 5269548U, // LR_W |
| 5262885U, // LR_W_AQ |
| 5262036U, // LR_W_AQ_RL |
| 5261730U, // LR_W_RL |
| 8406794U, // LUI |
| 17852655U, // LW |
| 17846677U, // LWU |
| 268462512U, // MAX |
| 268456346U, // MAXU |
| 268455086U, // MIN |
| 268456259U, // MINU |
| 4290U, // MRET |
| 268454706U, // MUL |
| 268453410U, // MULH |
| 268456265U, // MULHSU |
| 268456206U, // MULHU |
| 268462348U, // MULW |
| 268455626U, // OR |
| 8405318U, // ORC_B |
| 268453581U, // ORI |
| 268455103U, // ORN |
| 268453988U, // PACK |
| 268453396U, // PACKH |
| 268462310U, // PACKW |
| 296513U, // PREFETCH_I |
| 298613U, // PREFETCH_R |
| 305163U, // PREFETCH_W |
| 268454774U, // REM |
| 268456253U, // REMU |
| 268462435U, // REMUW |
| 268462354U, // REMW |
| 8405226U, // REV8_RV32 |
| 8405226U, // REV8_RV64 |
| 268454102U, // ROL |
| 268462336U, // ROLW |
| 268455636U, // ROR |
| 268453580U, // RORI |
| 268462303U, // RORIW |
| 268462367U, // RORW |
| 17842535U, // SB |
| 101728677U, // SC_D |
| 101731678U, // SC_D_AQ |
| 101730797U, // SC_D_AQ_RL |
| 101730523U, // SC_D_RL |
| 101738363U, // SC_W |
| 101731815U, // SC_W_AQ |
| 101730956U, // SC_W_AQ_RL |
| 101730660U, // SC_W_RL |
| 17842985U, // SD |
| 8405325U, // SEXT_B |
| 8406425U, // SEXT_H |
| 3739U, // SFENCE_INVAL_IR |
| 8405237U, // SFENCE_VMA |
| 2228U, // SFENCE_W_INVAL |
| 17843753U, // SH |
| 268452585U, // SH1ADD |
| 268462393U, // SH1ADD_UW |
| 268452593U, // SH2ADD |
| 268462404U, // SH2ADD_UW |
| 268452601U, // SH3ADD |
| 268462415U, // SH3ADD_UW |
| 8405005U, // SHA256SIG0 |
| 8405060U, // SHA256SIG1 |
| 8405029U, // SHA256SUM0 |
| 8405084U, // SHA256SUM1 |
| 8404993U, // SHA512SIG0 |
| 268453370U, // SHA512SIG0H |
| 268454024U, // SHA512SIG0L |
| 8405048U, // SHA512SIG1 |
| 268453383U, // SHA512SIG1H |
| 268454037U, // SHA512SIG1L |
| 8405017U, // SHA512SUM0 |
| 268455553U, // SHA512SUM0R |
| 8405072U, // SHA512SUM1 |
| 268455566U, // SHA512SUM1R |
| 8405249U, // SINVAL_VMA |
| 268454097U, // SLL |
| 268453518U, // SLLI |
| 268462289U, // SLLIW |
| 268462426U, // SLLI_UW |
| 268462330U, // SLLW |
| 268456159U, // SLT |
| 268453627U, // SLTI |
| 268456213U, // SLTIU |
| 268456279U, // SLTU |
| 8405041U, // SM3P0 |
| 8405096U, // SM3P1 |
| 17153U, // SM4ED |
| 20446U, // SM4KS |
| 268452161U, // SRA |
| 268453475U, // SRAI |
| 268462273U, // SRAIW |
| 268462251U, // SRAW |
| 4296U, // SRET |
| 268454699U, // SRL |
| 268453526U, // SRLI |
| 268462296U, // SRLIW |
| 268462342U, // SRLW |
| 268452205U, // SUB |
| 268462259U, // SUBW |
| 17852718U, // SW |
| 536897163U, // THVdotVMAQASU_VV |
| 536898592U, // THVdotVMAQASU_VX |
| 536898388U, // THVdotVMAQAUS_VX |
| 536897018U, // THVdotVMAQAU_VV |
| 536898436U, // THVdotVMAQAU_VX |
| 536896393U, // THVdotVMAQA_VV |
| 536897973U, // THVdotVMAQA_VX |
| 3316U, // UNIMP |
| 8408299U, // UNZIP_RV32 |
| 4302U, // URET |
| 536897077U, // VAADDU_VV |
| 536898495U, // VAADDU_VX |
| 536896667U, // VAADD_VV |
| 536898117U, // VAADD_VX |
| 1073761180U, // VADC_VIM |
| 1073761350U, // VADC_VVM |
| 1073761404U, // VADC_VXM |
| 536889152U, // VADD_VI |
| 536896730U, // VADD_VV |
| 536898147U, // VADD_VX |
| 536889161U, // VAND_VI |
| 536896760U, // VAND_VV |
| 536898166U, // VAND_VX |
| 536897032U, // VASUBU_VV |
| 536898450U, // VASUBU_VX |
| 536896425U, // VASUB_VV |
| 536898005U, // VASUB_VX |
| 268454936U, // VCOMPRESS_VM |
| 25185123U, // VCPOP_M |
| 536897226U, // VDIVU_VV |
| 536898666U, // VDIVU_VX |
| 536897256U, // VDIV_VV |
| 536898686U, // VDIV_VX |
| 536888315U, // VFADD_VF |
| 536896677U, // VFADD_VV |
| 25191185U, // VFCLASS_V |
| 25191206U, // VFCVT_F_XU_V |
| 25191244U, // VFCVT_F_X_V |
| 25190548U, // VFCVT_RTZ_XU_F_V |
| 25190612U, // VFCVT_RTZ_X_F_V |
| 25190519U, // VFCVT_XU_F_V |
| 25190585U, // VFCVT_X_F_V |
| 536888505U, // VFDIV_VF |
| 536897246U, // VFDIV_VV |
| 25185132U, // VFIRST_M |
| 536888267U, // VFMACC_VF |
| 536896588U, // VFMACC_VV |
| 536888325U, // VFMADD_VF |
| 536896687U, // VFMADD_VV |
| 536888526U, // VFMAX_VF |
| 536897265U, // VFMAX_VV |
| 1073761147U, // VFMERGE_VFM |
| 536888421U, // VFMIN_VF |
| 536896917U, // VFMIN_VV |
| 536888219U, // VFMSAC_VF |
| 536896519U, // VFMSAC_VV |
| 536888174U, // VFMSUB_VF |
| 536896445U, // VFMSUB_VV |
| 536888400U, // VFMUL_VF |
| 536896858U, // VFMUL_VV |
| 8408871U, // VFMV_F_S |
| 9470800U, // VFMV_S_F |
| 8405850U, // VFMV_V_F |
| 25192369U, // VFNCVT_F_F_W |
| 25192546U, // VFNCVT_F_XU_W |
| 25192586U, // VFNCVT_F_X_W |
| 25192351U, // VFNCVT_ROD_F_F_W |
| 25192398U, // VFNCVT_RTZ_XU_F_W |
| 25192431U, // VFNCVT_RTZ_X_F_W |
| 25192383U, // VFNCVT_XU_F_W |
| 25192417U, // VFNCVT_X_F_W |
| 536888278U, // VFNMACC_VF |
| 536896599U, // VFNMACC_VV |
| 536888336U, // VFNMADD_VF |
| 536896698U, // VFNMADD_VV |
| 536888230U, // VFNMSAC_VF |
| 536896530U, // VFNMSAC_VV |
| 536888185U, // VFNMSUB_VF |
| 536896456U, // VFNMSUB_VV |
| 536888515U, // VFRDIV_VF |
| 25189588U, // VFREC7_V |
| 536891555U, // VFREDMAX_VS |
| 536891467U, // VFREDMIN_VS |
| 536891409U, // VFREDOSUM_VS |
| 536891438U, // VFREDUSUM_VS |
| 25189598U, // VFRSQRT7_V |
| 536888197U, // VFRSUB_VF |
| 536888431U, // VFSGNJN_VF |
| 536896936U, // VFSGNJN_VV |
| 536888536U, // VFSGNJX_VF |
| 536897284U, // VFSGNJX_VV |
| 536888389U, // VFSGNJ_VF |
| 536896819U, // VFSGNJ_VV |
| 536888443U, // VFSLIDE1DOWN_VF |
| 536888460U, // VFSLIDE1UP_VF |
| 25191196U, // VFSQRT_V |
| 536888164U, // VFSUB_VF |
| 536896435U, // VFSUB_VV |
| 536888348U, // VFWADD_VF |
| 536896739U, // VFWADD_VV |
| 536888559U, // VFWADD_WF |
| 536897327U, // VFWADD_WV |
| 25190505U, // VFWCVT_F_F_V |
| 25191220U, // VFWCVT_F_XU_V |
| 25191257U, // VFWCVT_F_X_V |
| 25190566U, // VFWCVT_RTZ_XU_F_V |
| 25190629U, // VFWCVT_RTZ_X_F_V |
| 25190533U, // VFWCVT_XU_F_V |
| 25190598U, // VFWCVT_X_F_V |
| 536888303U, // VFWMACC_VF |
| 536896634U, // VFWMACC_VV |
| 536888255U, // VFWMSAC_VF |
| 536896566U, // VFWMSAC_VV |
| 536888410U, // VFWMUL_VF |
| 536896887U, // VFWMUL_VV |
| 536888290U, // VFWNMACC_VF |
| 536896611U, // VFWNMACC_VV |
| 536888242U, // VFWNMSAC_VF |
| 536896553U, // VFWNMSAC_VV |
| 536891423U, // VFWREDOSUM_VS |
| 536891452U, // VFWREDUSUM_VS |
| 536888208U, // VFWSUB_VF |
| 536896498U, // VFWSUB_VV |
| 536888548U, // VFWSUB_WF |
| 536897306U, // VFWSUB_WV |
| 417890U, // VID_V |
| 25185087U, // VIOTA_M |
| 15227547U, // VL1RE16_V |
| 15225635U, // VL1RE32_V |
| 15226591U, // VL1RE64_V |
| 15228496U, // VL1RE8_V |
| 15227558U, // VL2RE16_V |
| 15225646U, // VL2RE32_V |
| 15226602U, // VL2RE64_V |
| 15228506U, // VL2RE8_V |
| 15227569U, // VL4RE16_V |
| 15225657U, // VL4RE32_V |
| 15226613U, // VL4RE64_V |
| 15228516U, // VL4RE8_V |
| 15227580U, // VL8RE16_V |
| 15225668U, // VL8RE32_V |
| 15226624U, // VL8RE64_V |
| 15228526U, // VL8RE8_V |
| 32006728U, // VLE16FF_V |
| 32004754U, // VLE16_V |
| 32006496U, // VLE32FF_V |
| 32002842U, // VLE32_V |
| 32006612U, // VLE64FF_V |
| 32003798U, // VLE64_V |
| 32006837U, // VLE8FF_V |
| 32005704U, // VLE8_V |
| 15229631U, // VLM_V |
| 7888036U, // VLOXEI16_V |
| 7886124U, // VLOXEI32_V |
| 7887080U, // VLOXEI64_V |
| 7888950U, // VLOXEI8_V |
| 7887588U, // VLOXSEG2EI16_V |
| 7885676U, // VLOXSEG2EI32_V |
| 7886632U, // VLOXSEG2EI64_V |
| 7888530U, // VLOXSEG2EI8_V |
| 7887652U, // VLOXSEG3EI16_V |
| 7885740U, // VLOXSEG3EI32_V |
| 7886696U, // VLOXSEG3EI64_V |
| 7888590U, // VLOXSEG3EI8_V |
| 7887716U, // VLOXSEG4EI16_V |
| 7885804U, // VLOXSEG4EI32_V |
| 7886760U, // VLOXSEG4EI64_V |
| 7888650U, // VLOXSEG4EI8_V |
| 7887780U, // VLOXSEG5EI16_V |
| 7885868U, // VLOXSEG5EI32_V |
| 7886824U, // VLOXSEG5EI64_V |
| 7888710U, // VLOXSEG5EI8_V |
| 7887844U, // VLOXSEG6EI16_V |
| 7885932U, // VLOXSEG6EI32_V |
| 7886888U, // VLOXSEG6EI64_V |
| 7888770U, // VLOXSEG6EI8_V |
| 7887908U, // VLOXSEG7EI16_V |
| 7885996U, // VLOXSEG7EI32_V |
| 7886952U, // VLOXSEG7EI64_V |
| 7888830U, // VLOXSEG7EI8_V |
| 7887972U, // VLOXSEG8EI16_V |
| 7886060U, // VLOXSEG8EI32_V |
| 7887016U, // VLOXSEG8EI64_V |
| 7888890U, // VLOXSEG8EI8_V |
| 7887559U, // VLSE16_V |
| 7885647U, // VLSE32_V |
| 7886603U, // VLSE64_V |
| 7888504U, // VLSE8_V |
| 32006623U, // VLSEG2E16FF_V |
| 32004376U, // VLSEG2E16_V |
| 32006391U, // VLSEG2E32FF_V |
| 32002464U, // VLSEG2E32_V |
| 32006507U, // VLSEG2E64FF_V |
| 32003420U, // VLSEG2E64_V |
| 32006739U, // VLSEG2E8FF_V |
| 32005354U, // VLSEG2E8_V |
| 32006638U, // VLSEG3E16FF_V |
| 32004430U, // VLSEG3E16_V |
| 32006406U, // VLSEG3E32FF_V |
| 32002518U, // VLSEG3E32_V |
| 32006522U, // VLSEG3E64FF_V |
| 32003474U, // VLSEG3E64_V |
| 32006753U, // VLSEG3E8FF_V |
| 32005404U, // VLSEG3E8_V |
| 32006653U, // VLSEG4E16FF_V |
| 32004484U, // VLSEG4E16_V |
| 32006421U, // VLSEG4E32FF_V |
| 32002572U, // VLSEG4E32_V |
| 32006537U, // VLSEG4E64FF_V |
| 32003528U, // VLSEG4E64_V |
| 32006767U, // VLSEG4E8FF_V |
| 32005454U, // VLSEG4E8_V |
| 32006668U, // VLSEG5E16FF_V |
| 32004538U, // VLSEG5E16_V |
| 32006436U, // VLSEG5E32FF_V |
| 32002626U, // VLSEG5E32_V |
| 32006552U, // VLSEG5E64FF_V |
| 32003582U, // VLSEG5E64_V |
| 32006781U, // VLSEG5E8FF_V |
| 32005504U, // VLSEG5E8_V |
| 32006683U, // VLSEG6E16FF_V |
| 32004592U, // VLSEG6E16_V |
| 32006451U, // VLSEG6E32FF_V |
| 32002680U, // VLSEG6E32_V |
| 32006567U, // VLSEG6E64FF_V |
| 32003636U, // VLSEG6E64_V |
| 32006795U, // VLSEG6E8FF_V |
| 32005554U, // VLSEG6E8_V |
| 32006698U, // VLSEG7E16FF_V |
| 32004646U, // VLSEG7E16_V |
| 32006466U, // VLSEG7E32FF_V |
| 32002734U, // VLSEG7E32_V |
| 32006582U, // VLSEG7E64FF_V |
| 32003690U, // VLSEG7E64_V |
| 32006809U, // VLSEG7E8FF_V |
| 32005604U, // VLSEG7E8_V |
| 32006713U, // VLSEG8E16FF_V |
| 32004700U, // VLSEG8E16_V |
| 32006481U, // VLSEG8E32FF_V |
| 32002788U, // VLSEG8E32_V |
| 32006597U, // VLSEG8E64FF_V |
| 32003744U, // VLSEG8E64_V |
| 32006823U, // VLSEG8E8FF_V |
| 32005654U, // VLSEG8E8_V |
| 7887141U, // VLSSEG2E16_V |
| 7885229U, // VLSSEG2E32_V |
| 7886185U, // VLSSEG2E64_V |
| 7888118U, // VLSSEG2E8_V |
| 7887195U, // VLSSEG3E16_V |
| 7885283U, // VLSSEG3E32_V |
| 7886239U, // VLSSEG3E64_V |
| 7888168U, // VLSSEG3E8_V |
| 7887249U, // VLSSEG4E16_V |
| 7885337U, // VLSSEG4E32_V |
| 7886293U, // VLSSEG4E64_V |
| 7888218U, // VLSSEG4E8_V |
| 7887303U, // VLSSEG5E16_V |
| 7885391U, // VLSSEG5E32_V |
| 7886347U, // VLSSEG5E64_V |
| 7888268U, // VLSSEG5E8_V |
| 7887357U, // VLSSEG6E16_V |
| 7885445U, // VLSSEG6E32_V |
| 7886401U, // VLSSEG6E64_V |
| 7888318U, // VLSSEG6E8_V |
| 7887411U, // VLSSEG7E16_V |
| 7885499U, // VLSSEG7E32_V |
| 7886455U, // VLSSEG7E64_V |
| 7888368U, // VLSSEG7E8_V |
| 7887465U, // VLSSEG8E16_V |
| 7885553U, // VLSSEG8E32_V |
| 7886509U, // VLSSEG8E64_V |
| 7888418U, // VLSSEG8E8_V |
| 7888060U, // VLUXEI16_V |
| 7886148U, // VLUXEI32_V |
| 7887104U, // VLUXEI64_V |
| 7888972U, // VLUXEI8_V |
| 7887620U, // VLUXSEG2EI16_V |
| 7885708U, // VLUXSEG2EI32_V |
| 7886664U, // VLUXSEG2EI64_V |
| 7888560U, // VLUXSEG2EI8_V |
| 7887684U, // VLUXSEG3EI16_V |
| 7885772U, // VLUXSEG3EI32_V |
| 7886728U, // VLUXSEG3EI64_V |
| 7888620U, // VLUXSEG3EI8_V |
| 7887748U, // VLUXSEG4EI16_V |
| 7885836U, // VLUXSEG4EI32_V |
| 7886792U, // VLUXSEG4EI64_V |
| 7888680U, // VLUXSEG4EI8_V |
| 7887812U, // VLUXSEG5EI16_V |
| 7885900U, // VLUXSEG5EI32_V |
| 7886856U, // VLUXSEG5EI64_V |
| 7888740U, // VLUXSEG5EI8_V |
| 7887876U, // VLUXSEG6EI16_V |
| 7885964U, // VLUXSEG6EI32_V |
| 7886920U, // VLUXSEG6EI64_V |
| 7888800U, // VLUXSEG6EI8_V |
| 7887940U, // VLUXSEG7EI16_V |
| 7886028U, // VLUXSEG7EI32_V |
| 7886984U, // VLUXSEG7EI64_V |
| 7888860U, // VLUXSEG7EI8_V |
| 7888004U, // VLUXSEG8EI16_V |
| 7886092U, // VLUXSEG8EI32_V |
| 7887048U, // VLUXSEG8EI64_V |
| 7888920U, // VLUXSEG8EI8_V |
| 536896624U, // VMACC_VV |
| 536898086U, // VMACC_VX |
| 268453676U, // VMADC_VI |
| 1073761169U, // VMADC_VIM |
| 268461201U, // VMADC_VV |
| 1073761339U, // VMADC_VVM |
| 268462651U, // VMADC_VX |
| 1073761393U, // VMADC_VXM |
| 536896710U, // VMADD_VV |
| 536898127U, // VMADD_VX |
| 268454855U, // VMANDN_MM |
| 268454834U, // VMAND_MM |
| 536897236U, // VMAXU_VV |
| 536898676U, // VMAXU_VX |
| 536897275U, // VMAX_VV |
| 536898695U, // VMAX_VX |
| 1073761190U, // VMERGE_VIM |
| 1073761360U, // VMERGE_VVM |
| 1073761414U, // VMERGE_VXM |
| 536888475U, // VMFEQ_VF |
| 536896948U, // VMFEQ_VV |
| 536888359U, // VMFGE_VF |
| 536888485U, // VMFGT_VF |
| 536888369U, // VMFLE_VF |
| 536896769U, // VMFLE_VV |
| 536888495U, // VMFLT_VF |
| 536896998U, // VMFLT_VV |
| 536888379U, // VMFNE_VF |
| 536896789U, // VMFNE_VV |
| 536897153U, // VMINU_VV |
| 536898582U, // VMINU_VX |
| 536896927U, // VMIN_VV |
| 536898281U, // VMIN_VX |
| 268454844U, // VMNAND_MM |
| 268454885U, // VMNOR_MM |
| 268454866U, // VMORN_MM |
| 268454876U, // VMOR_MM |
| 268461122U, // VMSBC_VV |
| 1073761318U, // VMSBC_VVM |
| 268462620U, // VMSBC_VX |
| 1073761372U, // VMSBC_VXM |
| 25185096U, // VMSBF_M |
| 536889256U, // VMSEQ_VI |
| 536896958U, // VMSEQ_VV |
| 536898348U, // VMSEQ_VX |
| 536889349U, // VMSGTU_VI |
| 536898644U, // VMSGTU_VX |
| 536889296U, // VMSGT_VI |
| 536898416U, // VMSGT_VX |
| 25185105U, // VMSIF_M |
| 536889338U, // VMSLEU_VI |
| 536897110U, // VMSLEU_VV |
| 536898539U, // VMSLEU_VX |
| 536889180U, // VMSLE_VI |
| 536896779U, // VMSLE_VV |
| 536898185U, // VMSLE_VX |
| 536897215U, // VMSLTU_VV |
| 536898655U, // VMSLTU_VX |
| 536897008U, // VMSLT_VV |
| 536898426U, // VMSLT_VX |
| 536889190U, // VMSNE_VI |
| 536896799U, // VMSNE_VV |
| 536898195U, // VMSNE_VX |
| 25185114U, // VMSOF_M |
| 536897191U, // VMULHSU_VV |
| 536898620U, // VMULHSU_VX |
| 536897121U, // VMULHU_VV |
| 536898550U, // VMULHU_VX |
| 536896809U, // VMULH_VV |
| 536898205U, // VMULH_VX |
| 536896878U, // VMUL_VV |
| 536898253U, // VMUL_VX |
| 8413909U, // VMV1R_V |
| 8413926U, // VMV2R_V |
| 8413943U, // VMV4R_V |
| 8413960U, // VMV8R_V |
| 9480597U, // VMV_S_X |
| 8406605U, // VMV_V_I |
| 8414019U, // VMV_V_V |
| 8415646U, // VMV_V_X |
| 8409009U, // VMV_X_S |
| 268454895U, // VMXNOR_MM |
| 268454906U, // VMXOR_MM |
| 536889409U, // VNCLIPU_WI |
| 536897391U, // VNCLIPU_WV |
| 536898777U, // VNCLIPU_WX |
| 536889398U, // VNCLIP_WI |
| 536897358U, // VNCLIP_WV |
| 536898744U, // VNCLIP_WX |
| 536896542U, // VNMSAC_VV |
| 536898065U, // VNMSAC_VX |
| 536896468U, // VNMSUB_VV |
| 536898015U, // VNMSUB_VX |
| 536889378U, // VNSRA_WI |
| 536897296U, // VNSRA_WV |
| 536898704U, // VNSRA_WX |
| 536889388U, // VNSRL_WI |
| 536897348U, // VNSRL_WV |
| 536898734U, // VNSRL_WX |
| 536889279U, // VOR_VI |
| 536896981U, // VOR_VV |
| 536898371U, // VOR_VX |
| 536891372U, // VREDAND_VS |
| 536891542U, // VREDMAXU_VS |
| 536891568U, // VREDMAX_VS |
| 536891529U, // VREDMINU_VS |
| 536891480U, // VREDMIN_VS |
| 536891492U, // VREDOR_VS |
| 536891384U, // VREDSUM_VS |
| 536891503U, // VREDXOR_VS |
| 536897143U, // VREMU_VV |
| 536898572U, // VREMU_VX |
| 536896908U, // VREM_VV |
| 536898272U, // VREM_VX |
| 536896376U, // VRGATHEREI16_VV |
| 536889266U, // VRGATHER_VI |
| 536896968U, // VRGATHER_VV |
| 536898358U, // VRGATHER_VX |
| 536889122U, // VRSUB_VI |
| 536898026U, // VRSUB_VX |
| 15229645U, // VS1R_V |
| 15229662U, // VS2R_V |
| 15229679U, // VS4R_V |
| 15229696U, // VS8R_V |
| 536889316U, // VSADDU_VI |
| 536897088U, // VSADDU_VV |
| 536898506U, // VSADDU_VX |
| 536889142U, // VSADD_VI |
| 536896720U, // VSADD_VV |
| 536898137U, // VSADD_VX |
| 1073761329U, // VSBC_VVM |
| 1073761383U, // VSBC_VXM |
| 32004827U, // VSE16_V |
| 32002915U, // VSE32_V |
| 32003871U, // VSE64_V |
| 32005770U, // VSE8_V |
| 201344668U, // VSETIVLI |
| 268454711U, // VSETVL |
| 201344678U, // VSETVLI |
| 25182319U, // VSEXT_VF2 |
| 25182381U, // VSEXT_VF4 |
| 25182411U, // VSEXT_VF8 |
| 536898290U, // VSLIDE1DOWN_VX |
| 536898321U, // VSLIDE1UP_VX |
| 536889228U, // VSLIDEDOWN_VI |
| 536898306U, // VSLIDEDOWN_VX |
| 536889243U, // VSLIDEUP_VI |
| 536898335U, // VSLIDEUP_VX |
| 536889200U, // VSLL_VI |
| 536896830U, // VSLL_VV |
| 536898215U, // VSLL_VX |
| 536896868U, // VSMUL_VV |
| 536898243U, // VSMUL_VX |
| 15229638U, // VSM_V |
| 7888048U, // VSOXEI16_V |
| 7886136U, // VSOXEI32_V |
| 7887092U, // VSOXEI64_V |
| 7888961U, // VSOXEI8_V |
| 7887604U, // VSOXSEG2EI16_V |
| 7885692U, // VSOXSEG2EI32_V |
| 7886648U, // VSOXSEG2EI64_V |
| 7888545U, // VSOXSEG2EI8_V |
| 7887668U, // VSOXSEG3EI16_V |
| 7885756U, // VSOXSEG3EI32_V |
| 7886712U, // VSOXSEG3EI64_V |
| 7888605U, // VSOXSEG3EI8_V |
| 7887732U, // VSOXSEG4EI16_V |
| 7885820U, // VSOXSEG4EI32_V |
| 7886776U, // VSOXSEG4EI64_V |
| 7888665U, // VSOXSEG4EI8_V |
| 7887796U, // VSOXSEG5EI16_V |
| 7885884U, // VSOXSEG5EI32_V |
| 7886840U, // VSOXSEG5EI64_V |
| 7888725U, // VSOXSEG5EI8_V |
| 7887860U, // VSOXSEG6EI16_V |
| 7885948U, // VSOXSEG6EI32_V |
| 7886904U, // VSOXSEG6EI64_V |
| 7888785U, // VSOXSEG6EI8_V |
| 7887924U, // VSOXSEG7EI16_V |
| 7886012U, // VSOXSEG7EI32_V |
| 7886968U, // VSOXSEG7EI64_V |
| 7888845U, // VSOXSEG7EI8_V |
| 7887988U, // VSOXSEG8EI16_V |
| 7886076U, // VSOXSEG8EI32_V |
| 7887032U, // VSOXSEG8EI64_V |
| 7888905U, // VSOXSEG8EI8_V |
| 536889113U, // VSRA_VI |
| 536896416U, // VSRA_VV |
| 536897996U, // VSRA_VX |
| 536889219U, // VSRL_VI |
| 536896849U, // VSRL_VV |
| 536898234U, // VSRL_VX |
| 7887569U, // VSSE16_V |
| 7885657U, // VSSE32_V |
| 7886613U, // VSSE64_V |
| 7888513U, // VSSE8_V |
| 32004417U, // VSSEG2E16_V |
| 32002505U, // VSSEG2E32_V |
| 32003461U, // VSSEG2E64_V |
| 32005392U, // VSSEG2E8_V |
| 32004471U, // VSSEG3E16_V |
| 32002559U, // VSSEG3E32_V |
| 32003515U, // VSSEG3E64_V |
| 32005442U, // VSSEG3E8_V |
| 32004525U, // VSSEG4E16_V |
| 32002613U, // VSSEG4E32_V |
| 32003569U, // VSSEG4E64_V |
| 32005492U, // VSSEG4E8_V |
| 32004579U, // VSSEG5E16_V |
| 32002667U, // VSSEG5E32_V |
| 32003623U, // VSSEG5E64_V |
| 32005542U, // VSSEG5E8_V |
| 32004633U, // VSSEG6E16_V |
| 32002721U, // VSSEG6E32_V |
| 32003677U, // VSSEG6E64_V |
| 32005592U, // VSSEG6E8_V |
| 32004687U, // VSSEG7E16_V |
| 32002775U, // VSSEG7E32_V |
| 32003731U, // VSSEG7E64_V |
| 32005642U, // VSSEG7E8_V |
| 32004741U, // VSSEG8E16_V |
| 32002829U, // VSSEG8E32_V |
| 32003785U, // VSSEG8E64_V |
| 32005692U, // VSSEG8E8_V |
| 536889103U, // VSSRA_VI |
| 536896406U, // VSSRA_VV |
| 536897986U, // VSSRA_VX |
| 536889209U, // VSSRL_VI |
| 536896839U, // VSSRL_VV |
| 536898224U, // VSSRL_VX |
| 7887155U, // VSSSEG2E16_V |
| 7885243U, // VSSSEG2E32_V |
| 7886199U, // VSSSEG2E64_V |
| 7888131U, // VSSSEG2E8_V |
| 7887209U, // VSSSEG3E16_V |
| 7885297U, // VSSSEG3E32_V |
| 7886253U, // VSSSEG3E64_V |
| 7888181U, // VSSSEG3E8_V |
| 7887263U, // VSSSEG4E16_V |
| 7885351U, // VSSSEG4E32_V |
| 7886307U, // VSSSEG4E64_V |
| 7888231U, // VSSSEG4E8_V |
| 7887317U, // VSSSEG5E16_V |
| 7885405U, // VSSSEG5E32_V |
| 7886361U, // VSSSEG5E64_V |
| 7888281U, // VSSSEG5E8_V |
| 7887371U, // VSSSEG6E16_V |
| 7885459U, // VSSSEG6E32_V |
| 7886415U, // VSSSEG6E64_V |
| 7888331U, // VSSSEG6E8_V |
| 7887425U, // VSSSEG7E16_V |
| 7885513U, // VSSSEG7E32_V |
| 7886469U, // VSSSEG7E64_V |
| 7888381U, // VSSSEG7E8_V |
| 7887479U, // VSSSEG8E16_V |
| 7885567U, // VSSSEG8E32_V |
| 7886523U, // VSSSEG8E64_V |
| 7888431U, // VSSSEG8E8_V |
| 536897043U, // VSSUBU_VV |
| 536898461U, // VSSUBU_VX |
| 536896479U, // VSSUB_VV |
| 536898036U, // VSSUB_VX |
| 536896489U, // VSUB_VV |
| 536898046U, // VSUB_VX |
| 7888072U, // VSUXEI16_V |
| 7886160U, // VSUXEI32_V |
| 7887116U, // VSUXEI64_V |
| 7888983U, // VSUXEI8_V |
| 7887636U, // VSUXSEG2EI16_V |
| 7885724U, // VSUXSEG2EI32_V |
| 7886680U, // VSUXSEG2EI64_V |
| 7888575U, // VSUXSEG2EI8_V |
| 7887700U, // VSUXSEG3EI16_V |
| 7885788U, // VSUXSEG3EI32_V |
| 7886744U, // VSUXSEG3EI64_V |
| 7888635U, // VSUXSEG3EI8_V |
| 7887764U, // VSUXSEG4EI16_V |
| 7885852U, // VSUXSEG4EI32_V |
| 7886808U, // VSUXSEG4EI64_V |
| 7888695U, // VSUXSEG4EI8_V |
| 7887828U, // VSUXSEG5EI16_V |
| 7885916U, // VSUXSEG5EI32_V |
| 7886872U, // VSUXSEG5EI64_V |
| 7888755U, // VSUXSEG5EI8_V |
| 7887892U, // VSUXSEG6EI16_V |
| 7885980U, // VSUXSEG6EI32_V |
| 7886936U, // VSUXSEG6EI64_V |
| 7888815U, // VSUXSEG6EI8_V |
| 7887956U, // VSUXSEG7EI16_V |
| 7886044U, // VSUXSEG7EI32_V |
| 7887000U, // VSUXSEG7EI64_V |
| 7888875U, // VSUXSEG7EI8_V |
| 7888020U, // VSUXSEG8EI16_V |
| 7886108U, // VSUXSEG8EI32_V |
| 7887064U, // VSUXSEG8EI64_V |
| 7888935U, // VSUXSEG8EI8_V |
| 268452210U, // VT_MASKC |
| 268455069U, // VT_MASKCN |
| 536897099U, // VWADDU_VV |
| 536898517U, // VWADDU_VX |
| 536897380U, // VWADDU_WV |
| 536898766U, // VWADDU_WX |
| 536896750U, // VWADD_VV |
| 536898156U, // VWADD_VX |
| 536897338U, // VWADD_WV |
| 536898724U, // VWADD_WX |
| 536897178U, // VWMACCSU_VV |
| 536898607U, // VWMACCSU_VX |
| 536898403U, // VWMACCUS_VX |
| 536897065U, // VWMACCU_VV |
| 536898483U, // VWMACCU_VX |
| 536896646U, // VWMACC_VV |
| 536898096U, // VWMACC_VX |
| 536897203U, // VWMULSU_VV |
| 536898632U, // VWMULSU_VX |
| 536897132U, // VWMULU_VV |
| 536898561U, // VWMULU_VX |
| 536896898U, // VWMUL_VV |
| 536898262U, // VWMUL_VX |
| 536891515U, // VWREDSUMU_VS |
| 536891396U, // VWREDSUM_VS |
| 536897054U, // VWSUBU_VV |
| 536898472U, // VWSUBU_VX |
| 536897369U, // VWSUBU_WV |
| 536898755U, // VWSUBU_WX |
| 536896509U, // VWSUB_VV |
| 536898055U, // VWSUB_VX |
| 536897317U, // VWSUB_WV |
| 536898714U, // VWSUB_WX |
| 536889287U, // VXOR_VI |
| 536896989U, // VXOR_VV |
| 536898379U, // VXOR_VX |
| 25182330U, // VZEXT_VF2 |
| 25182392U, // VZEXT_VF4 |
| 25182422U, // VZEXT_VF8 |
| 1665U, // WFI |
| 3289U, // WRS_NTO |
| 3298U, // WRS_STO |
| 268455630U, // XNOR |
| 268455643U, // XOR |
| 268453586U, // XORI |
| 268452035U, // XPERM4 |
| 268452065U, // XPERM8 |
| 8406433U, // ZEXT_H_RV32 |
| 8406433U, // ZEXT_H_RV64 |
| 8408301U, // ZIP_RV32 |
| }; |
| |
| static const uint8_t OpInfo1[] = { |
| 0U, // PHI |
| 0U, // INLINEASM |
| 0U, // INLINEASM_BR |
| 0U, // CFI_INSTRUCTION |
| 0U, // EH_LABEL |
| 0U, // GC_LABEL |
| 0U, // ANNOTATION_LABEL |
| 0U, // KILL |
| 0U, // EXTRACT_SUBREG |
| 0U, // INSERT_SUBREG |
| 0U, // IMPLICIT_DEF |
| 0U, // SUBREG_TO_REG |
| 0U, // COPY_TO_REGCLASS |
| 0U, // DBG_VALUE |
| 0U, // DBG_VALUE_LIST |
| 0U, // DBG_INSTR_REF |
| 0U, // DBG_PHI |
| 0U, // DBG_LABEL |
| 0U, // REG_SEQUENCE |
| 0U, // COPY |
| 0U, // BUNDLE |
| 0U, // LIFETIME_START |
| 0U, // LIFETIME_END |
| 0U, // PSEUDO_PROBE |
| 0U, // ARITH_FENCE |
| 0U, // STACKMAP |
| 0U, // FENTRY_CALL |
| 0U, // PATCHPOINT |
| 0U, // LOAD_STACK_GUARD |
| 0U, // PREALLOCATED_SETUP |
| 0U, // PREALLOCATED_ARG |
| 0U, // STATEPOINT |
| 0U, // LOCAL_ESCAPE |
| 0U, // FAULTING_OP |
| 0U, // PATCHABLE_OP |
| 0U, // PATCHABLE_FUNCTION_ENTER |
| 0U, // PATCHABLE_RET |
| 0U, // PATCHABLE_FUNCTION_EXIT |
| 0U, // PATCHABLE_TAIL_CALL |
| 0U, // PATCHABLE_EVENT_CALL |
| 0U, // PATCHABLE_TYPED_EVENT_CALL |
| 0U, // ICALL_BRANCH_FUNNEL |
| 0U, // MEMBARRIER |
| 0U, // G_ASSERT_SEXT |
| 0U, // G_ASSERT_ZEXT |
| 0U, // G_ASSERT_ALIGN |
| 0U, // G_ADD |
| 0U, // G_SUB |
| 0U, // G_MUL |
| 0U, // G_SDIV |
| 0U, // G_UDIV |
| 0U, // G_SREM |
| 0U, // G_UREM |
| 0U, // G_SDIVREM |
| 0U, // G_UDIVREM |
| 0U, // G_AND |
| 0U, // G_OR |
| 0U, // G_XOR |
| 0U, // G_IMPLICIT_DEF |
| 0U, // G_PHI |
| 0U, // G_FRAME_INDEX |
| 0U, // G_GLOBAL_VALUE |
| 0U, // G_EXTRACT |
| 0U, // G_UNMERGE_VALUES |
| 0U, // G_INSERT |
| 0U, // G_MERGE_VALUES |
| 0U, // G_BUILD_VECTOR |
| 0U, // G_BUILD_VECTOR_TRUNC |
| 0U, // G_CONCAT_VECTORS |
| 0U, // G_PTRTOINT |
| 0U, // G_INTTOPTR |
| 0U, // G_BITCAST |
| 0U, // G_FREEZE |
| 0U, // G_INTRINSIC_FPTRUNC_ROUND |
| 0U, // G_INTRINSIC_TRUNC |
| 0U, // G_INTRINSIC_ROUND |
| 0U, // G_INTRINSIC_LRINT |
| 0U, // G_INTRINSIC_ROUNDEVEN |
| 0U, // G_READCYCLECOUNTER |
| 0U, // G_LOAD |
| 0U, // G_SEXTLOAD |
| 0U, // G_ZEXTLOAD |
| 0U, // G_INDEXED_LOAD |
| 0U, // G_INDEXED_SEXTLOAD |
| 0U, // G_INDEXED_ZEXTLOAD |
| 0U, // G_STORE |
| 0U, // G_INDEXED_STORE |
| 0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS |
| 0U, // G_ATOMIC_CMPXCHG |
| 0U, // G_ATOMICRMW_XCHG |
| 0U, // G_ATOMICRMW_ADD |
| 0U, // G_ATOMICRMW_SUB |
| 0U, // G_ATOMICRMW_AND |
| 0U, // G_ATOMICRMW_NAND |
| 0U, // G_ATOMICRMW_OR |
| 0U, // G_ATOMICRMW_XOR |
| 0U, // G_ATOMICRMW_MAX |
| 0U, // G_ATOMICRMW_MIN |
| 0U, // G_ATOMICRMW_UMAX |
| 0U, // G_ATOMICRMW_UMIN |
| 0U, // G_ATOMICRMW_FADD |
| 0U, // G_ATOMICRMW_FSUB |
| 0U, // G_ATOMICRMW_FMAX |
| 0U, // G_ATOMICRMW_FMIN |
| 0U, // G_ATOMICRMW_UINC_WRAP |
| 0U, // G_ATOMICRMW_UDEC_WRAP |
| 0U, // G_FENCE |
| 0U, // G_BRCOND |
| 0U, // G_BRINDIRECT |
| 0U, // G_INVOKE_REGION_START |
| 0U, // G_INTRINSIC |
| 0U, // G_INTRINSIC_W_SIDE_EFFECTS |
| 0U, // G_ANYEXT |
| 0U, // G_TRUNC |
| 0U, // G_CONSTANT |
| 0U, // G_FCONSTANT |
| 0U, // G_VASTART |
| 0U, // G_VAARG |
| 0U, // G_SEXT |
| 0U, // G_SEXT_INREG |
| 0U, // G_ZEXT |
| 0U, // G_SHL |
| 0U, // G_LSHR |
| 0U, // G_ASHR |
| 0U, // G_FSHL |
| 0U, // G_FSHR |
| 0U, // G_ROTR |
| 0U, // G_ROTL |
| 0U, // G_ICMP |
| 0U, // G_FCMP |
| 0U, // G_SELECT |
| 0U, // G_UADDO |
| 0U, // G_UADDE |
| 0U, // G_USUBO |
| 0U, // G_USUBE |
| 0U, // G_SADDO |
| 0U, // G_SADDE |
| 0U, // G_SSUBO |
| 0U, // G_SSUBE |
| 0U, // G_UMULO |
| 0U, // G_SMULO |
| 0U, // G_UMULH |
| 0U, // G_SMULH |
| 0U, // G_UADDSAT |
| 0U, // G_SADDSAT |
| 0U, // G_USUBSAT |
| 0U, // G_SSUBSAT |
| 0U, // G_USHLSAT |
| 0U, // G_SSHLSAT |
| 0U, // G_SMULFIX |
| 0U, // G_UMULFIX |
| 0U, // G_SMULFIXSAT |
| 0U, // G_UMULFIXSAT |
| 0U, // G_SDIVFIX |
| 0U, // G_UDIVFIX |
| 0U, // G_SDIVFIXSAT |
| 0U, // G_UDIVFIXSAT |
| 0U, // G_FADD |
| 0U, // G_FSUB |
| 0U, // G_FMUL |
| 0U, // G_FMA |
| 0U, // G_FMAD |
| 0U, // G_FDIV |
| 0U, // G_FREM |
| 0U, // G_FPOW |
| 0U, // G_FPOWI |
| 0U, // G_FEXP |
| 0U, // G_FEXP2 |
| 0U, // G_FLOG |
| 0U, // G_FLOG2 |
| 0U, // G_FLOG10 |
| 0U, // G_FNEG |
| 0U, // G_FPEXT |
| 0U, // G_FPTRUNC |
| 0U, // G_FPTOSI |
| 0U, // G_FPTOUI |
| 0U, // G_SITOFP |
| 0U, // G_UITOFP |
| 0U, // G_FABS |
| 0U, // G_FCOPYSIGN |
| 0U, // G_IS_FPCLASS |
| 0U, // G_FCANONICALIZE |
| 0U, // G_FMINNUM |
| 0U, // G_FMAXNUM |
| 0U, // G_FMINNUM_IEEE |
| 0U, // G_FMAXNUM_IEEE |
| 0U, // G_FMINIMUM |
| 0U, // G_FMAXIMUM |
| 0U, // G_PTR_ADD |
| 0U, // G_PTRMASK |
| 0U, // G_SMIN |
| 0U, // G_SMAX |
| 0U, // G_UMIN |
| 0U, // G_UMAX |
| 0U, // G_ABS |
| 0U, // G_LROUND |
| 0U, // G_LLROUND |
| 0U, // G_BR |
| 0U, // G_BRJT |
| 0U, // G_INSERT_VECTOR_ELT |
| 0U, // G_EXTRACT_VECTOR_ELT |
| 0U, // G_SHUFFLE_VECTOR |
| 0U, // G_CTTZ |
| 0U, // G_CTTZ_ZERO_UNDEF |
| 0U, // G_CTLZ |
| 0U, // G_CTLZ_ZERO_UNDEF |
| 0U, // G_CTPOP |
| 0U, // G_BSWAP |
| 0U, // G_BITREVERSE |
| 0U, // G_FCEIL |
| 0U, // G_FCOS |
| 0U, // G_FSIN |
| 0U, // G_FSQRT |
| 0U, // G_FFLOOR |
| 0U, // G_FRINT |
| 0U, // G_FNEARBYINT |
| 0U, // G_ADDRSPACE_CAST |
| 0U, // G_BLOCK_ADDR |
| 0U, // G_JUMP_TABLE |
| 0U, // G_DYN_STACKALLOC |
| 0U, // G_STRICT_FADD |
| 0U, // G_STRICT_FSUB |
| 0U, // G_STRICT_FMUL |
| 0U, // G_STRICT_FDIV |
| 0U, // G_STRICT_FREM |
| 0U, // G_STRICT_FMA |
| 0U, // G_STRICT_FSQRT |
| 0U, // G_READ_REGISTER |
| 0U, // G_WRITE_REGISTER |
| 0U, // G_MEMCPY |
| 0U, // G_MEMCPY_INLINE |
| 0U, // G_MEMMOVE |
| 0U, // G_MEMSET |
| 0U, // G_BZERO |
| 0U, // G_VECREDUCE_SEQ_FADD |
| 0U, // G_VECREDUCE_SEQ_FMUL |
| 0U, // G_VECREDUCE_FADD |
| 0U, // G_VECREDUCE_FMUL |
| 0U, // G_VECREDUCE_FMAX |
| 0U, // G_VECREDUCE_FMIN |
| 0U, // G_VECREDUCE_ADD |
| 0U, // G_VECREDUCE_MUL |
| 0U, // G_VECREDUCE_AND |
| 0U, // G_VECREDUCE_OR |
| 0U, // G_VECREDUCE_XOR |
| 0U, // G_VECREDUCE_SMAX |
| 0U, // G_VECREDUCE_SMIN |
| 0U, // G_VECREDUCE_UMAX |
| 0U, // G_VECREDUCE_UMIN |
| 0U, // G_SBFX |
| 0U, // G_UBFX |
| 0U, // ADJCALLSTACKDOWN |
| 0U, // ADJCALLSTACKUP |
| 0U, // BuildPairF64Pseudo |
| 0U, // HWASAN_CHECK_MEMACCESS_SHORTGRANULES |
| 0U, // PseudoAddTPRel |
| 0U, // PseudoAtomicLoadNand32 |
| 0U, // PseudoAtomicLoadNand64 |
| 0U, // PseudoBR |
| 0U, // PseudoBRIND |
| 0U, // PseudoCALL |
| 0U, // PseudoCALLIndirect |
| 0U, // PseudoCALLReg |
| 0U, // PseudoCCADD |
| 0U, // PseudoCCADDW |
| 0U, // PseudoCCAND |
| 0U, // PseudoCCMOVGPR |
| 0U, // PseudoCCOR |
| 0U, // PseudoCCSUB |
| 0U, // PseudoCCSUBW |
| 0U, // PseudoCCXOR |
| 0U, // PseudoCmpXchg32 |
| 0U, // PseudoCmpXchg64 |
| 0U, // PseudoFLD |
| 0U, // PseudoFLH |
| 0U, // PseudoFLW |
| 0U, // PseudoFROUND_D |
| 0U, // PseudoFROUND_H |
| 0U, // PseudoFROUND_S |
| 0U, // PseudoFSD |
| 0U, // PseudoFSH |
| 0U, // PseudoFSW |
| 0U, // PseudoJump |
| 0U, // PseudoLA |
| 0U, // PseudoLA_TLS_GD |
| 0U, // PseudoLA_TLS_IE |
| 0U, // PseudoLB |
| 0U, // PseudoLBU |
| 0U, // PseudoLD |
| 0U, // PseudoLH |
| 0U, // PseudoLHU |
| 0U, // PseudoLI |
| 0U, // PseudoLLA |
| 0U, // PseudoLW |
| 0U, // PseudoLWU |
| 0U, // PseudoMaskedAtomicLoadAdd32 |
| 0U, // PseudoMaskedAtomicLoadMax32 |
| 0U, // PseudoMaskedAtomicLoadMin32 |
| 0U, // PseudoMaskedAtomicLoadNand32 |
| 0U, // PseudoMaskedAtomicLoadSub32 |
| 0U, // PseudoMaskedAtomicLoadUMax32 |
| 0U, // PseudoMaskedAtomicLoadUMin32 |
| 0U, // PseudoMaskedAtomicSwap32 |
| 0U, // PseudoMaskedCmpXchg32 |
| 0U, // PseudoQuietFLE_D |
| 0U, // PseudoQuietFLE_H |
| 0U, // PseudoQuietFLE_S |
| 0U, // PseudoQuietFLT_D |
| 0U, // PseudoQuietFLT_H |
| 0U, // PseudoQuietFLT_S |
| 0U, // PseudoRET |
| 0U, // PseudoReadVL |
| 0U, // PseudoReadVLENB |
| 0U, // PseudoSB |
| 0U, // PseudoSD |
| 0U, // PseudoSEXT_B |
| 0U, // PseudoSEXT_H |
| 0U, // PseudoSH |
| 0U, // PseudoSW |
| 0U, // PseudoTAIL |
| 0U, // PseudoTAILIndirect |
| 0U, // PseudoTHVdotVMAQASU_VV_M1 |
| 0U, // PseudoTHVdotVMAQASU_VV_M1_MASK |
| 0U, // PseudoTHVdotVMAQASU_VV_M2 |
| 0U, // PseudoTHVdotVMAQASU_VV_M2_MASK |
| 0U, // PseudoTHVdotVMAQASU_VV_M4 |
| 0U, // PseudoTHVdotVMAQASU_VV_M4_MASK |
| 0U, // PseudoTHVdotVMAQASU_VV_M8 |
| 0U, // PseudoTHVdotVMAQASU_VV_M8_MASK |
| 0U, // PseudoTHVdotVMAQASU_VV_MF2 |
| 0U, // PseudoTHVdotVMAQASU_VV_MF2_MASK |
| 0U, // PseudoTHVdotVMAQASU_VX_M1 |
| 0U, // PseudoTHVdotVMAQASU_VX_M1_MASK |
| 0U, // PseudoTHVdotVMAQASU_VX_M2 |
| 0U, // PseudoTHVdotVMAQASU_VX_M2_MASK |
| 0U, // PseudoTHVdotVMAQASU_VX_M4 |
| 0U, // PseudoTHVdotVMAQASU_VX_M4_MASK |
| 0U, // PseudoTHVdotVMAQASU_VX_M8 |
| 0U, // PseudoTHVdotVMAQASU_VX_M8_MASK |
| 0U, // PseudoTHVdotVMAQASU_VX_MF2 |
| 0U, // PseudoTHVdotVMAQASU_VX_MF2_MASK |
| 0U, // PseudoTHVdotVMAQAUS_VX_M1 |
| 0U, // PseudoTHVdotVMAQAUS_VX_M1_MASK |
| 0U, // PseudoTHVdotVMAQAUS_VX_M2 |
| 0U, // PseudoTHVdotVMAQAUS_VX_M2_MASK |
| 0U, // PseudoTHVdotVMAQAUS_VX_M4 |
| 0U, // PseudoTHVdotVMAQAUS_VX_M4_MASK |
| 0U, // PseudoTHVdotVMAQAUS_VX_M8 |
| 0U, // PseudoTHVdotVMAQAUS_VX_M8_MASK |
| 0U, // PseudoTHVdotVMAQAUS_VX_MF2 |
| 0U, // PseudoTHVdotVMAQAUS_VX_MF2_MASK |
| 0U, // PseudoTHVdotVMAQAU_VV_M1 |
| 0U, // PseudoTHVdotVMAQAU_VV_M1_MASK |
| 0U, // PseudoTHVdotVMAQAU_VV_M2 |
| 0U, // PseudoTHVdotVMAQAU_VV_M2_MASK |
| 0U, // PseudoTHVdotVMAQAU_VV_M4 |
| 0U, // PseudoTHVdotVMAQAU_VV_M4_MASK |
| 0U, // PseudoTHVdotVMAQAU_VV_M8 |
| 0U, // PseudoTHVdotVMAQAU_VV_M8_MASK |
| 0U, // PseudoTHVdotVMAQAU_VV_MF2 |
| 0U, // PseudoTHVdotVMAQAU_VV_MF2_MASK |
| 0U, // PseudoTHVdotVMAQAU_VX_M1 |
| 0U, // PseudoTHVdotVMAQAU_VX_M1_MASK |
| 0U, // PseudoTHVdotVMAQAU_VX_M2 |
| 0U, // PseudoTHVdotVMAQAU_VX_M2_MASK |
| 0U, // PseudoTHVdotVMAQAU_VX_M4 |
| 0U, // PseudoTHVdotVMAQAU_VX_M4_MASK |
| 0U, // PseudoTHVdotVMAQAU_VX_M8 |
| 0U, // PseudoTHVdotVMAQAU_VX_M8_MASK |
| 0U, // PseudoTHVdotVMAQAU_VX_MF2 |
| 0U, // PseudoTHVdotVMAQAU_VX_MF2_MASK |
| 0U, // PseudoTHVdotVMAQA_VV_M1 |
| 0U, // PseudoTHVdotVMAQA_VV_M1_MASK |
| 0U, // PseudoTHVdotVMAQA_VV_M2 |
| 0U, // PseudoTHVdotVMAQA_VV_M2_MASK |
| 0U, // PseudoTHVdotVMAQA_VV_M4 |
| 0U, // PseudoTHVdotVMAQA_VV_M4_MASK |
| 0U, // PseudoTHVdotVMAQA_VV_M8 |
| 0U, // PseudoTHVdotVMAQA_VV_M8_MASK |
| 0U, // PseudoTHVdotVMAQA_VV_MF2 |
| 0U, // PseudoTHVdotVMAQA_VV_MF2_MASK |
| 0U, // PseudoTHVdotVMAQA_VX_M1 |
| 0U, // PseudoTHVdotVMAQA_VX_M1_MASK |
| 0U, // PseudoTHVdotVMAQA_VX_M2 |
| 0U, // PseudoTHVdotVMAQA_VX_M2_MASK |
| 0U, // PseudoTHVdotVMAQA_VX_M4 |
| 0U, // PseudoTHVdotVMAQA_VX_M4_MASK |
| 0U, // PseudoTHVdotVMAQA_VX_M8 |
| 0U, // PseudoTHVdotVMAQA_VX_M8_MASK |
| 0U, // PseudoTHVdotVMAQA_VX_MF2 |
| 0U, // PseudoTHVdotVMAQA_VX_MF2_MASK |
| 0U, // PseudoVAADDU_VV_M1 |
| 0U, // PseudoVAADDU_VV_M1_MASK |
| 0U, // PseudoVAADDU_VV_M1_TU |
| 0U, // PseudoVAADDU_VV_M2 |
| 0U, // PseudoVAADDU_VV_M2_MASK |
| 0U, // PseudoVAADDU_VV_M2_TU |
| 0U, // PseudoVAADDU_VV_M4 |
| 0U, // PseudoVAADDU_VV_M4_MASK |
| 0U, // PseudoVAADDU_VV_M4_TU |
| 0U, // PseudoVAADDU_VV_M8 |
| 0U, // PseudoVAADDU_VV_M8_MASK |
| 0U, // PseudoVAADDU_VV_M8_TU |
| 0U, // PseudoVAADDU_VV_MF2 |
| 0U, // PseudoVAADDU_VV_MF2_MASK |
| 0U, // PseudoVAADDU_VV_MF2_TU |
| 0U, // PseudoVAADDU_VV_MF4 |
| 0U, // PseudoVAADDU_VV_MF4_MASK |
| 0U, // PseudoVAADDU_VV_MF4_TU |
| 0U, // PseudoVAADDU_VV_MF8 |
| 0U, // PseudoVAADDU_VV_MF8_MASK |
| 0U, // PseudoVAADDU_VV_MF8_TU |
| 0U, // PseudoVAADDU_VX_M1 |
| 0U, // PseudoVAADDU_VX_M1_MASK |
| 0U, // PseudoVAADDU_VX_M1_TU |
| 0U, // PseudoVAADDU_VX_M2 |
| 0U, // PseudoVAADDU_VX_M2_MASK |
| 0U, // PseudoVAADDU_VX_M2_TU |
| 0U, // PseudoVAADDU_VX_M4 |
| 0U, // PseudoVAADDU_VX_M4_MASK |
| 0U, // PseudoVAADDU_VX_M4_TU |
| 0U, // PseudoVAADDU_VX_M8 |
| 0U, // PseudoVAADDU_VX_M8_MASK |
| 0U, // PseudoVAADDU_VX_M8_TU |
| 0U, // PseudoVAADDU_VX_MF2 |
| 0U, // PseudoVAADDU_VX_MF2_MASK |
| 0U, // PseudoVAADDU_VX_MF2_TU |
| 0U, // PseudoVAADDU_VX_MF4 |
| 0U, // PseudoVAADDU_VX_MF4_MASK |
| 0U, // PseudoVAADDU_VX_MF4_TU |
| 0U, // PseudoVAADDU_VX_MF8 |
| 0U, // PseudoVAADDU_VX_MF8_MASK |
| 0U, // PseudoVAADDU_VX_MF8_TU |
| 0U, // PseudoVAADD_VV_M1 |
| 0U, // PseudoVAADD_VV_M1_MASK |
| 0U, // PseudoVAADD_VV_M1_TU |
| 0U, // PseudoVAADD_VV_M2 |
| 0U, // PseudoVAADD_VV_M2_MASK |
| 0U, // PseudoVAADD_VV_M2_TU |
| 0U, // PseudoVAADD_VV_M4 |
| 0U, // PseudoVAADD_VV_M4_MASK |
| 0U, // PseudoVAADD_VV_M4_TU |
| 0U, // PseudoVAADD_VV_M8 |
| 0U, // PseudoVAADD_VV_M8_MASK |
| 0U, // PseudoVAADD_VV_M8_TU |
| 0U, // PseudoVAADD_VV_MF2 |
| 0U, // PseudoVAADD_VV_MF2_MASK |
| 0U, // PseudoVAADD_VV_MF2_TU |
| 0U, // PseudoVAADD_VV_MF4 |
| 0U, // PseudoVAADD_VV_MF4_MASK |
| 0U, // PseudoVAADD_VV_MF4_TU |
| 0U, // PseudoVAADD_VV_MF8 |
| 0U, // PseudoVAADD_VV_MF8_MASK |
| 0U, // PseudoVAADD_VV_MF8_TU |
| 0U, // PseudoVAADD_VX_M1 |
| 0U, // PseudoVAADD_VX_M1_MASK |
| 0U, // PseudoVAADD_VX_M1_TU |
| 0U, // PseudoVAADD_VX_M2 |
| 0U, // PseudoVAADD_VX_M2_MASK |
| 0U, // PseudoVAADD_VX_M2_TU |
| 0U, // PseudoVAADD_VX_M4 |
| 0U, // PseudoVAADD_VX_M4_MASK |
| 0U, // PseudoVAADD_VX_M4_TU |
| 0U, // PseudoVAADD_VX_M8 |
| 0U, // PseudoVAADD_VX_M8_MASK |
| 0U, // PseudoVAADD_VX_M8_TU |
| 0U, // PseudoVAADD_VX_MF2 |
| 0U, // PseudoVAADD_VX_MF2_MASK |
| 0U, // PseudoVAADD_VX_MF2_TU |
| 0U, // PseudoVAADD_VX_MF4 |
| 0U, // PseudoVAADD_VX_MF4_MASK |
| 0U, // PseudoVAADD_VX_MF4_TU |
| 0U, // PseudoVAADD_VX_MF8 |
| 0U, // PseudoVAADD_VX_MF8_MASK |
| 0U, // PseudoVAADD_VX_MF8_TU |
| 0U, // PseudoVADC_VIM_M1 |
| 0U, // PseudoVADC_VIM_M1_TU |
| 0U, // PseudoVADC_VIM_M2 |
| 0U, // PseudoVADC_VIM_M2_TU |
| 0U, // PseudoVADC_VIM_M4 |
| 0U, // PseudoVADC_VIM_M4_TU |
| 0U, // PseudoVADC_VIM_M8 |
| 0U, // PseudoVADC_VIM_M8_TU |
| 0U, // PseudoVADC_VIM_MF2 |
| 0U, // PseudoVADC_VIM_MF2_TU |
| 0U, // PseudoVADC_VIM_MF4 |
| 0U, // PseudoVADC_VIM_MF4_TU |
| 0U, // PseudoVADC_VIM_MF8 |
| 0U, // PseudoVADC_VIM_MF8_TU |
| 0U, // PseudoVADC_VVM_M1 |
| 0U, // PseudoVADC_VVM_M1_TU |
| 0U, // PseudoVADC_VVM_M2 |
| 0U, // PseudoVADC_VVM_M2_TU |
| 0U, // PseudoVADC_VVM_M4 |
| 0U, // PseudoVADC_VVM_M4_TU |
| 0U, // PseudoVADC_VVM_M8 |
| 0U, // PseudoVADC_VVM_M8_TU |
| 0U, // PseudoVADC_VVM_MF2 |
| 0U, // PseudoVADC_VVM_MF2_TU |
| 0U, // PseudoVADC_VVM_MF4 |
| 0U, // PseudoVADC_VVM_MF4_TU |
| 0U, // PseudoVADC_VVM_MF8 |
| 0U, // PseudoVADC_VVM_MF8_TU |
| 0U, // PseudoVADC_VXM_M1 |
| 0U, // PseudoVADC_VXM_M1_TU |
| 0U, // PseudoVADC_VXM_M2 |
| 0U, // PseudoVADC_VXM_M2_TU |
| 0U, // PseudoVADC_VXM_M4 |
| 0U, // PseudoVADC_VXM_M4_TU |
| 0U, // PseudoVADC_VXM_M8 |
| 0U, // PseudoVADC_VXM_M8_TU |
| 0U, // PseudoVADC_VXM_MF2 |
| 0U, // PseudoVADC_VXM_MF2_TU |
| 0U, // PseudoVADC_VXM_MF4 |
| 0U, // PseudoVADC_VXM_MF4_TU |
| 0U, // PseudoVADC_VXM_MF8 |
| 0U, // PseudoVADC_VXM_MF8_TU |
| 0U, // PseudoVADD_VI_M1 |
| 0U, // PseudoVADD_VI_M1_MASK |
| 0U, // PseudoVADD_VI_M1_TU |
| 0U, // PseudoVADD_VI_M2 |
| 0U, // PseudoVADD_VI_M2_MASK |
| 0U, // PseudoVADD_VI_M2_TU |
| 0U, // PseudoVADD_VI_M4 |
| 0U, // PseudoVADD_VI_M4_MASK |
| 0U, // PseudoVADD_VI_M4_TU |
| 0U, // PseudoVADD_VI_M8 |
| 0U, // PseudoVADD_VI_M8_MASK |
| 0U, // PseudoVADD_VI_M8_TU |
| 0U, // PseudoVADD_VI_MF2 |
| 0U, // PseudoVADD_VI_MF2_MASK |
| 0U, // PseudoVADD_VI_MF2_TU |
| 0U, // PseudoVADD_VI_MF4 |
| 0U, // PseudoVADD_VI_MF4_MASK |
| 0U, // PseudoVADD_VI_MF4_TU |
| 0U, // PseudoVADD_VI_MF8 |
| 0U, // PseudoVADD_VI_MF8_MASK |
| 0U, // PseudoVADD_VI_MF8_TU |
| 0U, // PseudoVADD_VV_M1 |
| 0U, // PseudoVADD_VV_M1_MASK |
| 0U, // PseudoVADD_VV_M1_TU |
| 0U, // PseudoVADD_VV_M2 |
| 0U, // PseudoVADD_VV_M2_MASK |
| 0U, // PseudoVADD_VV_M2_TU |
| 0U, // PseudoVADD_VV_M4 |
| 0U, // PseudoVADD_VV_M4_MASK |
| 0U, // PseudoVADD_VV_M4_TU |
| 0U, // PseudoVADD_VV_M8 |
| 0U, // PseudoVADD_VV_M8_MASK |
| 0U, // PseudoVADD_VV_M8_TU |
| 0U, // PseudoVADD_VV_MF2 |
| 0U, // PseudoVADD_VV_MF2_MASK |
| 0U, // PseudoVADD_VV_MF2_TU |
| 0U, // PseudoVADD_VV_MF4 |
| 0U, // PseudoVADD_VV_MF4_MASK |
| 0U, // PseudoVADD_VV_MF4_TU |
| 0U, // PseudoVADD_VV_MF8 |
| 0U, // PseudoVADD_VV_MF8_MASK |
| 0U, // PseudoVADD_VV_MF8_TU |
| 0U, // PseudoVADD_VX_M1 |
| 0U, // PseudoVADD_VX_M1_MASK |
| 0U, // PseudoVADD_VX_M1_TU |
| 0U, // PseudoVADD_VX_M2 |
| 0U, // PseudoVADD_VX_M2_MASK |
| 0U, // PseudoVADD_VX_M2_TU |
| 0U, // PseudoVADD_VX_M4 |
| 0U, // PseudoVADD_VX_M4_MASK |
| 0U, // PseudoVADD_VX_M4_TU |
| 0U, // PseudoVADD_VX_M8 |
| 0U, // PseudoVADD_VX_M8_MASK |
| 0U, // PseudoVADD_VX_M8_TU |
| 0U, // PseudoVADD_VX_MF2 |
| 0U, // PseudoVADD_VX_MF2_MASK |
| 0U, // PseudoVADD_VX_MF2_TU |
| 0U, // PseudoVADD_VX_MF4 |
| 0U, // PseudoVADD_VX_MF4_MASK |
| 0U, // PseudoVADD_VX_MF4_TU |
| 0U, // PseudoVADD_VX_MF8 |
| 0U, // PseudoVADD_VX_MF8_MASK |
| 0U, // PseudoVADD_VX_MF8_TU |
| 0U, // PseudoVAND_VI_M1 |
| 0U, // PseudoVAND_VI_M1_MASK |
| 0U, // PseudoVAND_VI_M1_TU |
| 0U, // PseudoVAND_VI_M2 |
| 0U, // PseudoVAND_VI_M2_MASK |
| 0U, // PseudoVAND_VI_M2_TU |
| 0U, // PseudoVAND_VI_M4 |
| 0U, // PseudoVAND_VI_M4_MASK |
| 0U, // PseudoVAND_VI_M4_TU |
| 0U, // PseudoVAND_VI_M8 |
| 0U, // PseudoVAND_VI_M8_MASK |
| 0U, // PseudoVAND_VI_M8_TU |
| 0U, // PseudoVAND_VI_MF2 |
| 0U, // PseudoVAND_VI_MF2_MASK |
| 0U, // PseudoVAND_VI_MF2_TU |
| 0U, // PseudoVAND_VI_MF4 |
| 0U, // PseudoVAND_VI_MF4_MASK |
| 0U, // PseudoVAND_VI_MF4_TU |
| 0U, // PseudoVAND_VI_MF8 |
| 0U, // PseudoVAND_VI_MF8_MASK |
| 0U, // PseudoVAND_VI_MF8_TU |
| 0U, // PseudoVAND_VV_M1 |
| 0U, // PseudoVAND_VV_M1_MASK |
| 0U, // PseudoVAND_VV_M1_TU |
| 0U, // PseudoVAND_VV_M2 |
| 0U, // PseudoVAND_VV_M2_MASK |
| 0U, // PseudoVAND_VV_M2_TU |
| 0U, // PseudoVAND_VV_M4 |
| 0U, // PseudoVAND_VV_M4_MASK |
| 0U, // PseudoVAND_VV_M4_TU |
| 0U, // PseudoVAND_VV_M8 |
| 0U, // PseudoVAND_VV_M8_MASK |
| 0U, // PseudoVAND_VV_M8_TU |
| 0U, // PseudoVAND_VV_MF2 |
| 0U, // PseudoVAND_VV_MF2_MASK |
| 0U, // PseudoVAND_VV_MF2_TU |
| 0U, // PseudoVAND_VV_MF4 |
| 0U, // PseudoVAND_VV_MF4_MASK |
| 0U, // PseudoVAND_VV_MF4_TU |
| 0U, // PseudoVAND_VV_MF8 |
| 0U, // PseudoVAND_VV_MF8_MASK |
| 0U, // PseudoVAND_VV_MF8_TU |
| 0U, // PseudoVAND_VX_M1 |
| 0U, // PseudoVAND_VX_M1_MASK |
| 0U, // PseudoVAND_VX_M1_TU |
| 0U, // PseudoVAND_VX_M2 |
| 0U, // PseudoVAND_VX_M2_MASK |
| 0U, // PseudoVAND_VX_M2_TU |
| 0U, // PseudoVAND_VX_M4 |
| 0U, // PseudoVAND_VX_M4_MASK |
| 0U, // PseudoVAND_VX_M4_TU |
| 0U, // PseudoVAND_VX_M8 |
| 0U, // PseudoVAND_VX_M8_MASK |
| 0U, // PseudoVAND_VX_M8_TU |
| 0U, // PseudoVAND_VX_MF2 |
| 0U, // PseudoVAND_VX_MF2_MASK |
| 0U, // PseudoVAND_VX_MF2_TU |
| 0U, // PseudoVAND_VX_MF4 |
| 0U, // PseudoVAND_VX_MF4_MASK |
| 0U, // PseudoVAND_VX_MF4_TU |
| 0U, // PseudoVAND_VX_MF8 |
| 0U, // PseudoVAND_VX_MF8_MASK |
| 0U, // PseudoVAND_VX_MF8_TU |
| 0U, // PseudoVASUBU_VV_M1 |
| 0U, // PseudoVASUBU_VV_M1_MASK |
| 0U, // PseudoVASUBU_VV_M1_TU |
| 0U, // PseudoVASUBU_VV_M2 |
| 0U, // PseudoVASUBU_VV_M2_MASK |
| 0U, // PseudoVASUBU_VV_M2_TU |
| 0U, // PseudoVASUBU_VV_M4 |
| 0U, // PseudoVASUBU_VV_M4_MASK |
| 0U, // PseudoVASUBU_VV_M4_TU |
| 0U, // PseudoVASUBU_VV_M8 |
| 0U, // PseudoVASUBU_VV_M8_MASK |
| 0U, // PseudoVASUBU_VV_M8_TU |
| 0U, // PseudoVASUBU_VV_MF2 |
| 0U, // PseudoVASUBU_VV_MF2_MASK |
| 0U, // PseudoVASUBU_VV_MF2_TU |
| 0U, // PseudoVASUBU_VV_MF4 |
| 0U, // PseudoVASUBU_VV_MF4_MASK |
| 0U, // PseudoVASUBU_VV_MF4_TU |
| 0U, // PseudoVASUBU_VV_MF8 |
| 0U, // PseudoVASUBU_VV_MF8_MASK |
| 0U, // PseudoVASUBU_VV_MF8_TU |
| 0U, // PseudoVASUBU_VX_M1 |
| 0U, // PseudoVASUBU_VX_M1_MASK |
| 0U, // PseudoVASUBU_VX_M1_TU |
| 0U, // PseudoVASUBU_VX_M2 |
| 0U, // PseudoVASUBU_VX_M2_MASK |
| 0U, // PseudoVASUBU_VX_M2_TU |
| 0U, // PseudoVASUBU_VX_M4 |
| 0U, // PseudoVASUBU_VX_M4_MASK |
| 0U, // PseudoVASUBU_VX_M4_TU |
| 0U, // PseudoVASUBU_VX_M8 |
| 0U, // PseudoVASUBU_VX_M8_MASK |
| 0U, // PseudoVASUBU_VX_M8_TU |
| 0U, // PseudoVASUBU_VX_MF2 |
| 0U, // PseudoVASUBU_VX_MF2_MASK |
| 0U, // PseudoVASUBU_VX_MF2_TU |
| 0U, // PseudoVASUBU_VX_MF4 |
| 0U, // PseudoVASUBU_VX_MF4_MASK |
| 0U, // PseudoVASUBU_VX_MF4_TU |
| 0U, // PseudoVASUBU_VX_MF8 |
| 0U, // PseudoVASUBU_VX_MF8_MASK |
| 0U, // PseudoVASUBU_VX_MF8_TU |
| 0U, // PseudoVASUB_VV_M1 |
| 0U, // PseudoVASUB_VV_M1_MASK |
| 0U, // PseudoVASUB_VV_M1_TU |
| 0U, // PseudoVASUB_VV_M2 |
| 0U, // PseudoVASUB_VV_M2_MASK |
| 0U, // PseudoVASUB_VV_M2_TU |
| 0U, // PseudoVASUB_VV_M4 |
| 0U, // PseudoVASUB_VV_M4_MASK |
| 0U, // PseudoVASUB_VV_M4_TU |
| 0U, // PseudoVASUB_VV_M8 |
| 0U, // PseudoVASUB_VV_M8_MASK |
| 0U, // PseudoVASUB_VV_M8_TU |
| 0U, // PseudoVASUB_VV_MF2 |
| 0U, // PseudoVASUB_VV_MF2_MASK |
| 0U, // PseudoVASUB_VV_MF2_TU |
| 0U, // PseudoVASUB_VV_MF4 |
| 0U, // PseudoVASUB_VV_MF4_MASK |
| 0U, // PseudoVASUB_VV_MF4_TU |
| 0U, // PseudoVASUB_VV_MF8 |
| 0U, // PseudoVASUB_VV_MF8_MASK |
| 0U, // PseudoVASUB_VV_MF8_TU |
| 0U, // PseudoVASUB_VX_M1 |
| 0U, // PseudoVASUB_VX_M1_MASK |
| 0U, // PseudoVASUB_VX_M1_TU |
| 0U, // PseudoVASUB_VX_M2 |
| 0U, // PseudoVASUB_VX_M2_MASK |
| 0U, // PseudoVASUB_VX_M2_TU |
| 0U, // PseudoVASUB_VX_M4 |
| 0U, // PseudoVASUB_VX_M4_MASK |
| 0U, // PseudoVASUB_VX_M4_TU |
| 0U, // PseudoVASUB_VX_M8 |
| 0U, // PseudoVASUB_VX_M8_MASK |
| 0U, // PseudoVASUB_VX_M8_TU |
| 0U, // PseudoVASUB_VX_MF2 |
| 0U, // PseudoVASUB_VX_MF2_MASK |
| 0U, // PseudoVASUB_VX_MF2_TU |
| 0U, // PseudoVASUB_VX_MF4 |
| 0U, // PseudoVASUB_VX_MF4_MASK |
| 0U, // PseudoVASUB_VX_MF4_TU |
| 0U, // PseudoVASUB_VX_MF8 |
| 0U, // PseudoVASUB_VX_MF8_MASK |
| 0U, // PseudoVASUB_VX_MF8_TU |
| 0U, // PseudoVCOMPRESS_VM_M1 |
| 0U, // PseudoVCOMPRESS_VM_M2 |
| 0U, // PseudoVCOMPRESS_VM_M4 |
| 0U, // PseudoVCOMPRESS_VM_M8 |
| 0U, // PseudoVCOMPRESS_VM_MF2 |
| 0U, // PseudoVCOMPRESS_VM_MF4 |
| 0U, // PseudoVCOMPRESS_VM_MF8 |
| 0U, // PseudoVCPOP_M_B1 |
| 0U, // PseudoVCPOP_M_B16 |
| 0U, // PseudoVCPOP_M_B16_MASK |
| 0U, // PseudoVCPOP_M_B1_MASK |
| 0U, // PseudoVCPOP_M_B2 |
| 0U, // PseudoVCPOP_M_B2_MASK |
| 0U, // PseudoVCPOP_M_B32 |
| 0U, // PseudoVCPOP_M_B32_MASK |
| 0U, // PseudoVCPOP_M_B4 |
| 0U, // PseudoVCPOP_M_B4_MASK |
| 0U, // PseudoVCPOP_M_B64 |
| 0U, // PseudoVCPOP_M_B64_MASK |
| 0U, // PseudoVCPOP_M_B8 |
| 0U, // PseudoVCPOP_M_B8_MASK |
| 0U, // PseudoVDIVU_VV_M1 |
| 0U, // PseudoVDIVU_VV_M1_MASK |
| 0U, // PseudoVDIVU_VV_M1_TU |
| 0U, // PseudoVDIVU_VV_M2 |
| 0U, // PseudoVDIVU_VV_M2_MASK |
| 0U, // PseudoVDIVU_VV_M2_TU |
| 0U, // PseudoVDIVU_VV_M4 |
| 0U, // PseudoVDIVU_VV_M4_MASK |
| 0U, // PseudoVDIVU_VV_M4_TU |
| 0U, // PseudoVDIVU_VV_M8 |
| 0U, // PseudoVDIVU_VV_M8_MASK |
| 0U, // PseudoVDIVU_VV_M8_TU |
| 0U, // PseudoVDIVU_VV_MF2 |
| 0U, // PseudoVDIVU_VV_MF2_MASK |
| 0U, // PseudoVDIVU_VV_MF2_TU |
| 0U, // PseudoVDIVU_VV_MF4 |
| 0U, // PseudoVDIVU_VV_MF4_MASK |
| 0U, // PseudoVDIVU_VV_MF4_TU |
| 0U, // PseudoVDIVU_VV_MF8 |
| 0U, // PseudoVDIVU_VV_MF8_MASK |
| 0U, // PseudoVDIVU_VV_MF8_TU |
| 0U, // PseudoVDIVU_VX_M1 |
| 0U, // PseudoVDIVU_VX_M1_MASK |
| 0U, // PseudoVDIVU_VX_M1_TU |
| 0U, // PseudoVDIVU_VX_M2 |
| 0U, // PseudoVDIVU_VX_M2_MASK |
| 0U, // PseudoVDIVU_VX_M2_TU |
| 0U, // PseudoVDIVU_VX_M4 |
| 0U, // PseudoVDIVU_VX_M4_MASK |
| 0U, // PseudoVDIVU_VX_M4_TU |
| 0U, // PseudoVDIVU_VX_M8 |
| 0U, // PseudoVDIVU_VX_M8_MASK |
| 0U, // PseudoVDIVU_VX_M8_TU |
| 0U, // PseudoVDIVU_VX_MF2 |
| 0U, // PseudoVDIVU_VX_MF2_MASK |
| 0U, // PseudoVDIVU_VX_MF2_TU |
| 0U, // PseudoVDIVU_VX_MF4 |
| 0U, // PseudoVDIVU_VX_MF4_MASK |
| 0U, // PseudoVDIVU_VX_MF4_TU |
| 0U, // PseudoVDIVU_VX_MF8 |
| 0U, // PseudoVDIVU_VX_MF8_MASK |
| 0U, // PseudoVDIVU_VX_MF8_TU |
| 0U, // PseudoVDIV_VV_M1 |
| 0U, // PseudoVDIV_VV_M1_MASK |
| 0U, // PseudoVDIV_VV_M1_TU |
| 0U, // PseudoVDIV_VV_M2 |
| 0U, // PseudoVDIV_VV_M2_MASK |
| 0U, // PseudoVDIV_VV_M2_TU |
| 0U, // PseudoVDIV_VV_M4 |
| 0U, // PseudoVDIV_VV_M4_MASK |
| 0U, // PseudoVDIV_VV_M4_TU |
| 0U, // PseudoVDIV_VV_M8 |
| 0U, // PseudoVDIV_VV_M8_MASK |
| 0U, // PseudoVDIV_VV_M8_TU |
| 0U, // PseudoVDIV_VV_MF2 |
| 0U, // PseudoVDIV_VV_MF2_MASK |
| 0U, // PseudoVDIV_VV_MF2_TU |
| 0U, // PseudoVDIV_VV_MF4 |
| 0U, // PseudoVDIV_VV_MF4_MASK |
| 0U, // PseudoVDIV_VV_MF4_TU |
| 0U, // PseudoVDIV_VV_MF8 |
| 0U, // PseudoVDIV_VV_MF8_MASK |
| 0U, // PseudoVDIV_VV_MF8_TU |
| 0U, // PseudoVDIV_VX_M1 |
| 0U, // PseudoVDIV_VX_M1_MASK |
| 0U, // PseudoVDIV_VX_M1_TU |
| 0U, // PseudoVDIV_VX_M2 |
| 0U, // PseudoVDIV_VX_M2_MASK |
| 0U, // PseudoVDIV_VX_M2_TU |
| 0U, // PseudoVDIV_VX_M4 |
| 0U, // PseudoVDIV_VX_M4_MASK |
| 0U, // PseudoVDIV_VX_M4_TU |
| 0U, // PseudoVDIV_VX_M8 |
| 0U, // PseudoVDIV_VX_M8_MASK |
| 0U, // PseudoVDIV_VX_M8_TU |
| 0U, // PseudoVDIV_VX_MF2 |
| 0U, // PseudoVDIV_VX_MF2_MASK |
| 0U, // PseudoVDIV_VX_MF2_TU |
| 0U, // PseudoVDIV_VX_MF4 |
| 0U, // PseudoVDIV_VX_MF4_MASK |
| 0U, // PseudoVDIV_VX_MF4_TU |
| 0U, // PseudoVDIV_VX_MF8 |
| 0U, // PseudoVDIV_VX_MF8_MASK |
| 0U, // PseudoVDIV_VX_MF8_TU |
| 0U, // PseudoVFADD_VF16_M1 |
| 0U, // PseudoVFADD_VF16_M1_MASK |
| 0U, // PseudoVFADD_VF16_M1_TU |
| 0U, // PseudoVFADD_VF16_M2 |
| 0U, // PseudoVFADD_VF16_M2_MASK |
| 0U, // PseudoVFADD_VF16_M2_TU |
| 0U, // PseudoVFADD_VF16_M4 |
| 0U, // PseudoVFADD_VF16_M4_MASK |
| 0U, // PseudoVFADD_VF16_M4_TU |
| 0U, // PseudoVFADD_VF16_M8 |
| 0U, // PseudoVFADD_VF16_M8_MASK |
| 0U, // PseudoVFADD_VF16_M8_TU |
| 0U, // PseudoVFADD_VF16_MF2 |
| 0U, // PseudoVFADD_VF16_MF2_MASK |
| 0U, // PseudoVFADD_VF16_MF2_TU |
| 0U, // PseudoVFADD_VF16_MF4 |
| 0U, // PseudoVFADD_VF16_MF4_MASK |
| 0U, // PseudoVFADD_VF16_MF4_TU |
| 0U, // PseudoVFADD_VF32_M1 |
| 0U, // PseudoVFADD_VF32_M1_MASK |
| 0U, // PseudoVFADD_VF32_M1_TU |
| 0U, // PseudoVFADD_VF32_M2 |
| 0U, // PseudoVFADD_VF32_M2_MASK |
| 0U, // PseudoVFADD_VF32_M2_TU |
| 0U, // PseudoVFADD_VF32_M4 |
| 0U, // PseudoVFADD_VF32_M4_MASK |
| 0U, // PseudoVFADD_VF32_M4_TU |
| 0U, // PseudoVFADD_VF32_M8 |
| 0U, // PseudoVFADD_VF32_M8_MASK |
| 0U, // PseudoVFADD_VF32_M8_TU |
| 0U, // PseudoVFADD_VF32_MF2 |
| 0U, // PseudoVFADD_VF32_MF2_MASK |
| 0U, // PseudoVFADD_VF32_MF2_TU |
| 0U, // PseudoVFADD_VF64_M1 |
| 0U, // PseudoVFADD_VF64_M1_MASK |
| 0U, // PseudoVFADD_VF64_M1_TU |
| 0U, // PseudoVFADD_VF64_M2 |
| 0U, // PseudoVFADD_VF64_M2_MASK |
| 0U, // PseudoVFADD_VF64_M2_TU |
| 0U, // PseudoVFADD_VF64_M4 |
| 0U, // PseudoVFADD_VF64_M4_MASK |
| 0U, // PseudoVFADD_VF64_M4_TU |
| 0U, // PseudoVFADD_VF64_M8 |
| 0U, // PseudoVFADD_VF64_M8_MASK |
| 0U, // PseudoVFADD_VF64_M8_TU |
| 0U, // PseudoVFADD_VV_M1 |
| 0U, // PseudoVFADD_VV_M1_MASK |
| 0U, // PseudoVFADD_VV_M1_TU |
| 0U, // PseudoVFADD_VV_M2 |
| 0U, // PseudoVFADD_VV_M2_MASK |
| 0U, // PseudoVFADD_VV_M2_TU |
| 0U, // PseudoVFADD_VV_M4 |
| 0U, // PseudoVFADD_VV_M4_MASK |
| 0U, // PseudoVFADD_VV_M4_TU |
| 0U, // PseudoVFADD_VV_M8 |
| 0U, // PseudoVFADD_VV_M8_MASK |
| 0U, // PseudoVFADD_VV_M8_TU |
| 0U, // PseudoVFADD_VV_MF2 |
| 0U, // PseudoVFADD_VV_MF2_MASK |
| 0U, // PseudoVFADD_VV_MF2_TU |
| 0U, // PseudoVFADD_VV_MF4 |
| 0U, // PseudoVFADD_VV_MF4_MASK |
| 0U, // PseudoVFADD_VV_MF4_TU |
| 0U, // PseudoVFCLASS_V_M1 |
| 0U, // PseudoVFCLASS_V_M1_MASK |
| 0U, // PseudoVFCLASS_V_M1_TU |
| 0U, // PseudoVFCLASS_V_M2 |
| 0U, // PseudoVFCLASS_V_M2_MASK |
| 0U, // PseudoVFCLASS_V_M2_TU |
| 0U, // PseudoVFCLASS_V_M4 |
| 0U, // PseudoVFCLASS_V_M4_MASK |
| 0U, // PseudoVFCLASS_V_M4_TU |
| 0U, // PseudoVFCLASS_V_M8 |
| 0U, // PseudoVFCLASS_V_M8_MASK |
| 0U, // PseudoVFCLASS_V_M8_TU |
| 0U, // PseudoVFCLASS_V_MF2 |
| 0U, // PseudoVFCLASS_V_MF2_MASK |
| 0U, // PseudoVFCLASS_V_MF2_TU |
| 0U, // PseudoVFCLASS_V_MF4 |
| 0U, // PseudoVFCLASS_V_MF4_MASK |
| 0U, // PseudoVFCLASS_V_MF4_TU |
| 0U, // PseudoVFCVT_F_XU_V_M1 |
| 0U, // PseudoVFCVT_F_XU_V_M1_MASK |
| 0U, // PseudoVFCVT_F_XU_V_M1_TU |
| 0U, // PseudoVFCVT_F_XU_V_M2 |
| 0U, // PseudoVFCVT_F_XU_V_M2_MASK |
| 0U, // PseudoVFCVT_F_XU_V_M2_TU |
| 0U, // PseudoVFCVT_F_XU_V_M4 |
| 0U, // PseudoVFCVT_F_XU_V_M4_MASK |
| 0U, // PseudoVFCVT_F_XU_V_M4_TU |
| 0U, // PseudoVFCVT_F_XU_V_M8 |
| 0U, // PseudoVFCVT_F_XU_V_M8_MASK |
| 0U, // PseudoVFCVT_F_XU_V_M8_TU |
| 0U, // PseudoVFCVT_F_XU_V_MF2 |
| 0U, // PseudoVFCVT_F_XU_V_MF2_MASK |
| 0U, // PseudoVFCVT_F_XU_V_MF2_TU |
| 0U, // PseudoVFCVT_F_XU_V_MF4 |
| 0U, // PseudoVFCVT_F_XU_V_MF4_MASK |
| 0U, // PseudoVFCVT_F_XU_V_MF4_TU |
| 0U, // PseudoVFCVT_F_X_V_M1 |
| 0U, // PseudoVFCVT_F_X_V_M1_MASK |
| 0U, // PseudoVFCVT_F_X_V_M1_TU |
| 0U, // PseudoVFCVT_F_X_V_M2 |
| 0U, // PseudoVFCVT_F_X_V_M2_MASK |
| 0U, // PseudoVFCVT_F_X_V_M2_TU |
| 0U, // PseudoVFCVT_F_X_V_M4 |
| 0U, // PseudoVFCVT_F_X_V_M4_MASK |
| 0U, // PseudoVFCVT_F_X_V_M4_TU |
| 0U, // PseudoVFCVT_F_X_V_M8 |
| 0U, // PseudoVFCVT_F_X_V_M8_MASK |
| 0U, // PseudoVFCVT_F_X_V_M8_TU |
| 0U, // PseudoVFCVT_F_X_V_MF2 |
| 0U, // PseudoVFCVT_F_X_V_MF2_MASK |
| 0U, // PseudoVFCVT_F_X_V_MF2_TU |
| 0U, // PseudoVFCVT_F_X_V_MF4 |
| 0U, // PseudoVFCVT_F_X_V_MF4_MASK |
| 0U, // PseudoVFCVT_F_X_V_MF4_TU |
| 0U, // PseudoVFCVT_RM_F_XU_V_M1_MASK |
| 0U, // PseudoVFCVT_RM_F_XU_V_M2_MASK |
| 0U, // PseudoVFCVT_RM_F_XU_V_M4_MASK |
| 0U, // PseudoVFCVT_RM_F_XU_V_M8_MASK |
| 0U, // PseudoVFCVT_RM_F_XU_V_MF2_MASK |
| 0U, // PseudoVFCVT_RM_F_XU_V_MF4_MASK |
| 0U, // PseudoVFCVT_RM_F_X_V_M1_MASK |
| 0U, // PseudoVFCVT_RM_F_X_V_M2_MASK |
| 0U, // PseudoVFCVT_RM_F_X_V_M4_MASK |
| 0U, // PseudoVFCVT_RM_F_X_V_M8_MASK |
| 0U, // PseudoVFCVT_RM_F_X_V_MF2_MASK |
| 0U, // PseudoVFCVT_RM_F_X_V_MF4_MASK |
| 0U, // PseudoVFCVT_RM_XU_F_V_M1_MASK |
| 0U, // PseudoVFCVT_RM_XU_F_V_M2_MASK |
| 0U, // PseudoVFCVT_RM_XU_F_V_M4_MASK |
| 0U, // PseudoVFCVT_RM_XU_F_V_M8_MASK |
| 0U, // PseudoVFCVT_RM_XU_F_V_MF2_MASK |
| 0U, // PseudoVFCVT_RM_XU_F_V_MF4_MASK |
| 0U, // PseudoVFCVT_RM_X_F_V_M1_MASK |
| 0U, // PseudoVFCVT_RM_X_F_V_M2_MASK |
| 0U, // PseudoVFCVT_RM_X_F_V_M4_MASK |
| 0U, // PseudoVFCVT_RM_X_F_V_M8_MASK |
| 0U, // PseudoVFCVT_RM_X_F_V_MF2_MASK |
| 0U, // PseudoVFCVT_RM_X_F_V_MF4_MASK |
| 0U, // PseudoVFCVT_RTZ_XU_F_V_M1 |
| 0U, // PseudoVFCVT_RTZ_XU_F_V_M1_MASK |
| 0U, // PseudoVFCVT_RTZ_XU_F_V_M1_TU |
| 0U, // PseudoVFCVT_RTZ_XU_F_V_M2 |
| 0U, // PseudoVFCVT_RTZ_XU_F_V_M2_MASK |
| 0U, // PseudoVFCVT_RTZ_XU_F_V_M2_TU |
| 0U, // PseudoVFCVT_RTZ_XU_F_V_M4 |
| 0U, // PseudoVFCVT_RTZ_XU_F_V_M4_MASK |
| 0U, // PseudoVFCVT_RTZ_XU_F_V_M4_TU |
| 0U, // PseudoVFCVT_RTZ_XU_F_V_M8 |
| 0U, // PseudoVFCVT_RTZ_XU_F_V_M8_MASK |
| 0U, // PseudoVFCVT_RTZ_XU_F_V_M8_TU |
| 0U, // PseudoVFCVT_RTZ_XU_F_V_MF2 |
| 0U, // PseudoVFCVT_RTZ_XU_F_V_MF2_MASK |
| 0U, // PseudoVFCVT_RTZ_XU_F_V_MF2_TU |
| 0U, // PseudoVFCVT_RTZ_XU_F_V_MF4 |
| 0U, // PseudoVFCVT_RTZ_XU_F_V_MF4_MASK |
| 0U, // PseudoVFCVT_RTZ_XU_F_V_MF4_TU |
| 0U, // PseudoVFCVT_RTZ_X_F_V_M1 |
| 0U, // PseudoVFCVT_RTZ_X_F_V_M1_MASK |
| 0U, // PseudoVFCVT_RTZ_X_F_V_M1_TU |
| 0U, // PseudoVFCVT_RTZ_X_F_V_M2 |
| 0U, // PseudoVFCVT_RTZ_X_F_V_M2_MASK |
| 0U, // PseudoVFCVT_RTZ_X_F_V_M2_TU |
| 0U, // PseudoVFCVT_RTZ_X_F_V_M4 |
| 0U, // PseudoVFCVT_RTZ_X_F_V_M4_MASK |
| 0U, // PseudoVFCVT_RTZ_X_F_V_M4_TU |
| 0U, // PseudoVFCVT_RTZ_X_F_V_M8 |
| 0U, // PseudoVFCVT_RTZ_X_F_V_M8_MASK |
| 0U, // PseudoVFCVT_RTZ_X_F_V_M8_TU |
| 0U, // PseudoVFCVT_RTZ_X_F_V_MF2 |
| 0U, // PseudoVFCVT_RTZ_X_F_V_MF2_MASK |
| 0U, // PseudoVFCVT_RTZ_X_F_V_MF2_TU |
| 0U, // PseudoVFCVT_RTZ_X_F_V_MF4 |
| 0U, // PseudoVFCVT_RTZ_X_F_V_MF4_MASK |
| 0U, // PseudoVFCVT_RTZ_X_F_V_MF4_TU |
| 0U, // PseudoVFCVT_XU_F_V_M1 |
| 0U, // PseudoVFCVT_XU_F_V_M1_MASK |
| 0U, // PseudoVFCVT_XU_F_V_M1_TU |
| 0U, // PseudoVFCVT_XU_F_V_M2 |
| 0U, // PseudoVFCVT_XU_F_V_M2_MASK |
| 0U, // PseudoVFCVT_XU_F_V_M2_TU |
| 0U, // PseudoVFCVT_XU_F_V_M4 |
| 0U, // PseudoVFCVT_XU_F_V_M4_MASK |
| 0U, // PseudoVFCVT_XU_F_V_M4_TU |
| 0U, // PseudoVFCVT_XU_F_V_M8 |
| 0U, // PseudoVFCVT_XU_F_V_M8_MASK |
| 0U, // PseudoVFCVT_XU_F_V_M8_TU |
| 0U, // PseudoVFCVT_XU_F_V_MF2 |
| 0U, // PseudoVFCVT_XU_F_V_MF2_MASK |
| 0U, // PseudoVFCVT_XU_F_V_MF2_TU |
| 0U, // PseudoVFCVT_XU_F_V_MF4 |
| 0U, // PseudoVFCVT_XU_F_V_MF4_MASK |
| 0U, // PseudoVFCVT_XU_F_V_MF4_TU |
| 0U, // PseudoVFCVT_X_F_V_M1 |
| 0U, // PseudoVFCVT_X_F_V_M1_MASK |
| 0U, // PseudoVFCVT_X_F_V_M1_TU |
| 0U, // PseudoVFCVT_X_F_V_M2 |
| 0U, // PseudoVFCVT_X_F_V_M2_MASK |
| 0U, // PseudoVFCVT_X_F_V_M2_TU |
| 0U, // PseudoVFCVT_X_F_V_M4 |
| 0U, // PseudoVFCVT_X_F_V_M4_MASK |
| 0U, // PseudoVFCVT_X_F_V_M4_TU |
| 0U, // PseudoVFCVT_X_F_V_M8 |
| 0U, // PseudoVFCVT_X_F_V_M8_MASK |
| 0U, // PseudoVFCVT_X_F_V_M8_TU |
| 0U, // PseudoVFCVT_X_F_V_MF2 |
| 0U, // PseudoVFCVT_X_F_V_MF2_MASK |
| 0U, // PseudoVFCVT_X_F_V_MF2_TU |
| 0U, // PseudoVFCVT_X_F_V_MF4 |
| 0U, // PseudoVFCVT_X_F_V_MF4_MASK |
| 0U, // PseudoVFCVT_X_F_V_MF4_TU |
| 0U, // PseudoVFDIV_VF16_M1 |
| 0U, // PseudoVFDIV_VF16_M1_MASK |
| 0U, // PseudoVFDIV_VF16_M1_TU |
| 0U, // PseudoVFDIV_VF16_M2 |
| 0U, // PseudoVFDIV_VF16_M2_MASK |
| 0U, // PseudoVFDIV_VF16_M2_TU |
| 0U, // PseudoVFDIV_VF16_M4 |
| 0U, // PseudoVFDIV_VF16_M4_MASK |
| 0U, // PseudoVFDIV_VF16_M4_TU |
| 0U, // PseudoVFDIV_VF16_M8 |
| 0U, // PseudoVFDIV_VF16_M8_MASK |
| 0U, // PseudoVFDIV_VF16_M8_TU |
| 0U, // PseudoVFDIV_VF16_MF2 |
| 0U, // PseudoVFDIV_VF16_MF2_MASK |
| 0U, // PseudoVFDIV_VF16_MF2_TU |
| 0U, // PseudoVFDIV_VF16_MF4 |
| 0U, // PseudoVFDIV_VF16_MF4_MASK |
| 0U, // PseudoVFDIV_VF16_MF4_TU |
| 0U, // PseudoVFDIV_VF32_M1 |
| 0U, // PseudoVFDIV_VF32_M1_MASK |
| 0U, // PseudoVFDIV_VF32_M1_TU |
| 0U, // PseudoVFDIV_VF32_M2 |
| 0U, // PseudoVFDIV_VF32_M2_MASK |
| 0U, // PseudoVFDIV_VF32_M2_TU |
| 0U, // PseudoVFDIV_VF32_M4 |
| 0U, // PseudoVFDIV_VF32_M4_MASK |
| 0U, // PseudoVFDIV_VF32_M4_TU |
| 0U, // PseudoVFDIV_VF32_M8 |
| 0U, // PseudoVFDIV_VF32_M8_MASK |
| 0U, // PseudoVFDIV_VF32_M8_TU |
| 0U, // PseudoVFDIV_VF32_MF2 |
| 0U, // PseudoVFDIV_VF32_MF2_MASK |
| 0U, // PseudoVFDIV_VF32_MF2_TU |
| 0U, // PseudoVFDIV_VF64_M1 |
| 0U, // PseudoVFDIV_VF64_M1_MASK |
| 0U, // PseudoVFDIV_VF64_M1_TU |
| 0U, // PseudoVFDIV_VF64_M2 |
| 0U, // PseudoVFDIV_VF64_M2_MASK |
| 0U, // PseudoVFDIV_VF64_M2_TU |
| 0U, // PseudoVFDIV_VF64_M4 |
| 0U, // PseudoVFDIV_VF64_M4_MASK |
| 0U, // PseudoVFDIV_VF64_M4_TU |
| 0U, // PseudoVFDIV_VF64_M8 |
| 0U, // PseudoVFDIV_VF64_M8_MASK |
| 0U, // PseudoVFDIV_VF64_M8_TU |
| 0U, // PseudoVFDIV_VV_M1 |
| 0U, // PseudoVFDIV_VV_M1_MASK |
| 0U, // PseudoVFDIV_VV_M1_TU |
| 0U, // PseudoVFDIV_VV_M2 |
| 0U, // PseudoVFDIV_VV_M2_MASK |
| 0U, // PseudoVFDIV_VV_M2_TU |
| 0U, // PseudoVFDIV_VV_M4 |
| 0U, // PseudoVFDIV_VV_M4_MASK |
| 0U, // PseudoVFDIV_VV_M4_TU |
| 0U, // PseudoVFDIV_VV_M8 |
| 0U, // PseudoVFDIV_VV_M8_MASK |
| 0U, // PseudoVFDIV_VV_M8_TU |
| 0U, // PseudoVFDIV_VV_MF2 |
| 0U, // PseudoVFDIV_VV_MF2_MASK |
| 0U, // PseudoVFDIV_VV_MF2_TU |
| 0U, // PseudoVFDIV_VV_MF4 |
| 0U, // PseudoVFDIV_VV_MF4_MASK |
| 0U, // PseudoVFDIV_VV_MF4_TU |
| 0U, // PseudoVFIRST_M_B1 |
| 0U, // PseudoVFIRST_M_B16 |
| 0U, // PseudoVFIRST_M_B16_MASK |
| 0U, // PseudoVFIRST_M_B1_MASK |
| 0U, // PseudoVFIRST_M_B2 |
| 0U, // PseudoVFIRST_M_B2_MASK |
| 0U, // PseudoVFIRST_M_B32 |
| 0U, // PseudoVFIRST_M_B32_MASK |
| 0U, // PseudoVFIRST_M_B4 |
| 0U, // PseudoVFIRST_M_B4_MASK |
| 0U, // PseudoVFIRST_M_B64 |
| 0U, // PseudoVFIRST_M_B64_MASK |
| 0U, // PseudoVFIRST_M_B8 |
| 0U, // PseudoVFIRST_M_B8_MASK |
| 0U, // PseudoVFMACC_VF16_M1 |
| 0U, // PseudoVFMACC_VF16_M1_MASK |
| 0U, // PseudoVFMACC_VF16_M2 |
| 0U, // PseudoVFMACC_VF16_M2_MASK |
| 0U, // PseudoVFMACC_VF16_M4 |
| 0U, // PseudoVFMACC_VF16_M4_MASK |
| 0U, // PseudoVFMACC_VF16_M8 |
| 0U, // PseudoVFMACC_VF16_M8_MASK |
| 0U, // PseudoVFMACC_VF16_MF2 |
| 0U, // PseudoVFMACC_VF16_MF2_MASK |
| 0U, // PseudoVFMACC_VF16_MF4 |
| 0U, // PseudoVFMACC_VF16_MF4_MASK |
| 0U, // PseudoVFMACC_VF32_M1 |
| 0U, // PseudoVFMACC_VF32_M1_MASK |
| 0U, // PseudoVFMACC_VF32_M2 |
| 0U, // PseudoVFMACC_VF32_M2_MASK |
| 0U, // PseudoVFMACC_VF32_M4 |
| 0U, // PseudoVFMACC_VF32_M4_MASK |
| 0U, // PseudoVFMACC_VF32_M8 |
| 0U, // PseudoVFMACC_VF32_M8_MASK |
| 0U, // PseudoVFMACC_VF32_MF2 |
| 0U, // PseudoVFMACC_VF32_MF2_MASK |
| 0U, // PseudoVFMACC_VF64_M1 |
| 0U, // PseudoVFMACC_VF64_M1_MASK |
| 0U, // PseudoVFMACC_VF64_M2 |
| 0U, // PseudoVFMACC_VF64_M2_MASK |
| 0U, // PseudoVFMACC_VF64_M4 |
| 0U, // PseudoVFMACC_VF64_M4_MASK |
| 0U, // PseudoVFMACC_VF64_M8 |
| 0U, // PseudoVFMACC_VF64_M8_MASK |
| 0U, // PseudoVFMACC_VV_M1 |
| 0U, // PseudoVFMACC_VV_M1_MASK |
| 0U, // PseudoVFMACC_VV_M2 |
| 0U, // PseudoVFMACC_VV_M2_MASK |
| 0U, // PseudoVFMACC_VV_M4 |
| 0U, // PseudoVFMACC_VV_M4_MASK |
| 0U, // PseudoVFMACC_VV_M8 |
| 0U, // PseudoVFMACC_VV_M8_MASK |
| 0U, // PseudoVFMACC_VV_MF2 |
| 0U, // PseudoVFMACC_VV_MF2_MASK |
| 0U, // PseudoVFMACC_VV_MF4 |
| 0U, // PseudoVFMACC_VV_MF4_MASK |
| 0U, // PseudoVFMADD_VF16_M1 |
| 0U, // PseudoVFMADD_VF16_M1_MASK |
| 0U, // PseudoVFMADD_VF16_M2 |
| 0U, // PseudoVFMADD_VF16_M2_MASK |
| 0U, // PseudoVFMADD_VF16_M4 |
| 0U, // PseudoVFMADD_VF16_M4_MASK |
| 0U, // PseudoVFMADD_VF16_M8 |
| 0U, // PseudoVFMADD_VF16_M8_MASK |
| 0U, // PseudoVFMADD_VF16_MF2 |
| 0U, // PseudoVFMADD_VF16_MF2_MASK |
| 0U, // PseudoVFMADD_VF16_MF4 |
| 0U, // PseudoVFMADD_VF16_MF4_MASK |
| 0U, // PseudoVFMADD_VF32_M1 |
| 0U, // PseudoVFMADD_VF32_M1_MASK |
| 0U, // PseudoVFMADD_VF32_M2 |
| 0U, // PseudoVFMADD_VF32_M2_MASK |
| 0U, // PseudoVFMADD_VF32_M4 |
| 0U, // PseudoVFMADD_VF32_M4_MASK |
| 0U, // PseudoVFMADD_VF32_M8 |
| 0U, // PseudoVFMADD_VF32_M8_MASK |
| 0U, // PseudoVFMADD_VF32_MF2 |
| 0U, // PseudoVFMADD_VF32_MF2_MASK |
| 0U, // PseudoVFMADD_VF64_M1 |
| 0U, // PseudoVFMADD_VF64_M1_MASK |
| 0U, // PseudoVFMADD_VF64_M2 |
| 0U, // PseudoVFMADD_VF64_M2_MASK |
| 0U, // PseudoVFMADD_VF64_M4 |
| 0U, // PseudoVFMADD_VF64_M4_MASK |
| 0U, // PseudoVFMADD_VF64_M8 |
| 0U, // PseudoVFMADD_VF64_M8_MASK |
| 0U, // PseudoVFMADD_VV_M1 |
| 0U, // PseudoVFMADD_VV_M1_MASK |
| 0U, // PseudoVFMADD_VV_M2 |
| 0U, // PseudoVFMADD_VV_M2_MASK |
| 0U, // PseudoVFMADD_VV_M4 |
| 0U, // PseudoVFMADD_VV_M4_MASK |
| 0U, // PseudoVFMADD_VV_M8 |
| 0U, // PseudoVFMADD_VV_M8_MASK |
| 0U, // PseudoVFMADD_VV_MF2 |
| 0U, // PseudoVFMADD_VV_MF2_MASK |
| 0U, // PseudoVFMADD_VV_MF4 |
| 0U, // PseudoVFMADD_VV_MF4_MASK |
| 0U, // PseudoVFMAX_VF16_M1 |
| 0U, // PseudoVFMAX_VF16_M1_MASK |
| 0U, // PseudoVFMAX_VF16_M1_TU |
| 0U, // PseudoVFMAX_VF16_M2 |
| 0U, // PseudoVFMAX_VF16_M2_MASK |
| 0U, // PseudoVFMAX_VF16_M2_TU |
| 0U, // PseudoVFMAX_VF16_M4 |
| 0U, // PseudoVFMAX_VF16_M4_MASK |
| 0U, // PseudoVFMAX_VF16_M4_TU |
| 0U, // PseudoVFMAX_VF16_M8 |
| 0U, // PseudoVFMAX_VF16_M8_MASK |
| 0U, // PseudoVFMAX_VF16_M8_TU |
| 0U, // PseudoVFMAX_VF16_MF2 |
| 0U, // PseudoVFMAX_VF16_MF2_MASK |
| 0U, // PseudoVFMAX_VF16_MF2_TU |
| 0U, // PseudoVFMAX_VF16_MF4 |
| 0U, // PseudoVFMAX_VF16_MF4_MASK |
| 0U, // PseudoVFMAX_VF16_MF4_TU |
| 0U, // PseudoVFMAX_VF32_M1 |
| 0U, // PseudoVFMAX_VF32_M1_MASK |
| 0U, // PseudoVFMAX_VF32_M1_TU |
| 0U, // PseudoVFMAX_VF32_M2 |
| 0U, // PseudoVFMAX_VF32_M2_MASK |
| 0U, // PseudoVFMAX_VF32_M2_TU |
| 0U, // PseudoVFMAX_VF32_M4 |
| 0U, // PseudoVFMAX_VF32_M4_MASK |
| 0U, // PseudoVFMAX_VF32_M4_TU |
| 0U, // PseudoVFMAX_VF32_M8 |
| 0U, // PseudoVFMAX_VF32_M8_MASK |
| 0U, // PseudoVFMAX_VF32_M8_TU |
| 0U, // PseudoVFMAX_VF32_MF2 |
| 0U, // PseudoVFMAX_VF32_MF2_MASK |
| 0U, // PseudoVFMAX_VF32_MF2_TU |
| 0U, // PseudoVFMAX_VF64_M1 |
| 0U, // PseudoVFMAX_VF64_M1_MASK |
| 0U, // PseudoVFMAX_VF64_M1_TU |
| 0U, // PseudoVFMAX_VF64_M2 |
| 0U, // PseudoVFMAX_VF64_M2_MASK |
| 0U, // PseudoVFMAX_VF64_M2_TU |
| 0U, // PseudoVFMAX_VF64_M4 |
| 0U, // PseudoVFMAX_VF64_M4_MASK |
| 0U, // PseudoVFMAX_VF64_M4_TU |
| 0U, // PseudoVFMAX_VF64_M8 |
| 0U, // PseudoVFMAX_VF64_M8_MASK |
| 0U, // PseudoVFMAX_VF64_M8_TU |
| 0U, // PseudoVFMAX_VV_M1 |
| 0U, // PseudoVFMAX_VV_M1_MASK |
| 0U, // PseudoVFMAX_VV_M1_TU |
| 0U, // PseudoVFMAX_VV_M2 |
| 0U, // PseudoVFMAX_VV_M2_MASK |
| 0U, // PseudoVFMAX_VV_M2_TU |
| 0U, // PseudoVFMAX_VV_M4 |
| 0U, // PseudoVFMAX_VV_M4_MASK |
| 0U, // PseudoVFMAX_VV_M4_TU |
| 0U, // PseudoVFMAX_VV_M8 |
| 0U, // PseudoVFMAX_VV_M8_MASK |
| 0U, // PseudoVFMAX_VV_M8_TU |
| 0U, // PseudoVFMAX_VV_MF2 |
| 0U, // PseudoVFMAX_VV_MF2_MASK |
| 0U, // PseudoVFMAX_VV_MF2_TU |
| 0U, // PseudoVFMAX_VV_MF4 |
| 0U, // PseudoVFMAX_VV_MF4_MASK |
| 0U, // PseudoVFMAX_VV_MF4_TU |
| 0U, // PseudoVFMERGE_VF16M_M1 |
| 0U, // PseudoVFMERGE_VF16M_M1_TU |
| 0U, // PseudoVFMERGE_VF16M_M2 |
| 0U, // PseudoVFMERGE_VF16M_M2_TU |
| 0U, // PseudoVFMERGE_VF16M_M4 |
| 0U, // PseudoVFMERGE_VF16M_M4_TU |
| 0U, // PseudoVFMERGE_VF16M_M8 |
| 0U, // PseudoVFMERGE_VF16M_M8_TU |
| 0U, // PseudoVFMERGE_VF16M_MF2 |
| 0U, // PseudoVFMERGE_VF16M_MF2_TU |
| 0U, // PseudoVFMERGE_VF16M_MF4 |
| 0U, // PseudoVFMERGE_VF16M_MF4_TU |
| 0U, // PseudoVFMERGE_VF32M_M1 |
| 0U, // PseudoVFMERGE_VF32M_M1_TU |
| 0U, // PseudoVFMERGE_VF32M_M2 |
| 0U, // PseudoVFMERGE_VF32M_M2_TU |
| 0U, // PseudoVFMERGE_VF32M_M4 |
| 0U, // PseudoVFMERGE_VF32M_M4_TU |
| 0U, // PseudoVFMERGE_VF32M_M8 |
| 0U, // PseudoVFMERGE_VF32M_M8_TU |
| 0U, // PseudoVFMERGE_VF32M_MF2 |
| 0U, // PseudoVFMERGE_VF32M_MF2_TU |
| 0U, // PseudoVFMERGE_VF64M_M1 |
| 0U, // PseudoVFMERGE_VF64M_M1_TU |
| 0U, // PseudoVFMERGE_VF64M_M2 |
| 0U, // PseudoVFMERGE_VF64M_M2_TU |
| 0U, // PseudoVFMERGE_VF64M_M4 |
| 0U, // PseudoVFMERGE_VF64M_M4_TU |
| 0U, // PseudoVFMERGE_VF64M_M8 |
| 0U, // PseudoVFMERGE_VF64M_M8_TU |
| 0U, // PseudoVFMIN_VF16_M1 |
| 0U, // PseudoVFMIN_VF16_M1_MASK |
| 0U, // PseudoVFMIN_VF16_M1_TU |
| 0U, // PseudoVFMIN_VF16_M2 |
| 0U, // PseudoVFMIN_VF16_M2_MASK |
| 0U, // PseudoVFMIN_VF16_M2_TU |
| 0U, // PseudoVFMIN_VF16_M4 |
| 0U, // PseudoVFMIN_VF16_M4_MASK |
| 0U, // PseudoVFMIN_VF16_M4_TU |
| 0U, // PseudoVFMIN_VF16_M8 |
| 0U, // PseudoVFMIN_VF16_M8_MASK |
| 0U, // PseudoVFMIN_VF16_M8_TU |
| 0U, // PseudoVFMIN_VF16_MF2 |
| 0U, // PseudoVFMIN_VF16_MF2_MASK |
| 0U, // PseudoVFMIN_VF16_MF2_TU |
| 0U, // PseudoVFMIN_VF16_MF4 |
| 0U, // PseudoVFMIN_VF16_MF4_MASK |
| 0U, // PseudoVFMIN_VF16_MF4_TU |
| 0U, // PseudoVFMIN_VF32_M1 |
| 0U, // PseudoVFMIN_VF32_M1_MASK |
| 0U, // PseudoVFMIN_VF32_M1_TU |
| 0U, // PseudoVFMIN_VF32_M2 |
| 0U, // PseudoVFMIN_VF32_M2_MASK |
| 0U, // PseudoVFMIN_VF32_M2_TU |
| 0U, // PseudoVFMIN_VF32_M4 |
| 0U, // PseudoVFMIN_VF32_M4_MASK |
| 0U, // PseudoVFMIN_VF32_M4_TU |
| 0U, // PseudoVFMIN_VF32_M8 |
| 0U, // PseudoVFMIN_VF32_M8_MASK |
| 0U, // PseudoVFMIN_VF32_M8_TU |
| 0U, // PseudoVFMIN_VF32_MF2 |
| 0U, // PseudoVFMIN_VF32_MF2_MASK |
| 0U, // PseudoVFMIN_VF32_MF2_TU |
| 0U, // PseudoVFMIN_VF64_M1 |
| 0U, // PseudoVFMIN_VF64_M1_MASK |
| 0U, // PseudoVFMIN_VF64_M1_TU |
| 0U, // PseudoVFMIN_VF64_M2 |
| 0U, // PseudoVFMIN_VF64_M2_MASK |
| 0U, // PseudoVFMIN_VF64_M2_TU |
| 0U, // PseudoVFMIN_VF64_M4 |
| 0U, // PseudoVFMIN_VF64_M4_MASK |
| 0U, // PseudoVFMIN_VF64_M4_TU |
| 0U, // PseudoVFMIN_VF64_M8 |
| 0U, // PseudoVFMIN_VF64_M8_MASK |
| 0U, // PseudoVFMIN_VF64_M8_TU |
| 0U, // PseudoVFMIN_VV_M1 |
| 0U, // PseudoVFMIN_VV_M1_MASK |
| 0U, // PseudoVFMIN_VV_M1_TU |
| 0U, // PseudoVFMIN_VV_M2 |
| 0U, // PseudoVFMIN_VV_M2_MASK |
| 0U, // PseudoVFMIN_VV_M2_TU |
| 0U, // PseudoVFMIN_VV_M4 |
| 0U, // PseudoVFMIN_VV_M4_MASK |
| 0U, // PseudoVFMIN_VV_M4_TU |
| 0U, // PseudoVFMIN_VV_M8 |
| 0U, // PseudoVFMIN_VV_M8_MASK |
| 0U, // PseudoVFMIN_VV_M8_TU |
| 0U, // PseudoVFMIN_VV_MF2 |
| 0U, // PseudoVFMIN_VV_MF2_MASK |
| 0U, // PseudoVFMIN_VV_MF2_TU |
| 0U, // PseudoVFMIN_VV_MF4 |
| 0U, // PseudoVFMIN_VV_MF4_MASK |
| 0U, // PseudoVFMIN_VV_MF4_TU |
| 0U, // PseudoVFMSAC_VF16_M1 |
| 0U, // PseudoVFMSAC_VF16_M1_MASK |
| 0U, // PseudoVFMSAC_VF16_M2 |
| 0U, // PseudoVFMSAC_VF16_M2_MASK |
| 0U, // PseudoVFMSAC_VF16_M4 |
| 0U, // PseudoVFMSAC_VF16_M4_MASK |
| 0U, // PseudoVFMSAC_VF16_M8 |
| 0U, // PseudoVFMSAC_VF16_M8_MASK |
| 0U, // PseudoVFMSAC_VF16_MF2 |
| 0U, // PseudoVFMSAC_VF16_MF2_MASK |
| 0U, // PseudoVFMSAC_VF16_MF4 |
| 0U, // PseudoVFMSAC_VF16_MF4_MASK |
| 0U, // PseudoVFMSAC_VF32_M1 |
| 0U, // PseudoVFMSAC_VF32_M1_MASK |
| 0U, // PseudoVFMSAC_VF32_M2 |
| 0U, // PseudoVFMSAC_VF32_M2_MASK |
| 0U, // PseudoVFMSAC_VF32_M4 |
| 0U, // PseudoVFMSAC_VF32_M4_MASK |
| 0U, // PseudoVFMSAC_VF32_M8 |
| 0U, // PseudoVFMSAC_VF32_M8_MASK |
| 0U, // PseudoVFMSAC_VF32_MF2 |
| 0U, // PseudoVFMSAC_VF32_MF2_MASK |
| 0U, // PseudoVFMSAC_VF64_M1 |
| 0U, // PseudoVFMSAC_VF64_M1_MASK |
| 0U, // PseudoVFMSAC_VF64_M2 |
| 0U, // PseudoVFMSAC_VF64_M2_MASK |
| 0U, // PseudoVFMSAC_VF64_M4 |
| 0U, // PseudoVFMSAC_VF64_M4_MASK |
| 0U, // PseudoVFMSAC_VF64_M8 |
| 0U, // PseudoVFMSAC_VF64_M8_MASK |
| 0U, // PseudoVFMSAC_VV_M1 |
| 0U, // PseudoVFMSAC_VV_M1_MASK |
| 0U, // PseudoVFMSAC_VV_M2 |
| 0U, // PseudoVFMSAC_VV_M2_MASK |
| 0U, // PseudoVFMSAC_VV_M4 |
| 0U, // PseudoVFMSAC_VV_M4_MASK |
| 0U, // PseudoVFMSAC_VV_M8 |
| 0U, // PseudoVFMSAC_VV_M8_MASK |
| 0U, // PseudoVFMSAC_VV_MF2 |
| 0U, // PseudoVFMSAC_VV_MF2_MASK |
| 0U, // PseudoVFMSAC_VV_MF4 |
| 0U, // PseudoVFMSAC_VV_MF4_MASK |
| 0U, // PseudoVFMSUB_VF16_M1 |
| 0U, // PseudoVFMSUB_VF16_M1_MASK |
| 0U, // PseudoVFMSUB_VF16_M2 |
| 0U, // PseudoVFMSUB_VF16_M2_MASK |
| 0U, // PseudoVFMSUB_VF16_M4 |
| 0U, // PseudoVFMSUB_VF16_M4_MASK |
| 0U, // PseudoVFMSUB_VF16_M8 |
| 0U, // PseudoVFMSUB_VF16_M8_MASK |
| 0U, // PseudoVFMSUB_VF16_MF2 |
| 0U, // PseudoVFMSUB_VF16_MF2_MASK |
| 0U, // PseudoVFMSUB_VF16_MF4 |
| 0U, // PseudoVFMSUB_VF16_MF4_MASK |
| 0U, // PseudoVFMSUB_VF32_M1 |
| 0U, // PseudoVFMSUB_VF32_M1_MASK |
| 0U, // PseudoVFMSUB_VF32_M2 |
| 0U, // PseudoVFMSUB_VF32_M2_MASK |
| 0U, // PseudoVFMSUB_VF32_M4 |
| 0U, // PseudoVFMSUB_VF32_M4_MASK |
| 0U, // PseudoVFMSUB_VF32_M8 |
| 0U, // PseudoVFMSUB_VF32_M8_MASK |
| 0U, // PseudoVFMSUB_VF32_MF2 |
| 0U, // PseudoVFMSUB_VF32_MF2_MASK |
| 0U, // PseudoVFMSUB_VF64_M1 |
| 0U, // PseudoVFMSUB_VF64_M1_MASK |
| 0U, // PseudoVFMSUB_VF64_M2 |
| 0U, // PseudoVFMSUB_VF64_M2_MASK |
| 0U, // PseudoVFMSUB_VF64_M4 |
| 0U, // PseudoVFMSUB_VF64_M4_MASK |
| 0U, // PseudoVFMSUB_VF64_M8 |
| 0U, // PseudoVFMSUB_VF64_M8_MASK |
| 0U, // PseudoVFMSUB_VV_M1 |
| 0U, // PseudoVFMSUB_VV_M1_MASK |
| 0U, // PseudoVFMSUB_VV_M2 |
| 0U, // PseudoVFMSUB_VV_M2_MASK |
| 0U, // PseudoVFMSUB_VV_M4 |
| 0U, // PseudoVFMSUB_VV_M4_MASK |
| 0U, // PseudoVFMSUB_VV_M8 |
| 0U, // PseudoVFMSUB_VV_M8_MASK |
| 0U, // PseudoVFMSUB_VV_MF2 |
| 0U, // PseudoVFMSUB_VV_MF2_MASK |
| 0U, // PseudoVFMSUB_VV_MF4 |
| 0U, // PseudoVFMSUB_VV_MF4_MASK |
| 0U, // PseudoVFMUL_VF16_M1 |
| 0U, // PseudoVFMUL_VF16_M1_MASK |
| 0U, // PseudoVFMUL_VF16_M1_TU |
| 0U, // PseudoVFMUL_VF16_M2 |
| 0U, // PseudoVFMUL_VF16_M2_MASK |
| 0U, // PseudoVFMUL_VF16_M2_TU |
| 0U, // PseudoVFMUL_VF16_M4 |
| 0U, // PseudoVFMUL_VF16_M4_MASK |
| 0U, // PseudoVFMUL_VF16_M4_TU |
| 0U, // PseudoVFMUL_VF16_M8 |
| 0U, // PseudoVFMUL_VF16_M8_MASK |
| 0U, // PseudoVFMUL_VF16_M8_TU |
| 0U, // PseudoVFMUL_VF16_MF2 |
| 0U, // PseudoVFMUL_VF16_MF2_MASK |
| 0U, // PseudoVFMUL_VF16_MF2_TU |
| 0U, // PseudoVFMUL_VF16_MF4 |
| 0U, // PseudoVFMUL_VF16_MF4_MASK |
| 0U, // PseudoVFMUL_VF16_MF4_TU |
| 0U, // PseudoVFMUL_VF32_M1 |
| 0U, // PseudoVFMUL_VF32_M1_MASK |
| 0U, // PseudoVFMUL_VF32_M1_TU |
| 0U, // PseudoVFMUL_VF32_M2 |
| 0U, // PseudoVFMUL_VF32_M2_MASK |
| 0U, // PseudoVFMUL_VF32_M2_TU |
| 0U, // PseudoVFMUL_VF32_M4 |
| 0U, // PseudoVFMUL_VF32_M4_MASK |
| 0U, // PseudoVFMUL_VF32_M4_TU |
| 0U, // PseudoVFMUL_VF32_M8 |
| 0U, // PseudoVFMUL_VF32_M8_MASK |
| 0U, // PseudoVFMUL_VF32_M8_TU |
| 0U, // PseudoVFMUL_VF32_MF2 |
| 0U, // PseudoVFMUL_VF32_MF2_MASK |
| 0U, // PseudoVFMUL_VF32_MF2_TU |
| 0U, // PseudoVFMUL_VF64_M1 |
| 0U, // PseudoVFMUL_VF64_M1_MASK |
| 0U, // PseudoVFMUL_VF64_M1_TU |
| 0U, // PseudoVFMUL_VF64_M2 |
| 0U, // PseudoVFMUL_VF64_M2_MASK |
| 0U, // PseudoVFMUL_VF64_M2_TU |
| 0U, // PseudoVFMUL_VF64_M4 |
| 0U, // PseudoVFMUL_VF64_M4_MASK |
| 0U, // PseudoVFMUL_VF64_M4_TU |
| 0U, // PseudoVFMUL_VF64_M8 |
| 0U, // PseudoVFMUL_VF64_M8_MASK |
| 0U, // PseudoVFMUL_VF64_M8_TU |
| 0U, // PseudoVFMUL_VV_M1 |
| 0U, // PseudoVFMUL_VV_M1_MASK |
| 0U, // PseudoVFMUL_VV_M1_TU |
| 0U, // PseudoVFMUL_VV_M2 |
| 0U, // PseudoVFMUL_VV_M2_MASK |
| 0U, // PseudoVFMUL_VV_M2_TU |
| 0U, // PseudoVFMUL_VV_M4 |
| 0U, // PseudoVFMUL_VV_M4_MASK |
| 0U, // PseudoVFMUL_VV_M4_TU |
| 0U, // PseudoVFMUL_VV_M8 |
| 0U, // PseudoVFMUL_VV_M8_MASK |
| 0U, // PseudoVFMUL_VV_M8_TU |
| 0U, // PseudoVFMUL_VV_MF2 |
| 0U, // PseudoVFMUL_VV_MF2_MASK |
| 0U, // PseudoVFMUL_VV_MF2_TU |
| 0U, // PseudoVFMUL_VV_MF4 |
| 0U, // PseudoVFMUL_VV_MF4_MASK |
| 0U, // PseudoVFMUL_VV_MF4_TU |
| 0U, // PseudoVFMV_F16_S_M1 |
| 0U, // PseudoVFMV_F16_S_M2 |
| 0U, // PseudoVFMV_F16_S_M4 |
| 0U, // PseudoVFMV_F16_S_M8 |
| 0U, // PseudoVFMV_F16_S_MF2 |
| 0U, // PseudoVFMV_F16_S_MF4 |
| 0U, // PseudoVFMV_F32_S_M1 |
| 0U, // PseudoVFMV_F32_S_M2 |
| 0U, // PseudoVFMV_F32_S_M4 |
| 0U, // PseudoVFMV_F32_S_M8 |
| 0U, // PseudoVFMV_F32_S_MF2 |
| 0U, // PseudoVFMV_F64_S_M1 |
| 0U, // PseudoVFMV_F64_S_M2 |
| 0U, // PseudoVFMV_F64_S_M4 |
| 0U, // PseudoVFMV_F64_S_M8 |
| 0U, // PseudoVFMV_S_F16_M1 |
| 0U, // PseudoVFMV_S_F16_M2 |
| 0U, // PseudoVFMV_S_F16_M4 |
| 0U, // PseudoVFMV_S_F16_M8 |
| 0U, // PseudoVFMV_S_F16_MF2 |
| 0U, // PseudoVFMV_S_F16_MF4 |
| 0U, // PseudoVFMV_S_F32_M1 |
| 0U, // PseudoVFMV_S_F32_M2 |
| 0U, // PseudoVFMV_S_F32_M4 |
| 0U, // PseudoVFMV_S_F32_M8 |
| 0U, // PseudoVFMV_S_F32_MF2 |
| 0U, // PseudoVFMV_S_F64_M1 |
| 0U, // PseudoVFMV_S_F64_M2 |
| 0U, // PseudoVFMV_S_F64_M4 |
| 0U, // PseudoVFMV_S_F64_M8 |
| 0U, // PseudoVFMV_V_F16_M1 |
| 0U, // PseudoVFMV_V_F16_M1_TU |
| 0U, // PseudoVFMV_V_F16_M2 |
| 0U, // PseudoVFMV_V_F16_M2_TU |
| 0U, // PseudoVFMV_V_F16_M4 |
| 0U, // PseudoVFMV_V_F16_M4_TU |
| 0U, // PseudoVFMV_V_F16_M8 |
| 0U, // PseudoVFMV_V_F16_M8_TU |
| 0U, // PseudoVFMV_V_F16_MF2 |
| 0U, // PseudoVFMV_V_F16_MF2_TU |
| 0U, // PseudoVFMV_V_F16_MF4 |
| 0U, // PseudoVFMV_V_F16_MF4_TU |
| 0U, // PseudoVFMV_V_F32_M1 |
| 0U, // PseudoVFMV_V_F32_M1_TU |
| 0U, // PseudoVFMV_V_F32_M2 |
| 0U, // PseudoVFMV_V_F32_M2_TU |
| 0U, // PseudoVFMV_V_F32_M4 |
| 0U, // PseudoVFMV_V_F32_M4_TU |
| 0U, // PseudoVFMV_V_F32_M8 |
| 0U, // PseudoVFMV_V_F32_M8_TU |
| 0U, // PseudoVFMV_V_F32_MF2 |
| 0U, // PseudoVFMV_V_F32_MF2_TU |
| 0U, // PseudoVFMV_V_F64_M1 |
| 0U, // PseudoVFMV_V_F64_M1_TU |
| 0U, // PseudoVFMV_V_F64_M2 |
| 0U, // PseudoVFMV_V_F64_M2_TU |
| 0U, // PseudoVFMV_V_F64_M4 |
| 0U, // PseudoVFMV_V_F64_M4_TU |
| 0U, // PseudoVFMV_V_F64_M8 |
| 0U, // PseudoVFMV_V_F64_M8_TU |
| 0U, // PseudoVFNCVT_F_F_W_M1 |
| 0U, // PseudoVFNCVT_F_F_W_M1_MASK |
| 0U, // PseudoVFNCVT_F_F_W_M1_TU |
| 0U, // PseudoVFNCVT_F_F_W_M2 |
| 0U, // PseudoVFNCVT_F_F_W_M2_MASK |
| 0U, // PseudoVFNCVT_F_F_W_M2_TU |
| 0U, // PseudoVFNCVT_F_F_W_M4 |
| 0U, // PseudoVFNCVT_F_F_W_M4_MASK |
| 0U, // PseudoVFNCVT_F_F_W_M4_TU |
| 0U, // PseudoVFNCVT_F_F_W_MF2 |
| 0U, // PseudoVFNCVT_F_F_W_MF2_MASK |
| 0U, // PseudoVFNCVT_F_F_W_MF2_TU |
| 0U, // PseudoVFNCVT_F_F_W_MF4 |
| 0U, // PseudoVFNCVT_F_F_W_MF4_MASK |
| 0U, // PseudoVFNCVT_F_F_W_MF4_TU |
| 0U, // PseudoVFNCVT_F_XU_W_M1 |
| 0U, // PseudoVFNCVT_F_XU_W_M1_MASK |
| 0U, // PseudoVFNCVT_F_XU_W_M1_TU |
| 0U, // PseudoVFNCVT_F_XU_W_M2 |
| 0U, // PseudoVFNCVT_F_XU_W_M2_MASK |
| 0U, // PseudoVFNCVT_F_XU_W_M2_TU |
| 0U, // PseudoVFNCVT_F_XU_W_M4 |
| 0U, // PseudoVFNCVT_F_XU_W_M4_MASK |
| 0U, // PseudoVFNCVT_F_XU_W_M4_TU |
| 0U, // PseudoVFNCVT_F_XU_W_MF2 |
| 0U, // PseudoVFNCVT_F_XU_W_MF2_MASK |
| 0U, // PseudoVFNCVT_F_XU_W_MF2_TU |
| 0U, // PseudoVFNCVT_F_XU_W_MF4 |
| 0U, // PseudoVFNCVT_F_XU_W_MF4_MASK |
| 0U, // PseudoVFNCVT_F_XU_W_MF4_TU |
| 0U, // PseudoVFNCVT_F_X_W_M1 |
| 0U, // PseudoVFNCVT_F_X_W_M1_MASK |
| 0U, // PseudoVFNCVT_F_X_W_M1_TU |
| 0U, // PseudoVFNCVT_F_X_W_M2 |
| 0U, // PseudoVFNCVT_F_X_W_M2_MASK |
| 0U, // PseudoVFNCVT_F_X_W_M2_TU |
| 0U, // PseudoVFNCVT_F_X_W_M4 |
| 0U, // PseudoVFNCVT_F_X_W_M4_MASK |
| 0U, // PseudoVFNCVT_F_X_W_M4_TU |
| 0U, // PseudoVFNCVT_F_X_W_MF2 |
| 0U, // PseudoVFNCVT_F_X_W_MF2_MASK |
| 0U, // PseudoVFNCVT_F_X_W_MF2_TU |
| 0U, // PseudoVFNCVT_F_X_W_MF4 |
| 0U, // PseudoVFNCVT_F_X_W_MF4_MASK |
| 0U, // PseudoVFNCVT_F_X_W_MF4_TU |
| 0U, // PseudoVFNCVT_RM_F_XU_W_M1_MASK |
| 0U, // PseudoVFNCVT_RM_F_XU_W_M2_MASK |
| 0U, // PseudoVFNCVT_RM_F_XU_W_M4_MASK |
| 0U, // PseudoVFNCVT_RM_F_XU_W_MF2_MASK |
| 0U, // PseudoVFNCVT_RM_F_XU_W_MF4_MASK |
| 0U, // PseudoVFNCVT_RM_F_X_W_M1_MASK |
| 0U, // PseudoVFNCVT_RM_F_X_W_M2_MASK |
| 0U, // PseudoVFNCVT_RM_F_X_W_M4_MASK |
| 0U, // PseudoVFNCVT_RM_F_X_W_MF2_MASK |
| 0U, // PseudoVFNCVT_RM_F_X_W_MF4_MASK |
| 0U, // PseudoVFNCVT_RM_XU_F_W_M1_MASK |
| 0U, // PseudoVFNCVT_RM_XU_F_W_M2_MASK |
| 0U, // PseudoVFNCVT_RM_XU_F_W_M4_MASK |
| 0U, // PseudoVFNCVT_RM_XU_F_W_MF2_MASK |
| 0U, // PseudoVFNCVT_RM_XU_F_W_MF4_MASK |
| 0U, // PseudoVFNCVT_RM_XU_F_W_MF8_MASK |
| 0U, // PseudoVFNCVT_RM_X_F_W_M1_MASK |
| 0U, // PseudoVFNCVT_RM_X_F_W_M2_MASK |
| 0U, // PseudoVFNCVT_RM_X_F_W_M4_MASK |
| 0U, // PseudoVFNCVT_RM_X_F_W_MF2_MASK |
| 0U, // PseudoVFNCVT_RM_X_F_W_MF4_MASK |
| 0U, // PseudoVFNCVT_RM_X_F_W_MF8_MASK |
| 0U, // PseudoVFNCVT_ROD_F_F_W_M1 |
| 0U, // PseudoVFNCVT_ROD_F_F_W_M1_MASK |
| 0U, // PseudoVFNCVT_ROD_F_F_W_M1_TU |
| 0U, // PseudoVFNCVT_ROD_F_F_W_M2 |
| 0U, // PseudoVFNCVT_ROD_F_F_W_M2_MASK |
| 0U, // PseudoVFNCVT_ROD_F_F_W_M2_TU |
| 0U, // PseudoVFNCVT_ROD_F_F_W_M4 |
| 0U, // PseudoVFNCVT_ROD_F_F_W_M4_MASK |
| 0U, // PseudoVFNCVT_ROD_F_F_W_M4_TU |
| 0U, // PseudoVFNCVT_ROD_F_F_W_MF2 |
| 0U, // PseudoVFNCVT_ROD_F_F_W_MF2_MASK |
| 0U, // PseudoVFNCVT_ROD_F_F_W_MF2_TU |
| 0U, // PseudoVFNCVT_ROD_F_F_W_MF4 |
| 0U, // PseudoVFNCVT_ROD_F_F_W_MF4_MASK |
| 0U, // PseudoVFNCVT_ROD_F_F_W_MF4_TU |
| 0U, // PseudoVFNCVT_RTZ_XU_F_W_M1 |
| 0U, // PseudoVFNCVT_RTZ_XU_F_W_M1_MASK |
| 0U, // PseudoVFNCVT_RTZ_XU_F_W_M1_TU |
| 0U, // PseudoVFNCVT_RTZ_XU_F_W_M2 |
| 0U, // PseudoVFNCVT_RTZ_XU_F_W_M2_MASK |
| 0U, // PseudoVFNCVT_RTZ_XU_F_W_M2_TU |
| 0U, // PseudoVFNCVT_RTZ_XU_F_W_M4 |
| 0U, // PseudoVFNCVT_RTZ_XU_F_W_M4_MASK |
| 0U, // PseudoVFNCVT_RTZ_XU_F_W_M4_TU |
| 0U, // PseudoVFNCVT_RTZ_XU_F_W_MF2 |
| 0U, // PseudoVFNCVT_RTZ_XU_F_W_MF2_MASK |
| 0U, // PseudoVFNCVT_RTZ_XU_F_W_MF2_TU |
| 0U, // PseudoVFNCVT_RTZ_XU_F_W_MF4 |
| 0U, // PseudoVFNCVT_RTZ_XU_F_W_MF4_MASK |
| 0U, // PseudoVFNCVT_RTZ_XU_F_W_MF4_TU |
| 0U, // PseudoVFNCVT_RTZ_XU_F_W_MF8 |
| 0U, // PseudoVFNCVT_RTZ_XU_F_W_MF8_MASK |
| 0U, // PseudoVFNCVT_RTZ_XU_F_W_MF8_TU |
| 0U, // PseudoVFNCVT_RTZ_X_F_W_M1 |
| 0U, // PseudoVFNCVT_RTZ_X_F_W_M1_MASK |
| 0U, // PseudoVFNCVT_RTZ_X_F_W_M1_TU |
| 0U, // PseudoVFNCVT_RTZ_X_F_W_M2 |
| 0U, // PseudoVFNCVT_RTZ_X_F_W_M2_MASK |
| 0U, // PseudoVFNCVT_RTZ_X_F_W_M2_TU |
| 0U, // PseudoVFNCVT_RTZ_X_F_W_M4 |
| 0U, // PseudoVFNCVT_RTZ_X_F_W_M4_MASK |
| 0U, // PseudoVFNCVT_RTZ_X_F_W_M4_TU |
| 0U, // PseudoVFNCVT_RTZ_X_F_W_MF2 |
| 0U, // PseudoVFNCVT_RTZ_X_F_W_MF2_MASK |
| 0U, // PseudoVFNCVT_RTZ_X_F_W_MF2_TU |
| 0U, // PseudoVFNCVT_RTZ_X_F_W_MF4 |
| 0U, // PseudoVFNCVT_RTZ_X_F_W_MF4_MASK |
| 0U, // PseudoVFNCVT_RTZ_X_F_W_MF4_TU |
| 0U, // PseudoVFNCVT_RTZ_X_F_W_MF8 |
| 0U, // PseudoVFNCVT_RTZ_X_F_W_MF8_MASK |
| 0U, // PseudoVFNCVT_RTZ_X_F_W_MF8_TU |
| 0U, // PseudoVFNCVT_XU_F_W_M1 |
| 0U, // PseudoVFNCVT_XU_F_W_M1_MASK |
| 0U, // PseudoVFNCVT_XU_F_W_M1_TU |
| 0U, // PseudoVFNCVT_XU_F_W_M2 |
| 0U, // PseudoVFNCVT_XU_F_W_M2_MASK |
| 0U, // PseudoVFNCVT_XU_F_W_M2_TU |
| 0U, // PseudoVFNCVT_XU_F_W_M4 |
| 0U, // PseudoVFNCVT_XU_F_W_M4_MASK |
| 0U, // PseudoVFNCVT_XU_F_W_M4_TU |
| 0U, // PseudoVFNCVT_XU_F_W_MF2 |
| 0U, // PseudoVFNCVT_XU_F_W_MF2_MASK |
| 0U, // PseudoVFNCVT_XU_F_W_MF2_TU |
| 0U, // PseudoVFNCVT_XU_F_W_MF4 |
| 0U, // PseudoVFNCVT_XU_F_W_MF4_MASK |
| 0U, // PseudoVFNCVT_XU_F_W_MF4_TU |
| 0U, // PseudoVFNCVT_XU_F_W_MF8 |
| 0U, // PseudoVFNCVT_XU_F_W_MF8_MASK |
| 0U, // PseudoVFNCVT_XU_F_W_MF8_TU |
| 0U, // PseudoVFNCVT_X_F_W_M1 |
| 0U, // PseudoVFNCVT_X_F_W_M1_MASK |
| 0U, // PseudoVFNCVT_X_F_W_M1_TU |
| 0U, // PseudoVFNCVT_X_F_W_M2 |
| 0U, // PseudoVFNCVT_X_F_W_M2_MASK |
| 0U, // PseudoVFNCVT_X_F_W_M2_TU |
| 0U, // PseudoVFNCVT_X_F_W_M4 |
| 0U, // PseudoVFNCVT_X_F_W_M4_MASK |
| 0U, // PseudoVFNCVT_X_F_W_M4_TU |
| 0U, // PseudoVFNCVT_X_F_W_MF2 |
| 0U, // PseudoVFNCVT_X_F_W_MF2_MASK |
| 0U, // PseudoVFNCVT_X_F_W_MF2_TU |
| 0U, // PseudoVFNCVT_X_F_W_MF4 |
| 0U, // PseudoVFNCVT_X_F_W_MF4_MASK |
| 0U, // PseudoVFNCVT_X_F_W_MF4_TU |
| 0U, // PseudoVFNCVT_X_F_W_MF8 |
| 0U, // PseudoVFNCVT_X_F_W_MF8_MASK |
| 0U, // PseudoVFNCVT_X_F_W_MF8_TU |
| 0U, // PseudoVFNMACC_VF16_M1 |
| 0U, // PseudoVFNMACC_VF16_M1_MASK |
| 0U, // PseudoVFNMACC_VF16_M2 |
| 0U, // PseudoVFNMACC_VF16_M2_MASK |
| 0U, // PseudoVFNMACC_VF16_M4 |
| 0U, // PseudoVFNMACC_VF16_M4_MASK |
| 0U, // PseudoVFNMACC_VF16_M8 |
| 0U, // PseudoVFNMACC_VF16_M8_MASK |
| 0U, // PseudoVFNMACC_VF16_MF2 |
| 0U, // PseudoVFNMACC_VF16_MF2_MASK |
| 0U, // PseudoVFNMACC_VF16_MF4 |
| 0U, // PseudoVFNMACC_VF16_MF4_MASK |
| 0U, // PseudoVFNMACC_VF32_M1 |
| 0U, // PseudoVFNMACC_VF32_M1_MASK |
| 0U, // PseudoVFNMACC_VF32_M2 |
| 0U, // PseudoVFNMACC_VF32_M2_MASK |
| 0U, // PseudoVFNMACC_VF32_M4 |
| 0U, // PseudoVFNMACC_VF32_M4_MASK |
| 0U, // PseudoVFNMACC_VF32_M8 |
| 0U, // PseudoVFNMACC_VF32_M8_MASK |
| 0U, // PseudoVFNMACC_VF32_MF2 |
| 0U, // PseudoVFNMACC_VF32_MF2_MASK |
| 0U, // PseudoVFNMACC_VF64_M1 |
| 0U, // PseudoVFNMACC_VF64_M1_MASK |
| 0U, // PseudoVFNMACC_VF64_M2 |
| 0U, // PseudoVFNMACC_VF64_M2_MASK |
| 0U, // PseudoVFNMACC_VF64_M4 |
| 0U, // PseudoVFNMACC_VF64_M4_MASK |
| 0U, // PseudoVFNMACC_VF64_M8 |
| 0U, // PseudoVFNMACC_VF64_M8_MASK |
| 0U, // PseudoVFNMACC_VV_M1 |
| 0U, // PseudoVFNMACC_VV_M1_MASK |
| 0U, // PseudoVFNMACC_VV_M2 |
| 0U, // PseudoVFNMACC_VV_M2_MASK |
| 0U, // PseudoVFNMACC_VV_M4 |
| 0U, // PseudoVFNMACC_VV_M4_MASK |
| 0U, // PseudoVFNMACC_VV_M8 |
| 0U, // PseudoVFNMACC_VV_M8_MASK |
| 0U, // PseudoVFNMACC_VV_MF2 |
| 0U, // PseudoVFNMACC_VV_MF2_MASK |
| 0U, // PseudoVFNMACC_VV_MF4 |
| 0U, // PseudoVFNMACC_VV_MF4_MASK |
| 0U, // PseudoVFNMADD_VF16_M1 |
| 0U, // PseudoVFNMADD_VF16_M1_MASK |
| 0U, // PseudoVFNMADD_VF16_M2 |
| 0U, // PseudoVFNMADD_VF16_M2_MASK |
| 0U, // PseudoVFNMADD_VF16_M4 |
| 0U, // PseudoVFNMADD_VF16_M4_MASK |
| 0U, // PseudoVFNMADD_VF16_M8 |
| 0U, // PseudoVFNMADD_VF16_M8_MASK |
| 0U, // PseudoVFNMADD_VF16_MF2 |
| 0U, // PseudoVFNMADD_VF16_MF2_MASK |
| 0U, // PseudoVFNMADD_VF16_MF4 |
| 0U, // PseudoVFNMADD_VF16_MF4_MASK |
| 0U, // PseudoVFNMADD_VF32_M1 |
| 0U, // PseudoVFNMADD_VF32_M1_MASK |
| 0U, // PseudoVFNMADD_VF32_M2 |
| 0U, // PseudoVFNMADD_VF32_M2_MASK |
| 0U, // PseudoVFNMADD_VF32_M4 |
| 0U, // PseudoVFNMADD_VF32_M4_MASK |
| 0U, // PseudoVFNMADD_VF32_M8 |
| 0U, // PseudoVFNMADD_VF32_M8_MASK |
| 0U, // PseudoVFNMADD_VF32_MF2 |
| 0U, // PseudoVFNMADD_VF32_MF2_MASK |
| 0U, // PseudoVFNMADD_VF64_M1 |
| 0U, // PseudoVFNMADD_VF64_M1_MASK |
| 0U, // PseudoVFNMADD_VF64_M2 |
| 0U, // PseudoVFNMADD_VF64_M2_MASK |
| 0U, // PseudoVFNMADD_VF64_M4 |
| 0U, // PseudoVFNMADD_VF64_M4_MASK |
| 0U, // PseudoVFNMADD_VF64_M8 |
| 0U, // PseudoVFNMADD_VF64_M8_MASK |
| 0U, // PseudoVFNMADD_VV_M1 |
| 0U, // PseudoVFNMADD_VV_M1_MASK |
| 0U, // PseudoVFNMADD_VV_M2 |
| 0U, // PseudoVFNMADD_VV_M2_MASK |
| 0U, // PseudoVFNMADD_VV_M4 |
| 0U, // PseudoVFNMADD_VV_M4_MASK |
| 0U, // PseudoVFNMADD_VV_M8 |
| 0U, // PseudoVFNMADD_VV_M8_MASK |
| 0U, // PseudoVFNMADD_VV_MF2 |
| 0U, // PseudoVFNMADD_VV_MF2_MASK |
| 0U, // PseudoVFNMADD_VV_MF4 |
| 0U, // PseudoVFNMADD_VV_MF4_MASK |
| 0U, // PseudoVFNMSAC_VF16_M1 |
| 0U, // PseudoVFNMSAC_VF16_M1_MASK |
| 0U, // PseudoVFNMSAC_VF16_M2 |
| 0U, // PseudoVFNMSAC_VF16_M2_MASK |
| 0U, // PseudoVFNMSAC_VF16_M4 |
| 0U, // PseudoVFNMSAC_VF16_M4_MASK |
| 0U, // PseudoVFNMSAC_VF16_M8 |
| 0U, // PseudoVFNMSAC_VF16_M8_MASK |
| 0U, // PseudoVFNMSAC_VF16_MF2 |
| 0U, // PseudoVFNMSAC_VF16_MF2_MASK |
| 0U, // PseudoVFNMSAC_VF16_MF4 |
| 0U, // PseudoVFNMSAC_VF16_MF4_MASK |
| 0U, // PseudoVFNMSAC_VF32_M1 |
| 0U, // PseudoVFNMSAC_VF32_M1_MASK |
| 0U, // PseudoVFNMSAC_VF32_M2 |
| 0U, // PseudoVFNMSAC_VF32_M2_MASK |
| 0U, // PseudoVFNMSAC_VF32_M4 |
| 0U, // PseudoVFNMSAC_VF32_M4_MASK |
| 0U, // PseudoVFNMSAC_VF32_M8 |
| 0U, // PseudoVFNMSAC_VF32_M8_MASK |
| 0U, // PseudoVFNMSAC_VF32_MF2 |
| 0U, // PseudoVFNMSAC_VF32_MF2_MASK |
| 0U, // PseudoVFNMSAC_VF64_M1 |
| 0U, // PseudoVFNMSAC_VF64_M1_MASK |
| 0U, // PseudoVFNMSAC_VF64_M2 |
| 0U, // PseudoVFNMSAC_VF64_M2_MASK |
| 0U, // PseudoVFNMSAC_VF64_M4 |
| 0U, // PseudoVFNMSAC_VF64_M4_MASK |
| 0U, // PseudoVFNMSAC_VF64_M8 |
| 0U, // PseudoVFNMSAC_VF64_M8_MASK |
| 0U, // PseudoVFNMSAC_VV_M1 |
| 0U, // PseudoVFNMSAC_VV_M1_MASK |
| 0U, // PseudoVFNMSAC_VV_M2 |
| 0U, // PseudoVFNMSAC_VV_M2_MASK |
| 0U, // PseudoVFNMSAC_VV_M4 |
| 0U, // PseudoVFNMSAC_VV_M4_MASK |
| 0U, // PseudoVFNMSAC_VV_M8 |
| 0U, // PseudoVFNMSAC_VV_M8_MASK |
| 0U, // PseudoVFNMSAC_VV_MF2 |
| 0U, // PseudoVFNMSAC_VV_MF2_MASK |
| 0U, // PseudoVFNMSAC_VV_MF4 |
| 0U, // PseudoVFNMSAC_VV_MF4_MASK |
| 0U, // PseudoVFNMSUB_VF16_M1 |
| 0U, // PseudoVFNMSUB_VF16_M1_MASK |
| 0U, // PseudoVFNMSUB_VF16_M2 |
| 0U, // PseudoVFNMSUB_VF16_M2_MASK |
| 0U, // PseudoVFNMSUB_VF16_M4 |
| 0U, // PseudoVFNMSUB_VF16_M4_MASK |
| 0U, // PseudoVFNMSUB_VF16_M8 |
| 0U, // PseudoVFNMSUB_VF16_M8_MASK |
| 0U, // PseudoVFNMSUB_VF16_MF2 |
| 0U, // PseudoVFNMSUB_VF16_MF2_MASK |
| 0U, // PseudoVFNMSUB_VF16_MF4 |
| 0U, // PseudoVFNMSUB_VF16_MF4_MASK |
| 0U, // PseudoVFNMSUB_VF32_M1 |
| 0U, // PseudoVFNMSUB_VF32_M1_MASK |
| 0U, // PseudoVFNMSUB_VF32_M2 |
| 0U, // PseudoVFNMSUB_VF32_M2_MASK |
| 0U, // PseudoVFNMSUB_VF32_M4 |
| 0U, // PseudoVFNMSUB_VF32_M4_MASK |
| 0U, // PseudoVFNMSUB_VF32_M8 |
| 0U, // PseudoVFNMSUB_VF32_M8_MASK |
| 0U, // PseudoVFNMSUB_VF32_MF2 |
| 0U, // PseudoVFNMSUB_VF32_MF2_MASK |
| 0U, // PseudoVFNMSUB_VF64_M1 |
| 0U, // PseudoVFNMSUB_VF64_M1_MASK |
| 0U, // PseudoVFNMSUB_VF64_M2 |
| 0U, // PseudoVFNMSUB_VF64_M2_MASK |
| 0U, // PseudoVFNMSUB_VF64_M4 |
| 0U, // PseudoVFNMSUB_VF64_M4_MASK |
| 0U, // PseudoVFNMSUB_VF64_M8 |
| 0U, // PseudoVFNMSUB_VF64_M8_MASK |
| 0U, // PseudoVFNMSUB_VV_M1 |
| 0U, // PseudoVFNMSUB_VV_M1_MASK |
| 0U, // PseudoVFNMSUB_VV_M2 |
| 0U, // PseudoVFNMSUB_VV_M2_MASK |
| 0U, // PseudoVFNMSUB_VV_M4 |
| 0U, // PseudoVFNMSUB_VV_M4_MASK |
| 0U, // PseudoVFNMSUB_VV_M8 |
| 0U, // PseudoVFNMSUB_VV_M8_MASK |
| 0U, // PseudoVFNMSUB_VV_MF2 |
| 0U, // PseudoVFNMSUB_VV_MF2_MASK |
| 0U, // PseudoVFNMSUB_VV_MF4 |
| 0U, // PseudoVFNMSUB_VV_MF4_MASK |
| 0U, // PseudoVFRDIV_VF16_M1 |
| 0U, // PseudoVFRDIV_VF16_M1_MASK |
| 0U, // PseudoVFRDIV_VF16_M1_TU |
| 0U, // PseudoVFRDIV_VF16_M2 |
| 0U, // PseudoVFRDIV_VF16_M2_MASK |
| 0U, // PseudoVFRDIV_VF16_M2_TU |
| 0U, // PseudoVFRDIV_VF16_M4 |
| 0U, // PseudoVFRDIV_VF16_M4_MASK |
| 0U, // PseudoVFRDIV_VF16_M4_TU |
| 0U, // PseudoVFRDIV_VF16_M8 |
| 0U, // PseudoVFRDIV_VF16_M8_MASK |
| 0U, // PseudoVFRDIV_VF16_M8_TU |
| 0U, // PseudoVFRDIV_VF16_MF2 |
| 0U, // PseudoVFRDIV_VF16_MF2_MASK |
| 0U, // PseudoVFRDIV_VF16_MF2_TU |
| 0U, // PseudoVFRDIV_VF16_MF4 |
| 0U, // PseudoVFRDIV_VF16_MF4_MASK |
| 0U, // PseudoVFRDIV_VF16_MF4_TU |
| 0U, // PseudoVFRDIV_VF32_M1 |
| 0U, // PseudoVFRDIV_VF32_M1_MASK |
| 0U, // PseudoVFRDIV_VF32_M1_TU |
| 0U, // PseudoVFRDIV_VF32_M2 |
| 0U, // PseudoVFRDIV_VF32_M2_MASK |
| 0U, // PseudoVFRDIV_VF32_M2_TU |
| 0U, // PseudoVFRDIV_VF32_M4 |
| 0U, // PseudoVFRDIV_VF32_M4_MASK |
| 0U, // PseudoVFRDIV_VF32_M4_TU |
| 0U, // PseudoVFRDIV_VF32_M8 |
| 0U, // PseudoVFRDIV_VF32_M8_MASK |
| 0U, // PseudoVFRDIV_VF32_M8_TU |
| 0U, // PseudoVFRDIV_VF32_MF2 |
| 0U, // PseudoVFRDIV_VF32_MF2_MASK |
| 0U, // PseudoVFRDIV_VF32_MF2_TU |
| 0U, // PseudoVFRDIV_VF64_M1 |
| 0U, // PseudoVFRDIV_VF64_M1_MASK |
| 0U, // PseudoVFRDIV_VF64_M1_TU |
| 0U, // PseudoVFRDIV_VF64_M2 |
| 0U, // PseudoVFRDIV_VF64_M2_MASK |
| 0U, // PseudoVFRDIV_VF64_M2_TU |
| 0U, // PseudoVFRDIV_VF64_M4 |
| 0U, // PseudoVFRDIV_VF64_M4_MASK |
| 0U, // PseudoVFRDIV_VF64_M4_TU |
| 0U, // PseudoVFRDIV_VF64_M8 |
| 0U, // PseudoVFRDIV_VF64_M8_MASK |
| 0U, // PseudoVFRDIV_VF64_M8_TU |
| 0U, // PseudoVFREC7_V_M1 |
| 0U, // PseudoVFREC7_V_M1_MASK |
| 0U, // PseudoVFREC7_V_M1_TU |
| 0U, // PseudoVFREC7_V_M2 |
| 0U, // PseudoVFREC7_V_M2_MASK |
| 0U, // PseudoVFREC7_V_M2_TU |
| 0U, // PseudoVFREC7_V_M4 |
| 0U, // PseudoVFREC7_V_M4_MASK |
| 0U, // PseudoVFREC7_V_M4_TU |
| 0U, // PseudoVFREC7_V_M8 |
| 0U, // PseudoVFREC7_V_M8_MASK |
| 0U, // PseudoVFREC7_V_M8_TU |
| 0U, // PseudoVFREC7_V_MF2 |
| 0U, // PseudoVFREC7_V_MF2_MASK |
| 0U, // PseudoVFREC7_V_MF2_TU |
| 0U, // PseudoVFREC7_V_MF4 |
| 0U, // PseudoVFREC7_V_MF4_MASK |
| 0U, // PseudoVFREC7_V_MF4_TU |
| 0U, // PseudoVFREDMAX_VS_M1 |
| 0U, // PseudoVFREDMAX_VS_M1_MASK |
| 0U, // PseudoVFREDMAX_VS_M2 |
| 0U, // PseudoVFREDMAX_VS_M2_MASK |
| 0U, // PseudoVFREDMAX_VS_M4 |
| 0U, // PseudoVFREDMAX_VS_M4_MASK |
| 0U, // PseudoVFREDMAX_VS_M8 |
| 0U, // PseudoVFREDMAX_VS_M8_MASK |
| 0U, // PseudoVFREDMAX_VS_MF2 |
| 0U, // PseudoVFREDMAX_VS_MF2_MASK |
| 0U, // PseudoVFREDMAX_VS_MF4 |
| 0U, // PseudoVFREDMAX_VS_MF4_MASK |
| 0U, // PseudoVFREDMIN_VS_M1 |
| 0U, // PseudoVFREDMIN_VS_M1_MASK |
| 0U, // PseudoVFREDMIN_VS_M2 |
| 0U, // PseudoVFREDMIN_VS_M2_MASK |
| 0U, // PseudoVFREDMIN_VS_M4 |
| 0U, // PseudoVFREDMIN_VS_M4_MASK |
| 0U, // PseudoVFREDMIN_VS_M8 |
| 0U, // PseudoVFREDMIN_VS_M8_MASK |
| 0U, // PseudoVFREDMIN_VS_MF2 |
| 0U, // PseudoVFREDMIN_VS_MF2_MASK |
| 0U, // PseudoVFREDMIN_VS_MF4 |
| 0U, // PseudoVFREDMIN_VS_MF4_MASK |
| 0U, // PseudoVFREDOSUM_VS_M1 |
| 0U, // PseudoVFREDOSUM_VS_M1_MASK |
| 0U, // PseudoVFREDOSUM_VS_M2 |
| 0U, // PseudoVFREDOSUM_VS_M2_MASK |
| 0U, // PseudoVFREDOSUM_VS_M4 |
| 0U, // PseudoVFREDOSUM_VS_M4_MASK |
| 0U, // PseudoVFREDOSUM_VS_M8 |
| 0U, // PseudoVFREDOSUM_VS_M8_MASK |
| 0U, // PseudoVFREDOSUM_VS_MF2 |
| 0U, // PseudoVFREDOSUM_VS_MF2_MASK |
| 0U, // PseudoVFREDOSUM_VS_MF4 |
| 0U, // PseudoVFREDOSUM_VS_MF4_MASK |
| 0U, // PseudoVFREDUSUM_VS_M1 |
| 0U, // PseudoVFREDUSUM_VS_M1_MASK |
| 0U, // PseudoVFREDUSUM_VS_M2 |
| 0U, // PseudoVFREDUSUM_VS_M2_MASK |
| 0U, // PseudoVFREDUSUM_VS_M4 |
| 0U, // PseudoVFREDUSUM_VS_M4_MASK |
| 0U, // PseudoVFREDUSUM_VS_M8 |
| 0U, // PseudoVFREDUSUM_VS_M8_MASK |
| 0U, // PseudoVFREDUSUM_VS_MF2 |
| 0U, // PseudoVFREDUSUM_VS_MF2_MASK |
| 0U, // PseudoVFREDUSUM_VS_MF4 |
| 0U, // PseudoVFREDUSUM_VS_MF4_MASK |
| 0U, // PseudoVFROUND_NOEXCEPT_V_M1_MASK |
| 0U, // PseudoVFROUND_NOEXCEPT_V_M2_MASK |
| 0U, // PseudoVFROUND_NOEXCEPT_V_M4_MASK |
| 0U, // PseudoVFROUND_NOEXCEPT_V_M8_MASK |
| 0U, // PseudoVFROUND_NOEXCEPT_V_MF2_MASK |
| 0U, // PseudoVFROUND_NOEXCEPT_V_MF4_MASK |
| 0U, // PseudoVFRSQRT7_V_M1 |
| 0U, // PseudoVFRSQRT7_V_M1_MASK |
| 0U, // PseudoVFRSQRT7_V_M1_TU |
| 0U, // PseudoVFRSQRT7_V_M2 |
| 0U, // PseudoVFRSQRT7_V_M2_MASK |
| 0U, // PseudoVFRSQRT7_V_M2_TU |
| 0U, // PseudoVFRSQRT7_V_M4 |
| 0U, // PseudoVFRSQRT7_V_M4_MASK |
| 0U, // PseudoVFRSQRT7_V_M4_TU |
| 0U, // PseudoVFRSQRT7_V_M8 |
| 0U, // PseudoVFRSQRT7_V_M8_MASK |
| 0U, // PseudoVFRSQRT7_V_M8_TU |
| 0U, // PseudoVFRSQRT7_V_MF2 |
| 0U, // PseudoVFRSQRT7_V_MF2_MASK |
| 0U, // PseudoVFRSQRT7_V_MF2_TU |
| 0U, // PseudoVFRSQRT7_V_MF4 |
| 0U, // PseudoVFRSQRT7_V_MF4_MASK |
| 0U, // PseudoVFRSQRT7_V_MF4_TU |
| 0U, // PseudoVFRSUB_VF16_M1 |
| 0U, // PseudoVFRSUB_VF16_M1_MASK |
| 0U, // PseudoVFRSUB_VF16_M1_TU |
| 0U, // PseudoVFRSUB_VF16_M2 |
| 0U, // PseudoVFRSUB_VF16_M2_MASK |
| 0U, // PseudoVFRSUB_VF16_M2_TU |
| 0U, // PseudoVFRSUB_VF16_M4 |
| 0U, // PseudoVFRSUB_VF16_M4_MASK |
| 0U, // PseudoVFRSUB_VF16_M4_TU |
| 0U, // PseudoVFRSUB_VF16_M8 |
| 0U, // PseudoVFRSUB_VF16_M8_MASK |
| 0U, // PseudoVFRSUB_VF16_M8_TU |
| 0U, // PseudoVFRSUB_VF16_MF2 |
| 0U, // PseudoVFRSUB_VF16_MF2_MASK |
| 0U, // PseudoVFRSUB_VF16_MF2_TU |
| 0U, // PseudoVFRSUB_VF16_MF4 |
| 0U, // PseudoVFRSUB_VF16_MF4_MASK |
| 0U, // PseudoVFRSUB_VF16_MF4_TU |
| 0U, // PseudoVFRSUB_VF32_M1 |
| 0U, // PseudoVFRSUB_VF32_M1_MASK |
| 0U, // PseudoVFRSUB_VF32_M1_TU |
| 0U, // PseudoVFRSUB_VF32_M2 |
| 0U, // PseudoVFRSUB_VF32_M2_MASK |
| 0U, // PseudoVFRSUB_VF32_M2_TU |
| 0U, // PseudoVFRSUB_VF32_M4 |
| 0U, // PseudoVFRSUB_VF32_M4_MASK |
| 0U, // PseudoVFRSUB_VF32_M4_TU |
| 0U, // PseudoVFRSUB_VF32_M8 |
| 0U, // PseudoVFRSUB_VF32_M8_MASK |
| 0U, // PseudoVFRSUB_VF32_M8_TU |
| 0U, // PseudoVFRSUB_VF32_MF2 |
| 0U, // PseudoVFRSUB_VF32_MF2_MASK |
| 0U, // PseudoVFRSUB_VF32_MF2_TU |
| 0U, // PseudoVFRSUB_VF64_M1 |
| 0U, // PseudoVFRSUB_VF64_M1_MASK |
| 0U, // PseudoVFRSUB_VF64_M1_TU |
| 0U, // PseudoVFRSUB_VF64_M2 |
| 0U, // PseudoVFRSUB_VF64_M2_MASK |
| 0U, // PseudoVFRSUB_VF64_M2_TU |
| 0U, // PseudoVFRSUB_VF64_M4 |
| 0U, // PseudoVFRSUB_VF64_M4_MASK |
| 0U, // PseudoVFRSUB_VF64_M4_TU |
| 0U, // PseudoVFRSUB_VF64_M8 |
| 0U, // PseudoVFRSUB_VF64_M8_MASK |
| 0U, // PseudoVFRSUB_VF64_M8_TU |
| 0U, // PseudoVFSGNJN_VF16_M1 |
| 0U, // PseudoVFSGNJN_VF16_M1_MASK |
| 0U, // PseudoVFSGNJN_VF16_M1_TU |
| 0U, // PseudoVFSGNJN_VF16_M2 |
| 0U, // PseudoVFSGNJN_VF16_M2_MASK |
| 0U, // PseudoVFSGNJN_VF16_M2_TU |
| 0U, // PseudoVFSGNJN_VF16_M4 |
| 0U, // PseudoVFSGNJN_VF16_M4_MASK |
| 0U, // PseudoVFSGNJN_VF16_M4_TU |
| 0U, // PseudoVFSGNJN_VF16_M8 |
| 0U, // PseudoVFSGNJN_VF16_M8_MASK |
| 0U, // PseudoVFSGNJN_VF16_M8_TU |
| 0U, // PseudoVFSGNJN_VF16_MF2 |
| 0U, // PseudoVFSGNJN_VF16_MF2_MASK |
| 0U, // PseudoVFSGNJN_VF16_MF2_TU |
| 0U, // PseudoVFSGNJN_VF16_MF4 |
| 0U, // PseudoVFSGNJN_VF16_MF4_MASK |
| 0U, // PseudoVFSGNJN_VF16_MF4_TU |
| 0U, // PseudoVFSGNJN_VF32_M1 |
| 0U, // PseudoVFSGNJN_VF32_M1_MASK |
| 0U, // PseudoVFSGNJN_VF32_M1_TU |
| 0U, // PseudoVFSGNJN_VF32_M2 |
| 0U, // PseudoVFSGNJN_VF32_M2_MASK |
| 0U, // PseudoVFSGNJN_VF32_M2_TU |
| 0U, // PseudoVFSGNJN_VF32_M4 |
| 0U, // PseudoVFSGNJN_VF32_M4_MASK |
| 0U, // PseudoVFSGNJN_VF32_M4_TU |
| 0U, // PseudoVFSGNJN_VF32_M8 |
| 0U, // PseudoVFSGNJN_VF32_M8_MASK |
| 0U, // PseudoVFSGNJN_VF32_M8_TU |
| 0U, // PseudoVFSGNJN_VF32_MF2 |
| 0U, // PseudoVFSGNJN_VF32_MF2_MASK |
| 0U, // PseudoVFSGNJN_VF32_MF2_TU |
| 0U, // PseudoVFSGNJN_VF64_M1 |
| 0U, // PseudoVFSGNJN_VF64_M1_MASK |
| 0U, // PseudoVFSGNJN_VF64_M1_TU |
| 0U, // PseudoVFSGNJN_VF64_M2 |
| 0U, // PseudoVFSGNJN_VF64_M2_MASK |
| 0U, // PseudoVFSGNJN_VF64_M2_TU |
| 0U, // PseudoVFSGNJN_VF64_M4 |
| 0U, // PseudoVFSGNJN_VF64_M4_MASK |
| 0U, // PseudoVFSGNJN_VF64_M4_TU |
| 0U, // PseudoVFSGNJN_VF64_M8 |
| 0U, // PseudoVFSGNJN_VF64_M8_MASK |
| 0U, // PseudoVFSGNJN_VF64_M8_TU |
| 0U, // PseudoVFSGNJN_VV_M1 |
| 0U, // PseudoVFSGNJN_VV_M1_MASK |
| 0U, // PseudoVFSGNJN_VV_M1_TU |
| 0U, // PseudoVFSGNJN_VV_M2 |
| 0U, // PseudoVFSGNJN_VV_M2_MASK |
| 0U, // PseudoVFSGNJN_VV_M2_TU |
| 0U, // PseudoVFSGNJN_VV_M4 |
| 0U, // PseudoVFSGNJN_VV_M4_MASK |
| 0U, // PseudoVFSGNJN_VV_M4_TU |
| 0U, // PseudoVFSGNJN_VV_M8 |
| 0U, // PseudoVFSGNJN_VV_M8_MASK |
| 0U, // PseudoVFSGNJN_VV_M8_TU |
| 0U, // PseudoVFSGNJN_VV_MF2 |
| 0U, // PseudoVFSGNJN_VV_MF2_MASK |
| 0U, // PseudoVFSGNJN_VV_MF2_TU |
| 0U, // PseudoVFSGNJN_VV_MF4 |
| 0U, // PseudoVFSGNJN_VV_MF4_MASK |
| 0U, // PseudoVFSGNJN_VV_MF4_TU |
| 0U, // PseudoVFSGNJX_VF16_M1 |
| 0U, // PseudoVFSGNJX_VF16_M1_MASK |
| 0U, // PseudoVFSGNJX_VF16_M1_TU |
| 0U, // PseudoVFSGNJX_VF16_M2 |
| 0U, // PseudoVFSGNJX_VF16_M2_MASK |
| 0U, // PseudoVFSGNJX_VF16_M2_TU |
| 0U, // PseudoVFSGNJX_VF16_M4 |
| 0U, // PseudoVFSGNJX_VF16_M4_MASK |
| 0U, // PseudoVFSGNJX_VF16_M4_TU |
| 0U, // PseudoVFSGNJX_VF16_M8 |
| 0U, // PseudoVFSGNJX_VF16_M8_MASK |
| 0U, // PseudoVFSGNJX_VF16_M8_TU |
| 0U, // PseudoVFSGNJX_VF16_MF2 |
| 0U, // PseudoVFSGNJX_VF16_MF2_MASK |
| 0U, // PseudoVFSGNJX_VF16_MF2_TU |
| 0U, // PseudoVFSGNJX_VF16_MF4 |
| 0U, // PseudoVFSGNJX_VF16_MF4_MASK |
| 0U, // PseudoVFSGNJX_VF16_MF4_TU |
| 0U, // PseudoVFSGNJX_VF32_M1 |
| 0U, // PseudoVFSGNJX_VF32_M1_MASK |
| 0U, // PseudoVFSGNJX_VF32_M1_TU |
| 0U, // PseudoVFSGNJX_VF32_M2 |
| 0U, // PseudoVFSGNJX_VF32_M2_MASK |
| 0U, // PseudoVFSGNJX_VF32_M2_TU |
| 0U, // PseudoVFSGNJX_VF32_M4 |
| 0U, // PseudoVFSGNJX_VF32_M4_MASK |
| 0U, // PseudoVFSGNJX_VF32_M4_TU |
| 0U, // PseudoVFSGNJX_VF32_M8 |
| 0U, // PseudoVFSGNJX_VF32_M8_MASK |
| 0U, // PseudoVFSGNJX_VF32_M8_TU |
| 0U, // PseudoVFSGNJX_VF32_MF2 |
| 0U, // PseudoVFSGNJX_VF32_MF2_MASK |
| 0U, // PseudoVFSGNJX_VF32_MF2_TU |
| 0U, // PseudoVFSGNJX_VF64_M1 |
| 0U, // PseudoVFSGNJX_VF64_M1_MASK |
| 0U, // PseudoVFSGNJX_VF64_M1_TU |
| 0U, // PseudoVFSGNJX_VF64_M2 |
| 0U, // PseudoVFSGNJX_VF64_M2_MASK |
| 0U, // PseudoVFSGNJX_VF64_M2_TU |
| 0U, // PseudoVFSGNJX_VF64_M4 |
| 0U, // PseudoVFSGNJX_VF64_M4_MASK |
| 0U, // PseudoVFSGNJX_VF64_M4_TU |
| 0U, // PseudoVFSGNJX_VF64_M8 |
| 0U, // PseudoVFSGNJX_VF64_M8_MASK |
| 0U, // PseudoVFSGNJX_VF64_M8_TU |
| 0U, // PseudoVFSGNJX_VV_M1 |
| 0U, // PseudoVFSGNJX_VV_M1_MASK |
| 0U, // PseudoVFSGNJX_VV_M1_TU |
| 0U, // PseudoVFSGNJX_VV_M2 |
| 0U, // PseudoVFSGNJX_VV_M2_MASK |
| 0U, // PseudoVFSGNJX_VV_M2_TU |
| 0U, // PseudoVFSGNJX_VV_M4 |
| 0U, // PseudoVFSGNJX_VV_M4_MASK |
| 0U, // PseudoVFSGNJX_VV_M4_TU |
| 0U, // PseudoVFSGNJX_VV_M8 |
| 0U, // PseudoVFSGNJX_VV_M8_MASK |
| 0U, // PseudoVFSGNJX_VV_M8_TU |
| 0U, // PseudoVFSGNJX_VV_MF2 |
| 0U, // PseudoVFSGNJX_VV_MF2_MASK |
| 0U, // PseudoVFSGNJX_VV_MF2_TU |
| 0U, // PseudoVFSGNJX_VV_MF4 |
| 0U, // PseudoVFSGNJX_VV_MF4_MASK |
| 0U, // PseudoVFSGNJX_VV_MF4_TU |
| 0U, // PseudoVFSGNJ_VF16_M1 |
| 0U, // PseudoVFSGNJ_VF16_M1_MASK |
| 0U, // PseudoVFSGNJ_VF16_M1_TU |
| 0U, // PseudoVFSGNJ_VF16_M2 |
| 0U, // PseudoVFSGNJ_VF16_M2_MASK |
| 0U, // PseudoVFSGNJ_VF16_M2_TU |
| 0U, // PseudoVFSGNJ_VF16_M4 |
| 0U, // PseudoVFSGNJ_VF16_M4_MASK |
| 0U, // PseudoVFSGNJ_VF16_M4_TU |
| 0U, // PseudoVFSGNJ_VF16_M8 |
| 0U, // PseudoVFSGNJ_VF16_M8_MASK |
| 0U, // PseudoVFSGNJ_VF16_M8_TU |
| 0U, // PseudoVFSGNJ_VF16_MF2 |
| 0U, // PseudoVFSGNJ_VF16_MF2_MASK |
| 0U, // PseudoVFSGNJ_VF16_MF2_TU |
| 0U, // PseudoVFSGNJ_VF16_MF4 |
| 0U, // PseudoVFSGNJ_VF16_MF4_MASK |
| 0U, // PseudoVFSGNJ_VF16_MF4_TU |
| 0U, // PseudoVFSGNJ_VF32_M1 |
| 0U, // PseudoVFSGNJ_VF32_M1_MASK |
| 0U, // PseudoVFSGNJ_VF32_M1_TU |
| 0U, // PseudoVFSGNJ_VF32_M2 |
| 0U, // PseudoVFSGNJ_VF32_M2_MASK |
| 0U, // PseudoVFSGNJ_VF32_M2_TU |
| 0U, // PseudoVFSGNJ_VF32_M4 |
| 0U, // PseudoVFSGNJ_VF32_M4_MASK |
| 0U, // PseudoVFSGNJ_VF32_M4_TU |
| 0U, // PseudoVFSGNJ_VF32_M8 |
| 0U, // PseudoVFSGNJ_VF32_M8_MASK |
| 0U, // PseudoVFSGNJ_VF32_M8_TU |
| 0U, // PseudoVFSGNJ_VF32_MF2 |
| 0U, // PseudoVFSGNJ_VF32_MF2_MASK |
| 0U, // PseudoVFSGNJ_VF32_MF2_TU |
| 0U, // PseudoVFSGNJ_VF64_M1 |
| 0U, // PseudoVFSGNJ_VF64_M1_MASK |
| 0U, // PseudoVFSGNJ_VF64_M1_TU |
| 0U, // PseudoVFSGNJ_VF64_M2 |
| 0U, // PseudoVFSGNJ_VF64_M2_MASK |
| 0U, // PseudoVFSGNJ_VF64_M2_TU |
| 0U, // PseudoVFSGNJ_VF64_M4 |
| 0U, // PseudoVFSGNJ_VF64_M4_MASK |
| 0U, // PseudoVFSGNJ_VF64_M4_TU |
| 0U, // PseudoVFSGNJ_VF64_M8 |
| 0U, // PseudoVFSGNJ_VF64_M8_MASK |
| 0U, // PseudoVFSGNJ_VF64_M8_TU |
| 0U, // PseudoVFSGNJ_VV_M1 |
| 0U, // PseudoVFSGNJ_VV_M1_MASK |
| 0U, // PseudoVFSGNJ_VV_M1_TU |
| 0U, // PseudoVFSGNJ_VV_M2 |
| 0U, // PseudoVFSGNJ_VV_M2_MASK |
| 0U, // PseudoVFSGNJ_VV_M2_TU |
| 0U, // PseudoVFSGNJ_VV_M4 |
| 0U, // PseudoVFSGNJ_VV_M4_MASK |
| 0U, // PseudoVFSGNJ_VV_M4_TU |
| 0U, // PseudoVFSGNJ_VV_M8 |
| 0U, // PseudoVFSGNJ_VV_M8_MASK |
| 0U, // PseudoVFSGNJ_VV_M8_TU |
| 0U, // PseudoVFSGNJ_VV_MF2 |
| 0U, // PseudoVFSGNJ_VV_MF2_MASK |
| 0U, // PseudoVFSGNJ_VV_MF2_TU |
| 0U, // PseudoVFSGNJ_VV_MF4 |
| 0U, // PseudoVFSGNJ_VV_MF4_MASK |
| 0U, // PseudoVFSGNJ_VV_MF4_TU |
| 0U, // PseudoVFSLIDE1DOWN_VF16_M1 |
| 0U, // PseudoVFSLIDE1DOWN_VF16_M1_MASK |
| 0U, // PseudoVFSLIDE1DOWN_VF16_M1_TU |
| 0U, // PseudoVFSLIDE1DOWN_VF16_M2 |
| 0U, // PseudoVFSLIDE1DOWN_VF16_M2_MASK |
| 0U, // PseudoVFSLIDE1DOWN_VF16_M2_TU |
| 0U, // PseudoVFSLIDE1DOWN_VF16_M4 |
| 0U, // PseudoVFSLIDE1DOWN_VF16_M4_MASK |
| 0U, // PseudoVFSLIDE1DOWN_VF16_M4_TU |
| 0U, // PseudoVFSLIDE1DOWN_VF16_M8 |
| 0U, // PseudoVFSLIDE1DOWN_VF16_M8_MASK |
| 0U, // PseudoVFSLIDE1DOWN_VF16_M8_TU |
| 0U, // PseudoVFSLIDE1DOWN_VF16_MF2 |
| 0U, // PseudoVFSLIDE1DOWN_VF16_MF2_MASK |
| 0U, // PseudoVFSLIDE1DOWN_VF16_MF2_TU |
| 0U, // PseudoVFSLIDE1DOWN_VF16_MF4 |
| 0U, // PseudoVFSLIDE1DOWN_VF16_MF4_MASK |
| 0U, // PseudoVFSLIDE1DOWN_VF16_MF4_TU |
| 0U, // PseudoVFSLIDE1DOWN_VF32_M1 |
| 0U, // PseudoVFSLIDE1DOWN_VF32_M1_MASK |
| 0U, // PseudoVFSLIDE1DOWN_VF32_M1_TU |
| 0U, // PseudoVFSLIDE1DOWN_VF32_M2 |
| 0U, // PseudoVFSLIDE1DOWN_VF32_M2_MASK |
| 0U, // PseudoVFSLIDE1DOWN_VF32_M2_TU |
| 0U, // PseudoVFSLIDE1DOWN_VF32_M4 |
| 0U, // PseudoVFSLIDE1DOWN_VF32_M4_MASK |
| 0U, // PseudoVFSLIDE1DOWN_VF32_M4_TU |
| 0U, // PseudoVFSLIDE1DOWN_VF32_M8 |
| 0U, // PseudoVFSLIDE1DOWN_VF32_M8_MASK |
| 0U, // PseudoVFSLIDE1DOWN_VF32_M8_TU |
| 0U, // PseudoVFSLIDE1DOWN_VF32_MF2 |
| 0U, // PseudoVFSLIDE1DOWN_VF32_MF2_MASK |
| 0U, // PseudoVFSLIDE1DOWN_VF32_MF2_TU |
| 0U, // PseudoVFSLIDE1DOWN_VF64_M1 |
| 0U, // PseudoVFSLIDE1DOWN_VF64_M1_MASK |
| 0U, // PseudoVFSLIDE1DOWN_VF64_M1_TU |
| 0U, // PseudoVFSLIDE1DOWN_VF64_M2 |
| 0U, // PseudoVFSLIDE1DOWN_VF64_M2_MASK |
| 0U, // PseudoVFSLIDE1DOWN_VF64_M2_TU |
| 0U, // PseudoVFSLIDE1DOWN_VF64_M4 |
| 0U, // PseudoVFSLIDE1DOWN_VF64_M4_MASK |
| 0U, // PseudoVFSLIDE1DOWN_VF64_M4_TU |
| 0U, // PseudoVFSLIDE1DOWN_VF64_M8 |
| 0U, // PseudoVFSLIDE1DOWN_VF64_M8_MASK |
| 0U, // PseudoVFSLIDE1DOWN_VF64_M8_TU |
| 0U, // PseudoVFSLIDE1UP_VF16_M1 |
| 0U, // PseudoVFSLIDE1UP_VF16_M1_MASK |
| 0U, // PseudoVFSLIDE1UP_VF16_M1_TU |
| 0U, // PseudoVFSLIDE1UP_VF16_M2 |
| 0U, // PseudoVFSLIDE1UP_VF16_M2_MASK |
| 0U, // PseudoVFSLIDE1UP_VF16_M2_TU |
| 0U, // PseudoVFSLIDE1UP_VF16_M4 |
| 0U, // PseudoVFSLIDE1UP_VF16_M4_MASK |
| 0U, // PseudoVFSLIDE1UP_VF16_M4_TU |
| 0U, // PseudoVFSLIDE1UP_VF16_M8 |
| 0U, // PseudoVFSLIDE1UP_VF16_M8_MASK |
| 0U, // PseudoVFSLIDE1UP_VF16_M8_TU |
| 0U, // PseudoVFSLIDE1UP_VF16_MF2 |
| 0U, // PseudoVFSLIDE1UP_VF16_MF2_MASK |
| 0U, // PseudoVFSLIDE1UP_VF16_MF2_TU |
| 0U, // PseudoVFSLIDE1UP_VF16_MF4 |
| 0U, // PseudoVFSLIDE1UP_VF16_MF4_MASK |
| 0U, // PseudoVFSLIDE1UP_VF16_MF4_TU |
| 0U, // PseudoVFSLIDE1UP_VF32_M1 |
| 0U, // PseudoVFSLIDE1UP_VF32_M1_MASK |
| 0U, // PseudoVFSLIDE1UP_VF32_M1_TU |
| 0U, // PseudoVFSLIDE1UP_VF32_M2 |
| 0U, // PseudoVFSLIDE1UP_VF32_M2_MASK |
| 0U, // PseudoVFSLIDE1UP_VF32_M2_TU |
| 0U, // PseudoVFSLIDE1UP_VF32_M4 |
| 0U, // PseudoVFSLIDE1UP_VF32_M4_MASK |
| 0U, // PseudoVFSLIDE1UP_VF32_M4_TU |
| 0U, // PseudoVFSLIDE1UP_VF32_M8 |
| 0U, // PseudoVFSLIDE1UP_VF32_M8_MASK |
| 0U, // PseudoVFSLIDE1UP_VF32_M8_TU |
| 0U, // PseudoVFSLIDE1UP_VF32_MF2 |
| 0U, // PseudoVFSLIDE1UP_VF32_MF2_MASK |
| 0U, // PseudoVFSLIDE1UP_VF32_MF2_TU |
| 0U, // PseudoVFSLIDE1UP_VF64_M1 |
| 0U, // PseudoVFSLIDE1UP_VF64_M1_MASK |
| 0U, // PseudoVFSLIDE1UP_VF64_M1_TU |
| 0U, // PseudoVFSLIDE1UP_VF64_M2 |
| 0U, // PseudoVFSLIDE1UP_VF64_M2_MASK |
| 0U, // PseudoVFSLIDE1UP_VF64_M2_TU |
| 0U, // PseudoVFSLIDE1UP_VF64_M4 |
| 0U, // PseudoVFSLIDE1UP_VF64_M4_MASK |
| 0U, // PseudoVFSLIDE1UP_VF64_M4_TU |
| 0U, // PseudoVFSLIDE1UP_VF64_M8 |
| 0U, // PseudoVFSLIDE1UP_VF64_M8_MASK |
| 0U, // PseudoVFSLIDE1UP_VF64_M8_TU |
| 0U, // PseudoVFSQRT_V_M1 |
| 0U, // PseudoVFSQRT_V_M1_MASK |
| 0U, // PseudoVFSQRT_V_M1_TU |
| 0U, // PseudoVFSQRT_V_M2 |
| 0U, // PseudoVFSQRT_V_M2_MASK |
| 0U, // PseudoVFSQRT_V_M2_TU |
| 0U, // PseudoVFSQRT_V_M4 |
| 0U, // PseudoVFSQRT_V_M4_MASK |
| 0U, // PseudoVFSQRT_V_M4_TU |
| 0U, // PseudoVFSQRT_V_M8 |
| 0U, // PseudoVFSQRT_V_M8_MASK |
| 0U, // PseudoVFSQRT_V_M8_TU |
| 0U, // PseudoVFSQRT_V_MF2 |
| 0U, // PseudoVFSQRT_V_MF2_MASK |
| 0U, // PseudoVFSQRT_V_MF2_TU |
| 0U, // PseudoVFSQRT_V_MF4 |
| 0U, // PseudoVFSQRT_V_MF4_MASK |
| 0U, // PseudoVFSQRT_V_MF4_TU |
| 0U, // PseudoVFSUB_VF16_M1 |
| 0U, // PseudoVFSUB_VF16_M1_MASK |
| 0U, // PseudoVFSUB_VF16_M1_TU |
| 0U, // PseudoVFSUB_VF16_M2 |
| 0U, // PseudoVFSUB_VF16_M2_MASK |
| 0U, // PseudoVFSUB_VF16_M2_TU |
| 0U, // PseudoVFSUB_VF16_M4 |
| 0U, // PseudoVFSUB_VF16_M4_MASK |
| 0U, // PseudoVFSUB_VF16_M4_TU |
| 0U, // PseudoVFSUB_VF16_M8 |
| 0U, // PseudoVFSUB_VF16_M8_MASK |
| 0U, // PseudoVFSUB_VF16_M8_TU |
| 0U, // PseudoVFSUB_VF16_MF2 |
| 0U, // PseudoVFSUB_VF16_MF2_MASK |
| 0U, // PseudoVFSUB_VF16_MF2_TU |
| 0U, // PseudoVFSUB_VF16_MF4 |
| 0U, // PseudoVFSUB_VF16_MF4_MASK |
| 0U, // PseudoVFSUB_VF16_MF4_TU |
| 0U, // PseudoVFSUB_VF32_M1 |
| 0U, // PseudoVFSUB_VF32_M1_MASK |
| 0U, // PseudoVFSUB_VF32_M1_TU |
| 0U, // PseudoVFSUB_VF32_M2 |
| 0U, // PseudoVFSUB_VF32_M2_MASK |
| 0U, // PseudoVFSUB_VF32_M2_TU |
| 0U, // PseudoVFSUB_VF32_M4 |
| 0U, // PseudoVFSUB_VF32_M4_MASK |
| 0U, // PseudoVFSUB_VF32_M4_TU |
| 0U, // PseudoVFSUB_VF32_M8 |
| 0U, // PseudoVFSUB_VF32_M8_MASK |
| 0U, // PseudoVFSUB_VF32_M8_TU |
| 0U, // PseudoVFSUB_VF32_MF2 |
| 0U, // PseudoVFSUB_VF32_MF2_MASK |
| 0U, // PseudoVFSUB_VF32_MF2_TU |
| 0U, // PseudoVFSUB_VF64_M1 |
| 0U, // PseudoVFSUB_VF64_M1_MASK |
| 0U, // PseudoVFSUB_VF64_M1_TU |
| 0U, // PseudoVFSUB_VF64_M2 |
| 0U, // PseudoVFSUB_VF64_M2_MASK |
| 0U, // PseudoVFSUB_VF64_M2_TU |
| 0U, // PseudoVFSUB_VF64_M4 |
| 0U, // PseudoVFSUB_VF64_M4_MASK |
| 0U, // PseudoVFSUB_VF64_M4_TU |
| 0U, // PseudoVFSUB_VF64_M8 |
| 0U, // PseudoVFSUB_VF64_M8_MASK |
| 0U, // PseudoVFSUB_VF64_M8_TU |
| 0U, // PseudoVFSUB_VV_M1 |
| 0U, // PseudoVFSUB_VV_M1_MASK |
| 0U, // PseudoVFSUB_VV_M1_TU |
| 0U, // PseudoVFSUB_VV_M2 |
| 0U, // PseudoVFSUB_VV_M2_MASK |
| 0U, // PseudoVFSUB_VV_M2_TU |
| 0U, // PseudoVFSUB_VV_M4 |
| 0U, // PseudoVFSUB_VV_M4_MASK |
| 0U, // PseudoVFSUB_VV_M4_TU |
| 0U, // PseudoVFSUB_VV_M8 |
| 0U, // PseudoVFSUB_VV_M8_MASK |
| 0U, // PseudoVFSUB_VV_M8_TU |
| 0U, // PseudoVFSUB_VV_MF2 |
| 0U, // PseudoVFSUB_VV_MF2_MASK |
| 0U, // PseudoVFSUB_VV_MF2_TU |
| 0U, // PseudoVFSUB_VV_MF4 |
| 0U, // PseudoVFSUB_VV_MF4_MASK |
| 0U, // PseudoVFSUB_VV_MF4_TU |
| 0U, // PseudoVFWADD_VF16_M1 |
| 0U, // PseudoVFWADD_VF16_M1_MASK |
| 0U, // PseudoVFWADD_VF16_M1_TU |
| 0U, // PseudoVFWADD_VF16_M2 |
| 0U, // PseudoVFWADD_VF16_M2_MASK |
| 0U, // PseudoVFWADD_VF16_M2_TU |
| 0U, // PseudoVFWADD_VF16_M4 |
| 0U, // PseudoVFWADD_VF16_M4_MASK |
| 0U, // PseudoVFWADD_VF16_M4_TU |
| 0U, // PseudoVFWADD_VF16_MF2 |
| 0U, // PseudoVFWADD_VF16_MF2_MASK |
| 0U, // PseudoVFWADD_VF16_MF2_TU |
| 0U, // PseudoVFWADD_VF16_MF4 |
| 0U, // PseudoVFWADD_VF16_MF4_MASK |
| 0U, // PseudoVFWADD_VF16_MF4_TU |
| 0U, // PseudoVFWADD_VF32_M1 |
| 0U, // PseudoVFWADD_VF32_M1_MASK |
| 0U, // PseudoVFWADD_VF32_M1_TU |
| 0U, // PseudoVFWADD_VF32_M2 |
| 0U, // PseudoVFWADD_VF32_M2_MASK |
| 0U, // PseudoVFWADD_VF32_M2_TU |
| 0U, // PseudoVFWADD_VF32_M4 |
| 0U, // PseudoVFWADD_VF32_M4_MASK |
| 0U, // PseudoVFWADD_VF32_M4_TU |
| 0U, // PseudoVFWADD_VF32_MF2 |
| 0U, // PseudoVFWADD_VF32_MF2_MASK |
| 0U, // PseudoVFWADD_VF32_MF2_TU |
| 0U, // PseudoVFWADD_VV_M1 |
| 0U, // PseudoVFWADD_VV_M1_MASK |
| 0U, // PseudoVFWADD_VV_M1_TU |
| 0U, // PseudoVFWADD_VV_M2 |
| 0U, // PseudoVFWADD_VV_M2_MASK |
| 0U, // PseudoVFWADD_VV_M2_TU |
| 0U, // PseudoVFWADD_VV_M4 |
| 0U, // PseudoVFWADD_VV_M4_MASK |
| 0U, // PseudoVFWADD_VV_M4_TU |
| 0U, // PseudoVFWADD_VV_MF2 |
| 0U, // PseudoVFWADD_VV_MF2_MASK |
| 0U, // PseudoVFWADD_VV_MF2_TU |
| 0U, // PseudoVFWADD_VV_MF4 |
| 0U, // PseudoVFWADD_VV_MF4_MASK |
| 0U, // PseudoVFWADD_VV_MF4_TU |
| 0U, // PseudoVFWADD_WF16_M1 |
| 0U, // PseudoVFWADD_WF16_M1_MASK |
| 0U, // PseudoVFWADD_WF16_M1_TU |
| 0U, // PseudoVFWADD_WF16_M2 |
| 0U, // PseudoVFWADD_WF16_M2_MASK |
| 0U, // PseudoVFWADD_WF16_M2_TU |
| 0U, // PseudoVFWADD_WF16_M4 |
| 0U, // PseudoVFWADD_WF16_M4_MASK |
| 0U, // PseudoVFWADD_WF16_M4_TU |
| 0U, // PseudoVFWADD_WF16_MF2 |
| 0U, // PseudoVFWADD_WF16_MF2_MASK |
| 0U, // PseudoVFWADD_WF16_MF2_TU |
| 0U, // PseudoVFWADD_WF16_MF4 |
| 0U, // PseudoVFWADD_WF16_MF4_MASK |
| 0U, // PseudoVFWADD_WF16_MF4_TU |
| 0U, // PseudoVFWADD_WF32_M1 |
| 0U, // PseudoVFWADD_WF32_M1_MASK |
| 0U, // PseudoVFWADD_WF32_M1_TU |
| 0U, // PseudoVFWADD_WF32_M2 |
| 0U, // PseudoVFWADD_WF32_M2_MASK |
| 0U, // PseudoVFWADD_WF32_M2_TU |
| 0U, // PseudoVFWADD_WF32_M4 |
| 0U, // PseudoVFWADD_WF32_M4_MASK |
| 0U, // PseudoVFWADD_WF32_M4_TU |
| 0U, // PseudoVFWADD_WF32_MF2 |
| 0U, // PseudoVFWADD_WF32_MF2_MASK |
| 0U, // PseudoVFWADD_WF32_MF2_TU |
| 0U, // PseudoVFWADD_WV_M1 |
| 0U, // PseudoVFWADD_WV_M1_MASK |
| 0U, // PseudoVFWADD_WV_M1_MASK_TIED |
| 0U, // PseudoVFWADD_WV_M1_TIED |
| 0U, // PseudoVFWADD_WV_M1_TU |
| 0U, // PseudoVFWADD_WV_M2 |
| 0U, // PseudoVFWADD_WV_M2_MASK |
| 0U, // PseudoVFWADD_WV_M2_MASK_TIED |
| 0U, // PseudoVFWADD_WV_M2_TIED |
| 0U, // PseudoVFWADD_WV_M2_TU |
| 0U, // PseudoVFWADD_WV_M4 |
| 0U, // PseudoVFWADD_WV_M4_MASK |
| 0U, // PseudoVFWADD_WV_M4_MASK_TIED |
| 0U, // PseudoVFWADD_WV_M4_TIED |
| 0U, // PseudoVFWADD_WV_M4_TU |
| 0U, // PseudoVFWADD_WV_MF2 |
| 0U, // PseudoVFWADD_WV_MF2_MASK |
| 0U, // PseudoVFWADD_WV_MF2_MASK_TIED |
| 0U, // PseudoVFWADD_WV_MF2_TIED |
| 0U, // PseudoVFWADD_WV_MF2_TU |
| 0U, // PseudoVFWADD_WV_MF4 |
| 0U, // PseudoVFWADD_WV_MF4_MASK |
| 0U, // PseudoVFWADD_WV_MF4_MASK_TIED |
| 0U, // PseudoVFWADD_WV_MF4_TIED |
| 0U, // PseudoVFWADD_WV_MF4_TU |
| 0U, // PseudoVFWCVT_F_F_V_M1 |
| 0U, // PseudoVFWCVT_F_F_V_M1_MASK |
| 0U, // PseudoVFWCVT_F_F_V_M1_TU |
| 0U, // PseudoVFWCVT_F_F_V_M2 |
| 0U, // PseudoVFWCVT_F_F_V_M2_MASK |
| 0U, // PseudoVFWCVT_F_F_V_M2_TU |
| 0U, // PseudoVFWCVT_F_F_V_M4 |
| 0U, // PseudoVFWCVT_F_F_V_M4_MASK |
| 0U, // PseudoVFWCVT_F_F_V_M4_TU |
| 0U, // PseudoVFWCVT_F_F_V_MF2 |
| 0U, // PseudoVFWCVT_F_F_V_MF2_MASK |
| 0U, // PseudoVFWCVT_F_F_V_MF2_TU |
| 0U, // PseudoVFWCVT_F_F_V_MF4 |
| 0U, // PseudoVFWCVT_F_F_V_MF4_MASK |
| 0U, // PseudoVFWCVT_F_F_V_MF4_TU |
| 0U, // PseudoVFWCVT_F_XU_V_M1 |
| 0U, // PseudoVFWCVT_F_XU_V_M1_MASK |
| 0U, // PseudoVFWCVT_F_XU_V_M1_TU |
| 0U, // PseudoVFWCVT_F_XU_V_M2 |
| 0U, // PseudoVFWCVT_F_XU_V_M2_MASK |
| 0U, // PseudoVFWCVT_F_XU_V_M2_TU |
| 0U, // PseudoVFWCVT_F_XU_V_M4 |
| 0U, // PseudoVFWCVT_F_XU_V_M4_MASK |
| 0U, // PseudoVFWCVT_F_XU_V_M4_TU |
| 0U, // PseudoVFWCVT_F_XU_V_MF2 |
| 0U, // PseudoVFWCVT_F_XU_V_MF2_MASK |
| 0U, // PseudoVFWCVT_F_XU_V_MF2_TU |
| 0U, // PseudoVFWCVT_F_XU_V_MF4 |
| 0U, // PseudoVFWCVT_F_XU_V_MF4_MASK |
| 0U, // PseudoVFWCVT_F_XU_V_MF4_TU |
| 0U, // PseudoVFWCVT_F_XU_V_MF8 |
| 0U, // PseudoVFWCVT_F_XU_V_MF8_MASK |
| 0U, // PseudoVFWCVT_F_XU_V_MF8_TU |
| 0U, // PseudoVFWCVT_F_X_V_M1 |
| 0U, // PseudoVFWCVT_F_X_V_M1_MASK |
| 0U, // PseudoVFWCVT_F_X_V_M1_TU |
| 0U, // PseudoVFWCVT_F_X_V_M2 |
| 0U, // PseudoVFWCVT_F_X_V_M2_MASK |
| 0U, // PseudoVFWCVT_F_X_V_M2_TU |
| 0U, // PseudoVFWCVT_F_X_V_M4 |
| 0U, // PseudoVFWCVT_F_X_V_M4_MASK |
| 0U, // PseudoVFWCVT_F_X_V_M4_TU |
| 0U, // PseudoVFWCVT_F_X_V_MF2 |
| 0U, // PseudoVFWCVT_F_X_V_MF2_MASK |
| 0U, // PseudoVFWCVT_F_X_V_MF2_TU |
| 0U, // PseudoVFWCVT_F_X_V_MF4 |
| 0U, // PseudoVFWCVT_F_X_V_MF4_MASK |
| 0U, // PseudoVFWCVT_F_X_V_MF4_TU |
| 0U, // PseudoVFWCVT_F_X_V_MF8 |
| 0U, // PseudoVFWCVT_F_X_V_MF8_MASK |
| 0U, // PseudoVFWCVT_F_X_V_MF8_TU |
| 0U, // PseudoVFWCVT_RM_F_XU_V_M1_MASK |
| 0U, // PseudoVFWCVT_RM_F_XU_V_M2_MASK |
| 0U, // PseudoVFWCVT_RM_F_XU_V_M4_MASK |
| 0U, // PseudoVFWCVT_RM_F_XU_V_MF2_MASK |
| 0U, // PseudoVFWCVT_RM_F_XU_V_MF4_MASK |
| 0U, // PseudoVFWCVT_RM_F_XU_V_MF8_MASK |
| 0U, // PseudoVFWCVT_RM_F_X_V_M1_MASK |
| 0U, // PseudoVFWCVT_RM_F_X_V_M2_MASK |
| 0U, // PseudoVFWCVT_RM_F_X_V_M4_MASK |
| 0U, // PseudoVFWCVT_RM_F_X_V_MF2_MASK |
| 0U, // PseudoVFWCVT_RM_F_X_V_MF4_MASK |
| 0U, // PseudoVFWCVT_RM_F_X_V_MF8_MASK |
| 0U, // PseudoVFWCVT_RM_XU_F_V_M1_MASK |
| 0U, // PseudoVFWCVT_RM_XU_F_V_M2_MASK |
| 0U, // PseudoVFWCVT_RM_XU_F_V_M4_MASK |
| 0U, // PseudoVFWCVT_RM_XU_F_V_MF2_MASK |
| 0U, // PseudoVFWCVT_RM_XU_F_V_MF4_MASK |
| 0U, // PseudoVFWCVT_RM_X_F_V_M1_MASK |
| 0U, // PseudoVFWCVT_RM_X_F_V_M2_MASK |
| 0U, // PseudoVFWCVT_RM_X_F_V_M4_MASK |
| 0U, // PseudoVFWCVT_RM_X_F_V_MF2_MASK |
| 0U, // PseudoVFWCVT_RM_X_F_V_MF4_MASK |
| 0U, // PseudoVFWCVT_RTZ_XU_F_V_M1 |
| 0U, // PseudoVFWCVT_RTZ_XU_F_V_M1_MASK |
| 0U, // PseudoVFWCVT_RTZ_XU_F_V_M1_TU |
| 0U, // PseudoVFWCVT_RTZ_XU_F_V_M2 |
| 0U, // PseudoVFWCVT_RTZ_XU_F_V_M2_MASK |
| 0U, // PseudoVFWCVT_RTZ_XU_F_V_M2_TU |
| 0U, // PseudoVFWCVT_RTZ_XU_F_V_M4 |
| 0U, // PseudoVFWCVT_RTZ_XU_F_V_M4_MASK |
| 0U, // PseudoVFWCVT_RTZ_XU_F_V_M4_TU |
| 0U, // PseudoVFWCVT_RTZ_XU_F_V_MF2 |
| 0U, // PseudoVFWCVT_RTZ_XU_F_V_MF2_MASK |
| 0U, // PseudoVFWCVT_RTZ_XU_F_V_MF2_TU |
| 0U, // PseudoVFWCVT_RTZ_XU_F_V_MF4 |
| 0U, // PseudoVFWCVT_RTZ_XU_F_V_MF4_MASK |
| 0U, // PseudoVFWCVT_RTZ_XU_F_V_MF4_TU |
| 0U, // PseudoVFWCVT_RTZ_X_F_V_M1 |
| 0U, // PseudoVFWCVT_RTZ_X_F_V_M1_MASK |
| 0U, // PseudoVFWCVT_RTZ_X_F_V_M1_TU |
| 0U, // PseudoVFWCVT_RTZ_X_F_V_M2 |
| 0U, // PseudoVFWCVT_RTZ_X_F_V_M2_MASK |
| 0U, // PseudoVFWCVT_RTZ_X_F_V_M2_TU |
| 0U, // PseudoVFWCVT_RTZ_X_F_V_M4 |
| 0U, // PseudoVFWCVT_RTZ_X_F_V_M4_MASK |
| 0U, // PseudoVFWCVT_RTZ_X_F_V_M4_TU |
| 0U, // PseudoVFWCVT_RTZ_X_F_V_MF2 |
| 0U, // PseudoVFWCVT_RTZ_X_F_V_MF2_MASK |
| 0U, // PseudoVFWCVT_RTZ_X_F_V_MF2_TU |
| 0U, // PseudoVFWCVT_RTZ_X_F_V_MF4 |
| 0U, // PseudoVFWCVT_RTZ_X_F_V_MF4_MASK |
| 0U, // PseudoVFWCVT_RTZ_X_F_V_MF4_TU |
| 0U, // PseudoVFWCVT_XU_F_V_M1 |
| 0U, // PseudoVFWCVT_XU_F_V_M1_MASK |
| 0U, // PseudoVFWCVT_XU_F_V_M1_TU |
| 0U, // PseudoVFWCVT_XU_F_V_M2 |
| 0U, // PseudoVFWCVT_XU_F_V_M2_MASK |
| 0U, // PseudoVFWCVT_XU_F_V_M2_TU |
| 0U, // PseudoVFWCVT_XU_F_V_M4 |
| 0U, // PseudoVFWCVT_XU_F_V_M4_MASK |
| 0U, // PseudoVFWCVT_XU_F_V_M4_TU |
| 0U, // PseudoVFWCVT_XU_F_V_MF2 |
| 0U, // PseudoVFWCVT_XU_F_V_MF2_MASK |
| 0U, // PseudoVFWCVT_XU_F_V_MF2_TU |
| 0U, // PseudoVFWCVT_XU_F_V_MF4 |
| 0U, // PseudoVFWCVT_XU_F_V_MF4_MASK |
| 0U, // PseudoVFWCVT_XU_F_V_MF4_TU |
| 0U, // PseudoVFWCVT_X_F_V_M1 |
| 0U, // PseudoVFWCVT_X_F_V_M1_MASK |
| 0U, // PseudoVFWCVT_X_F_V_M1_TU |
| 0U, // PseudoVFWCVT_X_F_V_M2 |
| 0U, // PseudoVFWCVT_X_F_V_M2_MASK |
| 0U, // PseudoVFWCVT_X_F_V_M2_TU |
| 0U, // PseudoVFWCVT_X_F_V_M4 |
| 0U, // PseudoVFWCVT_X_F_V_M4_MASK |
| 0U, // PseudoVFWCVT_X_F_V_M4_TU |
| 0U, // PseudoVFWCVT_X_F_V_MF2 |
| 0U, // PseudoVFWCVT_X_F_V_MF2_MASK |
| 0U, // PseudoVFWCVT_X_F_V_MF2_TU |
| 0U, // PseudoVFWCVT_X_F_V_MF4 |
| 0U, // PseudoVFWCVT_X_F_V_MF4_MASK |
| 0U, // PseudoVFWCVT_X_F_V_MF4_TU |
| 0U, // PseudoVFWMACC_VF16_M1 |
| 0U, // PseudoVFWMACC_VF16_M1_MASK |
| 0U, // PseudoVFWMACC_VF16_M2 |
| 0U, // PseudoVFWMACC_VF16_M2_MASK |
| 0U, // PseudoVFWMACC_VF16_M4 |
| 0U, // PseudoVFWMACC_VF16_M4_MASK |
| 0U, // PseudoVFWMACC_VF16_MF2 |
| 0U, // PseudoVFWMACC_VF16_MF2_MASK |
| 0U, // PseudoVFWMACC_VF16_MF4 |
| 0U, // PseudoVFWMACC_VF16_MF4_MASK |
| 0U, // PseudoVFWMACC_VF32_M1 |
| 0U, // PseudoVFWMACC_VF32_M1_MASK |
| 0U, // PseudoVFWMACC_VF32_M2 |
| 0U, // PseudoVFWMACC_VF32_M2_MASK |
| 0U, // PseudoVFWMACC_VF32_M4 |
| 0U, // PseudoVFWMACC_VF32_M4_MASK |
| 0U, // PseudoVFWMACC_VF32_MF2 |
| 0U, // PseudoVFWMACC_VF32_MF2_MASK |
| 0U, // PseudoVFWMACC_VV_M1 |
| 0U, // PseudoVFWMACC_VV_M1_MASK |
| 0U, // PseudoVFWMACC_VV_M2 |
| 0U, // PseudoVFWMACC_VV_M2_MASK |
| 0U, // PseudoVFWMACC_VV_M4 |
| 0U, // PseudoVFWMACC_VV_M4_MASK |
| 0U, // PseudoVFWMACC_VV_MF2 |
| 0U, // PseudoVFWMACC_VV_MF2_MASK |
| 0U, // PseudoVFWMACC_VV_MF4 |
| 0U, // PseudoVFWMACC_VV_MF4_MASK |
| 0U, // PseudoVFWMSAC_VF16_M1 |
| 0U, // PseudoVFWMSAC_VF16_M1_MASK |
| 0U, // PseudoVFWMSAC_VF16_M2 |
| 0U, // PseudoVFWMSAC_VF16_M2_MASK |
| 0U, // PseudoVFWMSAC_VF16_M4 |
| 0U, // PseudoVFWMSAC_VF16_M4_MASK |
| 0U, // PseudoVFWMSAC_VF16_MF2 |
| 0U, // PseudoVFWMSAC_VF16_MF2_MASK |
| 0U, // PseudoVFWMSAC_VF16_MF4 |
| 0U, // PseudoVFWMSAC_VF16_MF4_MASK |
| 0U, // PseudoVFWMSAC_VF32_M1 |
| 0U, // PseudoVFWMSAC_VF32_M1_MASK |
| 0U, // PseudoVFWMSAC_VF32_M2 |
| 0U, // PseudoVFWMSAC_VF32_M2_MASK |
| 0U, // PseudoVFWMSAC_VF32_M4 |
| 0U, // PseudoVFWMSAC_VF32_M4_MASK |
| 0U, // PseudoVFWMSAC_VF32_MF2 |
| 0U, // PseudoVFWMSAC_VF32_MF2_MASK |
| 0U, // PseudoVFWMSAC_VV_M1 |
| 0U, // PseudoVFWMSAC_VV_M1_MASK |
| 0U, // PseudoVFWMSAC_VV_M2 |
| 0U, // PseudoVFWMSAC_VV_M2_MASK |
| 0U, // PseudoVFWMSAC_VV_M4 |
| 0U, // PseudoVFWMSAC_VV_M4_MASK |
| 0U, // PseudoVFWMSAC_VV_MF2 |
| 0U, // PseudoVFWMSAC_VV_MF2_MASK |
| 0U, // PseudoVFWMSAC_VV_MF4 |
| 0U, // PseudoVFWMSAC_VV_MF4_MASK |
| 0U, // PseudoVFWMUL_VF16_M1 |
| 0U, // PseudoVFWMUL_VF16_M1_MASK |
| 0U, // PseudoVFWMUL_VF16_M1_TU |
| 0U, // PseudoVFWMUL_VF16_M2 |
| 0U, // PseudoVFWMUL_VF16_M2_MASK |
| 0U, // PseudoVFWMUL_VF16_M2_TU |
| 0U, // PseudoVFWMUL_VF16_M4 |
| 0U, // PseudoVFWMUL_VF16_M4_MASK |
| 0U, // PseudoVFWMUL_VF16_M4_TU |
| 0U, // PseudoVFWMUL_VF16_MF2 |
| 0U, // PseudoVFWMUL_VF16_MF2_MASK |
| 0U, // PseudoVFWMUL_VF16_MF2_TU |
| 0U, // PseudoVFWMUL_VF16_MF4 |
| 0U, // PseudoVFWMUL_VF16_MF4_MASK |
| 0U, // PseudoVFWMUL_VF16_MF4_TU |
| 0U, // PseudoVFWMUL_VF32_M1 |
| 0U, // PseudoVFWMUL_VF32_M1_MASK |
| 0U, // PseudoVFWMUL_VF32_M1_TU |
| 0U, // PseudoVFWMUL_VF32_M2 |
| 0U, // PseudoVFWMUL_VF32_M2_MASK |
| 0U, // PseudoVFWMUL_VF32_M2_TU |
| 0U, // PseudoVFWMUL_VF32_M4 |
| 0U, // PseudoVFWMUL_VF32_M4_MASK |
| 0U, // PseudoVFWMUL_VF32_M4_TU |
| 0U, // PseudoVFWMUL_VF32_MF2 |
| 0U, // PseudoVFWMUL_VF32_MF2_MASK |
| 0U, // PseudoVFWMUL_VF32_MF2_TU |
| 0U, // PseudoVFWMUL_VV_M1 |
| 0U, // PseudoVFWMUL_VV_M1_MASK |
| 0U, // PseudoVFWMUL_VV_M1_TU |
| 0U, // PseudoVFWMUL_VV_M2 |
| 0U, // PseudoVFWMUL_VV_M2_MASK |
| 0U, // PseudoVFWMUL_VV_M2_TU |
| 0U, // PseudoVFWMUL_VV_M4 |
| 0U, // PseudoVFWMUL_VV_M4_MASK |
| 0U, // PseudoVFWMUL_VV_M4_TU |
| 0U, // PseudoVFWMUL_VV_MF2 |
| 0U, // PseudoVFWMUL_VV_MF2_MASK |
| 0U, // PseudoVFWMUL_VV_MF2_TU |
| 0U, // PseudoVFWMUL_VV_MF4 |
| 0U, // PseudoVFWMUL_VV_MF4_MASK |
| 0U, // PseudoVFWMUL_VV_MF4_TU |
| 0U, // PseudoVFWNMACC_VF16_M1 |
| 0U, // PseudoVFWNMACC_VF16_M1_MASK |
| 0U, // PseudoVFWNMACC_VF16_M2 |
| 0U, // PseudoVFWNMACC_VF16_M2_MASK |
| 0U, // PseudoVFWNMACC_VF16_M4 |
| 0U, // PseudoVFWNMACC_VF16_M4_MASK |
| 0U, // PseudoVFWNMACC_VF16_MF2 |
| 0U, // PseudoVFWNMACC_VF16_MF2_MASK |
| 0U, // PseudoVFWNMACC_VF16_MF4 |
| 0U, // PseudoVFWNMACC_VF16_MF4_MASK |
| 0U, // PseudoVFWNMACC_VF32_M1 |
| 0U, // PseudoVFWNMACC_VF32_M1_MASK |
| 0U, // PseudoVFWNMACC_VF32_M2 |
| 0U, // PseudoVFWNMACC_VF32_M2_MASK |
| 0U, // PseudoVFWNMACC_VF32_M4 |
| 0U, // PseudoVFWNMACC_VF32_M4_MASK |
| 0U, // PseudoVFWNMACC_VF32_MF2 |
| 0U, // PseudoVFWNMACC_VF32_MF2_MASK |
| 0U, // PseudoVFWNMACC_VV_M1 |
| 0U, // PseudoVFWNMACC_VV_M1_MASK |
| 0U, // PseudoVFWNMACC_VV_M2 |
| 0U, // PseudoVFWNMACC_VV_M2_MASK |
| 0U, // PseudoVFWNMACC_VV_M4 |
| 0U, // PseudoVFWNMACC_VV_M4_MASK |
| 0U, // PseudoVFWNMACC_VV_MF2 |
| 0U, // PseudoVFWNMACC_VV_MF2_MASK |
| 0U, // PseudoVFWNMACC_VV_MF4 |
| 0U, // PseudoVFWNMACC_VV_MF4_MASK |
| 0U, // PseudoVFWNMSAC_VF16_M1 |
| 0U, // PseudoVFWNMSAC_VF16_M1_MASK |
| 0U, // PseudoVFWNMSAC_VF16_M2 |
| 0U, // PseudoVFWNMSAC_VF16_M2_MASK |
| 0U, // PseudoVFWNMSAC_VF16_M4 |
| 0U, // PseudoVFWNMSAC_VF16_M4_MASK |
| 0U, // PseudoVFWNMSAC_VF16_MF2 |
| 0U, // PseudoVFWNMSAC_VF16_MF2_MASK |
| 0U, // PseudoVFWNMSAC_VF16_MF4 |
| 0U, // PseudoVFWNMSAC_VF16_MF4_MASK |
| 0U, // PseudoVFWNMSAC_VF32_M1 |
| 0U, // PseudoVFWNMSAC_VF32_M1_MASK |
| 0U, // PseudoVFWNMSAC_VF32_M2 |
| 0U, // PseudoVFWNMSAC_VF32_M2_MASK |
| 0U, // PseudoVFWNMSAC_VF32_M4 |
| 0U, // PseudoVFWNMSAC_VF32_M4_MASK |
| 0U, // PseudoVFWNMSAC_VF32_MF2 |
| 0U, // PseudoVFWNMSAC_VF32_MF2_MASK |
| 0U, // PseudoVFWNMSAC_VV_M1 |
| 0U, // PseudoVFWNMSAC_VV_M1_MASK |
| 0U, // PseudoVFWNMSAC_VV_M2 |
| 0U, // PseudoVFWNMSAC_VV_M2_MASK |
| 0U, // PseudoVFWNMSAC_VV_M4 |
| 0U, // PseudoVFWNMSAC_VV_M4_MASK |
| 0U, // PseudoVFWNMSAC_VV_MF2 |
| 0U, // PseudoVFWNMSAC_VV_MF2_MASK |
| 0U, // PseudoVFWNMSAC_VV_MF4 |
| 0U, // PseudoVFWNMSAC_VV_MF4_MASK |
| 0U, // PseudoVFWREDOSUM_VS_M1 |
| 0U, // PseudoVFWREDOSUM_VS_M1_MASK |
| 0U, // PseudoVFWREDOSUM_VS_M2 |
| 0U, // PseudoVFWREDOSUM_VS_M2_MASK |
| 0U, // PseudoVFWREDOSUM_VS_M4 |
| 0U, // PseudoVFWREDOSUM_VS_M4_MASK |
| 0U, // PseudoVFWREDOSUM_VS_M8 |
| 0U, // PseudoVFWREDOSUM_VS_M8_MASK |
| 0U, // PseudoVFWREDOSUM_VS_MF2 |
| 0U, // PseudoVFWREDOSUM_VS_MF2_MASK |
| 0U, // PseudoVFWREDOSUM_VS_MF4 |
| 0U, // PseudoVFWREDOSUM_VS_MF4_MASK |
| 0U, // PseudoVFWREDUSUM_VS_M1 |
| 0U, // PseudoVFWREDUSUM_VS_M1_MASK |
| 0U, // PseudoVFWREDUSUM_VS_M2 |
| 0U, // PseudoVFWREDUSUM_VS_M2_MASK |
| 0U, // PseudoVFWREDUSUM_VS_M4 |
| 0U, // PseudoVFWREDUSUM_VS_M4_MASK |
| 0U, // PseudoVFWREDUSUM_VS_M8 |
| 0U, // PseudoVFWREDUSUM_VS_M8_MASK |
| 0U, // PseudoVFWREDUSUM_VS_MF2 |
| 0U, // PseudoVFWREDUSUM_VS_MF2_MASK |
| 0U, // PseudoVFWREDUSUM_VS_MF4 |
| 0U, // PseudoVFWREDUSUM_VS_MF4_MASK |
| 0U, // PseudoVFWSUB_VF16_M1 |
| 0U, // PseudoVFWSUB_VF16_M1_MASK |
| 0U, // PseudoVFWSUB_VF16_M1_TU |
| 0U, // PseudoVFWSUB_VF16_M2 |
| 0U, // PseudoVFWSUB_VF16_M2_MASK |
| 0U, // PseudoVFWSUB_VF16_M2_TU |
| 0U, // PseudoVFWSUB_VF16_M4 |
| 0U, // PseudoVFWSUB_VF16_M4_MASK |
| 0U, // PseudoVFWSUB_VF16_M4_TU |
| 0U, // PseudoVFWSUB_VF16_MF2 |
| 0U, // PseudoVFWSUB_VF16_MF2_MASK |
| 0U, // PseudoVFWSUB_VF16_MF2_TU |
| 0U, // PseudoVFWSUB_VF16_MF4 |
| 0U, // PseudoVFWSUB_VF16_MF4_MASK |
| 0U, // PseudoVFWSUB_VF16_MF4_TU |
| 0U, // PseudoVFWSUB_VF32_M1 |
| 0U, // PseudoVFWSUB_VF32_M1_MASK |
| 0U, // PseudoVFWSUB_VF32_M1_TU |
| 0U, // PseudoVFWSUB_VF32_M2 |
| 0U, // PseudoVFWSUB_VF32_M2_MASK |
| 0U, // PseudoVFWSUB_VF32_M2_TU |
| 0U, // PseudoVFWSUB_VF32_M4 |
| 0U, // PseudoVFWSUB_VF32_M4_MASK |
| 0U, // PseudoVFWSUB_VF32_M4_TU |
| 0U, // PseudoVFWSUB_VF32_MF2 |
| 0U, // PseudoVFWSUB_VF32_MF2_MASK |
| 0U, // PseudoVFWSUB_VF32_MF2_TU |
| 0U, // PseudoVFWSUB_VV_M1 |
| 0U, // PseudoVFWSUB_VV_M1_MASK |
| 0U, // PseudoVFWSUB_VV_M1_TU |
| 0U, // PseudoVFWSUB_VV_M2 |
| 0U, // PseudoVFWSUB_VV_M2_MASK |
| 0U, // PseudoVFWSUB_VV_M2_TU |
| 0U, // PseudoVFWSUB_VV_M4 |
| 0U, // PseudoVFWSUB_VV_M4_MASK |
| 0U, // PseudoVFWSUB_VV_M4_TU |
| 0U, // PseudoVFWSUB_VV_MF2 |
| 0U, // PseudoVFWSUB_VV_MF2_MASK |
| 0U, // PseudoVFWSUB_VV_MF2_TU |
| 0U, // PseudoVFWSUB_VV_MF4 |
| 0U, // PseudoVFWSUB_VV_MF4_MASK |
| 0U, // PseudoVFWSUB_VV_MF4_TU |
| 0U, // PseudoVFWSUB_WF16_M1 |
| 0U, // PseudoVFWSUB_WF16_M1_MASK |
| 0U, // PseudoVFWSUB_WF16_M1_TU |
| 0U, // PseudoVFWSUB_WF16_M2 |
| 0U, // PseudoVFWSUB_WF16_M2_MASK |
| 0U, // PseudoVFWSUB_WF16_M2_TU |
| 0U, // PseudoVFWSUB_WF16_M4 |
| 0U, // PseudoVFWSUB_WF16_M4_MASK |
| 0U, // PseudoVFWSUB_WF16_M4_TU |
| 0U, // PseudoVFWSUB_WF16_MF2 |
| 0U, // PseudoVFWSUB_WF16_MF2_MASK |
| 0U, // PseudoVFWSUB_WF16_MF2_TU |
| 0U, // PseudoVFWSUB_WF16_MF4 |
| 0U, // PseudoVFWSUB_WF16_MF4_MASK |
| 0U, // PseudoVFWSUB_WF16_MF4_TU |
| 0U, // PseudoVFWSUB_WF32_M1 |
| 0U, // PseudoVFWSUB_WF32_M1_MASK |
| 0U, // PseudoVFWSUB_WF32_M1_TU |
| 0U, // PseudoVFWSUB_WF32_M2 |
| 0U, // PseudoVFWSUB_WF32_M2_MASK |
| 0U, // PseudoVFWSUB_WF32_M2_TU |
| 0U, // PseudoVFWSUB_WF32_M4 |
| 0U, // PseudoVFWSUB_WF32_M4_MASK |
| 0U, // PseudoVFWSUB_WF32_M4_TU |
| 0U, // PseudoVFWSUB_WF32_MF2 |
| 0U, // PseudoVFWSUB_WF32_MF2_MASK |
| 0U, // PseudoVFWSUB_WF32_MF2_TU |
| 0U, // PseudoVFWSUB_WV_M1 |
| 0U, // PseudoVFWSUB_WV_M1_MASK |
| 0U, // PseudoVFWSUB_WV_M1_MASK_TIED |
| 0U, // PseudoVFWSUB_WV_M1_TIED |
| 0U, // PseudoVFWSUB_WV_M1_TU |
| 0U, // PseudoVFWSUB_WV_M2 |
| 0U, // PseudoVFWSUB_WV_M2_MASK |
| 0U, // PseudoVFWSUB_WV_M2_MASK_TIED |
| 0U, // PseudoVFWSUB_WV_M2_TIED |
| 0U, // PseudoVFWSUB_WV_M2_TU |
| 0U, // PseudoVFWSUB_WV_M4 |
| 0U, // PseudoVFWSUB_WV_M4_MASK |
| 0U, // PseudoVFWSUB_WV_M4_MASK_TIED |
| 0U, // PseudoVFWSUB_WV_M4_TIED |
| 0U, // PseudoVFWSUB_WV_M4_TU |
| 0U, // PseudoVFWSUB_WV_MF2 |
| 0U, // PseudoVFWSUB_WV_MF2_MASK |
| 0U, // PseudoVFWSUB_WV_MF2_MASK_TIED |
| 0U, // PseudoVFWSUB_WV_MF2_TIED |
| 0U, // PseudoVFWSUB_WV_MF2_TU |
| 0U, // PseudoVFWSUB_WV_MF4 |
| 0U, // PseudoVFWSUB_WV_MF4_MASK |
| 0U, // PseudoVFWSUB_WV_MF4_MASK_TIED |
| 0U, // PseudoVFWSUB_WV_MF4_TIED |
| 0U, // PseudoVFWSUB_WV_MF4_TU |
| 0U, // PseudoVID_V_M1 |
| 0U, // PseudoVID_V_M1_MASK |
| 0U, // PseudoVID_V_M1_TU |
| 0U, // PseudoVID_V_M2 |
| 0U, // PseudoVID_V_M2_MASK |
| 0U, // PseudoVID_V_M2_TU |
| 0U, // PseudoVID_V_M4 |
| 0U, // PseudoVID_V_M4_MASK |
| 0U, // PseudoVID_V_M4_TU |
| 0U, // PseudoVID_V_M8 |
| 0U, // PseudoVID_V_M8_MASK |
| 0U, // PseudoVID_V_M8_TU |
| 0U, // PseudoVID_V_MF2 |
| 0U, // PseudoVID_V_MF2_MASK |
| 0U, // PseudoVID_V_MF2_TU |
| 0U, // PseudoVID_V_MF4 |
| 0U, // PseudoVID_V_MF4_MASK |
| 0U, // PseudoVID_V_MF4_TU |
| 0U, // PseudoVID_V_MF8 |
| 0U, // PseudoVID_V_MF8_MASK |
| 0U, // PseudoVID_V_MF8_TU |
| 0U, // PseudoVIOTA_M_M1 |
| 0U, // PseudoVIOTA_M_M1_MASK |
| 0U, // PseudoVIOTA_M_M1_TU |
| 0U, // PseudoVIOTA_M_M2 |
| 0U, // PseudoVIOTA_M_M2_MASK |
| 0U, // PseudoVIOTA_M_M2_TU |
| 0U, // PseudoVIOTA_M_M4 |
| 0U, // PseudoVIOTA_M_M4_MASK |
| 0U, // PseudoVIOTA_M_M4_TU |
| 0U, // PseudoVIOTA_M_M8 |
| 0U, // PseudoVIOTA_M_M8_MASK |
| 0U, // PseudoVIOTA_M_M8_TU |
| 0U, // PseudoVIOTA_M_MF2 |
| 0U, // PseudoVIOTA_M_MF2_MASK |
| 0U, // PseudoVIOTA_M_MF2_TU |
| 0U, // PseudoVIOTA_M_MF4 |
| 0U, // PseudoVIOTA_M_MF4_MASK |
| 0U, // PseudoVIOTA_M_MF4_TU |
| 0U, // PseudoVIOTA_M_MF8 |
| 0U, // PseudoVIOTA_M_MF8_MASK |
| 0U, // PseudoVIOTA_M_MF8_TU |
| 0U, // PseudoVLE16FF_V_M1 |
| 0U, // PseudoVLE16FF_V_M1_MASK |
| 0U, // PseudoVLE16FF_V_M1_TU |
| 0U, // PseudoVLE16FF_V_M2 |
| 0U, // PseudoVLE16FF_V_M2_MASK |
| 0U, // PseudoVLE16FF_V_M2_TU |
| 0U, // PseudoVLE16FF_V_M4 |
| 0U, // PseudoVLE16FF_V_M4_MASK |
| 0U, // PseudoVLE16FF_V_M4_TU |
| 0U, // PseudoVLE16FF_V_M8 |
| 0U, // PseudoVLE16FF_V_M8_MASK |
| 0U, // PseudoVLE16FF_V_M8_TU |
| 0U, // PseudoVLE16FF_V_MF2 |
| 0U, // PseudoVLE16FF_V_MF2_MASK |
| 0U, // PseudoVLE16FF_V_MF2_TU |
| 0U, // PseudoVLE16FF_V_MF4 |
| 0U, // PseudoVLE16FF_V_MF4_MASK |
| 0U, // PseudoVLE16FF_V_MF4_TU |
| 0U, // PseudoVLE16_V_M1 |
| 0U, // PseudoVLE16_V_M1_MASK |
| 0U, // PseudoVLE16_V_M1_TU |
| 0U, // PseudoVLE16_V_M2 |
| 0U, // PseudoVLE16_V_M2_MASK |
| 0U, // PseudoVLE16_V_M2_TU |
| 0U, // PseudoVLE16_V_M4 |
| 0U, // PseudoVLE16_V_M4_MASK |
| 0U, // PseudoVLE16_V_M4_TU |
| 0U, // PseudoVLE16_V_M8 |
| 0U, // PseudoVLE16_V_M8_MASK |
| 0U, // PseudoVLE16_V_M8_TU |
| 0U, // PseudoVLE16_V_MF2 |
| 0U, // PseudoVLE16_V_MF2_MASK |
| 0U, // PseudoVLE16_V_MF2_TU |
| 0U, // PseudoVLE16_V_MF4 |
| 0U, // PseudoVLE16_V_MF4_MASK |
| 0U, // PseudoVLE16_V_MF4_TU |
| 0U, // PseudoVLE32FF_V_M1 |
| 0U, // PseudoVLE32FF_V_M1_MASK |
| 0U, // PseudoVLE32FF_V_M1_TU |
| 0U, // PseudoVLE32FF_V_M2 |
| 0U, // PseudoVLE32FF_V_M2_MASK |
| 0U, // PseudoVLE32FF_V_M2_TU |
| 0U, // PseudoVLE32FF_V_M4 |
| 0U, // PseudoVLE32FF_V_M4_MASK |
| 0U, // PseudoVLE32FF_V_M4_TU |
| 0U, // PseudoVLE32FF_V_M8 |
| 0U, // PseudoVLE32FF_V_M8_MASK |
| 0U, // PseudoVLE32FF_V_M8_TU |
| 0U, // PseudoVLE32FF_V_MF2 |
| 0U, // PseudoVLE32FF_V_MF2_MASK |
| 0U, // PseudoVLE32FF_V_MF2_TU |
| 0U, // PseudoVLE32_V_M1 |
| 0U, // PseudoVLE32_V_M1_MASK |
| 0U, // PseudoVLE32_V_M1_TU |
| 0U, // PseudoVLE32_V_M2 |
| 0U, // PseudoVLE32_V_M2_MASK |
| 0U, // PseudoVLE32_V_M2_TU |
| 0U, // PseudoVLE32_V_M4 |
| 0U, // PseudoVLE32_V_M4_MASK |
| 0U, // PseudoVLE32_V_M4_TU |
| 0U, // PseudoVLE32_V_M8 |
| 0U, // PseudoVLE32_V_M8_MASK |
| 0U, // PseudoVLE32_V_M8_TU |
| 0U, // PseudoVLE32_V_MF2 |
| 0U, // PseudoVLE32_V_MF2_MASK |
| 0U, // PseudoVLE32_V_MF2_TU |
| 0U, // PseudoVLE64FF_V_M1 |
| 0U, // PseudoVLE64FF_V_M1_MASK |
| 0U, // PseudoVLE64FF_V_M1_TU |
| 0U, // PseudoVLE64FF_V_M2 |
| 0U, // PseudoVLE64FF_V_M2_MASK |
| 0U, // PseudoVLE64FF_V_M2_TU |
| 0U, // PseudoVLE64FF_V_M4 |
| 0U, // PseudoVLE64FF_V_M4_MASK |
| 0U, // PseudoVLE64FF_V_M4_TU |
| 0U, // PseudoVLE64FF_V_M8 |
| 0U, // PseudoVLE64FF_V_M8_MASK |
| 0U, // PseudoVLE64FF_V_M8_TU |
| 0U, // PseudoVLE64_V_M1 |
| 0U, // PseudoVLE64_V_M1_MASK |
| 0U, // PseudoVLE64_V_M1_TU |
| 0U, // PseudoVLE64_V_M2 |
| 0U, // PseudoVLE64_V_M2_MASK |
| 0U, // PseudoVLE64_V_M2_TU |
| 0U, // PseudoVLE64_V_M4 |
| 0U, // PseudoVLE64_V_M4_MASK |
| 0U, // PseudoVLE64_V_M4_TU |
| 0U, // PseudoVLE64_V_M8 |
| 0U, // PseudoVLE64_V_M8_MASK |
| 0U, // PseudoVLE64_V_M8_TU |
| 0U, // PseudoVLE8FF_V_M1 |
| 0U, // PseudoVLE8FF_V_M1_MASK |
| 0U, // PseudoVLE8FF_V_M1_TU |
| 0U, // PseudoVLE8FF_V_M2 |
| 0U, // PseudoVLE8FF_V_M2_MASK |
| 0U, // PseudoVLE8FF_V_M2_TU |
| 0U, // PseudoVLE8FF_V_M4 |
| 0U, // PseudoVLE8FF_V_M4_MASK |
| 0U, // PseudoVLE8FF_V_M4_TU |
| 0U, // PseudoVLE8FF_V_M8 |
| 0U, // PseudoVLE8FF_V_M8_MASK |
| 0U, // PseudoVLE8FF_V_M8_TU |
| 0U, // PseudoVLE8FF_V_MF2 |
| 0U, // PseudoVLE8FF_V_MF2_MASK |
| 0U, // PseudoVLE8FF_V_MF2_TU |
| 0U, // PseudoVLE8FF_V_MF4 |
| 0U, // PseudoVLE8FF_V_MF4_MASK |
| 0U, // PseudoVLE8FF_V_MF4_TU |
| 0U, // PseudoVLE8FF_V_MF8 |
| 0U, // PseudoVLE8FF_V_MF8_MASK |
| 0U, // PseudoVLE8FF_V_MF8_TU |
| 0U, // PseudoVLE8_V_M1 |
| 0U, // PseudoVLE8_V_M1_MASK |
| 0U, // PseudoVLE8_V_M1_TU |
| 0U, // PseudoVLE8_V_M2 |
| 0U, // PseudoVLE8_V_M2_MASK |
| 0U, // PseudoVLE8_V_M2_TU |
| 0U, // PseudoVLE8_V_M4 |
| 0U, // PseudoVLE8_V_M4_MASK |
| 0U, // PseudoVLE8_V_M4_TU |
| 0U, // PseudoVLE8_V_M8 |
| 0U, // PseudoVLE8_V_M8_MASK |
| 0U, // PseudoVLE8_V_M8_TU |
| 0U, // PseudoVLE8_V_MF2 |
| 0U, // PseudoVLE8_V_MF2_MASK |
| 0U, // PseudoVLE8_V_MF2_TU |
| 0U, // PseudoVLE8_V_MF4 |
| 0U, // PseudoVLE8_V_MF4_MASK |
| 0U, // PseudoVLE8_V_MF4_TU |
| 0U, // PseudoVLE8_V_MF8 |
| 0U, // PseudoVLE8_V_MF8_MASK |
| 0U, // PseudoVLE8_V_MF8_TU |
| 0U, // PseudoVLM_V_B1 |
| 0U, // PseudoVLM_V_B16 |
| 0U, // PseudoVLM_V_B2 |
| 0U, // PseudoVLM_V_B32 |
| 0U, // PseudoVLM_V_B4 |
| 0U, // PseudoVLM_V_B64 |
| 0U, // PseudoVLM_V_B8 |
| 0U, // PseudoVLOXEI16_V_M1_M1 |
| 0U, // PseudoVLOXEI16_V_M1_M1_MASK |
| 0U, // PseudoVLOXEI16_V_M1_M1_TU |
| 0U, // PseudoVLOXEI16_V_M1_M2 |
| 0U, // PseudoVLOXEI16_V_M1_M2_MASK |
| 0U, // PseudoVLOXEI16_V_M1_M2_TU |
| 0U, // PseudoVLOXEI16_V_M1_M4 |
| 0U, // PseudoVLOXEI16_V_M1_M4_MASK |
| 0U, // PseudoVLOXEI16_V_M1_M4_TU |
| 0U, // PseudoVLOXEI16_V_M1_MF2 |
| 0U, // PseudoVLOXEI16_V_M1_MF2_MASK |
| 0U, // PseudoVLOXEI16_V_M1_MF2_TU |
| 0U, // PseudoVLOXEI16_V_M2_M1 |
| 0U, // PseudoVLOXEI16_V_M2_M1_MASK |
| 0U, // PseudoVLOXEI16_V_M2_M1_TU |
| 0U, // PseudoVLOXEI16_V_M2_M2 |
| 0U, // PseudoVLOXEI16_V_M2_M2_MASK |
| 0U, // PseudoVLOXEI16_V_M2_M2_TU |
| 0U, // PseudoVLOXEI16_V_M2_M4 |
| 0U, // PseudoVLOXEI16_V_M2_M4_MASK |
| 0U, // PseudoVLOXEI16_V_M2_M4_TU |
| 0U, // PseudoVLOXEI16_V_M2_M8 |
| 0U, // PseudoVLOXEI16_V_M2_M8_MASK |
| 0U, // PseudoVLOXEI16_V_M2_M8_TU |
| 0U, // PseudoVLOXEI16_V_M4_M2 |
| 0U, // PseudoVLOXEI16_V_M4_M2_MASK |
| 0U, // PseudoVLOXEI16_V_M4_M2_TU |
| 0U, // PseudoVLOXEI16_V_M4_M4 |
| 0U, // PseudoVLOXEI16_V_M4_M4_MASK |
| 0U, // PseudoVLOXEI16_V_M4_M4_TU |
| 0U, // PseudoVLOXEI16_V_M4_M8 |
| 0U, // PseudoVLOXEI16_V_M4_M8_MASK |
| 0U, // PseudoVLOXEI16_V_M4_M8_TU |
| 0U, // PseudoVLOXEI16_V_M8_M4 |
| 0U, // PseudoVLOXEI16_V_M8_M4_MASK |
| 0U, // PseudoVLOXEI16_V_M8_M4_TU |
| 0U, // PseudoVLOXEI16_V_M8_M8 |
| 0U, // PseudoVLOXEI16_V_M8_M8_MASK |
| 0U, // PseudoVLOXEI16_V_M8_M8_TU |
| 0U, // PseudoVLOXEI16_V_MF2_M1 |
| 0U, // PseudoVLOXEI16_V_MF2_M1_MASK |
| 0U, // PseudoVLOXEI16_V_MF2_M1_TU |
| 0U, // PseudoVLOXEI16_V_MF2_M2 |
| 0U, // PseudoVLOXEI16_V_MF2_M2_MASK |
| 0U, // PseudoVLOXEI16_V_MF2_M2_TU |
| 0U, // PseudoVLOXEI16_V_MF2_MF2 |
| 0U, // PseudoVLOXEI16_V_MF2_MF2_MASK |
| 0U, // PseudoVLOXEI16_V_MF2_MF2_TU |
| 0U, // PseudoVLOXEI16_V_MF2_MF4 |
| 0U, // PseudoVLOXEI16_V_MF2_MF4_MASK |
| 0U, // PseudoVLOXEI16_V_MF2_MF4_TU |
| 0U, // PseudoVLOXEI16_V_MF4_M1 |
| 0U, // PseudoVLOXEI16_V_MF4_M1_MASK |
| 0U, // PseudoVLOXEI16_V_MF4_M1_TU |
| 0U, // PseudoVLOXEI16_V_MF4_MF2 |
| 0U, // PseudoVLOXEI16_V_MF4_MF2_MASK |
| 0U, // PseudoVLOXEI16_V_MF4_MF2_TU |
| 0U, // PseudoVLOXEI16_V_MF4_MF4 |
| 0U, // PseudoVLOXEI16_V_MF4_MF4_MASK |
| 0U, // PseudoVLOXEI16_V_MF4_MF4_TU |
| 0U, // PseudoVLOXEI16_V_MF4_MF8 |
| 0U, // PseudoVLOXEI16_V_MF4_MF8_MASK |
| 0U, // PseudoVLOXEI16_V_MF4_MF8_TU |
| 0U, // PseudoVLOXEI32_V_M1_M1 |
| 0U, // PseudoVLOXEI32_V_M1_M1_MASK |
| 0U, // PseudoVLOXEI32_V_M1_M1_TU |
| 0U, // PseudoVLOXEI32_V_M1_M2 |
| 0U, // PseudoVLOXEI32_V_M1_M2_MASK |
| 0U, // PseudoVLOXEI32_V_M1_M2_TU |
| 0U, // PseudoVLOXEI32_V_M1_MF2 |
| 0U, // PseudoVLOXEI32_V_M1_MF2_MASK |
| 0U, // PseudoVLOXEI32_V_M1_MF2_TU |
| 0U, // PseudoVLOXEI32_V_M1_MF4 |
| 0U, // PseudoVLOXEI32_V_M1_MF4_MASK |
| 0U, // PseudoVLOXEI32_V_M1_MF4_TU |
| 0U, // PseudoVLOXEI32_V_M2_M1 |
| 0U, // PseudoVLOXEI32_V_M2_M1_MASK |
| 0U, // PseudoVLOXEI32_V_M2_M1_TU |
| 0U, // PseudoVLOXEI32_V_M2_M2 |
| 0U, // PseudoVLOXEI32_V_M2_M2_MASK |
| 0U, // PseudoVLOXEI32_V_M2_M2_TU |
| 0U, // PseudoVLOXEI32_V_M2_M4 |
| 0U, // PseudoVLOXEI32_V_M2_M4_MASK |
| 0U, // PseudoVLOXEI32_V_M2_M4_TU |
| 0U, // PseudoVLOXEI32_V_M2_MF2 |
| 0U, // PseudoVLOXEI32_V_M2_MF2_MASK |
| 0U, // PseudoVLOXEI32_V_M2_MF2_TU |
| 0U, // PseudoVLOXEI32_V_M4_M1 |
| 0U, // PseudoVLOXEI32_V_M4_M1_MASK |
| 0U, // PseudoVLOXEI32_V_M4_M1_TU |
| 0U, // PseudoVLOXEI32_V_M4_M2 |
| 0U, // PseudoVLOXEI32_V_M4_M2_MASK |
| 0U, // PseudoVLOXEI32_V_M4_M2_TU |
| 0U, // PseudoVLOXEI32_V_M4_M4 |
| 0U, // PseudoVLOXEI32_V_M4_M4_MASK |
| 0U, // PseudoVLOXEI32_V_M4_M4_TU |
| 0U, // PseudoVLOXEI32_V_M4_M8 |
| 0U, // PseudoVLOXEI32_V_M4_M8_MASK |
| 0U, // PseudoVLOXEI32_V_M4_M8_TU |
| 0U, // PseudoVLOXEI32_V_M8_M2 |
| 0U, // PseudoVLOXEI32_V_M8_M2_MASK |
| 0U, // PseudoVLOXEI32_V_M8_M2_TU |
| 0U, // PseudoVLOXEI32_V_M8_M4 |
| 0U, // PseudoVLOXEI32_V_M8_M4_MASK |
| 0U, // PseudoVLOXEI32_V_M8_M4_TU |
| 0U, // PseudoVLOXEI32_V_M8_M8 |
| 0U, // PseudoVLOXEI32_V_M8_M8_MASK |
| 0U, // PseudoVLOXEI32_V_M8_M8_TU |
| 0U, // PseudoVLOXEI32_V_MF2_M1 |
| 0U, // PseudoVLOXEI32_V_MF2_M1_MASK |
| 0U, // PseudoVLOXEI32_V_MF2_M1_TU |
| 0U, // PseudoVLOXEI32_V_MF2_MF2 |
| 0U, // PseudoVLOXEI32_V_MF2_MF2_MASK |
| 0U, // PseudoVLOXEI32_V_MF2_MF2_TU |
| 0U, // PseudoVLOXEI32_V_MF2_MF4 |
| 0U, // PseudoVLOXEI32_V_MF2_MF4_MASK |
| 0U, // PseudoVLOXEI32_V_MF2_MF4_TU |
| 0U, // PseudoVLOXEI32_V_MF2_MF8 |
| 0U, // PseudoVLOXEI32_V_MF2_MF8_MASK |
| 0U, // PseudoVLOXEI32_V_MF2_MF8_TU |
| 0U, // PseudoVLOXEI64_V_M1_M1 |
| 0U, // PseudoVLOXEI64_V_M1_M1_MASK |
| 0U, // PseudoVLOXEI64_V_M1_M1_TU |
| 0U, // PseudoVLOXEI64_V_M1_MF2 |
| 0U, // PseudoVLOXEI64_V_M1_MF2_MASK |
| 0U, // PseudoVLOXEI64_V_M1_MF2_TU |
| 0U, // PseudoVLOXEI64_V_M1_MF4 |
| 0U, // PseudoVLOXEI64_V_M1_MF4_MASK |
| 0U, // PseudoVLOXEI64_V_M1_MF4_TU |
| 0U, // PseudoVLOXEI64_V_M1_MF8 |
| 0U, // PseudoVLOXEI64_V_M1_MF8_MASK |
| 0U, // PseudoVLOXEI64_V_M1_MF8_TU |
| 0U, // PseudoVLOXEI64_V_M2_M1 |
| 0U, // PseudoVLOXEI64_V_M2_M1_MASK |
| 0U, // PseudoVLOXEI64_V_M2_M1_TU |
| 0U, // PseudoVLOXEI64_V_M2_M2 |
| 0U, // PseudoVLOXEI64_V_M2_M2_MASK |
| 0U, // PseudoVLOXEI64_V_M2_M2_TU |
| 0U, // PseudoVLOXEI64_V_M2_MF2 |
| 0U, // PseudoVLOXEI64_V_M2_MF2_MASK |
| 0U, // PseudoVLOXEI64_V_M2_MF2_TU |
| 0U, // PseudoVLOXEI64_V_M2_MF4 |
| 0U, // PseudoVLOXEI64_V_M2_MF4_MASK |
| 0U, // PseudoVLOXEI64_V_M2_MF4_TU |
| 0U, // PseudoVLOXEI64_V_M4_M1 |
| 0U, // PseudoVLOXEI64_V_M4_M1_MASK |
| 0U, // PseudoVLOXEI64_V_M4_M1_TU |
| 0U, // PseudoVLOXEI64_V_M4_M2 |
| 0U, // PseudoVLOXEI64_V_M4_M2_MASK |
| 0U, // PseudoVLOXEI64_V_M4_M2_TU |
| 0U, // PseudoVLOXEI64_V_M4_M4 |
| 0U, // PseudoVLOXEI64_V_M4_M4_MASK |
| 0U, // PseudoVLOXEI64_V_M4_M4_TU |
| 0U, // PseudoVLOXEI64_V_M4_MF2 |
| 0U, // PseudoVLOXEI64_V_M4_MF2_MASK |
| 0U, // PseudoVLOXEI64_V_M4_MF2_TU |
| 0U, // PseudoVLOXEI64_V_M8_M1 |
| 0U, // PseudoVLOXEI64_V_M8_M1_MASK |
| 0U, // PseudoVLOXEI64_V_M8_M1_TU |
| 0U, // PseudoVLOXEI64_V_M8_M2 |
| 0U, // PseudoVLOXEI64_V_M8_M2_MASK |
| 0U, // PseudoVLOXEI64_V_M8_M2_TU |
| 0U, // PseudoVLOXEI64_V_M8_M4 |
| 0U, // PseudoVLOXEI64_V_M8_M4_MASK |
| 0U, // PseudoVLOXEI64_V_M8_M4_TU |
| 0U, // PseudoVLOXEI64_V_M8_M8 |
| 0U, // PseudoVLOXEI64_V_M8_M8_MASK |
| 0U, // PseudoVLOXEI64_V_M8_M8_TU |
| 0U, // PseudoVLOXEI8_V_M1_M1 |
| 0U, // PseudoVLOXEI8_V_M1_M1_MASK |
| 0U, // PseudoVLOXEI8_V_M1_M1_TU |
| 0U, // PseudoVLOXEI8_V_M1_M2 |
| 0U, // PseudoVLOXEI8_V_M1_M2_MASK |
| 0U, // PseudoVLOXEI8_V_M1_M2_TU |
| 0U, // PseudoVLOXEI8_V_M1_M4 |
| 0U, // PseudoVLOXEI8_V_M1_M4_MASK |
| 0U, // PseudoVLOXEI8_V_M1_M4_TU |
| 0U, // PseudoVLOXEI8_V_M1_M8 |
| 0U, // PseudoVLOXEI8_V_M1_M8_MASK |
| 0U, // PseudoVLOXEI8_V_M1_M8_TU |
| 0U, // PseudoVLOXEI8_V_M2_M2 |
| 0U, // PseudoVLOXEI8_V_M2_M2_MASK |
| 0U, // PseudoVLOXEI8_V_M2_M2_TU |
| 0U, // PseudoVLOXEI8_V_M2_M4 |
| 0U, // PseudoVLOXEI8_V_M2_M4_MASK |
| 0U, // PseudoVLOXEI8_V_M2_M4_TU |
| 0U, // PseudoVLOXEI8_V_M2_M8 |
| 0U, // PseudoVLOXEI8_V_M2_M8_MASK |
| 0U, // PseudoVLOXEI8_V_M2_M8_TU |
| 0U, // PseudoVLOXEI8_V_M4_M4 |
| 0U, // PseudoVLOXEI8_V_M4_M4_MASK |
| 0U, // PseudoVLOXEI8_V_M4_M4_TU |
| 0U, // PseudoVLOXEI8_V_M4_M8 |
| 0U, // PseudoVLOXEI8_V_M4_M8_MASK |
| 0U, // PseudoVLOXEI8_V_M4_M8_TU |
| 0U, // PseudoVLOXEI8_V_M8_M8 |
| 0U, // PseudoVLOXEI8_V_M8_M8_MASK |
| 0U, // PseudoVLOXEI8_V_M8_M8_TU |
| 0U, // PseudoVLOXEI8_V_MF2_M1 |
| 0U, // PseudoVLOXEI8_V_MF2_M1_MASK |
| 0U, // PseudoVLOXEI8_V_MF2_M1_TU |
| 0U, // PseudoVLOXEI8_V_MF2_M2 |
| 0U, // PseudoVLOXEI8_V_MF2_M2_MASK |
| 0U, // PseudoVLOXEI8_V_MF2_M2_TU |
| 0U, // PseudoVLOXEI8_V_MF2_M4 |
| 0U, // PseudoVLOXEI8_V_MF2_M4_MASK |
| 0U, // PseudoVLOXEI8_V_MF2_M4_TU |
| 0U, // PseudoVLOXEI8_V_MF2_MF2 |
| 0U, // PseudoVLOXEI8_V_MF2_MF2_MASK |
| 0U, // PseudoVLOXEI8_V_MF2_MF2_TU |
| 0U, // PseudoVLOXEI8_V_MF4_M1 |
| 0U, // PseudoVLOXEI8_V_MF4_M1_MASK |
| 0U, // PseudoVLOXEI8_V_MF4_M1_TU |
| 0U, // PseudoVLOXEI8_V_MF4_M2 |
| 0U, // PseudoVLOXEI8_V_MF4_M2_MASK |
| 0U, // PseudoVLOXEI8_V_MF4_M2_TU |
| 0U, // PseudoVLOXEI8_V_MF4_MF2 |
| 0U, // PseudoVLOXEI8_V_MF4_MF2_MASK |
| 0U, // PseudoVLOXEI8_V_MF4_MF2_TU |
| 0U, // PseudoVLOXEI8_V_MF4_MF4 |
| 0U, // PseudoVLOXEI8_V_MF4_MF4_MASK |
| 0U, // PseudoVLOXEI8_V_MF4_MF4_TU |
| 0U, // PseudoVLOXEI8_V_MF8_M1 |
| 0U, // PseudoVLOXEI8_V_MF8_M1_MASK |
| 0U, // PseudoVLOXEI8_V_MF8_M1_TU |
| 0U, // PseudoVLOXEI8_V_MF8_MF2 |
| 0U, // PseudoVLOXEI8_V_MF8_MF2_MASK |
| 0U, // PseudoVLOXEI8_V_MF8_MF2_TU |
| 0U, // PseudoVLOXEI8_V_MF8_MF4 |
| 0U, // PseudoVLOXEI8_V_MF8_MF4_MASK |
| 0U, // PseudoVLOXEI8_V_MF8_MF4_TU |
| 0U, // PseudoVLOXEI8_V_MF8_MF8 |
| 0U, // PseudoVLOXEI8_V_MF8_MF8_MASK |
| 0U, // PseudoVLOXEI8_V_MF8_MF8_TU |
| 0U, // PseudoVLOXSEG2EI16_V_M1_M1 |
| 0U, // PseudoVLOXSEG2EI16_V_M1_M1_MASK |
| 0U, // PseudoVLOXSEG2EI16_V_M1_M1_TU |
| 0U, // PseudoVLOXSEG2EI16_V_M1_M2 |
| 0U, // PseudoVLOXSEG2EI16_V_M1_M2_MASK |
| 0U, // PseudoVLOXSEG2EI16_V_M1_M2_TU |
| 0U, // PseudoVLOXSEG2EI16_V_M1_M4 |
| 0U, // PseudoVLOXSEG2EI16_V_M1_M4_MASK |
| 0U, // PseudoVLOXSEG2EI16_V_M1_M4_TU |
| 0U, // PseudoVLOXSEG2EI16_V_M1_MF2 |
| 0U, // PseudoVLOXSEG2EI16_V_M1_MF2_MASK |
| 0U, // PseudoVLOXSEG2EI16_V_M1_MF2_TU |
| 0U, // PseudoVLOXSEG2EI16_V_M2_M1 |
| 0U, // PseudoVLOXSEG2EI16_V_M2_M1_MASK |
| 0U, // PseudoVLOXSEG2EI16_V_M2_M1_TU |
| 0U, // PseudoVLOXSEG2EI16_V_M2_M2 |
| 0U, // PseudoVLOXSEG2EI16_V_M2_M2_MASK |
| 0U, // PseudoVLOXSEG2EI16_V_M2_M2_TU |
| 0U, // PseudoVLOXSEG2EI16_V_M2_M4 |
| 0U, // PseudoVLOXSEG2EI16_V_M2_M4_MASK |
| 0U, // PseudoVLOXSEG2EI16_V_M2_M4_TU |
| 0U, // PseudoVLOXSEG2EI16_V_M4_M2 |
| 0U, // PseudoVLOXSEG2EI16_V_M4_M2_MASK |
| 0U, // PseudoVLOXSEG2EI16_V_M4_M2_TU |
| 0U, // PseudoVLOXSEG2EI16_V_M4_M4 |
| 0U, // PseudoVLOXSEG2EI16_V_M4_M4_MASK |
| 0U, // PseudoVLOXSEG2EI16_V_M4_M4_TU |
| 0U, // PseudoVLOXSEG2EI16_V_M8_M4 |
| 0U, // PseudoVLOXSEG2EI16_V_M8_M4_MASK |
| 0U, // PseudoVLOXSEG2EI16_V_M8_M4_TU |
| 0U, // PseudoVLOXSEG2EI16_V_MF2_M1 |
| 0U, // PseudoVLOXSEG2EI16_V_MF2_M1_MASK |
| 0U, // PseudoVLOXSEG2EI16_V_MF2_M1_TU |
| 0U, // PseudoVLOXSEG2EI16_V_MF2_M2 |
| 0U, // PseudoVLOXSEG2EI16_V_MF2_M2_MASK |
| 0U, // PseudoVLOXSEG2EI16_V_MF2_M2_TU |
| 0U, // PseudoVLOXSEG2EI16_V_MF2_MF2 |
| 0U, // PseudoVLOXSEG2EI16_V_MF2_MF2_MASK |
| 0U, // PseudoVLOXSEG2EI16_V_MF2_MF2_TU |
| 0U, // PseudoVLOXSEG2EI16_V_MF2_MF4 |
| 0U, // PseudoVLOXSEG2EI16_V_MF2_MF4_MASK |
| 0U, // PseudoVLOXSEG2EI16_V_MF2_MF4_TU |
| 0U, // PseudoVLOXSEG2EI16_V_MF4_M1 |
| 0U, // PseudoVLOXSEG2EI16_V_MF4_M1_MASK |
| 0U, // PseudoVLOXSEG2EI16_V_MF4_M1_TU |
| 0U, // PseudoVLOXSEG2EI16_V_MF4_MF2 |
| 0U, // PseudoVLOXSEG2EI16_V_MF4_MF2_MASK |
| 0U, // PseudoVLOXSEG2EI16_V_MF4_MF2_TU |
| 0U, // PseudoVLOXSEG2EI16_V_MF4_MF4 |
| 0U, // PseudoVLOXSEG2EI16_V_MF4_MF4_MASK |
| 0U, // PseudoVLOXSEG2EI16_V_MF4_MF4_TU |
| 0U, // PseudoVLOXSEG2EI16_V_MF4_MF8 |
| 0U, // PseudoVLOXSEG2EI16_V_MF4_MF8_MASK |
| 0U, // PseudoVLOXSEG2EI16_V_MF4_MF8_TU |
| 0U, // PseudoVLOXSEG2EI32_V_M1_M1 |
| 0U, // PseudoVLOXSEG2EI32_V_M1_M1_MASK |
| 0U, // PseudoVLOXSEG2EI32_V_M1_M1_TU |
| 0U, // PseudoVLOXSEG2EI32_V_M1_M2 |
| 0U, // PseudoVLOXSEG2EI32_V_M1_M2_MASK |
| 0U, // PseudoVLOXSEG2EI32_V_M1_M2_TU |
| 0U, // PseudoVLOXSEG2EI32_V_M1_MF2 |
| 0U, // PseudoVLOXSEG2EI32_V_M1_MF2_MASK |
| 0U, // PseudoVLOXSEG2EI32_V_M1_MF2_TU |
| 0U, // PseudoVLOXSEG2EI32_V_M1_MF4 |
| 0U, // PseudoVLOXSEG2EI32_V_M1_MF4_MASK |
| 0U, // PseudoVLOXSEG2EI32_V_M1_MF4_TU |
| 0U, // PseudoVLOXSEG2EI32_V_M2_M1 |
| 0U, // PseudoVLOXSEG2EI32_V_M2_M1_MASK |
| 0U, // PseudoVLOXSEG2EI32_V_M2_M1_TU |
| 0U, // PseudoVLOXSEG2EI32_V_M2_M2 |
| 0U, // PseudoVLOXSEG2EI32_V_M2_M2_MASK |
| 0U, // PseudoVLOXSEG2EI32_V_M2_M2_TU |
| 0U, // PseudoVLOXSEG2EI32_V_M2_M4 |
| 0U, // PseudoVLOXSEG2EI32_V_M2_M4_MASK |
| 0U, // PseudoVLOXSEG2EI32_V_M2_M4_TU |
| 0U, // PseudoVLOXSEG2EI32_V_M2_MF2 |
| 0U, // PseudoVLOXSEG2EI32_V_M2_MF2_MASK |
| 0U, // PseudoVLOXSEG2EI32_V_M2_MF2_TU |
| 0U, // PseudoVLOXSEG2EI32_V_M4_M1 |
| 0U, // PseudoVLOXSEG2EI32_V_M4_M1_MASK |
| 0U, // PseudoVLOXSEG2EI32_V_M4_M1_TU |
| 0U, // PseudoVLOXSEG2EI32_V_M4_M2 |
| 0U, // PseudoVLOXSEG2EI32_V_M4_M2_MASK |
| 0U, // PseudoVLOXSEG2EI32_V_M4_M2_TU |
| 0U, // PseudoVLOXSEG2EI32_V_M4_M4 |
| 0U, // PseudoVLOXSEG2EI32_V_M4_M4_MASK |
| 0U, // PseudoVLOXSEG2EI32_V_M4_M4_TU |
| 0U, // PseudoVLOXSEG2EI32_V_M8_M2 |
| 0U, // PseudoVLOXSEG2EI32_V_M8_M2_MASK |
| 0U, // PseudoVLOXSEG2EI32_V_M8_M2_TU |
| 0U, // PseudoVLOXSEG2EI32_V_M8_M4 |
| 0U, // PseudoVLOXSEG2EI32_V_M8_M4_MASK |
| 0U, // PseudoVLOXSEG2EI32_V_M8_M4_TU |
| 0U, // PseudoVLOXSEG2EI32_V_MF2_M1 |
| 0U, // PseudoVLOXSEG2EI32_V_MF2_M1_MASK |
| 0U, // PseudoVLOXSEG2EI32_V_MF2_M1_TU |
| 0U, // PseudoVLOXSEG2EI32_V_MF2_MF2 |
| 0U, // PseudoVLOXSEG2EI32_V_MF2_MF2_MASK |
| 0U, // PseudoVLOXSEG2EI32_V_MF2_MF2_TU |
| 0U, // PseudoVLOXSEG2EI32_V_MF2_MF4 |
| 0U, // PseudoVLOXSEG2EI32_V_MF2_MF4_MASK |
| 0U, // PseudoVLOXSEG2EI32_V_MF2_MF4_TU |
| 0U, // PseudoVLOXSEG2EI32_V_MF2_MF8 |
| 0U, // PseudoVLOXSEG2EI32_V_MF2_MF8_MASK |
| 0U, // PseudoVLOXSEG2EI32_V_MF2_MF8_TU |
| 0U, // PseudoVLOXSEG2EI64_V_M1_M1 |
| 0U, // PseudoVLOXSEG2EI64_V_M1_M1_MASK |
| 0U, // PseudoVLOXSEG2EI64_V_M1_M1_TU |
| 0U, // PseudoVLOXSEG2EI64_V_M1_MF2 |
| 0U, // PseudoVLOXSEG2EI64_V_M1_MF2_MASK |
| 0U, // PseudoVLOXSEG2EI64_V_M1_MF2_TU |
| 0U, // PseudoVLOXSEG2EI64_V_M1_MF4 |
| 0U, // PseudoVLOXSEG2EI64_V_M1_MF4_MASK |
| 0U, // PseudoVLOXSEG2EI64_V_M1_MF4_TU |
| 0U, // PseudoVLOXSEG2EI64_V_M1_MF8 |
| 0U, // PseudoVLOXSEG2EI64_V_M1_MF8_MASK |
| 0U, // PseudoVLOXSEG2EI64_V_M1_MF8_TU |
| 0U, // PseudoVLOXSEG2EI64_V_M2_M1 |
| 0U, // PseudoVLOXSEG2EI64_V_M2_M1_MASK |
| 0U, // PseudoVLOXSEG2EI64_V_M2_M1_TU |
| 0U, // PseudoVLOXSEG2EI64_V_M2_M2 |
| 0U, // PseudoVLOXSEG2EI64_V_M2_M2_MASK |
| 0U, // PseudoVLOXSEG2EI64_V_M2_M2_TU |
| 0U, // PseudoVLOXSEG2EI64_V_M2_MF2 |
| 0U, // PseudoVLOXSEG2EI64_V_M2_MF2_MASK |
| 0U, // PseudoVLOXSEG2EI64_V_M2_MF2_TU |
| 0U, // PseudoVLOXSEG2EI64_V_M2_MF4 |
| 0U, // PseudoVLOXSEG2EI64_V_M2_MF4_MASK |
| 0U, // PseudoVLOXSEG2EI64_V_M2_MF4_TU |
| 0U, // PseudoVLOXSEG2EI64_V_M4_M1 |
| 0U, // PseudoVLOXSEG2EI64_V_M4_M1_MASK |
| 0U, // PseudoVLOXSEG2EI64_V_M4_M1_TU |
| 0U, // PseudoVLOXSEG2EI64_V_M4_M2 |
| 0U, // PseudoVLOXSEG2EI64_V_M4_M2_MASK |
| 0U, // PseudoVLOXSEG2EI64_V_M4_M2_TU |
| 0U, // PseudoVLOXSEG2EI64_V_M4_M4 |
| 0U, // PseudoVLOXSEG2EI64_V_M4_M4_MASK |
| 0U, // PseudoVLOXSEG2EI64_V_M4_M4_TU |
| 0U, // PseudoVLOXSEG2EI64_V_M4_MF2 |
| 0U, // PseudoVLOXSEG2EI64_V_M4_MF2_MASK |
| 0U, // PseudoVLOXSEG2EI64_V_M4_MF2_TU |
| 0U, // PseudoVLOXSEG2EI64_V_M8_M1 |
| 0U, // PseudoVLOXSEG2EI64_V_M8_M1_MASK |
| 0U, // PseudoVLOXSEG2EI64_V_M8_M1_TU |
| 0U, // PseudoVLOXSEG2EI64_V_M8_M2 |
| 0U, // PseudoVLOXSEG2EI64_V_M8_M2_MASK |
| 0U, // PseudoVLOXSEG2EI64_V_M8_M2_TU |
| 0U, // PseudoVLOXSEG2EI64_V_M8_M4 |
| 0U, // PseudoVLOXSEG2EI64_V_M8_M4_MASK |
| 0U, // PseudoVLOXSEG2EI64_V_M8_M4_TU |
| 0U, // PseudoVLOXSEG2EI8_V_M1_M1 |
| 0U, // PseudoVLOXSEG2EI8_V_M1_M1_MASK |
| 0U, // PseudoVLOXSEG2EI8_V_M1_M1_TU |
| 0U, // PseudoVLOXSEG2EI8_V_M1_M2 |
| 0U, // PseudoVLOXSEG2EI8_V_M1_M2_MASK |
| 0U, // PseudoVLOXSEG2EI8_V_M1_M2_TU |
| 0U, // PseudoVLOXSEG2EI8_V_M1_M4 |
| 0U, // PseudoVLOXSEG2EI8_V_M1_M4_MASK |
| 0U, // PseudoVLOXSEG2EI8_V_M1_M4_TU |
| 0U, // PseudoVLOXSEG2EI8_V_M2_M2 |
| 0U, // PseudoVLOXSEG2EI8_V_M2_M2_MASK |
| 0U, // PseudoVLOXSEG2EI8_V_M2_M2_TU |
| 0U, // PseudoVLOXSEG2EI8_V_M2_M4 |
| 0U, // PseudoVLOXSEG2EI8_V_M2_M4_MASK |
| 0U, // PseudoVLOXSEG2EI8_V_M2_M4_TU |
| 0U, // PseudoVLOXSEG2EI8_V_M4_M4 |
| 0U, // PseudoVLOXSEG2EI8_V_M4_M4_MASK |
| 0U, // PseudoVLOXSEG2EI8_V_M4_M4_TU |
| 0U, // PseudoVLOXSEG2EI8_V_MF2_M1 |
| 0U, // PseudoVLOXSEG2EI8_V_MF2_M1_MASK |
| 0U, // PseudoVLOXSEG2EI8_V_MF2_M1_TU |
| 0U, // PseudoVLOXSEG2EI8_V_MF2_M2 |
| 0U, // PseudoVLOXSEG2EI8_V_MF2_M2_MASK |
| 0U, // PseudoVLOXSEG2EI8_V_MF2_M2_TU |
| 0U, // PseudoVLOXSEG2EI8_V_MF2_M4 |
| 0U, // PseudoVLOXSEG2EI8_V_MF2_M4_MASK |
| 0U, // PseudoVLOXSEG2EI8_V_MF2_M4_TU |
| 0U, // PseudoVLOXSEG2EI8_V_MF2_MF2 |
| 0U, // PseudoVLOXSEG2EI8_V_MF2_MF2_MASK |
| 0U, // PseudoVLOXSEG2EI8_V_MF2_MF2_TU |
| 0U, // PseudoVLOXSEG2EI8_V_MF4_M1 |
| 0U, // PseudoVLOXSEG2EI8_V_MF4_M1_MASK |
| 0U, // PseudoVLOXSEG2EI8_V_MF4_M1_TU |
| 0U, // PseudoVLOXSEG2EI8_V_MF4_M2 |
| 0U, // PseudoVLOXSEG2EI8_V_MF4_M2_MASK |
| 0U, // PseudoVLOXSEG2EI8_V_MF4_M2_TU |
| 0U, // PseudoVLOXSEG2EI8_V_MF4_MF2 |
| 0U, // PseudoVLOXSEG2EI8_V_MF4_MF2_MASK |
| 0U, // PseudoVLOXSEG2EI8_V_MF4_MF2_TU |
| 0U, // PseudoVLOXSEG2EI8_V_MF4_MF4 |
| 0U, // PseudoVLOXSEG2EI8_V_MF4_MF4_MASK |
| 0U, // PseudoVLOXSEG2EI8_V_MF4_MF4_TU |
| 0U, // PseudoVLOXSEG2EI8_V_MF8_M1 |
| 0U, // PseudoVLOXSEG2EI8_V_MF8_M1_MASK |
| 0U, // PseudoVLOXSEG2EI8_V_MF8_M1_TU |
| 0U, // PseudoVLOXSEG2EI8_V_MF8_MF2 |
| 0U, // PseudoVLOXSEG2EI8_V_MF8_MF2_MASK |
| 0U, // PseudoVLOXSEG2EI8_V_MF8_MF2_TU |
| 0U, // PseudoVLOXSEG2EI8_V_MF8_MF4 |
| 0U, // PseudoVLOXSEG2EI8_V_MF8_MF4_MASK |
| 0U, // PseudoVLOXSEG2EI8_V_MF8_MF4_TU |
| 0U, // PseudoVLOXSEG2EI8_V_MF8_MF8 |
| 0U, // PseudoVLOXSEG2EI8_V_MF8_MF8_MASK |
| 0U, // PseudoVLOXSEG2EI8_V_MF8_MF8_TU |
| 0U, // PseudoVLOXSEG3EI16_V_M1_M1 |
| 0U, // PseudoVLOXSEG3EI16_V_M1_M1_MASK |
| 0U, // PseudoVLOXSEG3EI16_V_M1_M1_TU |
| 0U, // PseudoVLOXSEG3EI16_V_M1_M2 |
| 0U, // PseudoVLOXSEG3EI16_V_M1_M2_MASK |
| 0U, // PseudoVLOXSEG3EI16_V_M1_M2_TU |
| 0U, // PseudoVLOXSEG3EI16_V_M1_MF2 |
| 0U, // PseudoVLOXSEG3EI16_V_M1_MF2_MASK |
| 0U, // PseudoVLOXSEG3EI16_V_M1_MF2_TU |
| 0U, // PseudoVLOXSEG3EI16_V_M2_M1 |
| 0U, // PseudoVLOXSEG3EI16_V_M2_M1_MASK |
| 0U, // PseudoVLOXSEG3EI16_V_M2_M1_TU |
| 0U, // PseudoVLOXSEG3EI16_V_M2_M2 |
| 0U, // PseudoVLOXSEG3EI16_V_M2_M2_MASK |
| 0U, // PseudoVLOXSEG3EI16_V_M2_M2_TU |
| 0U, // PseudoVLOXSEG3EI16_V_M4_M2 |
| 0U, // PseudoVLOXSEG3EI16_V_M4_M2_MASK |
| 0U, // PseudoVLOXSEG3EI16_V_M4_M2_TU |
| 0U, // PseudoVLOXSEG3EI16_V_MF2_M1 |
| 0U, // PseudoVLOXSEG3EI16_V_MF2_M1_MASK |
| 0U, // PseudoVLOXSEG3EI16_V_MF2_M1_TU |
| 0U, // PseudoVLOXSEG3EI16_V_MF2_M2 |
| 0U, // PseudoVLOXSEG3EI16_V_MF2_M2_MASK |
| 0U, // PseudoVLOXSEG3EI16_V_MF2_M2_TU |
| 0U, // PseudoVLOXSEG3EI16_V_MF2_MF2 |
| 0U, // PseudoVLOXSEG3EI16_V_MF2_MF2_MASK |
| 0U, // PseudoVLOXSEG3EI16_V_MF2_MF2_TU |
| 0U, // PseudoVLOXSEG3EI16_V_MF2_MF4 |
| 0U, // PseudoVLOXSEG3EI16_V_MF2_MF4_MASK |
| 0U, // PseudoVLOXSEG3EI16_V_MF2_MF4_TU |
| 0U, // PseudoVLOXSEG3EI16_V_MF4_M1 |
| 0U, // PseudoVLOXSEG3EI16_V_MF4_M1_MASK |
| 0U, // PseudoVLOXSEG3EI16_V_MF4_M1_TU |
| 0U, // PseudoVLOXSEG3EI16_V_MF4_MF2 |
| 0U, // PseudoVLOXSEG3EI16_V_MF4_MF2_MASK |
| 0U, // PseudoVLOXSEG3EI16_V_MF4_MF2_TU |
| 0U, // PseudoVLOXSEG3EI16_V_MF4_MF4 |
| 0U, // PseudoVLOXSEG3EI16_V_MF4_MF4_MASK |
| 0U, // PseudoVLOXSEG3EI16_V_MF4_MF4_TU |
| 0U, // PseudoVLOXSEG3EI16_V_MF4_MF8 |
| 0U, // PseudoVLOXSEG3EI16_V_MF4_MF8_MASK |
| 0U, // PseudoVLOXSEG3EI16_V_MF4_MF8_TU |
| 0U, // PseudoVLOXSEG3EI32_V_M1_M1 |
| 0U, // PseudoVLOXSEG3EI32_V_M1_M1_MASK |
| 0U, // PseudoVLOXSEG3EI32_V_M1_M1_TU |
| 0U, // PseudoVLOXSEG3EI32_V_M1_M2 |
| 0U, // PseudoVLOXSEG3EI32_V_M1_M2_MASK |
| 0U, // PseudoVLOXSEG3EI32_V_M1_M2_TU |
| 0U, // PseudoVLOXSEG3EI32_V_M1_MF2 |
| 0U, // PseudoVLOXSEG3EI32_V_M1_MF2_MASK |
| 0U, // PseudoVLOXSEG3EI32_V_M1_MF2_TU |
| 0U, // PseudoVLOXSEG3EI32_V_M1_MF4 |
| 0U, // PseudoVLOXSEG3EI32_V_M1_MF4_MASK |
| 0U, // PseudoVLOXSEG3EI32_V_M1_MF4_TU |
| 0U, // PseudoVLOXSEG3EI32_V_M2_M1 |
| 0U, // PseudoVLOXSEG3EI32_V_M2_M1_MASK |
| 0U, // PseudoVLOXSEG3EI32_V_M2_M1_TU |
| 0U, // PseudoVLOXSEG3EI32_V_M2_M2 |
| 0U, // PseudoVLOXSEG3EI32_V_M2_M2_MASK |
| 0U, // PseudoVLOXSEG3EI32_V_M2_M2_TU |
| 0U, // PseudoVLOXSEG3EI32_V_M2_MF2 |
| 0U, // PseudoVLOXSEG3EI32_V_M2_MF2_MASK |
| 0U, // PseudoVLOXSEG3EI32_V_M2_MF2_TU |
| 0U, // PseudoVLOXSEG3EI32_V_M4_M1 |
| 0U, // PseudoVLOXSEG3EI32_V_M4_M1_MASK |
| 0U, // PseudoVLOXSEG3EI32_V_M4_M1_TU |
| 0U, // PseudoVLOXSEG3EI32_V_M4_M2 |
| 0U, // PseudoVLOXSEG3EI32_V_M4_M2_MASK |
| 0U, // PseudoVLOXSEG3EI32_V_M4_M2_TU |
| 0U, // PseudoVLOXSEG3EI32_V_M8_M2 |
| 0U, // PseudoVLOXSEG3EI32_V_M8_M2_MASK |
| 0U, // PseudoVLOXSEG3EI32_V_M8_M2_TU |
| 0U, // PseudoVLOXSEG3EI32_V_MF2_M1 |
| 0U, // PseudoVLOXSEG3EI32_V_MF2_M1_MASK |
| 0U, // PseudoVLOXSEG3EI32_V_MF2_M1_TU |
| 0U, // PseudoVLOXSEG3EI32_V_MF2_MF2 |
| 0U, // PseudoVLOXSEG3EI32_V_MF2_MF2_MASK |
| 0U, // PseudoVLOXSEG3EI32_V_MF2_MF2_TU |
| 0U, // PseudoVLOXSEG3EI32_V_MF2_MF4 |
| 0U, // PseudoVLOXSEG3EI32_V_MF2_MF4_MASK |
| 0U, // PseudoVLOXSEG3EI32_V_MF2_MF4_TU |
| 0U, // PseudoVLOXSEG3EI32_V_MF2_MF8 |
| 0U, // PseudoVLOXSEG3EI32_V_MF2_MF8_MASK |
| 0U, // PseudoVLOXSEG3EI32_V_MF2_MF8_TU |
| 0U, // PseudoVLOXSEG3EI64_V_M1_M1 |
| 0U, // PseudoVLOXSEG3EI64_V_M1_M1_MASK |
| 0U, // PseudoVLOXSEG3EI64_V_M1_M1_TU |
| 0U, // PseudoVLOXSEG3EI64_V_M1_MF2 |
| 0U, // PseudoVLOXSEG3EI64_V_M1_MF2_MASK |
| 0U, // PseudoVLOXSEG3EI64_V_M1_MF2_TU |
| 0U, // PseudoVLOXSEG3EI64_V_M1_MF4 |
| 0U, // PseudoVLOXSEG3EI64_V_M1_MF4_MASK |
| 0U, // PseudoVLOXSEG3EI64_V_M1_MF4_TU |
| 0U, // PseudoVLOXSEG3EI64_V_M1_MF8 |
| 0U, // PseudoVLOXSEG3EI64_V_M1_MF8_MASK |
| 0U, // PseudoVLOXSEG3EI64_V_M1_MF8_TU |
| 0U, // PseudoVLOXSEG3EI64_V_M2_M1 |
| 0U, // PseudoVLOXSEG3EI64_V_M2_M1_MASK |
| 0U, // PseudoVLOXSEG3EI64_V_M2_M1_TU |
| 0U, // PseudoVLOXSEG3EI64_V_M2_M2 |
| 0U, // PseudoVLOXSEG3EI64_V_M2_M2_MASK |
| 0U, // PseudoVLOXSEG3EI64_V_M2_M2_TU |
| 0U, // PseudoVLOXSEG3EI64_V_M2_MF2 |
| 0U, // PseudoVLOXSEG3EI64_V_M2_MF2_MASK |
| 0U, // PseudoVLOXSEG3EI64_V_M2_MF2_TU |
| 0U, // PseudoVLOXSEG3EI64_V_M2_MF4 |
| 0U, // PseudoVLOXSEG3EI64_V_M2_MF4_MASK |
| 0U, // PseudoVLOXSEG3EI64_V_M2_MF4_TU |
| 0U, // PseudoVLOXSEG3EI64_V_M4_M1 |
| 0U, // PseudoVLOXSEG3EI64_V_M4_M1_MASK |
| 0U, // PseudoVLOXSEG3EI64_V_M4_M1_TU |
| 0U, // PseudoVLOXSEG3EI64_V_M4_M2 |
| 0U, // PseudoVLOXSEG3EI64_V_M4_M2_MASK |
| 0U, // PseudoVLOXSEG3EI64_V_M4_M2_TU |
| 0U, // PseudoVLOXSEG3EI64_V_M4_MF2 |
| 0U, // PseudoVLOXSEG3EI64_V_M4_MF2_MASK |
| 0U, // PseudoVLOXSEG3EI64_V_M4_MF2_TU |
| 0U, // PseudoVLOXSEG3EI64_V_M8_M1 |
| 0U, // PseudoVLOXSEG3EI64_V_M8_M1_MASK |
| 0U, // PseudoVLOXSEG3EI64_V_M8_M1_TU |
| 0U, // PseudoVLOXSEG3EI64_V_M8_M2 |
| 0U, // PseudoVLOXSEG3EI64_V_M8_M2_MASK |
| 0U, // PseudoVLOXSEG3EI64_V_M8_M2_TU |
| 0U, // PseudoVLOXSEG3EI8_V_M1_M1 |
| 0U, // PseudoVLOXSEG3EI8_V_M1_M1_MASK |
| 0U, // PseudoVLOXSEG3EI8_V_M1_M1_TU |
| 0U, // PseudoVLOXSEG3EI8_V_M1_M2 |
| 0U, // PseudoVLOXSEG3EI8_V_M1_M2_MASK |
| 0U, // PseudoVLOXSEG3EI8_V_M1_M2_TU |
| 0U, // PseudoVLOXSEG3EI8_V_M2_M2 |
| 0U, // PseudoVLOXSEG3EI8_V_M2_M2_MASK |
| 0U, // PseudoVLOXSEG3EI8_V_M2_M2_TU |
| 0U, // PseudoVLOXSEG3EI8_V_MF2_M1 |
| 0U, // PseudoVLOXSEG3EI8_V_MF2_M1_MASK |
| 0U, // PseudoVLOXSEG3EI8_V_MF2_M1_TU |
| 0U, // PseudoVLOXSEG3EI8_V_MF2_M2 |
| 0U, // PseudoVLOXSEG3EI8_V_MF2_M2_MASK |
| 0U, // PseudoVLOXSEG3EI8_V_MF2_M2_TU |
| 0U, // PseudoVLOXSEG3EI8_V_MF2_MF2 |
| 0U, // PseudoVLOXSEG3EI8_V_MF2_MF2_MASK |
| 0U, // PseudoVLOXSEG3EI8_V_MF2_MF2_TU |
| 0U, // PseudoVLOXSEG3EI8_V_MF4_M1 |
| 0U, // PseudoVLOXSEG3EI8_V_MF4_M1_MASK |
| 0U, // PseudoVLOXSEG3EI8_V_MF4_M1_TU |
| 0U, // PseudoVLOXSEG3EI8_V_MF4_M2 |
| 0U, // PseudoVLOXSEG3EI8_V_MF4_M2_MASK |
| 0U, // PseudoVLOXSEG3EI8_V_MF4_M2_TU |
| 0U, // PseudoVLOXSEG3EI8_V_MF4_MF2 |
| 0U, // PseudoVLOXSEG3EI8_V_MF4_MF2_MASK |
| 0U, // PseudoVLOXSEG3EI8_V_MF4_MF2_TU |
| 0U, // PseudoVLOXSEG3EI8_V_MF4_MF4 |
| 0U, // PseudoVLOXSEG3EI8_V_MF4_MF4_MASK |
| 0U, // PseudoVLOXSEG3EI8_V_MF4_MF4_TU |
| 0U, // PseudoVLOXSEG3EI8_V_MF8_M1 |
| 0U, // PseudoVLOXSEG3EI8_V_MF8_M1_MASK |
| 0U, // PseudoVLOXSEG3EI8_V_MF8_M1_TU |
| 0U, // PseudoVLOXSEG3EI8_V_MF8_MF2 |
| 0U, // PseudoVLOXSEG3EI8_V_MF8_MF2_MASK |
| 0U, // PseudoVLOXSEG3EI8_V_MF8_MF2_TU |
| 0U, // PseudoVLOXSEG3EI8_V_MF8_MF4 |
| 0U, // PseudoVLOXSEG3EI8_V_MF8_MF4_MASK |
| 0U, // PseudoVLOXSEG3EI8_V_MF8_MF4_TU |
| 0U, // PseudoVLOXSEG3EI8_V_MF8_MF8 |
| 0U, // PseudoVLOXSEG3EI8_V_MF8_MF8_MASK |
| 0U, // PseudoVLOXSEG3EI8_V_MF8_MF8_TU |
| 0U, // PseudoVLOXSEG4EI16_V_M1_M1 |
| 0U, // PseudoVLOXSEG4EI16_V_M1_M1_MASK |
| 0U, // PseudoVLOXSEG4EI16_V_M1_M1_TU |
| 0U, // PseudoVLOXSEG4EI16_V_M1_M2 |
| 0U, // PseudoVLOXSEG4EI16_V_M1_M2_MASK |
| 0U, // PseudoVLOXSEG4EI16_V_M1_M2_TU |
| 0U, // PseudoVLOXSEG4EI16_V_M1_MF2 |
| 0U, // PseudoVLOXSEG4EI16_V_M1_MF2_MASK |
| 0U, // PseudoVLOXSEG4EI16_V_M1_MF2_TU |
| 0U, // PseudoVLOXSEG4EI16_V_M2_M1 |
| 0U, // PseudoVLOXSEG4EI16_V_M2_M1_MASK |
| 0U, // PseudoVLOXSEG4EI16_V_M2_M1_TU |
| 0U, // PseudoVLOXSEG4EI16_V_M2_M2 |
| 0U, // PseudoVLOXSEG4EI16_V_M2_M2_MASK |
| 0U, // PseudoVLOXSEG4EI16_V_M2_M2_TU |
| 0U, // PseudoVLOXSEG4EI16_V_M4_M2 |
| 0U, // PseudoVLOXSEG4EI16_V_M4_M2_MASK |
| 0U, // PseudoVLOXSEG4EI16_V_M4_M2_TU |
| 0U, // PseudoVLOXSEG4EI16_V_MF2_M1 |
| 0U, // PseudoVLOXSEG4EI16_V_MF2_M1_MASK |
| 0U, // PseudoVLOXSEG4EI16_V_MF2_M1_TU |
| 0U, // PseudoVLOXSEG4EI16_V_MF2_M2 |
| 0U, // PseudoVLOXSEG4EI16_V_MF2_M2_MASK |
| 0U, // PseudoVLOXSEG4EI16_V_MF2_M2_TU |
| 0U, // PseudoVLOXSEG4EI16_V_MF2_MF2 |
| 0U, // PseudoVLOXSEG4EI16_V_MF2_MF2_MASK |
| 0U, // PseudoVLOXSEG4EI16_V_MF2_MF2_TU |
| 0U, // PseudoVLOXSEG4EI16_V_MF2_MF4 |
| 0U, // PseudoVLOXSEG4EI16_V_MF2_MF4_MASK |
| 0U, // PseudoVLOXSEG4EI16_V_MF2_MF4_TU |
| 0U, // PseudoVLOXSEG4EI16_V_MF4_M1 |
| 0U, // PseudoVLOXSEG4EI16_V_MF4_M1_MASK |
| 0U, // PseudoVLOXSEG4EI16_V_MF4_M1_TU |
| 0U, // PseudoVLOXSEG4EI16_V_MF4_MF2 |
| 0U, // PseudoVLOXSEG4EI16_V_MF4_MF2_MASK |
| 0U, // PseudoVLOXSEG4EI16_V_MF4_MF2_TU |
| 0U, // PseudoVLOXSEG4EI16_V_MF4_MF4 |
| 0U, // PseudoVLOXSEG4EI16_V_MF4_MF4_MASK |
| 0U, // PseudoVLOXSEG4EI16_V_MF4_MF4_TU |
| 0U, // PseudoVLOXSEG4EI16_V_MF4_MF8 |
| 0U, // PseudoVLOXSEG4EI16_V_MF4_MF8_MASK |
| 0U, // PseudoVLOXSEG4EI16_V_MF4_MF8_TU |
| 0U, // PseudoVLOXSEG4EI32_V_M1_M1 |
| 0U, // PseudoVLOXSEG4EI32_V_M1_M1_MASK |
| 0U, // PseudoVLOXSEG4EI32_V_M1_M1_TU |
| 0U, // PseudoVLOXSEG4EI32_V_M1_M2 |
| 0U, // PseudoVLOXSEG4EI32_V_M1_M2_MASK |
| 0U, // PseudoVLOXSEG4EI32_V_M1_M2_TU |
| 0U, // PseudoVLOXSEG4EI32_V_M1_MF2 |
| 0U, // PseudoVLOXSEG4EI32_V_M1_MF2_MASK |
| 0U, // PseudoVLOXSEG4EI32_V_M1_MF2_TU |
| 0U, // PseudoVLOXSEG4EI32_V_M1_MF4 |
| 0U, // PseudoVLOXSEG4EI32_V_M1_MF4_MASK |
| 0U, // PseudoVLOXSEG4EI32_V_M1_MF4_TU |
| 0U, // PseudoVLOXSEG4EI32_V_M2_M1 |
| 0U, // PseudoVLOXSEG4EI32_V_M2_M1_MASK |
| 0U, // PseudoVLOXSEG4EI32_V_M2_M1_TU |
| 0U, // PseudoVLOXSEG4EI32_V_M2_M2 |
| 0U, // PseudoVLOXSEG4EI32_V_M2_M2_MASK |
| 0U, // PseudoVLOXSEG4EI32_V_M2_M2_TU |
| 0U, // PseudoVLOXSEG4EI32_V_M2_MF2 |
| 0U, // PseudoVLOXSEG4EI32_V_M2_MF2_MASK |
| 0U, // PseudoVLOXSEG4EI32_V_M2_MF2_TU |
| 0U, // PseudoVLOXSEG4EI32_V_M4_M1 |
| 0U, // PseudoVLOXSEG4EI32_V_M4_M1_MASK |
| 0U, // PseudoVLOXSEG4EI32_V_M4_M1_TU |
| 0U, // PseudoVLOXSEG4EI32_V_M4_M2 |
| 0U, // PseudoVLOXSEG4EI32_V_M4_M2_MASK |
| 0U, // PseudoVLOXSEG4EI32_V_M4_M2_TU |
| 0U, // PseudoVLOXSEG4EI32_V_M8_M2 |
| 0U, // PseudoVLOXSEG4EI32_V_M8_M2_MASK |
| 0U, // PseudoVLOXSEG4EI32_V_M8_M2_TU |
| 0U, // PseudoVLOXSEG4EI32_V_MF2_M1 |
| 0U, // PseudoVLOXSEG4EI32_V_MF2_M1_MASK |
| 0U, // PseudoVLOXSEG4EI32_V_MF2_M1_TU |
| 0U, // PseudoVLOXSEG4EI32_V_MF2_MF2 |
| 0U, // PseudoVLOXSEG4EI32_V_MF2_MF2_MASK |
| 0U, // PseudoVLOXSEG4EI32_V_MF2_MF2_TU |
| 0U, // PseudoVLOXSEG4EI32_V_MF2_MF4 |
| 0U, // PseudoVLOXSEG4EI32_V_MF2_MF4_MASK |
| 0U, // PseudoVLOXSEG4EI32_V_MF2_MF4_TU |
| 0U, // PseudoVLOXSEG4EI32_V_MF2_MF8 |
| 0U, // PseudoVLOXSEG4EI32_V_MF2_MF8_MASK |
| 0U, // PseudoVLOXSEG4EI32_V_MF2_MF8_TU |
| 0U, // PseudoVLOXSEG4EI64_V_M1_M1 |
| 0U, // PseudoVLOXSEG4EI64_V_M1_M1_MASK |
| 0U, // PseudoVLOXSEG4EI64_V_M1_M1_TU |
| 0U, // PseudoVLOXSEG4EI64_V_M1_MF2 |
| 0U, // PseudoVLOXSEG4EI64_V_M1_MF2_MASK |
| 0U, // PseudoVLOXSEG4EI64_V_M1_MF2_TU |
| 0U, // PseudoVLOXSEG4EI64_V_M1_MF4 |
| 0U, // PseudoVLOXSEG4EI64_V_M1_MF4_MASK |
| 0U, // PseudoVLOXSEG4EI64_V_M1_MF4_TU |
| 0U, // PseudoVLOXSEG4EI64_V_M1_MF8 |
| 0U, // PseudoVLOXSEG4EI64_V_M1_MF8_MASK |
| 0U, // PseudoVLOXSEG4EI64_V_M1_MF8_TU |
| 0U, // PseudoVLOXSEG4EI64_V_M2_M1 |
| 0U, // PseudoVLOXSEG4EI64_V_M2_M1_MASK |
| 0U, // PseudoVLOXSEG4EI64_V_M2_M1_TU |
| 0U, // PseudoVLOXSEG4EI64_V_M2_M2 |
| 0U, // PseudoVLOXSEG4EI64_V_M2_M2_MASK |
| 0U, // PseudoVLOXSEG4EI64_V_M2_M2_TU |
| 0U, // PseudoVLOXSEG4EI64_V_M2_MF2 |
| 0U, // PseudoVLOXSEG4EI64_V_M2_MF2_MASK |
| 0U, // PseudoVLOXSEG4EI64_V_M2_MF2_TU |
| 0U, // PseudoVLOXSEG4EI64_V_M2_MF4 |
| 0U, // PseudoVLOXSEG4EI64_V_M2_MF4_MASK |
| 0U, // PseudoVLOXSEG4EI64_V_M2_MF4_TU |
| 0U, // PseudoVLOXSEG4EI64_V_M4_M1 |
| 0U, // PseudoVLOXSEG4EI64_V_M4_M1_MASK |
| 0U, // PseudoVLOXSEG4EI64_V_M4_M1_TU |
| 0U, // PseudoVLOXSEG4EI64_V_M4_M2 |
| 0U, // PseudoVLOXSEG4EI64_V_M4_M2_MASK |
| 0U, // PseudoVLOXSEG4EI64_V_M4_M2_TU |
| 0U, // PseudoVLOXSEG4EI64_V_M4_MF2 |
| 0U, // PseudoVLOXSEG4EI64_V_M4_MF2_MASK |
| 0U, // PseudoVLOXSEG4EI64_V_M4_MF2_TU |
| 0U, // PseudoVLOXSEG4EI64_V_M8_M1 |
| 0U, // PseudoVLOXSEG4EI64_V_M8_M1_MASK |
| 0U, // PseudoVLOXSEG4EI64_V_M8_M1_TU |
| 0U, // PseudoVLOXSEG4EI64_V_M8_M2 |
| 0U, // PseudoVLOXSEG4EI64_V_M8_M2_MASK |
| 0U, // PseudoVLOXSEG4EI64_V_M8_M2_TU |
| 0U, // PseudoVLOXSEG4EI8_V_M1_M1 |
| 0U, // PseudoVLOXSEG4EI8_V_M1_M1_MASK |
| 0U, // PseudoVLOXSEG4EI8_V_M1_M1_TU |
| 0U, // PseudoVLOXSEG4EI8_V_M1_M2 |
| 0U, // PseudoVLOXSEG4EI8_V_M1_M2_MASK |
| 0U, // PseudoVLOXSEG4EI8_V_M1_M2_TU |
| 0U, // PseudoVLOXSEG4EI8_V_M2_M2 |
| 0U, // PseudoVLOXSEG4EI8_V_M2_M2_MASK |
| 0U, // PseudoVLOXSEG4EI8_V_M2_M2_TU |
| 0U, // PseudoVLOXSEG4EI8_V_MF2_M1 |
| 0U, // PseudoVLOXSEG4EI8_V_MF2_M1_MASK |
| 0U, // PseudoVLOXSEG4EI8_V_MF2_M1_TU |
| 0U, // PseudoVLOXSEG4EI8_V_MF2_M2 |
| 0U, // PseudoVLOXSEG4EI8_V_MF2_M2_MASK |
| 0U, // PseudoVLOXSEG4EI8_V_MF2_M2_TU |
| 0U, // PseudoVLOXSEG4EI8_V_MF2_MF2 |
| 0U, // PseudoVLOXSEG4EI8_V_MF2_MF2_MASK |
| 0U, // PseudoVLOXSEG4EI8_V_MF2_MF2_TU |
| 0U, // PseudoVLOXSEG4EI8_V_MF4_M1 |
| 0U, // PseudoVLOXSEG4EI8_V_MF4_M1_MASK |
| 0U, // PseudoVLOXSEG4EI8_V_MF4_M1_TU |
| 0U, // PseudoVLOXSEG4EI8_V_MF4_M2 |
| 0U, // PseudoVLOXSEG4EI8_V_MF4_M2_MASK |
| 0U, // PseudoVLOXSEG4EI8_V_MF4_M2_TU |
| 0U, // PseudoVLOXSEG4EI8_V_MF4_MF2 |
| 0U, // PseudoVLOXSEG4EI8_V_MF4_MF2_MASK |
| 0U, // PseudoVLOXSEG4EI8_V_MF4_MF2_TU |
| 0U, // PseudoVLOXSEG4EI8_V_MF4_MF4 |
| 0U, // PseudoVLOXSEG4EI8_V_MF4_MF4_MASK |
| 0U, // PseudoVLOXSEG4EI8_V_MF4_MF4_TU |
| 0U, // PseudoVLOXSEG4EI8_V_MF8_M1 |
| 0U, // PseudoVLOXSEG4EI8_V_MF8_M1_MASK |
| 0U, // PseudoVLOXSEG4EI8_V_MF8_M1_TU |
| 0U, // PseudoVLOXSEG4EI8_V_MF8_MF2 |
| 0U, // PseudoVLOXSEG4EI8_V_MF8_MF2_MASK |
| 0U, // PseudoVLOXSEG4EI8_V_MF8_MF2_TU |
| 0U, // PseudoVLOXSEG4EI8_V_MF8_MF4 |
| 0U, // PseudoVLOXSEG4EI8_V_MF8_MF4_MASK |
| 0U, // PseudoVLOXSEG4EI8_V_MF8_MF4_TU |
| 0U, // PseudoVLOXSEG4EI8_V_MF8_MF8 |
| 0U, // PseudoVLOXSEG4EI8_V_MF8_MF8_MASK |
| 0U, // PseudoVLOXSEG4EI8_V_MF8_MF8_TU |
| 0U, // PseudoVLOXSEG5EI16_V_M1_M1 |
| 0U, // PseudoVLOXSEG5EI16_V_M1_M1_MASK |
| 0U, // PseudoVLOXSEG5EI16_V_M1_M1_TU |
| 0U, // PseudoVLOXSEG5EI16_V_M1_MF2 |
| 0U, // PseudoVLOXSEG5EI16_V_M1_MF2_MASK |
| 0U, // PseudoVLOXSEG5EI16_V_M1_MF2_TU |
| 0U, // PseudoVLOXSEG5EI16_V_M2_M1 |
| 0U, // PseudoVLOXSEG5EI16_V_M2_M1_MASK |
| 0U, // PseudoVLOXSEG5EI16_V_M2_M1_TU |
| 0U, // PseudoVLOXSEG5EI16_V_MF2_M1 |
| 0U, // PseudoVLOXSEG5EI16_V_MF2_M1_MASK |
| 0U, // PseudoVLOXSEG5EI16_V_MF2_M1_TU |
| 0U, // PseudoVLOXSEG5EI16_V_MF2_MF2 |
| 0U, // PseudoVLOXSEG5EI16_V_MF2_MF2_MASK |
| 0U, // PseudoVLOXSEG5EI16_V_MF2_MF2_TU |
| 0U, // PseudoVLOXSEG5EI16_V_MF2_MF4 |
| 0U, // PseudoVLOXSEG5EI16_V_MF2_MF4_MASK |
| 0U, // PseudoVLOXSEG5EI16_V_MF2_MF4_TU |
| 0U, // PseudoVLOXSEG5EI16_V_MF4_M1 |
| 0U, // PseudoVLOXSEG5EI16_V_MF4_M1_MASK |
| 0U, // PseudoVLOXSEG5EI16_V_MF4_M1_TU |
| 0U, // PseudoVLOXSEG5EI16_V_MF4_MF2 |
| 0U, // PseudoVLOXSEG5EI16_V_MF4_MF2_MASK |
| 0U, // PseudoVLOXSEG5EI16_V_MF4_MF2_TU |
| 0U, // PseudoVLOXSEG5EI16_V_MF4_MF4 |
| 0U, // PseudoVLOXSEG5EI16_V_MF4_MF4_MASK |
| 0U, // PseudoVLOXSEG5EI16_V_MF4_MF4_TU |
| 0U, // PseudoVLOXSEG5EI16_V_MF4_MF8 |
| 0U, // PseudoVLOXSEG5EI16_V_MF4_MF8_MASK |
| 0U, // PseudoVLOXSEG5EI16_V_MF4_MF8_TU |
| 0U, // PseudoVLOXSEG5EI32_V_M1_M1 |
| 0U, // PseudoVLOXSEG5EI32_V_M1_M1_MASK |
| 0U, // PseudoVLOXSEG5EI32_V_M1_M1_TU |
| 0U, // PseudoVLOXSEG5EI32_V_M1_MF2 |
| 0U, // PseudoVLOXSEG5EI32_V_M1_MF2_MASK |
| 0U, // PseudoVLOXSEG5EI32_V_M1_MF2_TU |
| 0U, // PseudoVLOXSEG5EI32_V_M1_MF4 |
| 0U, // PseudoVLOXSEG5EI32_V_M1_MF4_MASK |
| 0U, // PseudoVLOXSEG5EI32_V_M1_MF4_TU |
| 0U, // PseudoVLOXSEG5EI32_V_M2_M1 |
| 0U, // PseudoVLOXSEG5EI32_V_M2_M1_MASK |
| 0U, // PseudoVLOXSEG5EI32_V_M2_M1_TU |
| 0U, // PseudoVLOXSEG5EI32_V_M2_MF2 |
| 0U, // PseudoVLOXSEG5EI32_V_M2_MF2_MASK |
| 0U, // PseudoVLOXSEG5EI32_V_M2_MF2_TU |
| 0U, // PseudoVLOXSEG5EI32_V_M4_M1 |
| 0U, // PseudoVLOXSEG5EI32_V_M4_M1_MASK |
| 0U, // PseudoVLOXSEG5EI32_V_M4_M1_TU |
| 0U, // PseudoVLOXSEG5EI32_V_MF2_M1 |
| 0U, // PseudoVLOXSEG5EI32_V_MF2_M1_MASK |
| 0U, // PseudoVLOXSEG5EI32_V_MF2_M1_TU |
| 0U, // PseudoVLOXSEG5EI32_V_MF2_MF2 |
| 0U, // PseudoVLOXSEG5EI32_V_MF2_MF2_MASK |
| 0U, // PseudoVLOXSEG5EI32_V_MF2_MF2_TU |
| 0U, // PseudoVLOXSEG5EI32_V_MF2_MF4 |
| 0U, // PseudoVLOXSEG5EI32_V_MF2_MF4_MASK |
| 0U, // PseudoVLOXSEG5EI32_V_MF2_MF4_TU |
| 0U, // PseudoVLOXSEG5EI32_V_MF2_MF8 |
| 0U, // PseudoVLOXSEG5EI32_V_MF2_MF8_MASK |
| 0U, // PseudoVLOXSEG5EI32_V_MF2_MF8_TU |
| 0U, // PseudoVLOXSEG5EI64_V_M1_M1 |
| 0U, // PseudoVLOXSEG5EI64_V_M1_M1_MASK |
| 0U, // PseudoVLOXSEG5EI64_V_M1_M1_TU |
| 0U, // PseudoVLOXSEG5EI64_V_M1_MF2 |
| 0U, // PseudoVLOXSEG5EI64_V_M1_MF2_MASK |
| 0U, // PseudoVLOXSEG5EI64_V_M1_MF2_TU |
| 0U, // PseudoVLOXSEG5EI64_V_M1_MF4 |
| 0U, // PseudoVLOXSEG5EI64_V_M1_MF4_MASK |
| 0U, // PseudoVLOXSEG5EI64_V_M1_MF4_TU |
| 0U, // PseudoVLOXSEG5EI64_V_M1_MF8 |
| 0U, // PseudoVLOXSEG5EI64_V_M1_MF8_MASK |
| 0U, // PseudoVLOXSEG5EI64_V_M1_MF8_TU |
| 0U, // PseudoVLOXSEG5EI64_V_M2_M1 |
| 0U, // PseudoVLOXSEG5EI64_V_M2_M1_MASK |
| 0U, // PseudoVLOXSEG5EI64_V_M2_M1_TU |
| 0U, // PseudoVLOXSEG5EI64_V_M2_MF2 |
| 0U, // PseudoVLOXSEG5EI64_V_M2_MF2_MASK |
| 0U, // PseudoVLOXSEG5EI64_V_M2_MF2_TU |
| 0U, // PseudoVLOXSEG5EI64_V_M2_MF4 |
| 0U, // PseudoVLOXSEG5EI64_V_M2_MF4_MASK |
| 0U, // PseudoVLOXSEG5EI64_V_M2_MF4_TU |
| 0U, // PseudoVLOXSEG5EI64_V_M4_M1 |
| 0U, // PseudoVLOXSEG5EI64_V_M4_M1_MASK |
| 0U, // PseudoVLOXSEG5EI64_V_M4_M1_TU |
| 0U, // PseudoVLOXSEG5EI64_V_M4_MF2 |
| 0U, // PseudoVLOXSEG5EI64_V_M4_MF2_MASK |
| 0U, // PseudoVLOXSEG5EI64_V_M4_MF2_TU |
| 0U, // PseudoVLOXSEG5EI64_V_M8_M1 |
| 0U, // PseudoVLOXSEG5EI64_V_M8_M1_MASK |
| 0U, // PseudoVLOXSEG5EI64_V_M8_M1_TU |
| 0U, // PseudoVLOXSEG5EI8_V_M1_M1 |
| 0U, // PseudoVLOXSEG5EI8_V_M1_M1_MASK |
| 0U, // PseudoVLOXSEG5EI8_V_M1_M1_TU |
| 0U, // PseudoVLOXSEG5EI8_V_MF2_M1 |
| 0U, // PseudoVLOXSEG5EI8_V_MF2_M1_MASK |
| 0U, // PseudoVLOXSEG5EI8_V_MF2_M1_TU |
| 0U, // PseudoVLOXSEG5EI8_V_MF2_MF2 |
| 0U, // PseudoVLOXSEG5EI8_V_MF2_MF2_MASK |
| 0U, // PseudoVLOXSEG5EI8_V_MF2_MF2_TU |
| 0U, // PseudoVLOXSEG5EI8_V_MF4_M1 |
| 0U, // PseudoVLOXSEG5EI8_V_MF4_M1_MASK |
| 0U, // PseudoVLOXSEG5EI8_V_MF4_M1_TU |
| 0U, // PseudoVLOXSEG5EI8_V_MF4_MF2 |
| 0U, // PseudoVLOXSEG5EI8_V_MF4_MF2_MASK |
| 0U, // PseudoVLOXSEG5EI8_V_MF4_MF2_TU |
| 0U, // PseudoVLOXSEG5EI8_V_MF4_MF4 |
| 0U, // PseudoVLOXSEG5EI8_V_MF4_MF4_MASK |
| 0U, // PseudoVLOXSEG5EI8_V_MF4_MF4_TU |
| 0U, // PseudoVLOXSEG5EI8_V_MF8_M1 |
| 0U, // PseudoVLOXSEG5EI8_V_MF8_M1_MASK |
| 0U, // PseudoVLOXSEG5EI8_V_MF8_M1_TU |
| 0U, // PseudoVLOXSEG5EI8_V_MF8_MF2 |
| 0U, // PseudoVLOXSEG5EI8_V_MF8_MF2_MASK |
| 0U, // PseudoVLOXSEG5EI8_V_MF8_MF2_TU |
| 0U, // PseudoVLOXSEG5EI8_V_MF8_MF4 |
| 0U, // PseudoVLOXSEG5EI8_V_MF8_MF4_MASK |
| 0U, // PseudoVLOXSEG5EI8_V_MF8_MF4_TU |
| 0U, // PseudoVLOXSEG5EI8_V_MF8_MF8 |
| 0U, // PseudoVLOXSEG5EI8_V_MF8_MF8_MASK |
| 0U, // PseudoVLOXSEG5EI8_V_MF8_MF8_TU |
| 0U, // PseudoVLOXSEG6EI16_V_M1_M1 |
| 0U, // PseudoVLOXSEG6EI16_V_M1_M1_MASK |
| 0U, // PseudoVLOXSEG6EI16_V_M1_M1_TU |
| 0U, // PseudoVLOXSEG6EI16_V_M1_MF2 |
| 0U, // PseudoVLOXSEG6EI16_V_M1_MF2_MASK |
| 0U, // PseudoVLOXSEG6EI16_V_M1_MF2_TU |
| 0U, // PseudoVLOXSEG6EI16_V_M2_M1 |
| 0U, // PseudoVLOXSEG6EI16_V_M2_M1_MASK |
| 0U, // PseudoVLOXSEG6EI16_V_M2_M1_TU |
| 0U, // PseudoVLOXSEG6EI16_V_MF2_M1 |
| 0U, // PseudoVLOXSEG6EI16_V_MF2_M1_MASK |
| 0U, // PseudoVLOXSEG6EI16_V_MF2_M1_TU |
| 0U, // PseudoVLOXSEG6EI16_V_MF2_MF2 |
| 0U, // PseudoVLOXSEG6EI16_V_MF2_MF2_MASK |
| 0U, // PseudoVLOXSEG6EI16_V_MF2_MF2_TU |
| 0U, // PseudoVLOXSEG6EI16_V_MF2_MF4 |
| 0U, // PseudoVLOXSEG6EI16_V_MF2_MF4_MASK |
| 0U, // PseudoVLOXSEG6EI16_V_MF2_MF4_TU |
| 0U, // PseudoVLOXSEG6EI16_V_MF4_M1 |
| 0U, // PseudoVLOXSEG6EI16_V_MF4_M1_MASK |
| 0U, // PseudoVLOXSEG6EI16_V_MF4_M1_TU |
| 0U, // PseudoVLOXSEG6EI16_V_MF4_MF2 |
| 0U, // PseudoVLOXSEG6EI16_V_MF4_MF2_MASK |
| 0U, // PseudoVLOXSEG6EI16_V_MF4_MF2_TU |
| 0U, // PseudoVLOXSEG6EI16_V_MF4_MF4 |
| 0U, // PseudoVLOXSEG6EI16_V_MF4_MF4_MASK |
| 0U, // PseudoVLOXSEG6EI16_V_MF4_MF4_TU |
| 0U, // PseudoVLOXSEG6EI16_V_MF4_MF8 |
| 0U, // PseudoVLOXSEG6EI16_V_MF4_MF8_MASK |
| 0U, // PseudoVLOXSEG6EI16_V_MF4_MF8_TU |
| 0U, // PseudoVLOXSEG6EI32_V_M1_M1 |
| 0U, // PseudoVLOXSEG6EI32_V_M1_M1_MASK |
| 0U, // PseudoVLOXSEG6EI32_V_M1_M1_TU |
| 0U, // PseudoVLOXSEG6EI32_V_M1_MF2 |
| 0U, // PseudoVLOXSEG6EI32_V_M1_MF2_MASK |
| 0U, // PseudoVLOXSEG6EI32_V_M1_MF2_TU |
| 0U, // PseudoVLOXSEG6EI32_V_M1_MF4 |
| 0U, // PseudoVLOXSEG6EI32_V_M1_MF4_MASK |
| 0U, // PseudoVLOXSEG6EI32_V_M1_MF4_TU |
| 0U, // PseudoVLOXSEG6EI32_V_M2_M1 |
| 0U, // PseudoVLOXSEG6EI32_V_M2_M1_MASK |
| 0U, // PseudoVLOXSEG6EI32_V_M2_M1_TU |
| 0U, // PseudoVLOXSEG6EI32_V_M2_MF2 |
| 0U, // PseudoVLOXSEG6EI32_V_M2_MF2_MASK |
| 0U, // PseudoVLOXSEG6EI32_V_M2_MF2_TU |
| 0U, // PseudoVLOXSEG6EI32_V_M4_M1 |
| 0U, // PseudoVLOXSEG6EI32_V_M4_M1_MASK |
| 0U, // PseudoVLOXSEG6EI32_V_M4_M1_TU |
| 0U, // PseudoVLOXSEG6EI32_V_MF2_M1 |
| 0U, // PseudoVLOXSEG6EI32_V_MF2_M1_MASK |
| 0U, // PseudoVLOXSEG6EI32_V_MF2_M1_TU |
| 0U, // PseudoVLOXSEG6EI32_V_MF2_MF2 |
| 0U, // PseudoVLOXSEG6EI32_V_MF2_MF2_MASK |
| 0U, // PseudoVLOXSEG6EI32_V_MF2_MF2_TU |
| 0U, // PseudoVLOXSEG6EI32_V_MF2_MF4 |
| 0U, // PseudoVLOXSEG6EI32_V_MF2_MF4_MASK |
| 0U, // PseudoVLOXSEG6EI32_V_MF2_MF4_TU |
| 0U, // PseudoVLOXSEG6EI32_V_MF2_MF8 |
| 0U, // PseudoVLOXSEG6EI32_V_MF2_MF8_MASK |
| 0U, // PseudoVLOXSEG6EI32_V_MF2_MF8_TU |
| 0U, // PseudoVLOXSEG6EI64_V_M1_M1 |
| 0U, // PseudoVLOXSEG6EI64_V_M1_M1_MASK |
| 0U, // PseudoVLOXSEG6EI64_V_M1_M1_TU |
| 0U, // PseudoVLOXSEG6EI64_V_M1_MF2 |
| 0U, // PseudoVLOXSEG6EI64_V_M1_MF2_MASK |
| 0U, // PseudoVLOXSEG6EI64_V_M1_MF2_TU |
| 0U, // PseudoVLOXSEG6EI64_V_M1_MF4 |
| 0U, // PseudoVLOXSEG6EI64_V_M1_MF4_MASK |
| 0U, // PseudoVLOXSEG6EI64_V_M1_MF4_TU |
| 0U, // PseudoVLOXSEG6EI64_V_M1_MF8 |
| 0U, // PseudoVLOXSEG6EI64_V_M1_MF8_MASK |
| 0U, // PseudoVLOXSEG6EI64_V_M1_MF8_TU |
| 0U, // PseudoVLOXSEG6EI64_V_M2_M1 |
| 0U, // PseudoVLOXSEG6EI64_V_M2_M1_MASK |
| 0U, // PseudoVLOXSEG6EI64_V_M2_M1_TU |
| 0U, // PseudoVLOXSEG6EI64_V_M2_MF2 |
| 0U, // PseudoVLOXSEG6EI64_V_M2_MF2_MASK |
| 0U, // PseudoVLOXSEG6EI64_V_M2_MF2_TU |
| 0U, // PseudoVLOXSEG6EI64_V_M2_MF4 |
| 0U, // PseudoVLOXSEG6EI64_V_M2_MF4_MASK |
| 0U, // PseudoVLOXSEG6EI64_V_M2_MF4_TU |
| 0U, // PseudoVLOXSEG6EI64_V_M4_M1 |
| 0U, // PseudoVLOXSEG6EI64_V_M4_M1_MASK |
| 0U, // PseudoVLOXSEG6EI64_V_M4_M1_TU |
| 0U, // PseudoVLOXSEG6EI64_V_M4_MF2 |
| 0U, // PseudoVLOXSEG6EI64_V_M4_MF2_MASK |
| 0U, // PseudoVLOXSEG6EI64_V_M4_MF2_TU |
| 0U, // PseudoVLOXSEG6EI64_V_M8_M1 |
| 0U, // PseudoVLOXSEG6EI64_V_M8_M1_MASK |
| 0U, // PseudoVLOXSEG6EI64_V_M8_M1_TU |
| 0U, // PseudoVLOXSEG6EI8_V_M1_M1 |
| 0U, // PseudoVLOXSEG6EI8_V_M1_M1_MASK |
| 0U, // PseudoVLOXSEG6EI8_V_M1_M1_TU |
| 0U, // PseudoVLOXSEG6EI8_V_MF2_M1 |
| 0U, // PseudoVLOXSEG6EI8_V_MF2_M1_MASK |
| 0U, // PseudoVLOXSEG6EI8_V_MF2_M1_TU |
| 0U, // PseudoVLOXSEG6EI8_V_MF2_MF2 |
| 0U, // PseudoVLOXSEG6EI8_V_MF2_MF2_MASK |
| 0U, // PseudoVLOXSEG6EI8_V_MF2_MF2_TU |
| 0U, // PseudoVLOXSEG6EI8_V_MF4_M1 |
| 0U, // PseudoVLOXSEG6EI8_V_MF4_M1_MASK |
| 0U, // PseudoVLOXSEG6EI8_V_MF4_M1_TU |
| 0U, // PseudoVLOXSEG6EI8_V_MF4_MF2 |
| 0U, // PseudoVLOXSEG6EI8_V_MF4_MF2_MASK |
| 0U, // PseudoVLOXSEG6EI8_V_MF4_MF2_TU |
| 0U, // PseudoVLOXSEG6EI8_V_MF4_MF4 |
| 0U, // PseudoVLOXSEG6EI8_V_MF4_MF4_MASK |
| 0U, // PseudoVLOXSEG6EI8_V_MF4_MF4_TU |
| 0U, // PseudoVLOXSEG6EI8_V_MF8_M1 |
| 0U, // PseudoVLOXSEG6EI8_V_MF8_M1_MASK |
| 0U, // PseudoVLOXSEG6EI8_V_MF8_M1_TU |
| 0U, // PseudoVLOXSEG6EI8_V_MF8_MF2 |
| 0U, // PseudoVLOXSEG6EI8_V_MF8_MF2_MASK |
| 0U, // PseudoVLOXSEG6EI8_V_MF8_MF2_TU |
| 0U, // PseudoVLOXSEG6EI8_V_MF8_MF4 |
| 0U, // PseudoVLOXSEG6EI8_V_MF8_MF4_MASK |
| 0U, // PseudoVLOXSEG6EI8_V_MF8_MF4_TU |
| 0U, // PseudoVLOXSEG6EI8_V_MF8_MF8 |
| 0U, // PseudoVLOXSEG6EI8_V_MF8_MF8_MASK |
| 0U, // PseudoVLOXSEG6EI8_V_MF8_MF8_TU |
| 0U, // PseudoVLOXSEG7EI16_V_M1_M1 |
| 0U, // PseudoVLOXSEG7EI16_V_M1_M1_MASK |
| 0U, // PseudoVLOXSEG7EI16_V_M1_M1_TU |
| 0U, // PseudoVLOXSEG7EI16_V_M1_MF2 |
| 0U, // PseudoVLOXSEG7EI16_V_M1_MF2_MASK |
| 0U, // PseudoVLOXSEG7EI16_V_M1_MF2_TU |
| 0U, // PseudoVLOXSEG7EI16_V_M2_M1 |
| 0U, // PseudoVLOXSEG7EI16_V_M2_M1_MASK |
| 0U, // PseudoVLOXSEG7EI16_V_M2_M1_TU |
| 0U, // PseudoVLOXSEG7EI16_V_MF2_M1 |
| 0U, // PseudoVLOXSEG7EI16_V_MF2_M1_MASK |
| 0U, // PseudoVLOXSEG7EI16_V_MF2_M1_TU |
| 0U, // PseudoVLOXSEG7EI16_V_MF2_MF2 |
| 0U, // PseudoVLOXSEG7EI16_V_MF2_MF2_MASK |
| 0U, // PseudoVLOXSEG7EI16_V_MF2_MF2_TU |
| 0U, // PseudoVLOXSEG7EI16_V_MF2_MF4 |
| 0U, // PseudoVLOXSEG7EI16_V_MF2_MF4_MASK |
| 0U, // PseudoVLOXSEG7EI16_V_MF2_MF4_TU |
| 0U, // PseudoVLOXSEG7EI16_V_MF4_M1 |
| 0U, // PseudoVLOXSEG7EI16_V_MF4_M1_MASK |
| 0U, // PseudoVLOXSEG7EI16_V_MF4_M1_TU |
| 0U, // PseudoVLOXSEG7EI16_V_MF4_MF2 |
| 0U, // PseudoVLOXSEG7EI16_V_MF4_MF2_MASK |
| 0U, // PseudoVLOXSEG7EI16_V_MF4_MF2_TU |
| 0U, // PseudoVLOXSEG7EI16_V_MF4_MF4 |
| 0U, // PseudoVLOXSEG7EI16_V_MF4_MF4_MASK |
| 0U, // PseudoVLOXSEG7EI16_V_MF4_MF4_TU |
| 0U, // PseudoVLOXSEG7EI16_V_MF4_MF8 |
| 0U, // PseudoVLOXSEG7EI16_V_MF4_MF8_MASK |
| 0U, // PseudoVLOXSEG7EI16_V_MF4_MF8_TU |
| 0U, // PseudoVLOXSEG7EI32_V_M1_M1 |
| 0U, // PseudoVLOXSEG7EI32_V_M1_M1_MASK |
| 0U, // PseudoVLOXSEG7EI32_V_M1_M1_TU |
| 0U, // PseudoVLOXSEG7EI32_V_M1_MF2 |
| 0U, // PseudoVLOXSEG7EI32_V_M1_MF2_MASK |
| 0U, // PseudoVLOXSEG7EI32_V_M1_MF2_TU |
| 0U, // PseudoVLOXSEG7EI32_V_M1_MF4 |
| 0U, // PseudoVLOXSEG7EI32_V_M1_MF4_MASK |
| 0U, // PseudoVLOXSEG7EI32_V_M1_MF4_TU |
| 0U, // PseudoVLOXSEG7EI32_V_M2_M1 |
| 0U, // PseudoVLOXSEG7EI32_V_M2_M1_MASK |
| 0U, // PseudoVLOXSEG7EI32_V_M2_M1_TU |
| 0U, // PseudoVLOXSEG7EI32_V_M2_MF2 |
| 0U, // PseudoVLOXSEG7EI32_V_M2_MF2_MASK |
| 0U, // PseudoVLOXSEG7EI32_V_M2_MF2_TU |
| 0U, // PseudoVLOXSEG7EI32_V_M4_M1 |
| 0U, // PseudoVLOXSEG7EI32_V_M4_M1_MASK |
| 0U, // PseudoVLOXSEG7EI32_V_M4_M1_TU |
| 0U, // PseudoVLOXSEG7EI32_V_MF2_M1 |
| 0U, // PseudoVLOXSEG7EI32_V_MF2_M1_MASK |
| 0U, // PseudoVLOXSEG7EI32_V_MF2_M1_TU |
| 0U, // PseudoVLOXSEG7EI32_V_MF2_MF2 |
| 0U, // PseudoVLOXSEG7EI32_V_MF2_MF2_MASK |
| 0U, // PseudoVLOXSEG7EI32_V_MF2_MF2_TU |
| 0U, // PseudoVLOXSEG7EI32_V_MF2_MF4 |
| 0U, // PseudoVLOXSEG7EI32_V_MF2_MF4_MASK |
| 0U, // PseudoVLOXSEG7EI32_V_MF2_MF4_TU |
| 0U, // PseudoVLOXSEG7EI32_V_MF2_MF8 |
| 0U, // PseudoVLOXSEG7EI32_V_MF2_MF8_MASK |
| 0U, // PseudoVLOXSEG7EI32_V_MF2_MF8_TU |
| 0U, // PseudoVLOXSEG7EI64_V_M1_M1 |
| 0U, // PseudoVLOXSEG7EI64_V_M1_M1_MASK |
| 0U, // PseudoVLOXSEG7EI64_V_M1_M1_TU |
| 0U, // PseudoVLOXSEG7EI64_V_M1_MF2 |
| 0U, // PseudoVLOXSEG7EI64_V_M1_MF2_MASK |
| 0U, // PseudoVLOXSEG7EI64_V_M1_MF2_TU |
| 0U, // PseudoVLOXSEG7EI64_V_M1_MF4 |
| 0U, // PseudoVLOXSEG7EI64_V_M1_MF4_MASK |
| 0U, // PseudoVLOXSEG7EI64_V_M1_MF4_TU |
| 0U, // PseudoVLOXSEG7EI64_V_M1_MF8 |
| 0U, // PseudoVLOXSEG7EI64_V_M1_MF8_MASK |
| 0U, // PseudoVLOXSEG7EI64_V_M1_MF8_TU |
| 0U, // PseudoVLOXSEG7EI64_V_M2_M1 |
| 0U, // PseudoVLOXSEG7EI64_V_M2_M1_MASK |
| 0U, // PseudoVLOXSEG7EI64_V_M2_M1_TU |
| 0U, // PseudoVLOXSEG7EI64_V_M2_MF2 |
| 0U, // PseudoVLOXSEG7EI64_V_M2_MF2_MASK |
| 0U, // PseudoVLOXSEG7EI64_V_M2_MF2_TU |
| 0U, // PseudoVLOXSEG7EI64_V_M2_MF4 |
| 0U, // PseudoVLOXSEG7EI64_V_M2_MF4_MASK |
| 0U, // PseudoVLOXSEG7EI64_V_M2_MF4_TU |
| 0U, // PseudoVLOXSEG7EI64_V_M4_M1 |
| 0U, // PseudoVLOXSEG7EI64_V_M4_M1_MASK |
| 0U, // PseudoVLOXSEG7EI64_V_M4_M1_TU |
| 0U, // PseudoVLOXSEG7EI64_V_M4_MF2 |
| 0U, // PseudoVLOXSEG7EI64_V_M4_MF2_MASK |
| 0U, // PseudoVLOXSEG7EI64_V_M4_MF2_TU |
| 0U, // PseudoVLOXSEG7EI64_V_M8_M1 |
| 0U, // PseudoVLOXSEG7EI64_V_M8_M1_MASK |
| 0U, // PseudoVLOXSEG7EI64_V_M8_M1_TU |
| 0U, // PseudoVLOXSEG7EI8_V_M1_M1 |
| 0U, // PseudoVLOXSEG7EI8_V_M1_M1_MASK |
| 0U, // PseudoVLOXSEG7EI8_V_M1_M1_TU |
| 0U, // PseudoVLOXSEG7EI8_V_MF2_M1 |
| 0U, // PseudoVLOXSEG7EI8_V_MF2_M1_MASK |
| 0U, // PseudoVLOXSEG7EI8_V_MF2_M1_TU |
| 0U, // PseudoVLOXSEG7EI8_V_MF2_MF2 |
| 0U, // PseudoVLOXSEG7EI8_V_MF2_MF2_MASK |
| 0U, // PseudoVLOXSEG7EI8_V_MF2_MF2_TU |
| 0U, // PseudoVLOXSEG7EI8_V_MF4_M1 |
| 0U, // PseudoVLOXSEG7EI8_V_MF4_M1_MASK |
| 0U, // PseudoVLOXSEG7EI8_V_MF4_M1_TU |
| 0U, // PseudoVLOXSEG7EI8_V_MF4_MF2 |
| 0U, // PseudoVLOXSEG7EI8_V_MF4_MF2_MASK |
| 0U, // PseudoVLOXSEG7EI8_V_MF4_MF2_TU |
| 0U, // PseudoVLOXSEG7EI8_V_MF4_MF4 |
| 0U, // PseudoVLOXSEG7EI8_V_MF4_MF4_MASK |
| 0U, // PseudoVLOXSEG7EI8_V_MF4_MF4_TU |
| 0U, // PseudoVLOXSEG7EI8_V_MF8_M1 |
| 0U, // PseudoVLOXSEG7EI8_V_MF8_M1_MASK |
| 0U, // PseudoVLOXSEG7EI8_V_MF8_M1_TU |
| 0U, // PseudoVLOXSEG7EI8_V_MF8_MF2 |
| 0U, // PseudoVLOXSEG7EI8_V_MF8_MF2_MASK |
| 0U, // PseudoVLOXSEG7EI8_V_MF8_MF2_TU |
| 0U, // PseudoVLOXSEG7EI8_V_MF8_MF4 |
| 0U, // PseudoVLOXSEG7EI8_V_MF8_MF4_MASK |
| 0U, // PseudoVLOXSEG7EI8_V_MF8_MF4_TU |
| 0U, // PseudoVLOXSEG7EI8_V_MF8_MF8 |
| 0U, // PseudoVLOXSEG7EI8_V_MF8_MF8_MASK |
| 0U, // PseudoVLOXSEG7EI8_V_MF8_MF8_TU |
| 0U, // PseudoVLOXSEG8EI16_V_M1_M1 |
| 0U, // PseudoVLOXSEG8EI16_V_M1_M1_MASK |
| 0U, // PseudoVLOXSEG8EI16_V_M1_M1_TU |
| 0U, // PseudoVLOXSEG8EI16_V_M1_MF2 |
| 0U, // PseudoVLOXSEG8EI16_V_M1_MF2_MASK |
| 0U, // PseudoVLOXSEG8EI16_V_M1_MF2_TU |
| 0U, // PseudoVLOXSEG8EI16_V_M2_M1 |
| 0U, // PseudoVLOXSEG8EI16_V_M2_M1_MASK |
| 0U, // PseudoVLOXSEG8EI16_V_M2_M1_TU |
| 0U, // PseudoVLOXSEG8EI16_V_MF2_M1 |
| 0U, // PseudoVLOXSEG8EI16_V_MF2_M1_MASK |
| 0U, // PseudoVLOXSEG8EI16_V_MF2_M1_TU |
| 0U, // PseudoVLOXSEG8EI16_V_MF2_MF2 |
| 0U, // PseudoVLOXSEG8EI16_V_MF2_MF2_MASK |
| 0U, // PseudoVLOXSEG8EI16_V_MF2_MF2_TU |
| 0U, // PseudoVLOXSEG8EI16_V_MF2_MF4 |
| 0U, // PseudoVLOXSEG8EI16_V_MF2_MF4_MASK |
| 0U, // PseudoVLOXSEG8EI16_V_MF2_MF4_TU |
| 0U, // PseudoVLOXSEG8EI16_V_MF4_M1 |
| 0U, // PseudoVLOXSEG8EI16_V_MF4_M1_MASK |
| 0U, // PseudoVLOXSEG8EI16_V_MF4_M1_TU |
| 0U, // PseudoVLOXSEG8EI16_V_MF4_MF2 |
| 0U, // PseudoVLOXSEG8EI16_V_MF4_MF2_MASK |
| 0U, // PseudoVLOXSEG8EI16_V_MF4_MF2_TU |
| 0U, // PseudoVLOXSEG8EI16_V_MF4_MF4 |
| 0U, // PseudoVLOXSEG8EI16_V_MF4_MF4_MASK |
| 0U, // PseudoVLOXSEG8EI16_V_MF4_MF4_TU |
| 0U, // PseudoVLOXSEG8EI16_V_MF4_MF8 |
| 0U, // PseudoVLOXSEG8EI16_V_MF4_MF8_MASK |
| 0U, // PseudoVLOXSEG8EI16_V_MF4_MF8_TU |
| 0U, // PseudoVLOXSEG8EI32_V_M1_M1 |
| 0U, // PseudoVLOXSEG8EI32_V_M1_M1_MASK |
| 0U, // PseudoVLOXSEG8EI32_V_M1_M1_TU |
| 0U, // PseudoVLOXSEG8EI32_V_M1_MF2 |
| 0U, // PseudoVLOXSEG8EI32_V_M1_MF2_MASK |
| 0U, // PseudoVLOXSEG8EI32_V_M1_MF2_TU |
| 0U, // PseudoVLOXSEG8EI32_V_M1_MF4 |
| 0U, // PseudoVLOXSEG8EI32_V_M1_MF4_MASK |
| 0U, // PseudoVLOXSEG8EI32_V_M1_MF4_TU |
| 0U, // PseudoVLOXSEG8EI32_V_M2_M1 |
| 0U, // PseudoVLOXSEG8EI32_V_M2_M1_MASK |
| 0U, // PseudoVLOXSEG8EI32_V_M2_M1_TU |
| 0U, // PseudoVLOXSEG8EI32_V_M2_MF2 |
| 0U, // PseudoVLOXSEG8EI32_V_M2_MF2_MASK |
| 0U, // PseudoVLOXSEG8EI32_V_M2_MF2_TU |
| 0U, // PseudoVLOXSEG8EI32_V_M4_M1 |
| 0U, // PseudoVLOXSEG8EI32_V_M4_M1_MASK |
| 0U, // PseudoVLOXSEG8EI32_V_M4_M1_TU |
| 0U, // PseudoVLOXSEG8EI32_V_MF2_M1 |
| 0U, // PseudoVLOXSEG8EI32_V_MF2_M1_MASK |
| 0U, // PseudoVLOXSEG8EI32_V_MF2_M1_TU |
| 0U, // PseudoVLOXSEG8EI32_V_MF2_MF2 |
| 0U, // PseudoVLOXSEG8EI32_V_MF2_MF2_MASK |
| 0U, // PseudoVLOXSEG8EI32_V_MF2_MF2_TU |
| 0U, // PseudoVLOXSEG8EI32_V_MF2_MF4 |
| 0U, // PseudoVLOXSEG8EI32_V_MF2_MF4_MASK |
| 0U, // PseudoVLOXSEG8EI32_V_MF2_MF4_TU |
| 0U, // PseudoVLOXSEG8EI32_V_MF2_MF8 |
| 0U, // PseudoVLOXSEG8EI32_V_MF2_MF8_MASK |
| 0U, // PseudoVLOXSEG8EI32_V_MF2_MF8_TU |
| 0U, // PseudoVLOXSEG8EI64_V_M1_M1 |
| 0U, // PseudoVLOXSEG8EI64_V_M1_M1_MASK |
| 0U, // PseudoVLOXSEG8EI64_V_M1_M1_TU |
| 0U, // PseudoVLOXSEG8EI64_V_M1_MF2 |
| 0U, // PseudoVLOXSEG8EI64_V_M1_MF2_MASK |
| 0U, // PseudoVLOXSEG8EI64_V_M1_MF2_TU |
| 0U, // PseudoVLOXSEG8EI64_V_M1_MF4 |
| 0U, // PseudoVLOXSEG8EI64_V_M1_MF4_MASK |
| 0U, // PseudoVLOXSEG8EI64_V_M1_MF4_TU |
| 0U, // PseudoVLOXSEG8EI64_V_M1_MF8 |
| 0U, // PseudoVLOXSEG8EI64_V_M1_MF8_MASK |
| 0U, // PseudoVLOXSEG8EI64_V_M1_MF8_TU |
| 0U, // PseudoVLOXSEG8EI64_V_M2_M1 |
| 0U, // PseudoVLOXSEG8EI64_V_M2_M1_MASK |
| 0U, // PseudoVLOXSEG8EI64_V_M2_M1_TU |
| 0U, // PseudoVLOXSEG8EI64_V_M2_MF2 |
| 0U, // PseudoVLOXSEG8EI64_V_M2_MF2_MASK |
| 0U, // PseudoVLOXSEG8EI64_V_M2_MF2_TU |
| 0U, // PseudoVLOXSEG8EI64_V_M2_MF4 |
| 0U, // PseudoVLOXSEG8EI64_V_M2_MF4_MASK |
| 0U, // PseudoVLOXSEG8EI64_V_M2_MF4_TU |
| 0U, // PseudoVLOXSEG8EI64_V_M4_M1 |
| 0U, // PseudoVLOXSEG8EI64_V_M4_M1_MASK |
| 0U, // PseudoVLOXSEG8EI64_V_M4_M1_TU |
| 0U, // PseudoVLOXSEG8EI64_V_M4_MF2 |
| 0U, // PseudoVLOXSEG8EI64_V_M4_MF2_MASK |
| 0U, // PseudoVLOXSEG8EI64_V_M4_MF2_TU |
| 0U, // PseudoVLOXSEG8EI64_V_M8_M1 |
| 0U, // PseudoVLOXSEG8EI64_V_M8_M1_MASK |
| 0U, // PseudoVLOXSEG8EI64_V_M8_M1_TU |
| 0U, // PseudoVLOXSEG8EI8_V_M1_M1 |
| 0U, // PseudoVLOXSEG8EI8_V_M1_M1_MASK |
| 0U, // PseudoVLOXSEG8EI8_V_M1_M1_TU |
| 0U, // PseudoVLOXSEG8EI8_V_MF2_M1 |
| 0U, // PseudoVLOXSEG8EI8_V_MF2_M1_MASK |
| 0U, // PseudoVLOXSEG8EI8_V_MF2_M1_TU |
| 0U, // PseudoVLOXSEG8EI8_V_MF2_MF2 |
| 0U, // PseudoVLOXSEG8EI8_V_MF2_MF2_MASK |
| 0U, // PseudoVLOXSEG8EI8_V_MF2_MF2_TU |
| 0U, // PseudoVLOXSEG8EI8_V_MF4_M1 |
| 0U, // PseudoVLOXSEG8EI8_V_MF4_M1_MASK |
| 0U, // PseudoVLOXSEG8EI8_V_MF4_M1_TU |
| 0U, // PseudoVLOXSEG8EI8_V_MF4_MF2 |
| 0U, // PseudoVLOXSEG8EI8_V_MF4_MF2_MASK |
| 0U, // PseudoVLOXSEG8EI8_V_MF4_MF2_TU |
| 0U, // PseudoVLOXSEG8EI8_V_MF4_MF4 |
| 0U, // PseudoVLOXSEG8EI8_V_MF4_MF4_MASK |
| 0U, // PseudoVLOXSEG8EI8_V_MF4_MF4_TU |
| 0U, // PseudoVLOXSEG8EI8_V_MF8_M1 |
| 0U, // PseudoVLOXSEG8EI8_V_MF8_M1_MASK |
| 0U, // PseudoVLOXSEG8EI8_V_MF8_M1_TU |
| 0U, // PseudoVLOXSEG8EI8_V_MF8_MF2 |
| 0U, // PseudoVLOXSEG8EI8_V_MF8_MF2_MASK |
| 0U, // PseudoVLOXSEG8EI8_V_MF8_MF2_TU |
| 0U, // PseudoVLOXSEG8EI8_V_MF8_MF4 |
| 0U, // PseudoVLOXSEG8EI8_V_MF8_MF4_MASK |
| 0U, // PseudoVLOXSEG8EI8_V_MF8_MF4_TU |
| 0U, // PseudoVLOXSEG8EI8_V_MF8_MF8 |
| 0U, // PseudoVLOXSEG8EI8_V_MF8_MF8_MASK |
| 0U, // PseudoVLOXSEG8EI8_V_MF8_MF8_TU |
| 0U, // PseudoVLSE16_V_M1 |
| 0U, // PseudoVLSE16_V_M1_MASK |
| 0U, // PseudoVLSE16_V_M1_TU |
| 0U, // PseudoVLSE16_V_M2 |
| 0U, // PseudoVLSE16_V_M2_MASK |
| 0U, // PseudoVLSE16_V_M2_TU |
| 0U, // PseudoVLSE16_V_M4 |
| 0U, // PseudoVLSE16_V_M4_MASK |
| 0U, // PseudoVLSE16_V_M4_TU |
| 0U, // PseudoVLSE16_V_M8 |
| 0U, // PseudoVLSE16_V_M8_MASK |
| 0U, // PseudoVLSE16_V_M8_TU |
| 0U, // PseudoVLSE16_V_MF2 |
| 0U, // PseudoVLSE16_V_MF2_MASK |
| 0U, // PseudoVLSE16_V_MF2_TU |
| 0U, // PseudoVLSE16_V_MF4 |
| 0U, // PseudoVLSE16_V_MF4_MASK |
| 0U, // PseudoVLSE16_V_MF4_TU |
| 0U, // PseudoVLSE32_V_M1 |
| 0U, // PseudoVLSE32_V_M1_MASK |
| 0U, // PseudoVLSE32_V_M1_TU |
| 0U, // PseudoVLSE32_V_M2 |
| 0U, // PseudoVLSE32_V_M2_MASK |
| 0U, // PseudoVLSE32_V_M2_TU |
| 0U, // PseudoVLSE32_V_M4 |
| 0U, // PseudoVLSE32_V_M4_MASK |
| 0U, // PseudoVLSE32_V_M4_TU |
| 0U, // PseudoVLSE32_V_M8 |
| 0U, // PseudoVLSE32_V_M8_MASK |
| 0U, // PseudoVLSE32_V_M8_TU |
| 0U, // PseudoVLSE32_V_MF2 |
| 0U, // PseudoVLSE32_V_MF2_MASK |
| 0U, // PseudoVLSE32_V_MF2_TU |
| 0U, // PseudoVLSE64_V_M1 |
| 0U, // PseudoVLSE64_V_M1_MASK |
| 0U, // PseudoVLSE64_V_M1_TU |
| 0U, // PseudoVLSE64_V_M2 |
| 0U, // PseudoVLSE64_V_M2_MASK |
| 0U, // PseudoVLSE64_V_M2_TU |
| 0U, // PseudoVLSE64_V_M4 |
| 0U, // PseudoVLSE64_V_M4_MASK |
| 0U, // PseudoVLSE64_V_M4_TU |
| 0U, // PseudoVLSE64_V_M8 |
| 0U, // PseudoVLSE64_V_M8_MASK |
| 0U, // PseudoVLSE64_V_M8_TU |
| 0U, // PseudoVLSE8_V_M1 |
| 0U, // PseudoVLSE8_V_M1_MASK |
| 0U, // PseudoVLSE8_V_M1_TU |
| 0U, // PseudoVLSE8_V_M2 |
| 0U, // PseudoVLSE8_V_M2_MASK |
| 0U, // PseudoVLSE8_V_M2_TU |
| 0U, // PseudoVLSE8_V_M4 |
| 0U, // PseudoVLSE8_V_M4_MASK |
| 0U, // PseudoVLSE8_V_M4_TU |
| 0U, // PseudoVLSE8_V_M8 |
| 0U, // PseudoVLSE8_V_M8_MASK |
| 0U, // PseudoVLSE8_V_M8_TU |
| 0U, // PseudoVLSE8_V_MF2 |
| 0U, // PseudoVLSE8_V_MF2_MASK |
| 0U, // PseudoVLSE8_V_MF2_TU |
| 0U, // PseudoVLSE8_V_MF4 |
| 0U, // PseudoVLSE8_V_MF4_MASK |
| 0U, // PseudoVLSE8_V_MF4_TU |
| 0U, // PseudoVLSE8_V_MF8 |
| 0U, // PseudoVLSE8_V_MF8_MASK |
| 0U, // PseudoVLSE8_V_MF8_TU |
| 0U, // PseudoVLSEG2E16FF_V_M1 |
| 0U, // PseudoVLSEG2E16FF_V_M1_MASK |
| 0U, // PseudoVLSEG2E16FF_V_M1_TU |
| 0U, // PseudoVLSEG2E16FF_V_M2 |
| 0U, // PseudoVLSEG2E16FF_V_M2_MASK |
| 0U, // PseudoVLSEG2E16FF_V_M2_TU |
| 0U, // PseudoVLSEG2E16FF_V_M4 |
| 0U, // PseudoVLSEG2E16FF_V_M4_MASK |
| 0U, // PseudoVLSEG2E16FF_V_M4_TU |
| 0U, // PseudoVLSEG2E16FF_V_MF2 |
| 0U, // PseudoVLSEG2E16FF_V_MF2_MASK |
| 0U, // PseudoVLSEG2E16FF_V_MF2_TU |
| 0U, // PseudoVLSEG2E16FF_V_MF4 |
| 0U, // PseudoVLSEG2E16FF_V_MF4_MASK |
| 0U, // PseudoVLSEG2E16FF_V_MF4_TU |
| 0U, // PseudoVLSEG2E16_V_M1 |
| 0U, // PseudoVLSEG2E16_V_M1_MASK |
| 0U, // PseudoVLSEG2E16_V_M1_TU |
| 0U, // PseudoVLSEG2E16_V_M2 |
| 0U, // PseudoVLSEG2E16_V_M2_MASK |
| 0U, // PseudoVLSEG2E16_V_M2_TU |
| 0U, // PseudoVLSEG2E16_V_M4 |
| 0U, // PseudoVLSEG2E16_V_M4_MASK |
| 0U, // PseudoVLSEG2E16_V_M4_TU |
| 0U, // PseudoVLSEG2E16_V_MF2 |
| 0U, // PseudoVLSEG2E16_V_MF2_MASK |
| 0U, // PseudoVLSEG2E16_V_MF2_TU |
| 0U, // PseudoVLSEG2E16_V_MF4 |
| 0U, // PseudoVLSEG2E16_V_MF4_MASK |
| 0U, // PseudoVLSEG2E16_V_MF4_TU |
| 0U, // PseudoVLSEG2E32FF_V_M1 |
| 0U, // PseudoVLSEG2E32FF_V_M1_MASK |
| 0U, // PseudoVLSEG2E32FF_V_M1_TU |
| 0U, // PseudoVLSEG2E32FF_V_M2 |
| 0U, // PseudoVLSEG2E32FF_V_M2_MASK |
| 0U, // PseudoVLSEG2E32FF_V_M2_TU |
| 0U, // PseudoVLSEG2E32FF_V_M4 |
| 0U, // PseudoVLSEG2E32FF_V_M4_MASK |
| 0U, // PseudoVLSEG2E32FF_V_M4_TU |
| 0U, // PseudoVLSEG2E32FF_V_MF2 |
| 0U, // PseudoVLSEG2E32FF_V_MF2_MASK |
| 0U, // PseudoVLSEG2E32FF_V_MF2_TU |
| 0U, // PseudoVLSEG2E32_V_M1 |
| 0U, // PseudoVLSEG2E32_V_M1_MASK |
| 0U, // PseudoVLSEG2E32_V_M1_TU |
| 0U, // PseudoVLSEG2E32_V_M2 |
| 0U, // PseudoVLSEG2E32_V_M2_MASK |
| 0U, // PseudoVLSEG2E32_V_M2_TU |
| 0U, // PseudoVLSEG2E32_V_M4 |
| 0U, // PseudoVLSEG2E32_V_M4_MASK |
| 0U, // PseudoVLSEG2E32_V_M4_TU |
| 0U, // PseudoVLSEG2E32_V_MF2 |
| 0U, // PseudoVLSEG2E32_V_MF2_MASK |
| 0U, // PseudoVLSEG2E32_V_MF2_TU |
| 0U, // PseudoVLSEG2E64FF_V_M1 |
| 0U, // PseudoVLSEG2E64FF_V_M1_MASK |
| 0U, // PseudoVLSEG2E64FF_V_M1_TU |
| 0U, // PseudoVLSEG2E64FF_V_M2 |
| 0U, // PseudoVLSEG2E64FF_V_M2_MASK |
| 0U, // PseudoVLSEG2E64FF_V_M2_TU |
| 0U, // PseudoVLSEG2E64FF_V_M4 |
| 0U, // PseudoVLSEG2E64FF_V_M4_MASK |
| 0U, // PseudoVLSEG2E64FF_V_M4_TU |
| 0U, // PseudoVLSEG2E64_V_M1 |
| 0U, // PseudoVLSEG2E64_V_M1_MASK |
| 0U, // PseudoVLSEG2E64_V_M1_TU |
| 0U, // PseudoVLSEG2E64_V_M2 |
| 0U, // PseudoVLSEG2E64_V_M2_MASK |
| 0U, // PseudoVLSEG2E64_V_M2_TU |
| 0U, // PseudoVLSEG2E64_V_M4 |
| 0U, // PseudoVLSEG2E64_V_M4_MASK |
| 0U, // PseudoVLSEG2E64_V_M4_TU |
| 0U, // PseudoVLSEG2E8FF_V_M1 |
| 0U, // PseudoVLSEG2E8FF_V_M1_MASK |
| 0U, // PseudoVLSEG2E8FF_V_M1_TU |
| 0U, // PseudoVLSEG2E8FF_V_M2 |
| 0U, // PseudoVLSEG2E8FF_V_M2_MASK |
| 0U, // PseudoVLSEG2E8FF_V_M2_TU |
| 0U, // PseudoVLSEG2E8FF_V_M4 |
| 0U, // PseudoVLSEG2E8FF_V_M4_MASK |
| 0U, // PseudoVLSEG2E8FF_V_M4_TU |
| 0U, // PseudoVLSEG2E8FF_V_MF2 |
| 0U, // PseudoVLSEG2E8FF_V_MF2_MASK |
| 0U, // PseudoVLSEG2E8FF_V_MF2_TU |
| 0U, // PseudoVLSEG2E8FF_V_MF4 |
| 0U, // PseudoVLSEG2E8FF_V_MF4_MASK |
| 0U, // PseudoVLSEG2E8FF_V_MF4_TU |
| 0U, // PseudoVLSEG2E8FF_V_MF8 |
| 0U, // PseudoVLSEG2E8FF_V_MF8_MASK |
| 0U, // PseudoVLSEG2E8FF_V_MF8_TU |
| 0U, // PseudoVLSEG2E8_V_M1 |
| 0U, // PseudoVLSEG2E8_V_M1_MASK |
| 0U, // PseudoVLSEG2E8_V_M1_TU |
| 0U, // PseudoVLSEG2E8_V_M2 |
| 0U, // PseudoVLSEG2E8_V_M2_MASK |
| 0U, // PseudoVLSEG2E8_V_M2_TU |
| 0U, // PseudoVLSEG2E8_V_M4 |
| 0U, // PseudoVLSEG2E8_V_M4_MASK |
| 0U, // PseudoVLSEG2E8_V_M4_TU |
| 0U, // PseudoVLSEG2E8_V_MF2 |
| 0U, // PseudoVLSEG2E8_V_MF2_MASK |
| 0U, // PseudoVLSEG2E8_V_MF2_TU |
| 0U, // PseudoVLSEG2E8_V_MF4 |
| 0U, // PseudoVLSEG2E8_V_MF4_MASK |
| 0U, // PseudoVLSEG2E8_V_MF4_TU |
| 0U, // PseudoVLSEG2E8_V_MF8 |
| 0U, // PseudoVLSEG2E8_V_MF8_MASK |
| 0U, // PseudoVLSEG2E8_V_MF8_TU |
| 0U, // PseudoVLSEG3E16FF_V_M1 |
| 0U, // PseudoVLSEG3E16FF_V_M1_MASK |
| 0U, // PseudoVLSEG3E16FF_V_M1_TU |
| 0U, // PseudoVLSEG3E16FF_V_M2 |
| 0U, // PseudoVLSEG3E16FF_V_M2_MASK |
| 0U, // PseudoVLSEG3E16FF_V_M2_TU |
| 0U, // PseudoVLSEG3E16FF_V_MF2 |
| 0U, // PseudoVLSEG3E16FF_V_MF2_MASK |
| 0U, // PseudoVLSEG3E16FF_V_MF2_TU |
| 0U, // PseudoVLSEG3E16FF_V_MF4 |
| 0U, // PseudoVLSEG3E16FF_V_MF4_MASK |
| 0U, // PseudoVLSEG3E16FF_V_MF4_TU |
| 0U, // PseudoVLSEG3E16_V_M1 |
| 0U, // PseudoVLSEG3E16_V_M1_MASK |
| 0U, // PseudoVLSEG3E16_V_M1_TU |
| 0U, // PseudoVLSEG3E16_V_M2 |
| 0U, // PseudoVLSEG3E16_V_M2_MASK |
| 0U, // PseudoVLSEG3E16_V_M2_TU |
| 0U, // PseudoVLSEG3E16_V_MF2 |
| 0U, // PseudoVLSEG3E16_V_MF2_MASK |
| 0U, // PseudoVLSEG3E16_V_MF2_TU |
| 0U, // PseudoVLSEG3E16_V_MF4 |
| 0U, // PseudoVLSEG3E16_V_MF4_MASK |
| 0U, // PseudoVLSEG3E16_V_MF4_TU |
| 0U, // PseudoVLSEG3E32FF_V_M1 |
| 0U, // PseudoVLSEG3E32FF_V_M1_MASK |
| 0U, // PseudoVLSEG3E32FF_V_M1_TU |
| 0U, // PseudoVLSEG3E32FF_V_M2 |
| 0U, // PseudoVLSEG3E32FF_V_M2_MASK |
| 0U, // PseudoVLSEG3E32FF_V_M2_TU |
| 0U, // PseudoVLSEG3E32FF_V_MF2 |
| 0U, // PseudoVLSEG3E32FF_V_MF2_MASK |
| 0U, // PseudoVLSEG3E32FF_V_MF2_TU |
| 0U, // PseudoVLSEG3E32_V_M1 |
| 0U, // PseudoVLSEG3E32_V_M1_MASK |
| 0U, // PseudoVLSEG3E32_V_M1_TU |
| 0U, // PseudoVLSEG3E32_V_M2 |
| 0U, // PseudoVLSEG3E32_V_M2_MASK |
| 0U, // PseudoVLSEG3E32_V_M2_TU |
| 0U, // PseudoVLSEG3E32_V_MF2 |
| 0U, // PseudoVLSEG3E32_V_MF2_MASK |
| 0U, // PseudoVLSEG3E32_V_MF2_TU |
| 0U, // PseudoVLSEG3E64FF_V_M1 |
| 0U, // PseudoVLSEG3E64FF_V_M1_MASK |
| 0U, // PseudoVLSEG3E64FF_V_M1_TU |
| 0U, // PseudoVLSEG3E64FF_V_M2 |
| 0U, // PseudoVLSEG3E64FF_V_M2_MASK |
| 0U, // PseudoVLSEG3E64FF_V_M2_TU |
| 0U, // PseudoVLSEG3E64_V_M1 |
| 0U, // PseudoVLSEG3E64_V_M1_MASK |
| 0U, // PseudoVLSEG3E64_V_M1_TU |
| 0U, // PseudoVLSEG3E64_V_M2 |
| 0U, // PseudoVLSEG3E64_V_M2_MASK |
| 0U, // PseudoVLSEG3E64_V_M2_TU |
| 0U, // PseudoVLSEG3E8FF_V_M1 |
| 0U, // PseudoVLSEG3E8FF_V_M1_MASK |
| 0U, // PseudoVLSEG3E8FF_V_M1_TU |
| 0U, // PseudoVLSEG3E8FF_V_M2 |
| 0U, // PseudoVLSEG3E8FF_V_M2_MASK |
| 0U, // PseudoVLSEG3E8FF_V_M2_TU |
| 0U, // PseudoVLSEG3E8FF_V_MF2 |
| 0U, // PseudoVLSEG3E8FF_V_MF2_MASK |
| 0U, // PseudoVLSEG3E8FF_V_MF2_TU |
| 0U, // PseudoVLSEG3E8FF_V_MF4 |
| 0U, // PseudoVLSEG3E8FF_V_MF4_MASK |
| 0U, // PseudoVLSEG3E8FF_V_MF4_TU |
| 0U, // PseudoVLSEG3E8FF_V_MF8 |
| 0U, // PseudoVLSEG3E8FF_V_MF8_MASK |
| 0U, // PseudoVLSEG3E8FF_V_MF8_TU |
| 0U, // PseudoVLSEG3E8_V_M1 |
| 0U, // PseudoVLSEG3E8_V_M1_MASK |
| 0U, // PseudoVLSEG3E8_V_M1_TU |
| 0U, // PseudoVLSEG3E8_V_M2 |
| 0U, // PseudoVLSEG3E8_V_M2_MASK |
| 0U, // PseudoVLSEG3E8_V_M2_TU |
| 0U, // PseudoVLSEG3E8_V_MF2 |
| 0U, // PseudoVLSEG3E8_V_MF2_MASK |
| 0U, // PseudoVLSEG3E8_V_MF2_TU |
| 0U, // PseudoVLSEG3E8_V_MF4 |
| 0U, // PseudoVLSEG3E8_V_MF4_MASK |
| 0U, // PseudoVLSEG3E8_V_MF4_TU |
| 0U, // PseudoVLSEG3E8_V_MF8 |
| 0U, // PseudoVLSEG3E8_V_MF8_MASK |
| 0U, // PseudoVLSEG3E8_V_MF8_TU |
| 0U, // PseudoVLSEG4E16FF_V_M1 |
| 0U, // PseudoVLSEG4E16FF_V_M1_MASK |
| 0U, // PseudoVLSEG4E16FF_V_M1_TU |
| 0U, // PseudoVLSEG4E16FF_V_M2 |
| 0U, // PseudoVLSEG4E16FF_V_M2_MASK |
| 0U, // PseudoVLSEG4E16FF_V_M2_TU |
| 0U, // PseudoVLSEG4E16FF_V_MF2 |
| 0U, // PseudoVLSEG4E16FF_V_MF2_MASK |
| 0U, // PseudoVLSEG4E16FF_V_MF2_TU |
| 0U, // PseudoVLSEG4E16FF_V_MF4 |
| 0U, // PseudoVLSEG4E16FF_V_MF4_MASK |
| 0U, // PseudoVLSEG4E16FF_V_MF4_TU |
| 0U, // PseudoVLSEG4E16_V_M1 |
| 0U, // PseudoVLSEG4E16_V_M1_MASK |
| 0U, // PseudoVLSEG4E16_V_M1_TU |
| 0U, // PseudoVLSEG4E16_V_M2 |
| 0U, // PseudoVLSEG4E16_V_M2_MASK |
| 0U, // PseudoVLSEG4E16_V_M2_TU |
| 0U, // PseudoVLSEG4E16_V_MF2 |
| 0U, // PseudoVLSEG4E16_V_MF2_MASK |
| 0U, // PseudoVLSEG4E16_V_MF2_TU |
| 0U, // PseudoVLSEG4E16_V_MF4 |
| 0U, // PseudoVLSEG4E16_V_MF4_MASK |
| 0U, // PseudoVLSEG4E16_V_MF4_TU |
| 0U, // PseudoVLSEG4E32FF_V_M1 |
| 0U, // PseudoVLSEG4E32FF_V_M1_MASK |
| 0U, // PseudoVLSEG4E32FF_V_M1_TU |
| 0U, // PseudoVLSEG4E32FF_V_M2 |
| 0U, // PseudoVLSEG4E32FF_V_M2_MASK |
| 0U, // PseudoVLSEG4E32FF_V_M2_TU |
| 0U, // PseudoVLSEG4E32FF_V_MF2 |
| 0U, // PseudoVLSEG4E32FF_V_MF2_MASK |
| 0U, // PseudoVLSEG4E32FF_V_MF2_TU |
| 0U, // PseudoVLSEG4E32_V_M1 |
| 0U, // PseudoVLSEG4E32_V_M1_MASK |
| 0U, // PseudoVLSEG4E32_V_M1_TU |
| 0U, // PseudoVLSEG4E32_V_M2 |
| 0U, // PseudoVLSEG4E32_V_M2_MASK |
| 0U, // PseudoVLSEG4E32_V_M2_TU |
| 0U, // PseudoVLSEG4E32_V_MF2 |
| 0U, // PseudoVLSEG4E32_V_MF2_MASK |
| 0U, // PseudoVLSEG4E32_V_MF2_TU |
| 0U, // PseudoVLSEG4E64FF_V_M1 |
| 0U, // PseudoVLSEG4E64FF_V_M1_MASK |
| 0U, // PseudoVLSEG4E64FF_V_M1_TU |
| 0U, // PseudoVLSEG4E64FF_V_M2 |
| 0U, // PseudoVLSEG4E64FF_V_M2_MASK |
| 0U, // PseudoVLSEG4E64FF_V_M2_TU |
| 0U, // PseudoVLSEG4E64_V_M1 |
| 0U, // PseudoVLSEG4E64_V_M1_MASK |
| 0U, // PseudoVLSEG4E64_V_M1_TU |
| 0U, // PseudoVLSEG4E64_V_M2 |
| 0U, // PseudoVLSEG4E64_V_M2_MASK |
| 0U, // PseudoVLSEG4E64_V_M2_TU |
| 0U, // PseudoVLSEG4E8FF_V_M1 |
| 0U, // PseudoVLSEG4E8FF_V_M1_MASK |
| 0U, // PseudoVLSEG4E8FF_V_M1_TU |
| 0U, // PseudoVLSEG4E8FF_V_M2 |
| 0U, // PseudoVLSEG4E8FF_V_M2_MASK |
| 0U, // PseudoVLSEG4E8FF_V_M2_TU |
| 0U, // PseudoVLSEG4E8FF_V_MF2 |
| 0U, // PseudoVLSEG4E8FF_V_MF2_MASK |
| 0U, // PseudoVLSEG4E8FF_V_MF2_TU |
| 0U, // PseudoVLSEG4E8FF_V_MF4 |
| 0U, // PseudoVLSEG4E8FF_V_MF4_MASK |
| 0U, // PseudoVLSEG4E8FF_V_MF4_TU |
| 0U, // PseudoVLSEG4E8FF_V_MF8 |
| 0U, // PseudoVLSEG4E8FF_V_MF8_MASK |
| 0U, // PseudoVLSEG4E8FF_V_MF8_TU |
| 0U, // PseudoVLSEG4E8_V_M1 |
| 0U, // PseudoVLSEG4E8_V_M1_MASK |
| 0U, // PseudoVLSEG4E8_V_M1_TU |
| 0U, // PseudoVLSEG4E8_V_M2 |
| 0U, // PseudoVLSEG4E8_V_M2_MASK |
| 0U, // PseudoVLSEG4E8_V_M2_TU |
| 0U, // PseudoVLSEG4E8_V_MF2 |
| 0U, // PseudoVLSEG4E8_V_MF2_MASK |
| 0U, // PseudoVLSEG4E8_V_MF2_TU |
| 0U, // PseudoVLSEG4E8_V_MF4 |
| 0U, // PseudoVLSEG4E8_V_MF4_MASK |
| 0U, // PseudoVLSEG4E8_V_MF4_TU |
| 0U, // PseudoVLSEG4E8_V_MF8 |
| 0U, // PseudoVLSEG4E8_V_MF8_MASK |
| 0U, // PseudoVLSEG4E8_V_MF8_TU |
| 0U, // PseudoVLSEG5E16FF_V_M1 |
| 0U, // PseudoVLSEG5E16FF_V_M1_MASK |
| 0U, // PseudoVLSEG5E16FF_V_M1_TU |
| 0U, // PseudoVLSEG5E16FF_V_MF2 |
| 0U, // PseudoVLSEG5E16FF_V_MF2_MASK |
| 0U, // PseudoVLSEG5E16FF_V_MF2_TU |
| 0U, // PseudoVLSEG5E16FF_V_MF4 |
| 0U, // PseudoVLSEG5E16FF_V_MF4_MASK |
| 0U, // PseudoVLSEG5E16FF_V_MF4_TU |
| 0U, // PseudoVLSEG5E16_V_M1 |
| 0U, // PseudoVLSEG5E16_V_M1_MASK |
| 0U, // PseudoVLSEG5E16_V_M1_TU |
| 0U, // PseudoVLSEG5E16_V_MF2 |
| 0U, // PseudoVLSEG5E16_V_MF2_MASK |
| 0U, // PseudoVLSEG5E16_V_MF2_TU |
| 0U, // PseudoVLSEG5E16_V_MF4 |
| 0U, // PseudoVLSEG5E16_V_MF4_MASK |
| 0U, // PseudoVLSEG5E16_V_MF4_TU |
| 0U, // PseudoVLSEG5E32FF_V_M1 |
| 0U, // PseudoVLSEG5E32FF_V_M1_MASK |
| 0U, // PseudoVLSEG5E32FF_V_M1_TU |
| 0U, // PseudoVLSEG5E32FF_V_MF2 |
| 0U, // PseudoVLSEG5E32FF_V_MF2_MASK |
| 0U, // PseudoVLSEG5E32FF_V_MF2_TU |
| 0U, // PseudoVLSEG5E32_V_M1 |
| 0U, // PseudoVLSEG5E32_V_M1_MASK |
| 0U, // PseudoVLSEG5E32_V_M1_TU |
| 0U, // PseudoVLSEG5E32_V_MF2 |
| 0U, // PseudoVLSEG5E32_V_MF2_MASK |
| 0U, // PseudoVLSEG5E32_V_MF2_TU |
| 0U, // PseudoVLSEG5E64FF_V_M1 |
| 0U, // PseudoVLSEG5E64FF_V_M1_MASK |
| 0U, // PseudoVLSEG5E64FF_V_M1_TU |
| 0U, // PseudoVLSEG5E64_V_M1 |
| 0U, // PseudoVLSEG5E64_V_M1_MASK |
| 0U, // PseudoVLSEG5E64_V_M1_TU |
| 0U, // PseudoVLSEG5E8FF_V_M1 |
| 0U, // PseudoVLSEG5E8FF_V_M1_MASK |
| 0U, // PseudoVLSEG5E8FF_V_M1_TU |
| 0U, // PseudoVLSEG5E8FF_V_MF2 |
| 0U, // PseudoVLSEG5E8FF_V_MF2_MASK |
| 0U, // PseudoVLSEG5E8FF_V_MF2_TU |
| 0U, // PseudoVLSEG5E8FF_V_MF4 |
| 0U, // PseudoVLSEG5E8FF_V_MF4_MASK |
| 0U, // PseudoVLSEG5E8FF_V_MF4_TU |
| 0U, // PseudoVLSEG5E8FF_V_MF8 |
| 0U, // PseudoVLSEG5E8FF_V_MF8_MASK |
| 0U, // PseudoVLSEG5E8FF_V_MF8_TU |
| 0U, // PseudoVLSEG5E8_V_M1 |
| 0U, // PseudoVLSEG5E8_V_M1_MASK |
| 0U, // PseudoVLSEG5E8_V_M1_TU |
| 0U, // PseudoVLSEG5E8_V_MF2 |
| 0U, // PseudoVLSEG5E8_V_MF2_MASK |
| 0U, // PseudoVLSEG5E8_V_MF2_TU |
| 0U, // PseudoVLSEG5E8_V_MF4 |
| 0U, // PseudoVLSEG5E8_V_MF4_MASK |
| 0U, // PseudoVLSEG5E8_V_MF4_TU |
| 0U, // PseudoVLSEG5E8_V_MF8 |
| 0U, // PseudoVLSEG5E8_V_MF8_MASK |
| 0U, // PseudoVLSEG5E8_V_MF8_TU |
| 0U, // PseudoVLSEG6E16FF_V_M1 |
| 0U, // PseudoVLSEG6E16FF_V_M1_MASK |
| 0U, // PseudoVLSEG6E16FF_V_M1_TU |
| 0U, // PseudoVLSEG6E16FF_V_MF2 |
| 0U, // PseudoVLSEG6E16FF_V_MF2_MASK |
| 0U, // PseudoVLSEG6E16FF_V_MF2_TU |
| 0U, // PseudoVLSEG6E16FF_V_MF4 |
| 0U, // PseudoVLSEG6E16FF_V_MF4_MASK |
| 0U, // PseudoVLSEG6E16FF_V_MF4_TU |
| 0U, // PseudoVLSEG6E16_V_M1 |
| 0U, // PseudoVLSEG6E16_V_M1_MASK |
| 0U, // PseudoVLSEG6E16_V_M1_TU |
| 0U, // PseudoVLSEG6E16_V_MF2 |
| 0U, // PseudoVLSEG6E16_V_MF2_MASK |
| 0U, // PseudoVLSEG6E16_V_MF2_TU |
| 0U, // PseudoVLSEG6E16_V_MF4 |
| 0U, // PseudoVLSEG6E16_V_MF4_MASK |
| 0U, // PseudoVLSEG6E16_V_MF4_TU |
| 0U, // PseudoVLSEG6E32FF_V_M1 |
| 0U, // PseudoVLSEG6E32FF_V_M1_MASK |
| 0U, // PseudoVLSEG6E32FF_V_M1_TU |
| 0U, // PseudoVLSEG6E32FF_V_MF2 |
| 0U, // PseudoVLSEG6E32FF_V_MF2_MASK |
| 0U, // PseudoVLSEG6E32FF_V_MF2_TU |
| 0U, // PseudoVLSEG6E32_V_M1 |
| 0U, // PseudoVLSEG6E32_V_M1_MASK |
| 0U, // PseudoVLSEG6E32_V_M1_TU |
| 0U, // PseudoVLSEG6E32_V_MF2 |
| 0U, // PseudoVLSEG6E32_V_MF2_MASK |
| 0U, // PseudoVLSEG6E32_V_MF2_TU |
| 0U, // PseudoVLSEG6E64FF_V_M1 |
| 0U, // PseudoVLSEG6E64FF_V_M1_MASK |
| 0U, // PseudoVLSEG6E64FF_V_M1_TU |
| 0U, // PseudoVLSEG6E64_V_M1 |
| 0U, // PseudoVLSEG6E64_V_M1_MASK |
| 0U, // PseudoVLSEG6E64_V_M1_TU |
| 0U, // PseudoVLSEG6E8FF_V_M1 |
| 0U, // PseudoVLSEG6E8FF_V_M1_MASK |
| 0U, // PseudoVLSEG6E8FF_V_M1_TU |
| 0U, // PseudoVLSEG6E8FF_V_MF2 |
| 0U, // PseudoVLSEG6E8FF_V_MF2_MASK |
| 0U, // PseudoVLSEG6E8FF_V_MF2_TU |
| 0U, // PseudoVLSEG6E8FF_V_MF4 |
| 0U, // PseudoVLSEG6E8FF_V_MF4_MASK |
| 0U, // PseudoVLSEG6E8FF_V_MF4_TU |
| 0U, // PseudoVLSEG6E8FF_V_MF8 |
| 0U, // PseudoVLSEG6E8FF_V_MF8_MASK |
| 0U, // PseudoVLSEG6E8FF_V_MF8_TU |
| 0U, // PseudoVLSEG6E8_V_M1 |
| 0U, // PseudoVLSEG6E8_V_M1_MASK |
| 0U, // PseudoVLSEG6E8_V_M1_TU |
| 0U, // PseudoVLSEG6E8_V_MF2 |
| 0U, // PseudoVLSEG6E8_V_MF2_MASK |
| 0U, // PseudoVLSEG6E8_V_MF2_TU |
| 0U, // PseudoVLSEG6E8_V_MF4 |
| 0U, // PseudoVLSEG6E8_V_MF4_MASK |
| 0U, // PseudoVLSEG6E8_V_MF4_TU |
| 0U, // PseudoVLSEG6E8_V_MF8 |
| 0U, // PseudoVLSEG6E8_V_MF8_MASK |
| 0U, // PseudoVLSEG6E8_V_MF8_TU |
| 0U, // PseudoVLSEG7E16FF_V_M1 |
| 0U, // PseudoVLSEG7E16FF_V_M1_MASK |
| 0U, // PseudoVLSEG7E16FF_V_M1_TU |
| 0U, // PseudoVLSEG7E16FF_V_MF2 |
| 0U, // PseudoVLSEG7E16FF_V_MF2_MASK |
| 0U, // PseudoVLSEG7E16FF_V_MF2_TU |
| 0U, // PseudoVLSEG7E16FF_V_MF4 |
| 0U, // PseudoVLSEG7E16FF_V_MF4_MASK |
| 0U, // PseudoVLSEG7E16FF_V_MF4_TU |
| 0U, // PseudoVLSEG7E16_V_M1 |
| 0U, // PseudoVLSEG7E16_V_M1_MASK |
| 0U, // PseudoVLSEG7E16_V_M1_TU |
| 0U, // PseudoVLSEG7E16_V_MF2 |
| 0U, // PseudoVLSEG7E16_V_MF2_MASK |
| 0U, // PseudoVLSEG7E16_V_MF2_TU |
| 0U, // PseudoVLSEG7E16_V_MF4 |
| 0U, // PseudoVLSEG7E16_V_MF4_MASK |
| 0U, // PseudoVLSEG7E16_V_MF4_TU |
| 0U, // PseudoVLSEG7E32FF_V_M1 |
| 0U, // PseudoVLSEG7E32FF_V_M1_MASK |
| 0U, // PseudoVLSEG7E32FF_V_M1_TU |
| 0U, // PseudoVLSEG7E32FF_V_MF2 |
| 0U, // PseudoVLSEG7E32FF_V_MF2_MASK |
| 0U, // PseudoVLSEG7E32FF_V_MF2_TU |
| 0U, // PseudoVLSEG7E32_V_M1 |
| 0U, // PseudoVLSEG7E32_V_M1_MASK |
| 0U, // PseudoVLSEG7E32_V_M1_TU |
| 0U, // PseudoVLSEG7E32_V_MF2 |
| 0U, // PseudoVLSEG7E32_V_MF2_MASK |
| 0U, // PseudoVLSEG7E32_V_MF2_TU |
| 0U, // PseudoVLSEG7E64FF_V_M1 |
| 0U, // PseudoVLSEG7E64FF_V_M1_MASK |
| 0U, // PseudoVLSEG7E64FF_V_M1_TU |
| 0U, // PseudoVLSEG7E64_V_M1 |
| 0U, // PseudoVLSEG7E64_V_M1_MASK |
| 0U, // PseudoVLSEG7E64_V_M1_TU |
| 0U, // PseudoVLSEG7E8FF_V_M1 |
| 0U, // PseudoVLSEG7E8FF_V_M1_MASK |
| 0U, // PseudoVLSEG7E8FF_V_M1_TU |
| 0U, // PseudoVLSEG7E8FF_V_MF2 |
| 0U, // PseudoVLSEG7E8FF_V_MF2_MASK |
| 0U, // PseudoVLSEG7E8FF_V_MF2_TU |
| 0U, // PseudoVLSEG7E8FF_V_MF4 |
| 0U, // PseudoVLSEG7E8FF_V_MF4_MASK |
| 0U, // PseudoVLSEG7E8FF_V_MF4_TU |
| 0U, // PseudoVLSEG7E8FF_V_MF8 |
| 0U, // PseudoVLSEG7E8FF_V_MF8_MASK |
| 0U, // PseudoVLSEG7E8FF_V_MF8_TU |
| 0U, // PseudoVLSEG7E8_V_M1 |
| 0U, // PseudoVLSEG7E8_V_M1_MASK |
| 0U, // PseudoVLSEG7E8_V_M1_TU |
| 0U, // PseudoVLSEG7E8_V_MF2 |
| 0U, // PseudoVLSEG7E8_V_MF2_MASK |
| 0U, // PseudoVLSEG7E8_V_MF2_TU |
| 0U, // PseudoVLSEG7E8_V_MF4 |
| 0U, // PseudoVLSEG7E8_V_MF4_MASK |
| 0U, // PseudoVLSEG7E8_V_MF4_TU |
| 0U, // PseudoVLSEG7E8_V_MF8 |
| 0U, // PseudoVLSEG7E8_V_MF8_MASK |
| 0U, // PseudoVLSEG7E8_V_MF8_TU |
| 0U, // PseudoVLSEG8E16FF_V_M1 |
| 0U, // PseudoVLSEG8E16FF_V_M1_MASK |
| 0U, // PseudoVLSEG8E16FF_V_M1_TU |
| 0U, // PseudoVLSEG8E16FF_V_MF2 |
| 0U, // PseudoVLSEG8E16FF_V_MF2_MASK |
| 0U, // PseudoVLSEG8E16FF_V_MF2_TU |
| 0U, // PseudoVLSEG8E16FF_V_MF4 |
| 0U, // PseudoVLSEG8E16FF_V_MF4_MASK |
| 0U, // PseudoVLSEG8E16FF_V_MF4_TU |
| 0U, // PseudoVLSEG8E16_V_M1 |
| 0U, // PseudoVLSEG8E16_V_M1_MASK |
| 0U, // PseudoVLSEG8E16_V_M1_TU |
| 0U, // PseudoVLSEG8E16_V_MF2 |
| 0U, // PseudoVLSEG8E16_V_MF2_MASK |
| 0U, // PseudoVLSEG8E16_V_MF2_TU |
| 0U, // PseudoVLSEG8E16_V_MF4 |
| 0U, // PseudoVLSEG8E16_V_MF4_MASK |
| 0U, // PseudoVLSEG8E16_V_MF4_TU |
| 0U, // PseudoVLSEG8E32FF_V_M1 |
| 0U, // PseudoVLSEG8E32FF_V_M1_MASK |
| 0U, // PseudoVLSEG8E32FF_V_M1_TU |
| 0U, // PseudoVLSEG8E32FF_V_MF2 |
| 0U, // PseudoVLSEG8E32FF_V_MF2_MASK |
| 0U, // PseudoVLSEG8E32FF_V_MF2_TU |
| 0U, // PseudoVLSEG8E32_V_M1 |
| 0U, // PseudoVLSEG8E32_V_M1_MASK |
| 0U, // PseudoVLSEG8E32_V_M1_TU |
| 0U, // PseudoVLSEG8E32_V_MF2 |
| 0U, // PseudoVLSEG8E32_V_MF2_MASK |
| 0U, // PseudoVLSEG8E32_V_MF2_TU |
| 0U, // PseudoVLSEG8E64FF_V_M1 |
| 0U, // PseudoVLSEG8E64FF_V_M1_MASK |
| 0U, // PseudoVLSEG8E64FF_V_M1_TU |
| 0U, // PseudoVLSEG8E64_V_M1 |
| 0U, // PseudoVLSEG8E64_V_M1_MASK |
| 0U, // PseudoVLSEG8E64_V_M1_TU |
| 0U, // PseudoVLSEG8E8FF_V_M1 |
| 0U, // PseudoVLSEG8E8FF_V_M1_MASK |
| 0U, // PseudoVLSEG8E8FF_V_M1_TU |
| 0U, // PseudoVLSEG8E8FF_V_MF2 |
| 0U, // PseudoVLSEG8E8FF_V_MF2_MASK |
| 0U, // PseudoVLSEG8E8FF_V_MF2_TU |
| 0U, // PseudoVLSEG8E8FF_V_MF4 |
| 0U, // PseudoVLSEG8E8FF_V_MF4_MASK |
| 0U, // PseudoVLSEG8E8FF_V_MF4_TU |
| 0U, // PseudoVLSEG8E8FF_V_MF8 |
| 0U, // PseudoVLSEG8E8FF_V_MF8_MASK |
| 0U, // PseudoVLSEG8E8FF_V_MF8_TU |
| 0U, // PseudoVLSEG8E8_V_M1 |
| 0U, // PseudoVLSEG8E8_V_M1_MASK |
| 0U, // PseudoVLSEG8E8_V_M1_TU |
| 0U, // PseudoVLSEG8E8_V_MF2 |
| 0U, // PseudoVLSEG8E8_V_MF2_MASK |
| 0U, // PseudoVLSEG8E8_V_MF2_TU |
| 0U, // PseudoVLSEG8E8_V_MF4 |
| 0U, // PseudoVLSEG8E8_V_MF4_MASK |
| 0U, // PseudoVLSEG8E8_V_MF4_TU |
| 0U, // PseudoVLSEG8E8_V_MF8 |
| 0U, // PseudoVLSEG8E8_V_MF8_MASK |
| 0U, // PseudoVLSEG8E8_V_MF8_TU |
| 0U, // PseudoVLSSEG2E16_V_M1 |
| 0U, // PseudoVLSSEG2E16_V_M1_MASK |
| 0U, // PseudoVLSSEG2E16_V_M1_TU |
| 0U, // PseudoVLSSEG2E16_V_M2 |
| 0U, // PseudoVLSSEG2E16_V_M2_MASK |
| 0U, // PseudoVLSSEG2E16_V_M2_TU |
| 0U, // PseudoVLSSEG2E16_V_M4 |
| 0U, // PseudoVLSSEG2E16_V_M4_MASK |
| 0U, // PseudoVLSSEG2E16_V_M4_TU |
| 0U, // PseudoVLSSEG2E16_V_MF2 |
| 0U, // PseudoVLSSEG2E16_V_MF2_MASK |
| 0U, // PseudoVLSSEG2E16_V_MF2_TU |
| 0U, // PseudoVLSSEG2E16_V_MF4 |
| 0U, // PseudoVLSSEG2E16_V_MF4_MASK |
| 0U, // PseudoVLSSEG2E16_V_MF4_TU |
| 0U, // PseudoVLSSEG2E32_V_M1 |
| 0U, // PseudoVLSSEG2E32_V_M1_MASK |
| 0U, // PseudoVLSSEG2E32_V_M1_TU |
| 0U, // PseudoVLSSEG2E32_V_M2 |
| 0U, // PseudoVLSSEG2E32_V_M2_MASK |
| 0U, // PseudoVLSSEG2E32_V_M2_TU |
| 0U, // PseudoVLSSEG2E32_V_M4 |
| 0U, // PseudoVLSSEG2E32_V_M4_MASK |
| 0U, // PseudoVLSSEG2E32_V_M4_TU |
| 0U, // PseudoVLSSEG2E32_V_MF2 |
| 0U, // PseudoVLSSEG2E32_V_MF2_MASK |
| 0U, // PseudoVLSSEG2E32_V_MF2_TU |
| 0U, // PseudoVLSSEG2E64_V_M1 |
| 0U, // PseudoVLSSEG2E64_V_M1_MASK |
| 0U, // PseudoVLSSEG2E64_V_M1_TU |
| 0U, // PseudoVLSSEG2E64_V_M2 |
| 0U, // PseudoVLSSEG2E64_V_M2_MASK |
| 0U, // PseudoVLSSEG2E64_V_M2_TU |
| 0U, // PseudoVLSSEG2E64_V_M4 |
| 0U, // PseudoVLSSEG2E64_V_M4_MASK |
| 0U, // PseudoVLSSEG2E64_V_M4_TU |
| 0U, // PseudoVLSSEG2E8_V_M1 |
| 0U, // PseudoVLSSEG2E8_V_M1_MASK |
| 0U, // PseudoVLSSEG2E8_V_M1_TU |
| 0U, // PseudoVLSSEG2E8_V_M2 |
| 0U, // PseudoVLSSEG2E8_V_M2_MASK |
| 0U, // PseudoVLSSEG2E8_V_M2_TU |
| 0U, // PseudoVLSSEG2E8_V_M4 |
| 0U, // PseudoVLSSEG2E8_V_M4_MASK |
| 0U, // PseudoVLSSEG2E8_V_M4_TU |
| 0U, // PseudoVLSSEG2E8_V_MF2 |
| 0U, // PseudoVLSSEG2E8_V_MF2_MASK |
| 0U, // PseudoVLSSEG2E8_V_MF2_TU |
| 0U, // PseudoVLSSEG2E8_V_MF4 |
| 0U, // PseudoVLSSEG2E8_V_MF4_MASK |
| 0U, // PseudoVLSSEG2E8_V_MF4_TU |
| 0U, // PseudoVLSSEG2E8_V_MF8 |
| 0U, // PseudoVLSSEG2E8_V_MF8_MASK |
| 0U, // PseudoVLSSEG2E8_V_MF8_TU |
| 0U, // PseudoVLSSEG3E16_V_M1 |
| 0U, // PseudoVLSSEG3E16_V_M1_MASK |
| 0U, // PseudoVLSSEG3E16_V_M1_TU |
| 0U, // PseudoVLSSEG3E16_V_M2 |
| 0U, // PseudoVLSSEG3E16_V_M2_MASK |
| 0U, // PseudoVLSSEG3E16_V_M2_TU |
| 0U, // PseudoVLSSEG3E16_V_MF2 |
| 0U, // PseudoVLSSEG3E16_V_MF2_MASK |
| 0U, // PseudoVLSSEG3E16_V_MF2_TU |
| 0U, // PseudoVLSSEG3E16_V_MF4 |
| 0U, // PseudoVLSSEG3E16_V_MF4_MASK |
| 0U, // PseudoVLSSEG3E16_V_MF4_TU |
| 0U, // PseudoVLSSEG3E32_V_M1 |
| 0U, // PseudoVLSSEG3E32_V_M1_MASK |
| 0U, // PseudoVLSSEG3E32_V_M1_TU |
| 0U, // PseudoVLSSEG3E32_V_M2 |
| 0U, // PseudoVLSSEG3E32_V_M2_MASK |
| 0U, // PseudoVLSSEG3E32_V_M2_TU |
| 0U, // PseudoVLSSEG3E32_V_MF2 |
| 0U, // PseudoVLSSEG3E32_V_MF2_MASK |
| 0U, // PseudoVLSSEG3E32_V_MF2_TU |
| 0U, // PseudoVLSSEG3E64_V_M1 |
| 0U, // PseudoVLSSEG3E64_V_M1_MASK |
| 0U, // PseudoVLSSEG3E64_V_M1_TU |
| 0U, // PseudoVLSSEG3E64_V_M2 |
| 0U, // PseudoVLSSEG3E64_V_M2_MASK |
| 0U, // PseudoVLSSEG3E64_V_M2_TU |
| 0U, // PseudoVLSSEG3E8_V_M1 |
| 0U, // PseudoVLSSEG3E8_V_M1_MASK |
| 0U, // PseudoVLSSEG3E8_V_M1_TU |
| 0U, // PseudoVLSSEG3E8_V_M2 |
| 0U, // PseudoVLSSEG3E8_V_M2_MASK |
| 0U, // PseudoVLSSEG3E8_V_M2_TU |
| 0U, // PseudoVLSSEG3E8_V_MF2 |
| 0U, // PseudoVLSSEG3E8_V_MF2_MASK |
| 0U, // PseudoVLSSEG3E8_V_MF2_TU |
| 0U, // PseudoVLSSEG3E8_V_MF4 |
| 0U, // PseudoVLSSEG3E8_V_MF4_MASK |
| 0U, // PseudoVLSSEG3E8_V_MF4_TU |
| 0U, // PseudoVLSSEG3E8_V_MF8 |
| 0U, // PseudoVLSSEG3E8_V_MF8_MASK |
| 0U, // PseudoVLSSEG3E8_V_MF8_TU |
| 0U, // PseudoVLSSEG4E16_V_M1 |
| 0U, // PseudoVLSSEG4E16_V_M1_MASK |
| 0U, // PseudoVLSSEG4E16_V_M1_TU |
| 0U, // PseudoVLSSEG4E16_V_M2 |
| 0U, // PseudoVLSSEG4E16_V_M2_MASK |
| 0U, // PseudoVLSSEG4E16_V_M2_TU |
| 0U, // PseudoVLSSEG4E16_V_MF2 |
| 0U, // PseudoVLSSEG4E16_V_MF2_MASK |
| 0U, // PseudoVLSSEG4E16_V_MF2_TU |
| 0U, // PseudoVLSSEG4E16_V_MF4 |
| 0U, // PseudoVLSSEG4E16_V_MF4_MASK |
| 0U, // PseudoVLSSEG4E16_V_MF4_TU |
| 0U, // PseudoVLSSEG4E32_V_M1 |
| 0U, // PseudoVLSSEG4E32_V_M1_MASK |
| 0U, // PseudoVLSSEG4E32_V_M1_TU |
| 0U, // PseudoVLSSEG4E32_V_M2 |
| 0U, // PseudoVLSSEG4E32_V_M2_MASK |
| 0U, // PseudoVLSSEG4E32_V_M2_TU |
| 0U, // PseudoVLSSEG4E32_V_MF2 |
| 0U, // PseudoVLSSEG4E32_V_MF2_MASK |
| 0U, // PseudoVLSSEG4E32_V_MF2_TU |
| 0U, // PseudoVLSSEG4E64_V_M1 |
| 0U, // PseudoVLSSEG4E64_V_M1_MASK |
| 0U, // PseudoVLSSEG4E64_V_M1_TU |
| 0U, // PseudoVLSSEG4E64_V_M2 |
| 0U, // PseudoVLSSEG4E64_V_M2_MASK |
| 0U, // PseudoVLSSEG4E64_V_M2_TU |
| 0U, // PseudoVLSSEG4E8_V_M1 |
| 0U, // PseudoVLSSEG4E8_V_M1_MASK |
| 0U, // PseudoVLSSEG4E8_V_M1_TU |
| 0U, // PseudoVLSSEG4E8_V_M2 |
| 0U, // PseudoVLSSEG4E8_V_M2_MASK |
| 0U, // PseudoVLSSEG4E8_V_M2_TU |
| 0U, // PseudoVLSSEG4E8_V_MF2 |
| 0U, // PseudoVLSSEG4E8_V_MF2_MASK |
| 0U, // PseudoVLSSEG4E8_V_MF2_TU |
| 0U, // PseudoVLSSEG4E8_V_MF4 |
| 0U, // PseudoVLSSEG4E8_V_MF4_MASK |
| 0U, // PseudoVLSSEG4E8_V_MF4_TU |
| 0U, // PseudoVLSSEG4E8_V_MF8 |
| 0U, // PseudoVLSSEG4E8_V_MF8_MASK |
| 0U, // PseudoVLSSEG4E8_V_MF8_TU |
| 0U, // PseudoVLSSEG5E16_V_M1 |
| 0U, // PseudoVLSSEG5E16_V_M1_MASK |
| 0U, // PseudoVLSSEG5E16_V_M1_TU |
| 0U, // PseudoVLSSEG5E16_V_MF2 |
| 0U, // PseudoVLSSEG5E16_V_MF2_MASK |
| 0U, // PseudoVLSSEG5E16_V_MF2_TU |
| 0U, // PseudoVLSSEG5E16_V_MF4 |
| 0U, // PseudoVLSSEG5E16_V_MF4_MASK |
| 0U, // PseudoVLSSEG5E16_V_MF4_TU |
| 0U, // PseudoVLSSEG5E32_V_M1 |
| 0U, // PseudoVLSSEG5E32_V_M1_MASK |
| 0U, // PseudoVLSSEG5E32_V_M1_TU |
| 0U, // PseudoVLSSEG5E32_V_MF2 |
| 0U, // PseudoVLSSEG5E32_V_MF2_MASK |
| 0U, // PseudoVLSSEG5E32_V_MF2_TU |
| 0U, // PseudoVLSSEG5E64_V_M1 |
| 0U, // PseudoVLSSEG5E64_V_M1_MASK |
| 0U, // PseudoVLSSEG5E64_V_M1_TU |
| 0U, // PseudoVLSSEG5E8_V_M1 |
| 0U, // PseudoVLSSEG5E8_V_M1_MASK |
| 0U, // PseudoVLSSEG5E8_V_M1_TU |
| 0U, // PseudoVLSSEG5E8_V_MF2 |
| 0U, // PseudoVLSSEG5E8_V_MF2_MASK |
| 0U, // PseudoVLSSEG5E8_V_MF2_TU |
| 0U, // PseudoVLSSEG5E8_V_MF4 |
| 0U, // PseudoVLSSEG5E8_V_MF4_MASK |
| 0U, // PseudoVLSSEG5E8_V_MF4_TU |
| 0U, // PseudoVLSSEG5E8_V_MF8 |
| 0U, // PseudoVLSSEG5E8_V_MF8_MASK |
| 0U, // PseudoVLSSEG5E8_V_MF8_TU |
| 0U, // PseudoVLSSEG6E16_V_M1 |
| 0U, // PseudoVLSSEG6E16_V_M1_MASK |
| 0U, // PseudoVLSSEG6E16_V_M1_TU |
| 0U, // PseudoVLSSEG6E16_V_MF2 |
| 0U, // PseudoVLSSEG6E16_V_MF2_MASK |
| 0U, // PseudoVLSSEG6E16_V_MF2_TU |
| 0U, // PseudoVLSSEG6E16_V_MF4 |
| 0U, // PseudoVLSSEG6E16_V_MF4_MASK |
| 0U, // PseudoVLSSEG6E16_V_MF4_TU |
| 0U, // PseudoVLSSEG6E32_V_M1 |
| 0U, // PseudoVLSSEG6E32_V_M1_MASK |
| 0U, // PseudoVLSSEG6E32_V_M1_TU |
| 0U, // PseudoVLSSEG6E32_V_MF2 |
| 0U, // PseudoVLSSEG6E32_V_MF2_MASK |
| 0U, // PseudoVLSSEG6E32_V_MF2_TU |
| 0U, // PseudoVLSSEG6E64_V_M1 |
| 0U, // PseudoVLSSEG6E64_V_M1_MASK |
| 0U, // PseudoVLSSEG6E64_V_M1_TU |
| 0U, // PseudoVLSSEG6E8_V_M1 |
| 0U, // PseudoVLSSEG6E8_V_M1_MASK |
| 0U, // PseudoVLSSEG6E8_V_M1_TU |
| 0U, // PseudoVLSSEG6E8_V_MF2 |
| 0U, // PseudoVLSSEG6E8_V_MF2_MASK |
| 0U, // PseudoVLSSEG6E8_V_MF2_TU |
| 0U, // PseudoVLSSEG6E8_V_MF4 |
| 0U, // PseudoVLSSEG6E8_V_MF4_MASK |
| 0U, // PseudoVLSSEG6E8_V_MF4_TU |
| 0U, // PseudoVLSSEG6E8_V_MF8 |
| 0U, // PseudoVLSSEG6E8_V_MF8_MASK |
| 0U, // PseudoVLSSEG6E8_V_MF8_TU |
| 0U, // PseudoVLSSEG7E16_V_M1 |
| 0U, // PseudoVLSSEG7E16_V_M1_MASK |
| 0U, // PseudoVLSSEG7E16_V_M1_TU |
| 0U, // PseudoVLSSEG7E16_V_MF2 |
| 0U, // PseudoVLSSEG7E16_V_MF2_MASK |
| 0U, // PseudoVLSSEG7E16_V_MF2_TU |
| 0U, // PseudoVLSSEG7E16_V_MF4 |
| 0U, // PseudoVLSSEG7E16_V_MF4_MASK |
| 0U, // PseudoVLSSEG7E16_V_MF4_TU |
| 0U, // PseudoVLSSEG7E32_V_M1 |
| 0U, // PseudoVLSSEG7E32_V_M1_MASK |
| 0U, // PseudoVLSSEG7E32_V_M1_TU |
| 0U, // PseudoVLSSEG7E32_V_MF2 |
| 0U, // PseudoVLSSEG7E32_V_MF2_MASK |
| 0U, // PseudoVLSSEG7E32_V_MF2_TU |
| 0U, // PseudoVLSSEG7E64_V_M1 |
| 0U, // PseudoVLSSEG7E64_V_M1_MASK |
| 0U, // PseudoVLSSEG7E64_V_M1_TU |
| 0U, // PseudoVLSSEG7E8_V_M1 |
| 0U, // PseudoVLSSEG7E8_V_M1_MASK |
| 0U, // PseudoVLSSEG7E8_V_M1_TU |
| 0U, // PseudoVLSSEG7E8_V_MF2 |
| 0U, // PseudoVLSSEG7E8_V_MF2_MASK |
| 0U, // PseudoVLSSEG7E8_V_MF2_TU |
| 0U, // PseudoVLSSEG7E8_V_MF4 |
| 0U, // PseudoVLSSEG7E8_V_MF4_MASK |
| 0U, // PseudoVLSSEG7E8_V_MF4_TU |
| 0U, // PseudoVLSSEG7E8_V_MF8 |
| 0U, // PseudoVLSSEG7E8_V_MF8_MASK |
| 0U, // PseudoVLSSEG7E8_V_MF8_TU |
| 0U, // PseudoVLSSEG8E16_V_M1 |
| 0U, // PseudoVLSSEG8E16_V_M1_MASK |
| 0U, // PseudoVLSSEG8E16_V_M1_TU |
| 0U, // PseudoVLSSEG8E16_V_MF2 |
| 0U, // PseudoVLSSEG8E16_V_MF2_MASK |
| 0U, // PseudoVLSSEG8E16_V_MF2_TU |
| 0U, // PseudoVLSSEG8E16_V_MF4 |
| 0U, // PseudoVLSSEG8E16_V_MF4_MASK |
| 0U, // PseudoVLSSEG8E16_V_MF4_TU |
| 0U, // PseudoVLSSEG8E32_V_M1 |
| 0U, // PseudoVLSSEG8E32_V_M1_MASK |
| 0U, // PseudoVLSSEG8E32_V_M1_TU |
| 0U, // PseudoVLSSEG8E32_V_MF2 |
| 0U, // PseudoVLSSEG8E32_V_MF2_MASK |
| 0U, // PseudoVLSSEG8E32_V_MF2_TU |
| 0U, // PseudoVLSSEG8E64_V_M1 |
| 0U, // PseudoVLSSEG8E64_V_M1_MASK |
| 0U, // PseudoVLSSEG8E64_V_M1_TU |
| 0U, // PseudoVLSSEG8E8_V_M1 |
| 0U, // PseudoVLSSEG8E8_V_M1_MASK |
| 0U, // PseudoVLSSEG8E8_V_M1_TU |
| 0U, // PseudoVLSSEG8E8_V_MF2 |
| 0U, // PseudoVLSSEG8E8_V_MF2_MASK |
| 0U, // PseudoVLSSEG8E8_V_MF2_TU |
| 0U, // PseudoVLSSEG8E8_V_MF4 |
| 0U, // PseudoVLSSEG8E8_V_MF4_MASK |
| 0U, // PseudoVLSSEG8E8_V_MF4_TU |
| 0U, // PseudoVLSSEG8E8_V_MF8 |
| 0U, // PseudoVLSSEG8E8_V_MF8_MASK |
| 0U, // PseudoVLSSEG8E8_V_MF8_TU |
| 0U, // PseudoVLUXEI16_V_M1_M1 |
| 0U, // PseudoVLUXEI16_V_M1_M1_MASK |
| 0U, // PseudoVLUXEI16_V_M1_M1_TU |
| 0U, // PseudoVLUXEI16_V_M1_M2 |
| 0U, // PseudoVLUXEI16_V_M1_M2_MASK |
| 0U, // PseudoVLUXEI16_V_M1_M2_TU |
| 0U, // PseudoVLUXEI16_V_M1_M4 |
| 0U, // PseudoVLUXEI16_V_M1_M4_MASK |
| 0U, // PseudoVLUXEI16_V_M1_M4_TU |
| 0U, // PseudoVLUXEI16_V_M1_MF2 |
| 0U, // PseudoVLUXEI16_V_M1_MF2_MASK |
| 0U, // PseudoVLUXEI16_V_M1_MF2_TU |
| 0U, // PseudoVLUXEI16_V_M2_M1 |
| 0U, // PseudoVLUXEI16_V_M2_M1_MASK |
| 0U, // PseudoVLUXEI16_V_M2_M1_TU |
| 0U, // PseudoVLUXEI16_V_M2_M2 |
| 0U, // PseudoVLUXEI16_V_M2_M2_MASK |
| 0U, // PseudoVLUXEI16_V_M2_M2_TU |
| 0U, // PseudoVLUXEI16_V_M2_M4 |
| 0U, // PseudoVLUXEI16_V_M2_M4_MASK |
| 0U, // PseudoVLUXEI16_V_M2_M4_TU |
| 0U, // PseudoVLUXEI16_V_M2_M8 |
| 0U, // PseudoVLUXEI16_V_M2_M8_MASK |
| 0U, // PseudoVLUXEI16_V_M2_M8_TU |
| 0U, // PseudoVLUXEI16_V_M4_M2 |
| 0U, // PseudoVLUXEI16_V_M4_M2_MASK |
| 0U, // PseudoVLUXEI16_V_M4_M2_TU |
| 0U, // PseudoVLUXEI16_V_M4_M4 |
| 0U, // PseudoVLUXEI16_V_M4_M4_MASK |
| 0U, // PseudoVLUXEI16_V_M4_M4_TU |
| 0U, // PseudoVLUXEI16_V_M4_M8 |
| 0U, // PseudoVLUXEI16_V_M4_M8_MASK |
| 0U, // PseudoVLUXEI16_V_M4_M8_TU |
| 0U, // PseudoVLUXEI16_V_M8_M4 |
| 0U, // PseudoVLUXEI16_V_M8_M4_MASK |
| 0U, // PseudoVLUXEI16_V_M8_M4_TU |
| 0U, // PseudoVLUXEI16_V_M8_M8 |
| 0U, // PseudoVLUXEI16_V_M8_M8_MASK |
| 0U, // PseudoVLUXEI16_V_M8_M8_TU |
| 0U, // PseudoVLUXEI16_V_MF2_M1 |
| 0U, // PseudoVLUXEI16_V_MF2_M1_MASK |
| 0U, // PseudoVLUXEI16_V_MF2_M1_TU |
| 0U, // PseudoVLUXEI16_V_MF2_M2 |
| 0U, // PseudoVLUXEI16_V_MF2_M2_MASK |
| 0U, // PseudoVLUXEI16_V_MF2_M2_TU |
| 0U, // PseudoVLUXEI16_V_MF2_MF2 |
| 0U, // PseudoVLUXEI16_V_MF2_MF2_MASK |
| 0U, // PseudoVLUXEI16_V_MF2_MF2_TU |
| 0U, // PseudoVLUXEI16_V_MF2_MF4 |
| 0U, // PseudoVLUXEI16_V_MF2_MF4_MASK |
| 0U, // PseudoVLUXEI16_V_MF2_MF4_TU |
| 0U, // PseudoVLUXEI16_V_MF4_M1 |
| 0U, // PseudoVLUXEI16_V_MF4_M1_MASK |
| 0U, // PseudoVLUXEI16_V_MF4_M1_TU |
| 0U, // PseudoVLUXEI16_V_MF4_MF2 |
| 0U, // PseudoVLUXEI16_V_MF4_MF2_MASK |
| 0U, // PseudoVLUXEI16_V_MF4_MF2_TU |
| 0U, // PseudoVLUXEI16_V_MF4_MF4 |
| 0U, // PseudoVLUXEI16_V_MF4_MF4_MASK |
| 0U, // PseudoVLUXEI16_V_MF4_MF4_TU |
| 0U, // PseudoVLUXEI16_V_MF4_MF8 |
| 0U, // PseudoVLUXEI16_V_MF4_MF8_MASK |
| 0U, // PseudoVLUXEI16_V_MF4_MF8_TU |
| 0U, // PseudoVLUXEI32_V_M1_M1 |
| 0U, // PseudoVLUXEI32_V_M1_M1_MASK |
| 0U, // PseudoVLUXEI32_V_M1_M1_TU |
| 0U, // PseudoVLUXEI32_V_M1_M2 |
| 0U, // PseudoVLUXEI32_V_M1_M2_MASK |
| 0U, // PseudoVLUXEI32_V_M1_M2_TU |
| 0U, // PseudoVLUXEI32_V_M1_MF2 |
| 0U, // PseudoVLUXEI32_V_M1_MF2_MASK |
| 0U, // PseudoVLUXEI32_V_M1_MF2_TU |
| 0U, // PseudoVLUXEI32_V_M1_MF4 |
| 0U, // PseudoVLUXEI32_V_M1_MF4_MASK |
| 0U, // PseudoVLUXEI32_V_M1_MF4_TU |
| 0U, // PseudoVLUXEI32_V_M2_M1 |
| 0U, // PseudoVLUXEI32_V_M2_M1_MASK |
| 0U, // PseudoVLUXEI32_V_M2_M1_TU |
| 0U, // PseudoVLUXEI32_V_M2_M2 |
| 0U, // PseudoVLUXEI32_V_M2_M2_MASK |
| 0U, // PseudoVLUXEI32_V_M2_M2_TU |
| 0U, // PseudoVLUXEI32_V_M2_M4 |
| 0U, // PseudoVLUXEI32_V_M2_M4_MASK |
| 0U, // PseudoVLUXEI32_V_M2_M4_TU |
| 0U, // PseudoVLUXEI32_V_M2_MF2 |
| 0U, // PseudoVLUXEI32_V_M2_MF2_MASK |
| 0U, // PseudoVLUXEI32_V_M2_MF2_TU |
| 0U, // PseudoVLUXEI32_V_M4_M1 |
| 0U, // PseudoVLUXEI32_V_M4_M1_MASK |
| 0U, // PseudoVLUXEI32_V_M4_M1_TU |
| 0U, // PseudoVLUXEI32_V_M4_M2 |
| 0U, // PseudoVLUXEI32_V_M4_M2_MASK |
| 0U, // PseudoVLUXEI32_V_M4_M2_TU |
| 0U, // PseudoVLUXEI32_V_M4_M4 |
| 0U, // PseudoVLUXEI32_V_M4_M4_MASK |
| 0U, // PseudoVLUXEI32_V_M4_M4_TU |
| 0U, // PseudoVLUXEI32_V_M4_M8 |
| 0U, // PseudoVLUXEI32_V_M4_M8_MASK |
| 0U, // PseudoVLUXEI32_V_M4_M8_TU |
| 0U, // PseudoVLUXEI32_V_M8_M2 |
| 0U, // PseudoVLUXEI32_V_M8_M2_MASK |
| 0U, // PseudoVLUXEI32_V_M8_M2_TU |
| 0U, // PseudoVLUXEI32_V_M8_M4 |
| 0U, // PseudoVLUXEI32_V_M8_M4_MASK |
| 0U, // PseudoVLUXEI32_V_M8_M4_TU |
| 0U, // PseudoVLUXEI32_V_M8_M8 |
| 0U, // PseudoVLUXEI32_V_M8_M8_MASK |
| 0U, // PseudoVLUXEI32_V_M8_M8_TU |
| 0U, // PseudoVLUXEI32_V_MF2_M1 |
| 0U, // PseudoVLUXEI32_V_MF2_M1_MASK |
| 0U, // PseudoVLUXEI32_V_MF2_M1_TU |
| 0U, // PseudoVLUXEI32_V_MF2_MF2 |
| 0U, // PseudoVLUXEI32_V_MF2_MF2_MASK |
| 0U, // PseudoVLUXEI32_V_MF2_MF2_TU |
| 0U, // PseudoVLUXEI32_V_MF2_MF4 |
| 0U, // PseudoVLUXEI32_V_MF2_MF4_MASK |
| 0U, // PseudoVLUXEI32_V_MF2_MF4_TU |
| 0U, // PseudoVLUXEI32_V_MF2_MF8 |
| 0U, // PseudoVLUXEI32_V_MF2_MF8_MASK |
| 0U, // PseudoVLUXEI32_V_MF2_MF8_TU |
| 0U, // PseudoVLUXEI64_V_M1_M1 |
| 0U, // PseudoVLUXEI64_V_M1_M1_MASK |
| 0U, // PseudoVLUXEI64_V_M1_M1_TU |
| 0U, // PseudoVLUXEI64_V_M1_MF2 |
| 0U, // PseudoVLUXEI64_V_M1_MF2_MASK |
| 0U, // PseudoVLUXEI64_V_M1_MF2_TU |
| 0U, // PseudoVLUXEI64_V_M1_MF4 |
| 0U, // PseudoVLUXEI64_V_M1_MF4_MASK |
| 0U, // PseudoVLUXEI64_V_M1_MF4_TU |
| 0U, // PseudoVLUXEI64_V_M1_MF8 |
| 0U, // PseudoVLUXEI64_V_M1_MF8_MASK |
| 0U, // PseudoVLUXEI64_V_M1_MF8_TU |
| 0U, // PseudoVLUXEI64_V_M2_M1 |
| 0U, // PseudoVLUXEI64_V_M2_M1_MASK |
| 0U, // PseudoVLUXEI64_V_M2_M1_TU |
| 0U, // PseudoVLUXEI64_V_M2_M2 |
| 0U, // PseudoVLUXEI64_V_M2_M2_MASK |
| 0U, // PseudoVLUXEI64_V_M2_M2_TU |
| 0U, // PseudoVLUXEI64_V_M2_MF2 |
| 0U, // PseudoVLUXEI64_V_M2_MF2_MASK |
| 0U, // PseudoVLUXEI64_V_M2_MF2_TU |
| 0U, // PseudoVLUXEI64_V_M2_MF4 |
| 0U, // PseudoVLUXEI64_V_M2_MF4_MASK |
| 0U, // PseudoVLUXEI64_V_M2_MF4_TU |
| 0U, // PseudoVLUXEI64_V_M4_M1 |
| 0U, // PseudoVLUXEI64_V_M4_M1_MASK |
| 0U, // PseudoVLUXEI64_V_M4_M1_TU |
| 0U, // PseudoVLUXEI64_V_M4_M2 |
| 0U, // PseudoVLUXEI64_V_M4_M2_MASK |
| 0U, // PseudoVLUXEI64_V_M4_M2_TU |
| 0U, // PseudoVLUXEI64_V_M4_M4 |
| 0U, // PseudoVLUXEI64_V_M4_M4_MASK |
| 0U, // PseudoVLUXEI64_V_M4_M4_TU |
| 0U, // PseudoVLUXEI64_V_M4_MF2 |
| 0U, // PseudoVLUXEI64_V_M4_MF2_MASK |
| 0U, // PseudoVLUXEI64_V_M4_MF2_TU |
| 0U, // PseudoVLUXEI64_V_M8_M1 |
| 0U, // PseudoVLUXEI64_V_M8_M1_MASK |
| 0U, // PseudoVLUXEI64_V_M8_M1_TU |
| 0U, // PseudoVLUXEI64_V_M8_M2 |
| 0U, // PseudoVLUXEI64_V_M8_M2_MASK |
| 0U, // PseudoVLUXEI64_V_M8_M2_TU |
| 0U, // PseudoVLUXEI64_V_M8_M4 |
| 0U, // PseudoVLUXEI64_V_M8_M4_MASK |
| 0U, // PseudoVLUXEI64_V_M8_M4_TU |
| 0U, // PseudoVLUXEI64_V_M8_M8 |
| 0U, // PseudoVLUXEI64_V_M8_M8_MASK |
| 0U, // PseudoVLUXEI64_V_M8_M8_TU |
| 0U, // PseudoVLUXEI8_V_M1_M1 |
| 0U, // PseudoVLUXEI8_V_M1_M1_MASK |
| 0U, // PseudoVLUXEI8_V_M1_M1_TU |
| 0U, // PseudoVLUXEI8_V_M1_M2 |
| 0U, // PseudoVLUXEI8_V_M1_M2_MASK |
| 0U, // PseudoVLUXEI8_V_M1_M2_TU |
| 0U, // PseudoVLUXEI8_V_M1_M4 |
| 0U, // PseudoVLUXEI8_V_M1_M4_MASK |
| 0U, // PseudoVLUXEI8_V_M1_M4_TU |
| 0U, // PseudoVLUXEI8_V_M1_M8 |
| 0U, // PseudoVLUXEI8_V_M1_M8_MASK |
| 0U, // PseudoVLUXEI8_V_M1_M8_TU |
| 0U, // PseudoVLUXEI8_V_M2_M2 |
| 0U, // PseudoVLUXEI8_V_M2_M2_MASK |
| 0U, // PseudoVLUXEI8_V_M2_M2_TU |
| 0U, // PseudoVLUXEI8_V_M2_M4 |
| 0U, // PseudoVLUXEI8_V_M2_M4_MASK |
| 0U, // PseudoVLUXEI8_V_M2_M4_TU |
| 0U, // PseudoVLUXEI8_V_M2_M8 |
| 0U, // PseudoVLUXEI8_V_M2_M8_MASK |
| 0U, // PseudoVLUXEI8_V_M2_M8_TU |
| 0U, // PseudoVLUXEI8_V_M4_M4 |
| 0U, // PseudoVLUXEI8_V_M4_M4_MASK |
| 0U, // PseudoVLUXEI8_V_M4_M4_TU |
| 0U, // PseudoVLUXEI8_V_M4_M8 |
| 0U, // PseudoVLUXEI8_V_M4_M8_MASK |
| 0U, // PseudoVLUXEI8_V_M4_M8_TU |
| 0U, // PseudoVLUXEI8_V_M8_M8 |
| 0U, // PseudoVLUXEI8_V_M8_M8_MASK |
| 0U, // PseudoVLUXEI8_V_M8_M8_TU |
| 0U, // PseudoVLUXEI8_V_MF2_M1 |
| 0U, // PseudoVLUXEI8_V_MF2_M1_MASK |
| 0U, // PseudoVLUXEI8_V_MF2_M1_TU |
| 0U, // PseudoVLUXEI8_V_MF2_M2 |
| 0U, // PseudoVLUXEI8_V_MF2_M2_MASK |
| 0U, // PseudoVLUXEI8_V_MF2_M2_TU |
| 0U, // PseudoVLUXEI8_V_MF2_M4 |
| 0U, // PseudoVLUXEI8_V_MF2_M4_MASK |
| 0U, // PseudoVLUXEI8_V_MF2_M4_TU |
| 0U, // PseudoVLUXEI8_V_MF2_MF2 |
| 0U, // PseudoVLUXEI8_V_MF2_MF2_MASK |
| 0U, // PseudoVLUXEI8_V_MF2_MF2_TU |
| 0U, // PseudoVLUXEI8_V_MF4_M1 |
| 0U, // PseudoVLUXEI8_V_MF4_M1_MASK |
| 0U, // PseudoVLUXEI8_V_MF4_M1_TU |
| 0U, // PseudoVLUXEI8_V_MF4_M2 |
| 0U, // PseudoVLUXEI8_V_MF4_M2_MASK |
| 0U, // PseudoVLUXEI8_V_MF4_M2_TU |
| 0U, // PseudoVLUXEI8_V_MF4_MF2 |
| 0U, // PseudoVLUXEI8_V_MF4_MF2_MASK |
| 0U, // PseudoVLUXEI8_V_MF4_MF2_TU |
| 0U, // PseudoVLUXEI8_V_MF4_MF4 |
| 0U, // PseudoVLUXEI8_V_MF4_MF4_MASK |
| 0U, // PseudoVLUXEI8_V_MF4_MF4_TU |
| 0U, // PseudoVLUXEI8_V_MF8_M1 |
| 0U, // PseudoVLUXEI8_V_MF8_M1_MASK |
| 0U, // PseudoVLUXEI8_V_MF8_M1_TU |
| 0U, // PseudoVLUXEI8_V_MF8_MF2 |
| 0U, // PseudoVLUXEI8_V_MF8_MF2_MASK |
| 0U, // PseudoVLUXEI8_V_MF8_MF2_TU |
| 0U, // PseudoVLUXEI8_V_MF8_MF4 |
| 0U, // PseudoVLUXEI8_V_MF8_MF4_MASK |
| 0U, // PseudoVLUXEI8_V_MF8_MF4_TU |
| 0U, // PseudoVLUXEI8_V_MF8_MF8 |
| 0U, // PseudoVLUXEI8_V_MF8_MF8_MASK |
| 0U, // PseudoVLUXEI8_V_MF8_MF8_TU |
| 0U, // PseudoVLUXSEG2EI16_V_M1_M1 |
| 0U, // PseudoVLUXSEG2EI16_V_M1_M1_MASK |
| 0U, // PseudoVLUXSEG2EI16_V_M1_M1_TU |
| 0U, // PseudoVLUXSEG2EI16_V_M1_M2 |
| 0U, // PseudoVLUXSEG2EI16_V_M1_M2_MASK |
| 0U, // PseudoVLUXSEG2EI16_V_M1_M2_TU |
| 0U, // PseudoVLUXSEG2EI16_V_M1_M4 |
| 0U, // PseudoVLUXSEG2EI16_V_M1_M4_MASK |
| 0U, // PseudoVLUXSEG2EI16_V_M1_M4_TU |
| 0U, // PseudoVLUXSEG2EI16_V_M1_MF2 |
| 0U, // PseudoVLUXSEG2EI16_V_M1_MF2_MASK |
| 0U, // PseudoVLUXSEG2EI16_V_M1_MF2_TU |
| 0U, // PseudoVLUXSEG2EI16_V_M2_M1 |
| 0U, // PseudoVLUXSEG2EI16_V_M2_M1_MASK |
| 0U, // PseudoVLUXSEG2EI16_V_M2_M1_TU |
| 0U, // PseudoVLUXSEG2EI16_V_M2_M2 |
| 0U, // PseudoVLUXSEG2EI16_V_M2_M2_MASK |
| 0U, // PseudoVLUXSEG2EI16_V_M2_M2_TU |
| 0U, // PseudoVLUXSEG2EI16_V_M2_M4 |
| 0U, // PseudoVLUXSEG2EI16_V_M2_M4_MASK |
| 0U, // PseudoVLUXSEG2EI16_V_M2_M4_TU |
| 0U, // PseudoVLUXSEG2EI16_V_M4_M2 |
| 0U, // PseudoVLUXSEG2EI16_V_M4_M2_MASK |
| 0U, // PseudoVLUXSEG2EI16_V_M4_M2_TU |
| 0U, // PseudoVLUXSEG2EI16_V_M4_M4 |
| 0U, // PseudoVLUXSEG2EI16_V_M4_M4_MASK |
| 0U, // PseudoVLUXSEG2EI16_V_M4_M4_TU |
| 0U, // PseudoVLUXSEG2EI16_V_M8_M4 |
| 0U, // PseudoVLUXSEG2EI16_V_M8_M4_MASK |
| 0U, // PseudoVLUXSEG2EI16_V_M8_M4_TU |
| 0U, // PseudoVLUXSEG2EI16_V_MF2_M1 |
| 0U, // PseudoVLUXSEG2EI16_V_MF2_M1_MASK |
| 0U, // PseudoVLUXSEG2EI16_V_MF2_M1_TU |
| 0U, // PseudoVLUXSEG2EI16_V_MF2_M2 |
| 0U, // PseudoVLUXSEG2EI16_V_MF2_M2_MASK |
| 0U, // PseudoVLUXSEG2EI16_V_MF2_M2_TU |
| 0U, // PseudoVLUXSEG2EI16_V_MF2_MF2 |
| 0U, // PseudoVLUXSEG2EI16_V_MF2_MF2_MASK |
| 0U, // PseudoVLUXSEG2EI16_V_MF2_MF2_TU |
| 0U, // PseudoVLUXSEG2EI16_V_MF2_MF4 |
| 0U, // PseudoVLUXSEG2EI16_V_MF2_MF4_MASK |
| 0U, // PseudoVLUXSEG2EI16_V_MF2_MF4_TU |
| 0U, // PseudoVLUXSEG2EI16_V_MF4_M1 |
| 0U, // PseudoVLUXSEG2EI16_V_MF4_M1_MASK |
| 0U, // PseudoVLUXSEG2EI16_V_MF4_M1_TU |
| 0U, // PseudoVLUXSEG2EI16_V_MF4_MF2 |
| 0U, // PseudoVLUXSEG2EI16_V_MF4_MF2_MASK |
| 0U, // PseudoVLUXSEG2EI16_V_MF4_MF2_TU |
| 0U, // PseudoVLUXSEG2EI16_V_MF4_MF4 |
| 0U, // PseudoVLUXSEG2EI16_V_MF4_MF4_MASK |
| 0U, // PseudoVLUXSEG2EI16_V_MF4_MF4_TU |
| 0U, // PseudoVLUXSEG2EI16_V_MF4_MF8 |
| 0U, // PseudoVLUXSEG2EI16_V_MF4_MF8_MASK |
| 0U, // PseudoVLUXSEG2EI16_V_MF4_MF8_TU |
| 0U, // PseudoVLUXSEG2EI32_V_M1_M1 |
| 0U, // PseudoVLUXSEG2EI32_V_M1_M1_MASK |
| 0U, // PseudoVLUXSEG2EI32_V_M1_M1_TU |
| 0U, // PseudoVLUXSEG2EI32_V_M1_M2 |
| 0U, // PseudoVLUXSEG2EI32_V_M1_M2_MASK |
| 0U, // PseudoVLUXSEG2EI32_V_M1_M2_TU |
| 0U, // PseudoVLUXSEG2EI32_V_M1_MF2 |
| 0U, // PseudoVLUXSEG2EI32_V_M1_MF2_MASK |
| 0U, // PseudoVLUXSEG2EI32_V_M1_MF2_TU |
| 0U, // PseudoVLUXSEG2EI32_V_M1_MF4 |
| 0U, // PseudoVLUXSEG2EI32_V_M1_MF4_MASK |
| 0U, // PseudoVLUXSEG2EI32_V_M1_MF4_TU |
| 0U, // PseudoVLUXSEG2EI32_V_M2_M1 |
| 0U, // PseudoVLUXSEG2EI32_V_M2_M1_MASK |
| 0U, // PseudoVLUXSEG2EI32_V_M2_M1_TU |
| 0U, // PseudoVLUXSEG2EI32_V_M2_M2 |
| 0U, // PseudoVLUXSEG2EI32_V_M2_M2_MASK |
| 0U, // PseudoVLUXSEG2EI32_V_M2_M2_TU |
| 0U, // PseudoVLUXSEG2EI32_V_M2_M4 |
| 0U, // PseudoVLUXSEG2EI32_V_M2_M4_MASK |
| 0U, // PseudoVLUXSEG2EI32_V_M2_M4_TU |
| 0U, // PseudoVLUXSEG2EI32_V_M2_MF2 |
| 0U, // PseudoVLUXSEG2EI32_V_M2_MF2_MASK |
| 0U, // PseudoVLUXSEG2EI32_V_M2_MF2_TU |
| 0U, // PseudoVLUXSEG2EI32_V_M4_M1 |
| 0U, // PseudoVLUXSEG2EI32_V_M4_M1_MASK |
| 0U, // PseudoVLUXSEG2EI32_V_M4_M1_TU |
| 0U, // PseudoVLUXSEG2EI32_V_M4_M2 |
| 0U, // PseudoVLUXSEG2EI32_V_M4_M2_MASK |
| 0U, // PseudoVLUXSEG2EI32_V_M4_M2_TU |
| 0U, // PseudoVLUXSEG2EI32_V_M4_M4 |
| 0U, // PseudoVLUXSEG2EI32_V_M4_M4_MASK |
| 0U, // PseudoVLUXSEG2EI32_V_M4_M4_TU |
| 0U, // PseudoVLUXSEG2EI32_V_M8_M2 |
| 0U, // PseudoVLUXSEG2EI32_V_M8_M2_MASK |
| 0U, // PseudoVLUXSEG2EI32_V_M8_M2_TU |
| 0U, // PseudoVLUXSEG2EI32_V_M8_M4 |
| 0U, // PseudoVLUXSEG2EI32_V_M8_M4_MASK |
| 0U, // PseudoVLUXSEG2EI32_V_M8_M4_TU |
| 0U, // PseudoVLUXSEG2EI32_V_MF2_M1 |
| 0U, // PseudoVLUXSEG2EI32_V_MF2_M1_MASK |
| 0U, // PseudoVLUXSEG2EI32_V_MF2_M1_TU |
| 0U, // PseudoVLUXSEG2EI32_V_MF2_MF2 |
| 0U, // PseudoVLUXSEG2EI32_V_MF2_MF2_MASK |
| 0U, // PseudoVLUXSEG2EI32_V_MF2_MF2_TU |
| 0U, // PseudoVLUXSEG2EI32_V_MF2_MF4 |
| 0U, // PseudoVLUXSEG2EI32_V_MF2_MF4_MASK |
| 0U, // PseudoVLUXSEG2EI32_V_MF2_MF4_TU |
| 0U, // PseudoVLUXSEG2EI32_V_MF2_MF8 |
| 0U, // PseudoVLUXSEG2EI32_V_MF2_MF8_MASK |
| 0U, // PseudoVLUXSEG2EI32_V_MF2_MF8_TU |
| 0U, // PseudoVLUXSEG2EI64_V_M1_M1 |
| 0U, // PseudoVLUXSEG2EI64_V_M1_M1_MASK |
| 0U, // PseudoVLUXSEG2EI64_V_M1_M1_TU |
| 0U, // PseudoVLUXSEG2EI64_V_M1_MF2 |
| 0U, // PseudoVLUXSEG2EI64_V_M1_MF2_MASK |
| 0U, // PseudoVLUXSEG2EI64_V_M1_MF2_TU |
| 0U, // PseudoVLUXSEG2EI64_V_M1_MF4 |
| 0U, // PseudoVLUXSEG2EI64_V_M1_MF4_MASK |
| 0U, // PseudoVLUXSEG2EI64_V_M1_MF4_TU |
| 0U, // PseudoVLUXSEG2EI64_V_M1_MF8 |
| 0U, // PseudoVLUXSEG2EI64_V_M1_MF8_MASK |
| 0U, // PseudoVLUXSEG2EI64_V_M1_MF8_TU |
| 0U, // PseudoVLUXSEG2EI64_V_M2_M1 |
| 0U, // PseudoVLUXSEG2EI64_V_M2_M1_MASK |
| 0U, // PseudoVLUXSEG2EI64_V_M2_M1_TU |
| 0U, // PseudoVLUXSEG2EI64_V_M2_M2 |
| 0U, // PseudoVLUXSEG2EI64_V_M2_M2_MASK |
| 0U, // PseudoVLUXSEG2EI64_V_M2_M2_TU |
| 0U, // PseudoVLUXSEG2EI64_V_M2_MF2 |
| 0U, // PseudoVLUXSEG2EI64_V_M2_MF2_MASK |
| 0U, // PseudoVLUXSEG2EI64_V_M2_MF2_TU |
| 0U, // PseudoVLUXSEG2EI64_V_M2_MF4 |
| 0U, // PseudoVLUXSEG2EI64_V_M2_MF4_MASK |
| 0U, // PseudoVLUXSEG2EI64_V_M2_MF4_TU |
| 0U, // PseudoVLUXSEG2EI64_V_M4_M1 |
| 0U, // PseudoVLUXSEG2EI64_V_M4_M1_MASK |
| 0U, // PseudoVLUXSEG2EI64_V_M4_M1_TU |
| 0U, // PseudoVLUXSEG2EI64_V_M4_M2 |
| 0U, // PseudoVLUXSEG2EI64_V_M4_M2_MASK |
| 0U, // PseudoVLUXSEG2EI64_V_M4_M2_TU |
| 0U, // PseudoVLUXSEG2EI64_V_M4_M4 |
| 0U, // PseudoVLUXSEG2EI64_V_M4_M4_MASK |
| 0U, // PseudoVLUXSEG2EI64_V_M4_M4_TU |
| 0U, // PseudoVLUXSEG2EI64_V_M4_MF2 |
| 0U, // PseudoVLUXSEG2EI64_V_M4_MF2_MASK |
| 0U, // PseudoVLUXSEG2EI64_V_M4_MF2_TU |
| 0U, // PseudoVLUXSEG2EI64_V_M8_M1 |
| 0U, // PseudoVLUXSEG2EI64_V_M8_M1_MASK |
| 0U, // PseudoVLUXSEG2EI64_V_M8_M1_TU |
| 0U, // PseudoVLUXSEG2EI64_V_M8_M2 |
| 0U, // PseudoVLUXSEG2EI64_V_M8_M2_MASK |
| 0U, // PseudoVLUXSEG2EI64_V_M8_M2_TU |
| 0U, // PseudoVLUXSEG2EI64_V_M8_M4 |
| 0U, // PseudoVLUXSEG2EI64_V_M8_M4_MASK |
| 0U, // PseudoVLUXSEG2EI64_V_M8_M4_TU |
| 0U, // PseudoVLUXSEG2EI8_V_M1_M1 |
| 0U, // PseudoVLUXSEG2EI8_V_M1_M1_MASK |
| 0U, // PseudoVLUXSEG2EI8_V_M1_M1_TU |
| 0U, // PseudoVLUXSEG2EI8_V_M1_M2 |
| 0U, // PseudoVLUXSEG2EI8_V_M1_M2_MASK |
| 0U, // PseudoVLUXSEG2EI8_V_M1_M2_TU |
| 0U, // PseudoVLUXSEG2EI8_V_M1_M4 |
| 0U, // PseudoVLUXSEG2EI8_V_M1_M4_MASK |
| 0U, // PseudoVLUXSEG2EI8_V_M1_M4_TU |
| 0U, // PseudoVLUXSEG2EI8_V_M2_M2 |
| 0U, // PseudoVLUXSEG2EI8_V_M2_M2_MASK |
| 0U, // PseudoVLUXSEG2EI8_V_M2_M2_TU |
| 0U, // PseudoVLUXSEG2EI8_V_M2_M4 |
| 0U, // PseudoVLUXSEG2EI8_V_M2_M4_MASK |
| 0U, // PseudoVLUXSEG2EI8_V_M2_M4_TU |
| 0U, // PseudoVLUXSEG2EI8_V_M4_M4 |
| 0U, // PseudoVLUXSEG2EI8_V_M4_M4_MASK |
| 0U, // PseudoVLUXSEG2EI8_V_M4_M4_TU |
| 0U, // PseudoVLUXSEG2EI8_V_MF2_M1 |
| 0U, // PseudoVLUXSEG2EI8_V_MF2_M1_MASK |
| 0U, // PseudoVLUXSEG2EI8_V_MF2_M1_TU |
| 0U, // PseudoVLUXSEG2EI8_V_MF2_M2 |
| 0U, // PseudoVLUXSEG2EI8_V_MF2_M2_MASK |
| 0U, // PseudoVLUXSEG2EI8_V_MF2_M2_TU |
| 0U, // PseudoVLUXSEG2EI8_V_MF2_M4 |
| 0U, // PseudoVLUXSEG2EI8_V_MF2_M4_MASK |
| 0U, // PseudoVLUXSEG2EI8_V_MF2_M4_TU |
| 0U, // PseudoVLUXSEG2EI8_V_MF2_MF2 |
| 0U, // PseudoVLUXSEG2EI8_V_MF2_MF2_MASK |
| 0U, // PseudoVLUXSEG2EI8_V_MF2_MF2_TU |
| 0U, // PseudoVLUXSEG2EI8_V_MF4_M1 |
| 0U, // PseudoVLUXSEG2EI8_V_MF4_M1_MASK |
| 0U, // PseudoVLUXSEG2EI8_V_MF4_M1_TU |
| 0U, // PseudoVLUXSEG2EI8_V_MF4_M2 |
| 0U, // PseudoVLUXSEG2EI8_V_MF4_M2_MASK |
| 0U, // PseudoVLUXSEG2EI8_V_MF4_M2_TU |
| 0U, // PseudoVLUXSEG2EI8_V_MF4_MF2 |
| 0U, // PseudoVLUXSEG2EI8_V_MF4_MF2_MASK |
| 0U, // PseudoVLUXSEG2EI8_V_MF4_MF2_TU |
| 0U, // PseudoVLUXSEG2EI8_V_MF4_MF4 |
| 0U, // PseudoVLUXSEG2EI8_V_MF4_MF4_MASK |
| 0U, // PseudoVLUXSEG2EI8_V_MF4_MF4_TU |
| 0U, // PseudoVLUXSEG2EI8_V_MF8_M1 |
| 0U, // PseudoVLUXSEG2EI8_V_MF8_M1_MASK |
| 0U, // PseudoVLUXSEG2EI8_V_MF8_M1_TU |
| 0U, // PseudoVLUXSEG2EI8_V_MF8_MF2 |
| 0U, // PseudoVLUXSEG2EI8_V_MF8_MF2_MASK |
| 0U, // PseudoVLUXSEG2EI8_V_MF8_MF2_TU |
| 0U, // PseudoVLUXSEG2EI8_V_MF8_MF4 |
| 0U, // PseudoVLUXSEG2EI8_V_MF8_MF4_MASK |
| 0U, // PseudoVLUXSEG2EI8_V_MF8_MF4_TU |
| 0U, // PseudoVLUXSEG2EI8_V_MF8_MF8 |
| 0U, // PseudoVLUXSEG2EI8_V_MF8_MF8_MASK |
| 0U, // PseudoVLUXSEG2EI8_V_MF8_MF8_TU |
| 0U, // PseudoVLUXSEG3EI16_V_M1_M1 |
| 0U, // PseudoVLUXSEG3EI16_V_M1_M1_MASK |
| 0U, // PseudoVLUXSEG3EI16_V_M1_M1_TU |
| 0U, // PseudoVLUXSEG3EI16_V_M1_M2 |
| 0U, // PseudoVLUXSEG3EI16_V_M1_M2_MASK |
| 0U, // PseudoVLUXSEG3EI16_V_M1_M2_TU |
| 0U, // PseudoVLUXSEG3EI16_V_M1_MF2 |
| 0U, // PseudoVLUXSEG3EI16_V_M1_MF2_MASK |
| 0U, // PseudoVLUXSEG3EI16_V_M1_MF2_TU |
| 0U, // PseudoVLUXSEG3EI16_V_M2_M1 |
| 0U, // PseudoVLUXSEG3EI16_V_M2_M1_MASK |
| 0U, // PseudoVLUXSEG3EI16_V_M2_M1_TU |
| 0U, // PseudoVLUXSEG3EI16_V_M2_M2 |
| 0U, // PseudoVLUXSEG3EI16_V_M2_M2_MASK |
| 0U, // PseudoVLUXSEG3EI16_V_M2_M2_TU |
| 0U, // PseudoVLUXSEG3EI16_V_M4_M2 |
| 0U, // PseudoVLUXSEG3EI16_V_M4_M2_MASK |
| 0U, // PseudoVLUXSEG3EI16_V_M4_M2_TU |
| 0U, // PseudoVLUXSEG3EI16_V_MF2_M1 |
| 0U, // PseudoVLUXSEG3EI16_V_MF2_M1_MASK |
| 0U, // PseudoVLUXSEG3EI16_V_MF2_M1_TU |
| 0U, // PseudoVLUXSEG3EI16_V_MF2_M2 |
| 0U, // PseudoVLUXSEG3EI16_V_MF2_M2_MASK |
| 0U, // PseudoVLUXSEG3EI16_V_MF2_M2_TU |
| 0U, // PseudoVLUXSEG3EI16_V_MF2_MF2 |
| 0U, // PseudoVLUXSEG3EI16_V_MF2_MF2_MASK |
| 0U, // PseudoVLUXSEG3EI16_V_MF2_MF2_TU |
| 0U, // PseudoVLUXSEG3EI16_V_MF2_MF4 |
| 0U, // PseudoVLUXSEG3EI16_V_MF2_MF4_MASK |
| 0U, // PseudoVLUXSEG3EI16_V_MF2_MF4_TU |
| 0U, // PseudoVLUXSEG3EI16_V_MF4_M1 |
| 0U, // PseudoVLUXSEG3EI16_V_MF4_M1_MASK |
| 0U, // PseudoVLUXSEG3EI16_V_MF4_M1_TU |
| 0U, // PseudoVLUXSEG3EI16_V_MF4_MF2 |
| 0U, // PseudoVLUXSEG3EI16_V_MF4_MF2_MASK |
| 0U, // PseudoVLUXSEG3EI16_V_MF4_MF2_TU |
| 0U, // PseudoVLUXSEG3EI16_V_MF4_MF4 |
| 0U, // PseudoVLUXSEG3EI16_V_MF4_MF4_MASK |
| 0U, // PseudoVLUXSEG3EI16_V_MF4_MF4_TU |
| 0U, // PseudoVLUXSEG3EI16_V_MF4_MF8 |
| 0U, // PseudoVLUXSEG3EI16_V_MF4_MF8_MASK |
| 0U, // PseudoVLUXSEG3EI16_V_MF4_MF8_TU |
| 0U, // PseudoVLUXSEG3EI32_V_M1_M1 |
| 0U, // PseudoVLUXSEG3EI32_V_M1_M1_MASK |
| 0U, // PseudoVLUXSEG3EI32_V_M1_M1_TU |
| 0U, // PseudoVLUXSEG3EI32_V_M1_M2 |
| 0U, // PseudoVLUXSEG3EI32_V_M1_M2_MASK |
| 0U, // PseudoVLUXSEG3EI32_V_M1_M2_TU |
| 0U, // PseudoVLUXSEG3EI32_V_M1_MF2 |
| 0U, // PseudoVLUXSEG3EI32_V_M1_MF2_MASK |
| 0U, // PseudoVLUXSEG3EI32_V_M1_MF2_TU |
| 0U, // PseudoVLUXSEG3EI32_V_M1_MF4 |
| 0U, // PseudoVLUXSEG3EI32_V_M1_MF4_MASK |
| 0U, // PseudoVLUXSEG3EI32_V_M1_MF4_TU |
| 0U, // PseudoVLUXSEG3EI32_V_M2_M1 |
| 0U, // PseudoVLUXSEG3EI32_V_M2_M1_MASK |
| 0U, // PseudoVLUXSEG3EI32_V_M2_M1_TU |
| 0U, // PseudoVLUXSEG3EI32_V_M2_M2 |
| 0U, // PseudoVLUXSEG3EI32_V_M2_M2_MASK |
| 0U, // PseudoVLUXSEG3EI32_V_M2_M2_TU |
| 0U, // PseudoVLUXSEG3EI32_V_M2_MF2 |
| 0U, // PseudoVLUXSEG3EI32_V_M2_MF2_MASK |
| 0U, // PseudoVLUXSEG3EI32_V_M2_MF2_TU |
| 0U, // PseudoVLUXSEG3EI32_V_M4_M1 |
| 0U, // PseudoVLUXSEG3EI32_V_M4_M1_MASK |
| 0U, // PseudoVLUXSEG3EI32_V_M4_M1_TU |
| 0U, // PseudoVLUXSEG3EI32_V_M4_M2 |
| 0U, // PseudoVLUXSEG3EI32_V_M4_M2_MASK |
| 0U, // PseudoVLUXSEG3EI32_V_M4_M2_TU |
| 0U, // PseudoVLUXSEG3EI32_V_M8_M2 |
| 0U, // PseudoVLUXSEG3EI32_V_M8_M2_MASK |
| 0U, // PseudoVLUXSEG3EI32_V_M8_M2_TU |
| 0U, // PseudoVLUXSEG3EI32_V_MF2_M1 |
| 0U, // PseudoVLUXSEG3EI32_V_MF2_M1_MASK |
| 0U, // PseudoVLUXSEG3EI32_V_MF2_M1_TU |
| 0U, // PseudoVLUXSEG3EI32_V_MF2_MF2 |
| 0U, // PseudoVLUXSEG3EI32_V_MF2_MF2_MASK |
| 0U, // PseudoVLUXSEG3EI32_V_MF2_MF2_TU |
| 0U, // PseudoVLUXSEG3EI32_V_MF2_MF4 |
| 0U, // PseudoVLUXSEG3EI32_V_MF2_MF4_MASK |
| 0U, // PseudoVLUXSEG3EI32_V_MF2_MF4_TU |
| 0U, // PseudoVLUXSEG3EI32_V_MF2_MF8 |
| 0U, // PseudoVLUXSEG3EI32_V_MF2_MF8_MASK |
| 0U, // PseudoVLUXSEG3EI32_V_MF2_MF8_TU |
| 0U, // PseudoVLUXSEG3EI64_V_M1_M1 |
| 0U, // PseudoVLUXSEG3EI64_V_M1_M1_MASK |
| 0U, // PseudoVLUXSEG3EI64_V_M1_M1_TU |
| 0U, // PseudoVLUXSEG3EI64_V_M1_MF2 |
| 0U, // PseudoVLUXSEG3EI64_V_M1_MF2_MASK |
| 0U, // PseudoVLUXSEG3EI64_V_M1_MF2_TU |
| 0U, // PseudoVLUXSEG3EI64_V_M1_MF4 |
| 0U, // PseudoVLUXSEG3EI64_V_M1_MF4_MASK |
| 0U, // PseudoVLUXSEG3EI64_V_M1_MF4_TU |
| 0U, // PseudoVLUXSEG3EI64_V_M1_MF8 |
| 0U, // PseudoVLUXSEG3EI64_V_M1_MF8_MASK |
| 0U, // PseudoVLUXSEG3EI64_V_M1_MF8_TU |
| 0U, // PseudoVLUXSEG3EI64_V_M2_M1 |
| 0U, // PseudoVLUXSEG3EI64_V_M2_M1_MASK |
| 0U, // PseudoVLUXSEG3EI64_V_M2_M1_TU |
| 0U, // PseudoVLUXSEG3EI64_V_M2_M2 |
| 0U, // PseudoVLUXSEG3EI64_V_M2_M2_MASK |
| 0U, // PseudoVLUXSEG3EI64_V_M2_M2_TU |
| 0U, // PseudoVLUXSEG3EI64_V_M2_MF2 |
| 0U, // PseudoVLUXSEG3EI64_V_M2_MF2_MASK |
| 0U, // PseudoVLUXSEG3EI64_V_M2_MF2_TU |
| 0U, // PseudoVLUXSEG3EI64_V_M2_MF4 |
| 0U, // PseudoVLUXSEG3EI64_V_M2_MF4_MASK |
| 0U, // PseudoVLUXSEG3EI64_V_M2_MF4_TU |
| 0U, // PseudoVLUXSEG3EI64_V_M4_M1 |
| 0U, // PseudoVLUXSEG3EI64_V_M4_M1_MASK |
| 0U, // PseudoVLUXSEG3EI64_V_M4_M1_TU |
| 0U, // PseudoVLUXSEG3EI64_V_M4_M2 |
| 0U, // PseudoVLUXSEG3EI64_V_M4_M2_MASK |
| 0U, // PseudoVLUXSEG3EI64_V_M4_M2_TU |
| 0U, // PseudoVLUXSEG3EI64_V_M4_MF2 |
| 0U, // PseudoVLUXSEG3EI64_V_M4_MF2_MASK |
| 0U, // PseudoVLUXSEG3EI64_V_M4_MF2_TU |
| 0U, // PseudoVLUXSEG3EI64_V_M8_M1 |
| 0U, // PseudoVLUXSEG3EI64_V_M8_M1_MASK |
| 0U, // PseudoVLUXSEG3EI64_V_M8_M1_TU |
| 0U, // PseudoVLUXSEG3EI64_V_M8_M2 |
| 0U, // PseudoVLUXSEG3EI64_V_M8_M2_MASK |
| 0U, // PseudoVLUXSEG3EI64_V_M8_M2_TU |
| 0U, // PseudoVLUXSEG3EI8_V_M1_M1 |
| 0U, // PseudoVLUXSEG3EI8_V_M1_M1_MASK |
| 0U, // PseudoVLUXSEG3EI8_V_M1_M1_TU |
| 0U, // PseudoVLUXSEG3EI8_V_M1_M2 |
| 0U, // PseudoVLUXSEG3EI8_V_M1_M2_MASK |
| 0U, // PseudoVLUXSEG3EI8_V_M1_M2_TU |
| 0U, // PseudoVLUXSEG3EI8_V_M2_M2 |
| 0U, // PseudoVLUXSEG3EI8_V_M2_M2_MASK |
| 0U, // PseudoVLUXSEG3EI8_V_M2_M2_TU |
| 0U, // PseudoVLUXSEG3EI8_V_MF2_M1 |
| 0U, // PseudoVLUXSEG3EI8_V_MF2_M1_MASK |
| 0U, // PseudoVLUXSEG3EI8_V_MF2_M1_TU |
| 0U, // PseudoVLUXSEG3EI8_V_MF2_M2 |
| 0U, // PseudoVLUXSEG3EI8_V_MF2_M2_MASK |
| 0U, // PseudoVLUXSEG3EI8_V_MF2_M2_TU |
| 0U, // PseudoVLUXSEG3EI8_V_MF2_MF2 |
| 0U, // PseudoVLUXSEG3EI8_V_MF2_MF2_MASK |
| 0U, // PseudoVLUXSEG3EI8_V_MF2_MF2_TU |
| 0U, // PseudoVLUXSEG3EI8_V_MF4_M1 |
| 0U, // PseudoVLUXSEG3EI8_V_MF4_M1_MASK |
| 0U, // PseudoVLUXSEG3EI8_V_MF4_M1_TU |
| 0U, // PseudoVLUXSEG3EI8_V_MF4_M2 |
| 0U, // PseudoVLUXSEG3EI8_V_MF4_M2_MASK |
| 0U, // PseudoVLUXSEG3EI8_V_MF4_M2_TU |
| 0U, // PseudoVLUXSEG3EI8_V_MF4_MF2 |
| 0U, // PseudoVLUXSEG3EI8_V_MF4_MF2_MASK |
| 0U, // PseudoVLUXSEG3EI8_V_MF4_MF2_TU |
| 0U, // PseudoVLUXSEG3EI8_V_MF4_MF4 |
| 0U, // PseudoVLUXSEG3EI8_V_MF4_MF4_MASK |
| 0U, // PseudoVLUXSEG3EI8_V_MF4_MF4_TU |
| 0U, // PseudoVLUXSEG3EI8_V_MF8_M1 |
| 0U, // PseudoVLUXSEG3EI8_V_MF8_M1_MASK |
| 0U, // PseudoVLUXSEG3EI8_V_MF8_M1_TU |
| 0U, // PseudoVLUXSEG3EI8_V_MF8_MF2 |
| 0U, // PseudoVLUXSEG3EI8_V_MF8_MF2_MASK |
| 0U, // PseudoVLUXSEG3EI8_V_MF8_MF2_TU |
| 0U, // PseudoVLUXSEG3EI8_V_MF8_MF4 |
| 0U, // PseudoVLUXSEG3EI8_V_MF8_MF4_MASK |
| 0U, // PseudoVLUXSEG3EI8_V_MF8_MF4_TU |
| 0U, // PseudoVLUXSEG3EI8_V_MF8_MF8 |
| 0U, // PseudoVLUXSEG3EI8_V_MF8_MF8_MASK |
| 0U, // PseudoVLUXSEG3EI8_V_MF8_MF8_TU |
| 0U, // PseudoVLUXSEG4EI16_V_M1_M1 |
| 0U, // PseudoVLUXSEG4EI16_V_M1_M1_MASK |
| 0U, // PseudoVLUXSEG4EI16_V_M1_M1_TU |
| 0U, // PseudoVLUXSEG4EI16_V_M1_M2 |
| 0U, // PseudoVLUXSEG4EI16_V_M1_M2_MASK |
| 0U, // PseudoVLUXSEG4EI16_V_M1_M2_TU |
| 0U, // PseudoVLUXSEG4EI16_V_M1_MF2 |
| 0U, // PseudoVLUXSEG4EI16_V_M1_MF2_MASK |
| 0U, // PseudoVLUXSEG4EI16_V_M1_MF2_TU |
| 0U, // PseudoVLUXSEG4EI16_V_M2_M1 |
| 0U, // PseudoVLUXSEG4EI16_V_M2_M1_MASK |
| 0U, // PseudoVLUXSEG4EI16_V_M2_M1_TU |
| 0U, // PseudoVLUXSEG4EI16_V_M2_M2 |
| 0U, // PseudoVLUXSEG4EI16_V_M2_M2_MASK |
| 0U, // PseudoVLUXSEG4EI16_V_M2_M2_TU |
| 0U, // PseudoVLUXSEG4EI16_V_M4_M2 |
| 0U, // PseudoVLUXSEG4EI16_V_M4_M2_MASK |
| 0U, // PseudoVLUXSEG4EI16_V_M4_M2_TU |
| 0U, // PseudoVLUXSEG4EI16_V_MF2_M1 |
| 0U, // PseudoVLUXSEG4EI16_V_MF2_M1_MASK |
| 0U, // PseudoVLUXSEG4EI16_V_MF2_M1_TU |
| 0U, // PseudoVLUXSEG4EI16_V_MF2_M2 |
| 0U, // PseudoVLUXSEG4EI16_V_MF2_M2_MASK |
| 0U, // PseudoVLUXSEG4EI16_V_MF2_M2_TU |
| 0U, // PseudoVLUXSEG4EI16_V_MF2_MF2 |
| 0U, // PseudoVLUXSEG4EI16_V_MF2_MF2_MASK |
| 0U, // PseudoVLUXSEG4EI16_V_MF2_MF2_TU |
| 0U, // PseudoVLUXSEG4EI16_V_MF2_MF4 |
| 0U, // PseudoVLUXSEG4EI16_V_MF2_MF4_MASK |
| 0U, // PseudoVLUXSEG4EI16_V_MF2_MF4_TU |
| 0U, // PseudoVLUXSEG4EI16_V_MF4_M1 |
| 0U, // PseudoVLUXSEG4EI16_V_MF4_M1_MASK |
| 0U, // PseudoVLUXSEG4EI16_V_MF4_M1_TU |
| 0U, // PseudoVLUXSEG4EI16_V_MF4_MF2 |
| 0U, // PseudoVLUXSEG4EI16_V_MF4_MF2_MASK |
| 0U, // PseudoVLUXSEG4EI16_V_MF4_MF2_TU |
| 0U, // PseudoVLUXSEG4EI16_V_MF4_MF4 |
| 0U, // PseudoVLUXSEG4EI16_V_MF4_MF4_MASK |
| 0U, // PseudoVLUXSEG4EI16_V_MF4_MF4_TU |
| 0U, // PseudoVLUXSEG4EI16_V_MF4_MF8 |
| 0U, // PseudoVLUXSEG4EI16_V_MF4_MF8_MASK |
| 0U, // PseudoVLUXSEG4EI16_V_MF4_MF8_TU |
| 0U, // PseudoVLUXSEG4EI32_V_M1_M1 |
| 0U, // PseudoVLUXSEG4EI32_V_M1_M1_MASK |
| 0U, // PseudoVLUXSEG4EI32_V_M1_M1_TU |
| 0U, // PseudoVLUXSEG4EI32_V_M1_M2 |
| 0U, // PseudoVLUXSEG4EI32_V_M1_M2_MASK |
| 0U, // PseudoVLUXSEG4EI32_V_M1_M2_TU |
| 0U, // PseudoVLUXSEG4EI32_V_M1_MF2 |
| 0U, // PseudoVLUXSEG4EI32_V_M1_MF2_MASK |
| 0U, // PseudoVLUXSEG4EI32_V_M1_MF2_TU |
| 0U, // PseudoVLUXSEG4EI32_V_M1_MF4 |
| 0U, // PseudoVLUXSEG4EI32_V_M1_MF4_MASK |
| 0U, // PseudoVLUXSEG4EI32_V_M1_MF4_TU |
| 0U, // PseudoVLUXSEG4EI32_V_M2_M1 |
| 0U, // PseudoVLUXSEG4EI32_V_M2_M1_MASK |
| 0U, // PseudoVLUXSEG4EI32_V_M2_M1_TU |
| 0U, // PseudoVLUXSEG4EI32_V_M2_M2 |
| 0U, // PseudoVLUXSEG4EI32_V_M2_M2_MASK |
| 0U, // PseudoVLUXSEG4EI32_V_M2_M2_TU |
| 0U, // PseudoVLUXSEG4EI32_V_M2_MF2 |
| 0U, // PseudoVLUXSEG4EI32_V_M2_MF2_MASK |
| 0U, // PseudoVLUXSEG4EI32_V_M2_MF2_TU |
| 0U, // PseudoVLUXSEG4EI32_V_M4_M1 |
| 0U, // PseudoVLUXSEG4EI32_V_M4_M1_MASK |
| 0U, // PseudoVLUXSEG4EI32_V_M4_M1_TU |
| 0U, // PseudoVLUXSEG4EI32_V_M4_M2 |
| 0U, // PseudoVLUXSEG4EI32_V_M4_M2_MASK |
| 0U, // PseudoVLUXSEG4EI32_V_M4_M2_TU |
| 0U, // PseudoVLUXSEG4EI32_V_M8_M2 |
| 0U, // PseudoVLUXSEG4EI32_V_M8_M2_MASK |
| 0U, // PseudoVLUXSEG4EI32_V_M8_M2_TU |
| 0U, // PseudoVLUXSEG4EI32_V_MF2_M1 |
| 0U, // PseudoVLUXSEG4EI32_V_MF2_M1_MASK |
| 0U, // PseudoVLUXSEG4EI32_V_MF2_M1_TU |
| 0U, // PseudoVLUXSEG4EI32_V_MF2_MF2 |
| 0U, // PseudoVLUXSEG4EI32_V_MF2_MF2_MASK |
| 0U, // PseudoVLUXSEG4EI32_V_MF2_MF2_TU |
| 0U, // PseudoVLUXSEG4EI32_V_MF2_MF4 |
| 0U, // PseudoVLUXSEG4EI32_V_MF2_MF4_MASK |
| 0U, // PseudoVLUXSEG4EI32_V_MF2_MF4_TU |
| 0U, // PseudoVLUXSEG4EI32_V_MF2_MF8 |
| 0U, // PseudoVLUXSEG4EI32_V_MF2_MF8_MASK |
| 0U, // PseudoVLUXSEG4EI32_V_MF2_MF8_TU |
| 0U, // PseudoVLUXSEG4EI64_V_M1_M1 |
| 0U, // PseudoVLUXSEG4EI64_V_M1_M1_MASK |
| 0U, // PseudoVLUXSEG4EI64_V_M1_M1_TU |
| 0U, // PseudoVLUXSEG4EI64_V_M1_MF2 |
| 0U, // PseudoVLUXSEG4EI64_V_M1_MF2_MASK |
| 0U, // PseudoVLUXSEG4EI64_V_M1_MF2_TU |
| 0U, // PseudoVLUXSEG4EI64_V_M1_MF4 |
| 0U, // PseudoVLUXSEG4EI64_V_M1_MF4_MASK |
| 0U, // PseudoVLUXSEG4EI64_V_M1_MF4_TU |
| 0U, // PseudoVLUXSEG4EI64_V_M1_MF8 |
| 0U, // PseudoVLUXSEG4EI64_V_M1_MF8_MASK |
| 0U, // PseudoVLUXSEG4EI64_V_M1_MF8_TU |
| 0U, // PseudoVLUXSEG4EI64_V_M2_M1 |
| 0U, // PseudoVLUXSEG4EI64_V_M2_M1_MASK |
| 0U, // PseudoVLUXSEG4EI64_V_M2_M1_TU |
| 0U, // PseudoVLUXSEG4EI64_V_M2_M2 |
| 0U, // PseudoVLUXSEG4EI64_V_M2_M2_MASK |
| 0U, // PseudoVLUXSEG4EI64_V_M2_M2_TU |
| 0U, // PseudoVLUXSEG4EI64_V_M2_MF2 |
| 0U, // PseudoVLUXSEG4EI64_V_M2_MF2_MASK |
| 0U, // PseudoVLUXSEG4EI64_V_M2_MF2_TU |
| 0U, // PseudoVLUXSEG4EI64_V_M2_MF4 |
| 0U, // PseudoVLUXSEG4EI64_V_M2_MF4_MASK |
| 0U, // PseudoVLUXSEG4EI64_V_M2_MF4_TU |
| 0U, // PseudoVLUXSEG4EI64_V_M4_M1 |
| 0U, // PseudoVLUXSEG4EI64_V_M4_M1_MASK |
| 0U, // PseudoVLUXSEG4EI64_V_M4_M1_TU |
| 0U, // PseudoVLUXSEG4EI64_V_M4_M2 |
| 0U, // PseudoVLUXSEG4EI64_V_M4_M2_MASK |
| 0U, // PseudoVLUXSEG4EI64_V_M4_M2_TU |
| 0U, // PseudoVLUXSEG4EI64_V_M4_MF2 |
| 0U, // PseudoVLUXSEG4EI64_V_M4_MF2_MASK |
| 0U, // PseudoVLUXSEG4EI64_V_M4_MF2_TU |
| 0U, // PseudoVLUXSEG4EI64_V_M8_M1 |
| 0U, // PseudoVLUXSEG4EI64_V_M8_M1_MASK |
| 0U, // PseudoVLUXSEG4EI64_V_M8_M1_TU |
| 0U, // PseudoVLUXSEG4EI64_V_M8_M2 |
| 0U, // PseudoVLUXSEG4EI64_V_M8_M2_MASK |
| 0U, // PseudoVLUXSEG4EI64_V_M8_M2_TU |
| 0U, // PseudoVLUXSEG4EI8_V_M1_M1 |
| 0U, // PseudoVLUXSEG4EI8_V_M1_M1_MASK |
| 0U, // PseudoVLUXSEG4EI8_V_M1_M1_TU |
| 0U, // PseudoVLUXSEG4EI8_V_M1_M2 |
| 0U, // PseudoVLUXSEG4EI8_V_M1_M2_MASK |
| 0U, // PseudoVLUXSEG4EI8_V_M1_M2_TU |
| 0U, // PseudoVLUXSEG4EI8_V_M2_M2 |
| 0U, // PseudoVLUXSEG4EI8_V_M2_M2_MASK |
| 0U, // PseudoVLUXSEG4EI8_V_M2_M2_TU |
| 0U, // PseudoVLUXSEG4EI8_V_MF2_M1 |
| 0U, // PseudoVLUXSEG4EI8_V_MF2_M1_MASK |
| 0U, // PseudoVLUXSEG4EI8_V_MF2_M1_TU |
| 0U, // PseudoVLUXSEG4EI8_V_MF2_M2 |
| 0U, // PseudoVLUXSEG4EI8_V_MF2_M2_MASK |
| 0U, // PseudoVLUXSEG4EI8_V_MF2_M2_TU |
| 0U, // PseudoVLUXSEG4EI8_V_MF2_MF2 |
| 0U, // PseudoVLUXSEG4EI8_V_MF2_MF2_MASK |
| 0U, // PseudoVLUXSEG4EI8_V_MF2_MF2_TU |
| 0U, // PseudoVLUXSEG4EI8_V_MF4_M1 |
| 0U, // PseudoVLUXSEG4EI8_V_MF4_M1_MASK |
| 0U, // PseudoVLUXSEG4EI8_V_MF4_M1_TU |
| 0U, // PseudoVLUXSEG4EI8_V_MF4_M2 |
| 0U, // PseudoVLUXSEG4EI8_V_MF4_M2_MASK |
| 0U, // PseudoVLUXSEG4EI8_V_MF4_M2_TU |
| 0U, // PseudoVLUXSEG4EI8_V_MF4_MF2 |
| 0U, // PseudoVLUXSEG4EI8_V_MF4_MF2_MASK |
| 0U, // PseudoVLUXSEG4EI8_V_MF4_MF2_TU |
| 0U, // PseudoVLUXSEG4EI8_V_MF4_MF4 |
| 0U, // PseudoVLUXSEG4EI8_V_MF4_MF4_MASK |
| 0U, // PseudoVLUXSEG4EI8_V_MF4_MF4_TU |
| 0U, // PseudoVLUXSEG4EI8_V_MF8_M1 |
| 0U, // PseudoVLUXSEG4EI8_V_MF8_M1_MASK |
| 0U, // PseudoVLUXSEG4EI8_V_MF8_M1_TU |
| 0U, // PseudoVLUXSEG4EI8_V_MF8_MF2 |
| 0U, // PseudoVLUXSEG4EI8_V_MF8_MF2_MASK |
| 0U, // PseudoVLUXSEG4EI8_V_MF8_MF2_TU |
| 0U, // PseudoVLUXSEG4EI8_V_MF8_MF4 |
| 0U, // PseudoVLUXSEG4EI8_V_MF8_MF4_MASK |
| 0U, // PseudoVLUXSEG4EI8_V_MF8_MF4_TU |
| 0U, // PseudoVLUXSEG4EI8_V_MF8_MF8 |
| 0U, // PseudoVLUXSEG4EI8_V_MF8_MF8_MASK |
| 0U, // PseudoVLUXSEG4EI8_V_MF8_MF8_TU |
| 0U, // PseudoVLUXSEG5EI16_V_M1_M1 |
| 0U, // PseudoVLUXSEG5EI16_V_M1_M1_MASK |
| 0U, // PseudoVLUXSEG5EI16_V_M1_M1_TU |
| 0U, // PseudoVLUXSEG5EI16_V_M1_MF2 |
| 0U, // PseudoVLUXSEG5EI16_V_M1_MF2_MASK |
| 0U, // PseudoVLUXSEG5EI16_V_M1_MF2_TU |
| 0U, // PseudoVLUXSEG5EI16_V_M2_M1 |
| 0U, // PseudoVLUXSEG5EI16_V_M2_M1_MASK |
| 0U, // PseudoVLUXSEG5EI16_V_M2_M1_TU |
| 0U, // PseudoVLUXSEG5EI16_V_MF2_M1 |
| 0U, // PseudoVLUXSEG5EI16_V_MF2_M1_MASK |
| 0U, // PseudoVLUXSEG5EI16_V_MF2_M1_TU |
| 0U, // PseudoVLUXSEG5EI16_V_MF2_MF2 |
| 0U, // PseudoVLUXSEG5EI16_V_MF2_MF2_MASK |
| 0U, // PseudoVLUXSEG5EI16_V_MF2_MF2_TU |
| 0U, // PseudoVLUXSEG5EI16_V_MF2_MF4 |
| 0U, // PseudoVLUXSEG5EI16_V_MF2_MF4_MASK |
| 0U, // PseudoVLUXSEG5EI16_V_MF2_MF4_TU |
| 0U, // PseudoVLUXSEG5EI16_V_MF4_M1 |
| 0U, // PseudoVLUXSEG5EI16_V_MF4_M1_MASK |
| 0U, // PseudoVLUXSEG5EI16_V_MF4_M1_TU |
| 0U, // PseudoVLUXSEG5EI16_V_MF4_MF2 |
| 0U, // PseudoVLUXSEG5EI16_V_MF4_MF2_MASK |
| 0U, // PseudoVLUXSEG5EI16_V_MF4_MF2_TU |
| 0U, // PseudoVLUXSEG5EI16_V_MF4_MF4 |
| 0U, // PseudoVLUXSEG5EI16_V_MF4_MF4_MASK |
| 0U, // PseudoVLUXSEG5EI16_V_MF4_MF4_TU |
| 0U, // PseudoVLUXSEG5EI16_V_MF4_MF8 |
| 0U, // PseudoVLUXSEG5EI16_V_MF4_MF8_MASK |
| 0U, // PseudoVLUXSEG5EI16_V_MF4_MF8_TU |
| 0U, // PseudoVLUXSEG5EI32_V_M1_M1 |
| 0U, // PseudoVLUXSEG5EI32_V_M1_M1_MASK |
| 0U, // PseudoVLUXSEG5EI32_V_M1_M1_TU |
| 0U, // PseudoVLUXSEG5EI32_V_M1_MF2 |
| 0U, // PseudoVLUXSEG5EI32_V_M1_MF2_MASK |
| 0U, // PseudoVLUXSEG5EI32_V_M1_MF2_TU |
| 0U, // PseudoVLUXSEG5EI32_V_M1_MF4 |
| 0U, // PseudoVLUXSEG5EI32_V_M1_MF4_MASK |
| 0U, // PseudoVLUXSEG5EI32_V_M1_MF4_TU |
| 0U, // PseudoVLUXSEG5EI32_V_M2_M1 |
| 0U, // PseudoVLUXSEG5EI32_V_M2_M1_MASK |
| 0U, // PseudoVLUXSEG5EI32_V_M2_M1_TU |
| 0U, // PseudoVLUXSEG5EI32_V_M2_MF2 |
| 0U, // PseudoVLUXSEG5EI32_V_M2_MF2_MASK |
| 0U, // PseudoVLUXSEG5EI32_V_M2_MF2_TU |
| 0U, // PseudoVLUXSEG5EI32_V_M4_M1 |
| 0U, // PseudoVLUXSEG5EI32_V_M4_M1_MASK |
| 0U, // PseudoVLUXSEG5EI32_V_M4_M1_TU |
| 0U, // PseudoVLUXSEG5EI32_V_MF2_M1 |
| 0U, // PseudoVLUXSEG5EI32_V_MF2_M1_MASK |
| 0U, // PseudoVLUXSEG5EI32_V_MF2_M1_TU |
| 0U, // PseudoVLUXSEG5EI32_V_MF2_MF2 |
| 0U, // PseudoVLUXSEG5EI32_V_MF2_MF2_MASK |
| 0U, // PseudoVLUXSEG5EI32_V_MF2_MF2_TU |
| 0U, // PseudoVLUXSEG5EI32_V_MF2_MF4 |
| 0U, // PseudoVLUXSEG5EI32_V_MF2_MF4_MASK |
| 0U, // PseudoVLUXSEG5EI32_V_MF2_MF4_TU |
| 0U, // PseudoVLUXSEG5EI32_V_MF2_MF8 |
| 0U, // PseudoVLUXSEG5EI32_V_MF2_MF8_MASK |
| 0U, // PseudoVLUXSEG5EI32_V_MF2_MF8_TU |
| 0U, // PseudoVLUXSEG5EI64_V_M1_M1 |
| 0U, // PseudoVLUXSEG5EI64_V_M1_M1_MASK |
| 0U, // PseudoVLUXSEG5EI64_V_M1_M1_TU |
| 0U, // PseudoVLUXSEG5EI64_V_M1_MF2 |
| 0U, // PseudoVLUXSEG5EI64_V_M1_MF2_MASK |
| 0U, // PseudoVLUXSEG5EI64_V_M1_MF2_TU |
| 0U, // PseudoVLUXSEG5EI64_V_M1_MF4 |
| 0U, // PseudoVLUXSEG5EI64_V_M1_MF4_MASK |
| 0U, // PseudoVLUXSEG5EI64_V_M1_MF4_TU |
| 0U, // PseudoVLUXSEG5EI64_V_M1_MF8 |
| 0U, // PseudoVLUXSEG5EI64_V_M1_MF8_MASK |
| 0U, // PseudoVLUXSEG5EI64_V_M1_MF8_TU |
| 0U, // PseudoVLUXSEG5EI64_V_M2_M1 |
| 0U, // PseudoVLUXSEG5EI64_V_M2_M1_MASK |
| 0U, // PseudoVLUXSEG5EI64_V_M2_M1_TU |
| 0U, // PseudoVLUXSEG5EI64_V_M2_MF2 |
| 0U, // PseudoVLUXSEG5EI64_V_M2_MF2_MASK |
| 0U, // PseudoVLUXSEG5EI64_V_M2_MF2_TU |
| 0U, // PseudoVLUXSEG5EI64_V_M2_MF4 |
| 0U, // PseudoVLUXSEG5EI64_V_M2_MF4_MASK |
| 0U, // PseudoVLUXSEG5EI64_V_M2_MF4_TU |
| 0U, // PseudoVLUXSEG5EI64_V_M4_M1 |
| 0U, // PseudoVLUXSEG5EI64_V_M4_M1_MASK |
| 0U, // PseudoVLUXSEG5EI64_V_M4_M1_TU |
| 0U, // PseudoVLUXSEG5EI64_V_M4_MF2 |
| 0U, // PseudoVLUXSEG5EI64_V_M4_MF2_MASK |
| 0U, // PseudoVLUXSEG5EI64_V_M4_MF2_TU |
| 0U, // PseudoVLUXSEG5EI64_V_M8_M1 |
| 0U, // PseudoVLUXSEG5EI64_V_M8_M1_MASK |
| 0U, // PseudoVLUXSEG5EI64_V_M8_M1_TU |
| 0U, // PseudoVLUXSEG5EI8_V_M1_M1 |
| 0U, // PseudoVLUXSEG5EI8_V_M1_M1_MASK |
| 0U, // PseudoVLUXSEG5EI8_V_M1_M1_TU |
| 0U, // PseudoVLUXSEG5EI8_V_MF2_M1 |
| 0U, // PseudoVLUXSEG5EI8_V_MF2_M1_MASK |
| 0U, // PseudoVLUXSEG5EI8_V_MF2_M1_TU |
| 0U, // PseudoVLUXSEG5EI8_V_MF2_MF2 |
| 0U, // PseudoVLUXSEG5EI8_V_MF2_MF2_MASK |
| 0U, // PseudoVLUXSEG5EI8_V_MF2_MF2_TU |
| 0U, // PseudoVLUXSEG5EI8_V_MF4_M1 |
| 0U, // PseudoVLUXSEG5EI8_V_MF4_M1_MASK |
| 0U, // PseudoVLUXSEG5EI8_V_MF4_M1_TU |
| 0U, // PseudoVLUXSEG5EI8_V_MF4_MF2 |
| 0U, // PseudoVLUXSEG5EI8_V_MF4_MF2_MASK |
| 0U, // PseudoVLUXSEG5EI8_V_MF4_MF2_TU |
| 0U, // PseudoVLUXSEG5EI8_V_MF4_MF4 |
| 0U, // PseudoVLUXSEG5EI8_V_MF4_MF4_MASK |
| 0U, // PseudoVLUXSEG5EI8_V_MF4_MF4_TU |
| 0U, // PseudoVLUXSEG5EI8_V_MF8_M1 |
| 0U, // PseudoVLUXSEG5EI8_V_MF8_M1_MASK |
| 0U, // PseudoVLUXSEG5EI8_V_MF8_M1_TU |
| 0U, // PseudoVLUXSEG5EI8_V_MF8_MF2 |
| 0U, // PseudoVLUXSEG5EI8_V_MF8_MF2_MASK |
| 0U, // PseudoVLUXSEG5EI8_V_MF8_MF2_TU |
| 0U, // PseudoVLUXSEG5EI8_V_MF8_MF4 |
| 0U, // PseudoVLUXSEG5EI8_V_MF8_MF4_MASK |
| 0U, // PseudoVLUXSEG5EI8_V_MF8_MF4_TU |
| 0U, // PseudoVLUXSEG5EI8_V_MF8_MF8 |
| 0U, // PseudoVLUXSEG5EI8_V_MF8_MF8_MASK |
| 0U, // PseudoVLUXSEG5EI8_V_MF8_MF8_TU |
| 0U, // PseudoVLUXSEG6EI16_V_M1_M1 |
| 0U, // PseudoVLUXSEG6EI16_V_M1_M1_MASK |
| 0U, // PseudoVLUXSEG6EI16_V_M1_M1_TU |
| 0U, // PseudoVLUXSEG6EI16_V_M1_MF2 |
| 0U, // PseudoVLUXSEG6EI16_V_M1_MF2_MASK |
| 0U, // PseudoVLUXSEG6EI16_V_M1_MF2_TU |
| 0U, // PseudoVLUXSEG6EI16_V_M2_M1 |
| 0U, // PseudoVLUXSEG6EI16_V_M2_M1_MASK |
| 0U, // PseudoVLUXSEG6EI16_V_M2_M1_TU |
| 0U, // PseudoVLUXSEG6EI16_V_MF2_M1 |
| 0U, // PseudoVLUXSEG6EI16_V_MF2_M1_MASK |
| 0U, // PseudoVLUXSEG6EI16_V_MF2_M1_TU |
| 0U, // PseudoVLUXSEG6EI16_V_MF2_MF2 |
| 0U, // PseudoVLUXSEG6EI16_V_MF2_MF2_MASK |
| 0U, // PseudoVLUXSEG6EI16_V_MF2_MF2_TU |
| 0U, // PseudoVLUXSEG6EI16_V_MF2_MF4 |
| 0U, // PseudoVLUXSEG6EI16_V_MF2_MF4_MASK |
| 0U, // PseudoVLUXSEG6EI16_V_MF2_MF4_TU |
| 0U, // PseudoVLUXSEG6EI16_V_MF4_M1 |
| 0U, // PseudoVLUXSEG6EI16_V_MF4_M1_MASK |
| 0U, // PseudoVLUXSEG6EI16_V_MF4_M1_TU |
| 0U, // PseudoVLUXSEG6EI16_V_MF4_MF2 |
| 0U, // PseudoVLUXSEG6EI16_V_MF4_MF2_MASK |
| 0U, // PseudoVLUXSEG6EI16_V_MF4_MF2_TU |
| 0U, // PseudoVLUXSEG6EI16_V_MF4_MF4 |
| 0U, // PseudoVLUXSEG6EI16_V_MF4_MF4_MASK |
| 0U, // PseudoVLUXSEG6EI16_V_MF4_MF4_TU |
| 0U, // PseudoVLUXSEG6EI16_V_MF4_MF8 |
| 0U, // PseudoVLUXSEG6EI16_V_MF4_MF8_MASK |
| 0U, // PseudoVLUXSEG6EI16_V_MF4_MF8_TU |
| 0U, // PseudoVLUXSEG6EI32_V_M1_M1 |
| 0U, // PseudoVLUXSEG6EI32_V_M1_M1_MASK |
| 0U, // PseudoVLUXSEG6EI32_V_M1_M1_TU |
| 0U, // PseudoVLUXSEG6EI32_V_M1_MF2 |
| 0U, // PseudoVLUXSEG6EI32_V_M1_MF2_MASK |
| 0U, // PseudoVLUXSEG6EI32_V_M1_MF2_TU |
| 0U, // PseudoVLUXSEG6EI32_V_M1_MF4 |
| 0U, // PseudoVLUXSEG6EI32_V_M1_MF4_MASK |
| 0U, // PseudoVLUXSEG6EI32_V_M1_MF4_TU |
| 0U, // PseudoVLUXSEG6EI32_V_M2_M1 |
| 0U, // PseudoVLUXSEG6EI32_V_M2_M1_MASK |
| 0U, // PseudoVLUXSEG6EI32_V_M2_M1_TU |
| 0U, // PseudoVLUXSEG6EI32_V_M2_MF2 |
| 0U, // PseudoVLUXSEG6EI32_V_M2_MF2_MASK |
| 0U, // PseudoVLUXSEG6EI32_V_M2_MF2_TU |
| 0U, // PseudoVLUXSEG6EI32_V_M4_M1 |
| 0U, // PseudoVLUXSEG6EI32_V_M4_M1_MASK |
| 0U, // PseudoVLUXSEG6EI32_V_M4_M1_TU |
| 0U, // PseudoVLUXSEG6EI32_V_MF2_M1 |
| 0U, // PseudoVLUXSEG6EI32_V_MF2_M1_MASK |
| 0U, // PseudoVLUXSEG6EI32_V_MF2_M1_TU |
| 0U, // PseudoVLUXSEG6EI32_V_MF2_MF2 |
| 0U, // PseudoVLUXSEG6EI32_V_MF2_MF2_MASK |
| 0U, // PseudoVLUXSEG6EI32_V_MF2_MF2_TU |
| 0U, // PseudoVLUXSEG6EI32_V_MF2_MF4 |
| 0U, // PseudoVLUXSEG6EI32_V_MF2_MF4_MASK |
| 0U, // PseudoVLUXSEG6EI32_V_MF2_MF4_TU |
| 0U, // PseudoVLUXSEG6EI32_V_MF2_MF8 |
| 0U, // PseudoVLUXSEG6EI32_V_MF2_MF8_MASK |
| 0U, // PseudoVLUXSEG6EI32_V_MF2_MF8_TU |
| 0U, // PseudoVLUXSEG6EI64_V_M1_M1 |
| 0U, // PseudoVLUXSEG6EI64_V_M1_M1_MASK |
| 0U, // PseudoVLUXSEG6EI64_V_M1_M1_TU |
| 0U, // PseudoVLUXSEG6EI64_V_M1_MF2 |
| 0U, // PseudoVLUXSEG6EI64_V_M1_MF2_MASK |
| 0U, // PseudoVLUXSEG6EI64_V_M1_MF2_TU |
| 0U, // PseudoVLUXSEG6EI64_V_M1_MF4 |
| 0U, // PseudoVLUXSEG6EI64_V_M1_MF4_MASK |
| 0U, // PseudoVLUXSEG6EI64_V_M1_MF4_TU |
| 0U, // PseudoVLUXSEG6EI64_V_M1_MF8 |
| 0U, // PseudoVLUXSEG6EI64_V_M1_MF8_MASK |
| 0U, // PseudoVLUXSEG6EI64_V_M1_MF8_TU |
| 0U, // PseudoVLUXSEG6EI64_V_M2_M1 |
| 0U, // PseudoVLUXSEG6EI64_V_M2_M1_MASK |
| 0U, // PseudoVLUXSEG6EI64_V_M2_M1_TU |
| 0U, // PseudoVLUXSEG6EI64_V_M2_MF2 |
| 0U, // PseudoVLUXSEG6EI64_V_M2_MF2_MASK |
| 0U, // PseudoVLUXSEG6EI64_V_M2_MF2_TU |
| 0U, // PseudoVLUXSEG6EI64_V_M2_MF4 |
| 0U, // PseudoVLUXSEG6EI64_V_M2_MF4_MASK |
| 0U, // PseudoVLUXSEG6EI64_V_M2_MF4_TU |
| 0U, // PseudoVLUXSEG6EI64_V_M4_M1 |
| 0U, // PseudoVLUXSEG6EI64_V_M4_M1_MASK |
| 0U, // PseudoVLUXSEG6EI64_V_M4_M1_TU |
| 0U, // PseudoVLUXSEG6EI64_V_M4_MF2 |
| 0U, // PseudoVLUXSEG6EI64_V_M4_MF2_MASK |
| 0U, // PseudoVLUXSEG6EI64_V_M4_MF2_TU |
| 0U, // PseudoVLUXSEG6EI64_V_M8_M1 |
| 0U, // PseudoVLUXSEG6EI64_V_M8_M1_MASK |
| 0U, // PseudoVLUXSEG6EI64_V_M8_M1_TU |
| 0U, // PseudoVLUXSEG6EI8_V_M1_M1 |
| 0U, // PseudoVLUXSEG6EI8_V_M1_M1_MASK |
| 0U, // PseudoVLUXSEG6EI8_V_M1_M1_TU |
| 0U, // PseudoVLUXSEG6EI8_V_MF2_M1 |
| 0U, // PseudoVLUXSEG6EI8_V_MF2_M1_MASK |
| 0U, // PseudoVLUXSEG6EI8_V_MF2_M1_TU |
| 0U, // PseudoVLUXSEG6EI8_V_MF2_MF2 |
| 0U, // PseudoVLUXSEG6EI8_V_MF2_MF2_MASK |
| 0U, // PseudoVLUXSEG6EI8_V_MF2_MF2_TU |
| 0U, // PseudoVLUXSEG6EI8_V_MF4_M1 |
| 0U, // PseudoVLUXSEG6EI8_V_MF4_M1_MASK |
| 0U, // PseudoVLUXSEG6EI8_V_MF4_M1_TU |
| 0U, // PseudoVLUXSEG6EI8_V_MF4_MF2 |
| 0U, // PseudoVLUXSEG6EI8_V_MF4_MF2_MASK |
| 0U, // PseudoVLUXSEG6EI8_V_MF4_MF2_TU |
| 0U, // PseudoVLUXSEG6EI8_V_MF4_MF4 |
| 0U, // PseudoVLUXSEG6EI8_V_MF4_MF4_MASK |
| 0U, // PseudoVLUXSEG6EI8_V_MF4_MF4_TU |
| 0U, // PseudoVLUXSEG6EI8_V_MF8_M1 |
| 0U, // PseudoVLUXSEG6EI8_V_MF8_M1_MASK |
| 0U, // PseudoVLUXSEG6EI8_V_MF8_M1_TU |
| 0U, // PseudoVLUXSEG6EI8_V_MF8_MF2 |
| 0U, // PseudoVLUXSEG6EI8_V_MF8_MF2_MASK |
| 0U, // PseudoVLUXSEG6EI8_V_MF8_MF2_TU |
| 0U, // PseudoVLUXSEG6EI8_V_MF8_MF4 |
| 0U, // PseudoVLUXSEG6EI8_V_MF8_MF4_MASK |
| 0U, // PseudoVLUXSEG6EI8_V_MF8_MF4_TU |
| 0U, // PseudoVLUXSEG6EI8_V_MF8_MF8 |
| 0U, // PseudoVLUXSEG6EI8_V_MF8_MF8_MASK |
| 0U, // PseudoVLUXSEG6EI8_V_MF8_MF8_TU |
| 0U, // PseudoVLUXSEG7EI16_V_M1_M1 |
| 0U, // PseudoVLUXSEG7EI16_V_M1_M1_MASK |
| 0U, // PseudoVLUXSEG7EI16_V_M1_M1_TU |
| 0U, // PseudoVLUXSEG7EI16_V_M1_MF2 |
| 0U, // PseudoVLUXSEG7EI16_V_M1_MF2_MASK |
| 0U, // PseudoVLUXSEG7EI16_V_M1_MF2_TU |
| 0U, // PseudoVLUXSEG7EI16_V_M2_M1 |
| 0U, // PseudoVLUXSEG7EI16_V_M2_M1_MASK |
| 0U, // PseudoVLUXSEG7EI16_V_M2_M1_TU |
| 0U, // PseudoVLUXSEG7EI16_V_MF2_M1 |
| 0U, // PseudoVLUXSEG7EI16_V_MF2_M1_MASK |
| 0U, // PseudoVLUXSEG7EI16_V_MF2_M1_TU |
| 0U, // PseudoVLUXSEG7EI16_V_MF2_MF2 |
| 0U, // PseudoVLUXSEG7EI16_V_MF2_MF2_MASK |
| 0U, // PseudoVLUXSEG7EI16_V_MF2_MF2_TU |
| 0U, // PseudoVLUXSEG7EI16_V_MF2_MF4 |
| 0U, // PseudoVLUXSEG7EI16_V_MF2_MF4_MASK |
| 0U, // PseudoVLUXSEG7EI16_V_MF2_MF4_TU |
| 0U, // PseudoVLUXSEG7EI16_V_MF4_M1 |
| 0U, // PseudoVLUXSEG7EI16_V_MF4_M1_MASK |
| 0U, // PseudoVLUXSEG7EI16_V_MF4_M1_TU |
| 0U, // PseudoVLUXSEG7EI16_V_MF4_MF2 |
| 0U, // PseudoVLUXSEG7EI16_V_MF4_MF2_MASK |
| 0U, // PseudoVLUXSEG7EI16_V_MF4_MF2_TU |
| 0U, // PseudoVLUXSEG7EI16_V_MF4_MF4 |
| 0U, // PseudoVLUXSEG7EI16_V_MF4_MF4_MASK |
| 0U, // PseudoVLUXSEG7EI16_V_MF4_MF4_TU |
| 0U, // PseudoVLUXSEG7EI16_V_MF4_MF8 |
| 0U, // PseudoVLUXSEG7EI16_V_MF4_MF8_MASK |
| 0U, // PseudoVLUXSEG7EI16_V_MF4_MF8_TU |
| 0U, // PseudoVLUXSEG7EI32_V_M1_M1 |
| 0U, // PseudoVLUXSEG7EI32_V_M1_M1_MASK |
| 0U, // PseudoVLUXSEG7EI32_V_M1_M1_TU |
| 0U, // PseudoVLUXSEG7EI32_V_M1_MF2 |
| 0U, // PseudoVLUXSEG7EI32_V_M1_MF2_MASK |
| 0U, // PseudoVLUXSEG7EI32_V_M1_MF2_TU |
| 0U, // PseudoVLUXSEG7EI32_V_M1_MF4 |
| 0U, // PseudoVLUXSEG7EI32_V_M1_MF4_MASK |
| 0U, // PseudoVLUXSEG7EI32_V_M1_MF4_TU |
| 0U, // PseudoVLUXSEG7EI32_V_M2_M1 |
| 0U, // PseudoVLUXSEG7EI32_V_M2_M1_MASK |
| 0U, // PseudoVLUXSEG7EI32_V_M2_M1_TU |
| 0U, // PseudoVLUXSEG7EI32_V_M2_MF2 |
| 0U, // PseudoVLUXSEG7EI32_V_M2_MF2_MASK |
| 0U, // PseudoVLUXSEG7EI32_V_M2_MF2_TU |
| 0U, // PseudoVLUXSEG7EI32_V_M4_M1 |
| 0U, // PseudoVLUXSEG7EI32_V_M4_M1_MASK |
| 0U, // PseudoVLUXSEG7EI32_V_M4_M1_TU |
| 0U, // PseudoVLUXSEG7EI32_V_MF2_M1 |
| 0U, // PseudoVLUXSEG7EI32_V_MF2_M1_MASK |
| 0U, // PseudoVLUXSEG7EI32_V_MF2_M1_TU |
| 0U, // PseudoVLUXSEG7EI32_V_MF2_MF2 |
| 0U, // PseudoVLUXSEG7EI32_V_MF2_MF2_MASK |
| 0U, // PseudoVLUXSEG7EI32_V_MF2_MF2_TU |
| 0U, // PseudoVLUXSEG7EI32_V_MF2_MF4 |
| 0U, // PseudoVLUXSEG7EI32_V_MF2_MF4_MASK |
| 0U, // PseudoVLUXSEG7EI32_V_MF2_MF4_TU |
| 0U, // PseudoVLUXSEG7EI32_V_MF2_MF8 |
| 0U, // PseudoVLUXSEG7EI32_V_MF2_MF8_MASK |
| 0U, // PseudoVLUXSEG7EI32_V_MF2_MF8_TU |
| 0U, // PseudoVLUXSEG7EI64_V_M1_M1 |
| 0U, // PseudoVLUXSEG7EI64_V_M1_M1_MASK |
| 0U, // PseudoVLUXSEG7EI64_V_M1_M1_TU |
| 0U, // PseudoVLUXSEG7EI64_V_M1_MF2 |
| 0U, // PseudoVLUXSEG7EI64_V_M1_MF2_MASK |
| 0U, // PseudoVLUXSEG7EI64_V_M1_MF2_TU |
| 0U, // PseudoVLUXSEG7EI64_V_M1_MF4 |
| 0U, // PseudoVLUXSEG7EI64_V_M1_MF4_MASK |
| 0U, // PseudoVLUXSEG7EI64_V_M1_MF4_TU |
| 0U, // PseudoVLUXSEG7EI64_V_M1_MF8 |
| 0U, // PseudoVLUXSEG7EI64_V_M1_MF8_MASK |
| 0U, // PseudoVLUXSEG7EI64_V_M1_MF8_TU |
| 0U, // PseudoVLUXSEG7EI64_V_M2_M1 |
| 0U, // PseudoVLUXSEG7EI64_V_M2_M1_MASK |
| 0U, // PseudoVLUXSEG7EI64_V_M2_M1_TU |
| 0U, // PseudoVLUXSEG7EI64_V_M2_MF2 |
| 0U, // PseudoVLUXSEG7EI64_V_M2_MF2_MASK |
| 0U, // PseudoVLUXSEG7EI64_V_M2_MF2_TU |
| 0U, // PseudoVLUXSEG7EI64_V_M2_MF4 |
| 0U, // PseudoVLUXSEG7EI64_V_M2_MF4_MASK |
| 0U, // PseudoVLUXSEG7EI64_V_M2_MF4_TU |
| 0U, // PseudoVLUXSEG7EI64_V_M4_M1 |
| 0U, // PseudoVLUXSEG7EI64_V_M4_M1_MASK |
| 0U, // PseudoVLUXSEG7EI64_V_M4_M1_TU |
| 0U, // PseudoVLUXSEG7EI64_V_M4_MF2 |
| 0U, // PseudoVLUXSEG7EI64_V_M4_MF2_MASK |
| 0U, // PseudoVLUXSEG7EI64_V_M4_MF2_TU |
| 0U, // PseudoVLUXSEG7EI64_V_M8_M1 |
| 0U, // PseudoVLUXSEG7EI64_V_M8_M1_MASK |
| 0U, // PseudoVLUXSEG7EI64_V_M8_M1_TU |
| 0U, // PseudoVLUXSEG7EI8_V_M1_M1 |
| 0U, // PseudoVLUXSEG7EI8_V_M1_M1_MASK |
| 0U, // PseudoVLUXSEG7EI8_V_M1_M1_TU |
| 0U, // PseudoVLUXSEG7EI8_V_MF2_M1 |
| 0U, // PseudoVLUXSEG7EI8_V_MF2_M1_MASK |
| 0U, // PseudoVLUXSEG7EI8_V_MF2_M1_TU |
| 0U, // PseudoVLUXSEG7EI8_V_MF2_MF2 |
| 0U, // PseudoVLUXSEG7EI8_V_MF2_MF2_MASK |
| 0U, // PseudoVLUXSEG7EI8_V_MF2_MF2_TU |
| 0U, // PseudoVLUXSEG7EI8_V_MF4_M1 |
| 0U, // PseudoVLUXSEG7EI8_V_MF4_M1_MASK |
| 0U, // PseudoVLUXSEG7EI8_V_MF4_M1_TU |
| 0U, // PseudoVLUXSEG7EI8_V_MF4_MF2 |
| 0U, // PseudoVLUXSEG7EI8_V_MF4_MF2_MASK |
| 0U, // PseudoVLUXSEG7EI8_V_MF4_MF2_TU |
| 0U, // PseudoVLUXSEG7EI8_V_MF4_MF4 |
| 0U, // PseudoVLUXSEG7EI8_V_MF4_MF4_MASK |
| 0U, // PseudoVLUXSEG7EI8_V_MF4_MF4_TU |
| 0U, // PseudoVLUXSEG7EI8_V_MF8_M1 |
| 0U, // PseudoVLUXSEG7EI8_V_MF8_M1_MASK |
| 0U, // PseudoVLUXSEG7EI8_V_MF8_M1_TU |
| 0U, // PseudoVLUXSEG7EI8_V_MF8_MF2 |
| 0U, // PseudoVLUXSEG7EI8_V_MF8_MF2_MASK |
| 0U, // PseudoVLUXSEG7EI8_V_MF8_MF2_TU |
| 0U, // PseudoVLUXSEG7EI8_V_MF8_MF4 |
| 0U, // PseudoVLUXSEG7EI8_V_MF8_MF4_MASK |
| 0U, // PseudoVLUXSEG7EI8_V_MF8_MF4_TU |
| 0U, // PseudoVLUXSEG7EI8_V_MF8_MF8 |
| 0U, // PseudoVLUXSEG7EI8_V_MF8_MF8_MASK |
| 0U, // PseudoVLUXSEG7EI8_V_MF8_MF8_TU |
| 0U, // PseudoVLUXSEG8EI16_V_M1_M1 |
| 0U, // PseudoVLUXSEG8EI16_V_M1_M1_MASK |
| 0U, // PseudoVLUXSEG8EI16_V_M1_M1_TU |
| 0U, // PseudoVLUXSEG8EI16_V_M1_MF2 |
| 0U, // PseudoVLUXSEG8EI16_V_M1_MF2_MASK |
| 0U, // PseudoVLUXSEG8EI16_V_M1_MF2_TU |
| 0U, // PseudoVLUXSEG8EI16_V_M2_M1 |
| 0U, // PseudoVLUXSEG8EI16_V_M2_M1_MASK |
| 0U, // PseudoVLUXSEG8EI16_V_M2_M1_TU |
| 0U, // PseudoVLUXSEG8EI16_V_MF2_M1 |
| 0U, // PseudoVLUXSEG8EI16_V_MF2_M1_MASK |
| 0U, // PseudoVLUXSEG8EI16_V_MF2_M1_TU |
| 0U, // PseudoVLUXSEG8EI16_V_MF2_MF2 |
| 0U, // PseudoVLUXSEG8EI16_V_MF2_MF2_MASK |
| 0U, // PseudoVLUXSEG8EI16_V_MF2_MF2_TU |
| 0U, // PseudoVLUXSEG8EI16_V_MF2_MF4 |
| 0U, // PseudoVLUXSEG8EI16_V_MF2_MF4_MASK |
| 0U, // PseudoVLUXSEG8EI16_V_MF2_MF4_TU |
| 0U, // PseudoVLUXSEG8EI16_V_MF4_M1 |
| 0U, // PseudoVLUXSEG8EI16_V_MF4_M1_MASK |
| 0U, // PseudoVLUXSEG8EI16_V_MF4_M1_TU |
| 0U, // PseudoVLUXSEG8EI16_V_MF4_MF2 |
| 0U, // PseudoVLUXSEG8EI16_V_MF4_MF2_MASK |
| 0U, // PseudoVLUXSEG8EI16_V_MF4_MF2_TU |
| 0U, // PseudoVLUXSEG8EI16_V_MF4_MF4 |
| 0U, // PseudoVLUXSEG8EI16_V_MF4_MF4_MASK |
| 0U, // PseudoVLUXSEG8EI16_V_MF4_MF4_TU |
| 0U, // PseudoVLUXSEG8EI16_V_MF4_MF8 |
| 0U, // PseudoVLUXSEG8EI16_V_MF4_MF8_MASK |
| 0U, // PseudoVLUXSEG8EI16_V_MF4_MF8_TU |
| 0U, // PseudoVLUXSEG8EI32_V_M1_M1 |
| 0U, // PseudoVLUXSEG8EI32_V_M1_M1_MASK |
| 0U, // PseudoVLUXSEG8EI32_V_M1_M1_TU |
| 0U, // PseudoVLUXSEG8EI32_V_M1_MF2 |
| 0U, // PseudoVLUXSEG8EI32_V_M1_MF2_MASK |
| 0U, // PseudoVLUXSEG8EI32_V_M1_MF2_TU |
| 0U, // PseudoVLUXSEG8EI32_V_M1_MF4 |
| 0U, // PseudoVLUXSEG8EI32_V_M1_MF4_MASK |
| 0U, // PseudoVLUXSEG8EI32_V_M1_MF4_TU |
| 0U, // PseudoVLUXSEG8EI32_V_M2_M1 |
| 0U, // PseudoVLUXSEG8EI32_V_M2_M1_MASK |
| 0U, // PseudoVLUXSEG8EI32_V_M2_M1_TU |
| 0U, // PseudoVLUXSEG8EI32_V_M2_MF2 |
| 0U, // PseudoVLUXSEG8EI32_V_M2_MF2_MASK |
| 0U, // PseudoVLUXSEG8EI32_V_M2_MF2_TU |
| 0U, // PseudoVLUXSEG8EI32_V_M4_M1 |
| 0U, // PseudoVLUXSEG8EI32_V_M4_M1_MASK |
| 0U, // PseudoVLUXSEG8EI32_V_M4_M1_TU |
| 0U, // PseudoVLUXSEG8EI32_V_MF2_M1 |
| 0U, // PseudoVLUXSEG8EI32_V_MF2_M1_MASK |
| 0U, // PseudoVLUXSEG8EI32_V_MF2_M1_TU |
| 0U, // PseudoVLUXSEG8EI32_V_MF2_MF2 |
| 0U, // PseudoVLUXSEG8EI32_V_MF2_MF2_MASK |
| 0U, // PseudoVLUXSEG8EI32_V_MF2_MF2_TU |
| 0U, // PseudoVLUXSEG8EI32_V_MF2_MF4 |
| 0U, // PseudoVLUXSEG8EI32_V_MF2_MF4_MASK |
| 0U, // PseudoVLUXSEG8EI32_V_MF2_MF4_TU |
| 0U, // PseudoVLUXSEG8EI32_V_MF2_MF8 |
| 0U, // PseudoVLUXSEG8EI32_V_MF2_MF8_MASK |
| 0U, // PseudoVLUXSEG8EI32_V_MF2_MF8_TU |
| 0U, // PseudoVLUXSEG8EI64_V_M1_M1 |
| 0U, // PseudoVLUXSEG8EI64_V_M1_M1_MASK |
| 0U, // PseudoVLUXSEG8EI64_V_M1_M1_TU |
| 0U, // PseudoVLUXSEG8EI64_V_M1_MF2 |
| 0U, // PseudoVLUXSEG8EI64_V_M1_MF2_MASK |
| 0U, // PseudoVLUXSEG8EI64_V_M1_MF2_TU |
| 0U, // PseudoVLUXSEG8EI64_V_M1_MF4 |
| 0U, // PseudoVLUXSEG8EI64_V_M1_MF4_MASK |
| 0U, // PseudoVLUXSEG8EI64_V_M1_MF4_TU |
| 0U, // PseudoVLUXSEG8EI64_V_M1_MF8 |
| 0U, // PseudoVLUXSEG8EI64_V_M1_MF8_MASK |
| 0U, // PseudoVLUXSEG8EI64_V_M1_MF8_TU |
| 0U, // PseudoVLUXSEG8EI64_V_M2_M1 |
| 0U, // PseudoVLUXSEG8EI64_V_M2_M1_MASK |
| 0U, // PseudoVLUXSEG8EI64_V_M2_M1_TU |
| 0U, // PseudoVLUXSEG8EI64_V_M2_MF2 |
| 0U, // PseudoVLUXSEG8EI64_V_M2_MF2_MASK |
| 0U, // PseudoVLUXSEG8EI64_V_M2_MF2_TU |
| 0U, // PseudoVLUXSEG8EI64_V_M2_MF4 |
| 0U, // PseudoVLUXSEG8EI64_V_M2_MF4_MASK |
| 0U, // PseudoVLUXSEG8EI64_V_M2_MF4_TU |
| 0U, // PseudoVLUXSEG8EI64_V_M4_M1 |
| 0U, // PseudoVLUXSEG8EI64_V_M4_M1_MASK |
| 0U, // PseudoVLUXSEG8EI64_V_M4_M1_TU |
| 0U, // PseudoVLUXSEG8EI64_V_M4_MF2 |
| 0U, // PseudoVLUXSEG8EI64_V_M4_MF2_MASK |
| 0U, // PseudoVLUXSEG8EI64_V_M4_MF2_TU |
| 0U, // PseudoVLUXSEG8EI64_V_M8_M1 |
| 0U, // PseudoVLUXSEG8EI64_V_M8_M1_MASK |
| 0U, // PseudoVLUXSEG8EI64_V_M8_M1_TU |
| 0U, // PseudoVLUXSEG8EI8_V_M1_M1 |
| 0U, // PseudoVLUXSEG8EI8_V_M1_M1_MASK |
| 0U, // PseudoVLUXSEG8EI8_V_M1_M1_TU |
| 0U, // PseudoVLUXSEG8EI8_V_MF2_M1 |
| 0U, // PseudoVLUXSEG8EI8_V_MF2_M1_MASK |
| 0U, // PseudoVLUXSEG8EI8_V_MF2_M1_TU |
| 0U, // PseudoVLUXSEG8EI8_V_MF2_MF2 |
| 0U, // PseudoVLUXSEG8EI8_V_MF2_MF2_MASK |
| 0U, // PseudoVLUXSEG8EI8_V_MF2_MF2_TU |
| 0U, // PseudoVLUXSEG8EI8_V_MF4_M1 |
| 0U, // PseudoVLUXSEG8EI8_V_MF4_M1_MASK |
| 0U, // PseudoVLUXSEG8EI8_V_MF4_M1_TU |
| 0U, // PseudoVLUXSEG8EI8_V_MF4_MF2 |
| 0U, // PseudoVLUXSEG8EI8_V_MF4_MF2_MASK |
| 0U, // PseudoVLUXSEG8EI8_V_MF4_MF2_TU |
| 0U, // PseudoVLUXSEG8EI8_V_MF4_MF4 |
| 0U, // PseudoVLUXSEG8EI8_V_MF4_MF4_MASK |
| 0U, // PseudoVLUXSEG8EI8_V_MF4_MF4_TU |
| 0U, // PseudoVLUXSEG8EI8_V_MF8_M1 |
| 0U, // PseudoVLUXSEG8EI8_V_MF8_M1_MASK |
| 0U, // PseudoVLUXSEG8EI8_V_MF8_M1_TU |
| 0U, // PseudoVLUXSEG8EI8_V_MF8_MF2 |
| 0U, // PseudoVLUXSEG8EI8_V_MF8_MF2_MASK |
| 0U, // PseudoVLUXSEG8EI8_V_MF8_MF2_TU |
| 0U, // PseudoVLUXSEG8EI8_V_MF8_MF4 |
| 0U, // PseudoVLUXSEG8EI8_V_MF8_MF4_MASK |
| 0U, // PseudoVLUXSEG8EI8_V_MF8_MF4_TU |
| 0U, // PseudoVLUXSEG8EI8_V_MF8_MF8 |
| 0U, // PseudoVLUXSEG8EI8_V_MF8_MF8_MASK |
| 0U, // PseudoVLUXSEG8EI8_V_MF8_MF8_TU |
| 0U, // PseudoVMACC_VV_M1 |
| 0U, // PseudoVMACC_VV_M1_MASK |
| 0U, // PseudoVMACC_VV_M2 |
| 0U, // PseudoVMACC_VV_M2_MASK |
| 0U, // PseudoVMACC_VV_M4 |
| 0U, // PseudoVMACC_VV_M4_MASK |
| 0U, // PseudoVMACC_VV_M8 |
| 0U, // PseudoVMACC_VV_M8_MASK |
| 0U, // PseudoVMACC_VV_MF2 |
| 0U, // PseudoVMACC_VV_MF2_MASK |
| 0U, // PseudoVMACC_VV_MF4 |
| 0U, // PseudoVMACC_VV_MF4_MASK |
| 0U, // PseudoVMACC_VV_MF8 |
| 0U, // PseudoVMACC_VV_MF8_MASK |
| 0U, // PseudoVMACC_VX_M1 |
| 0U, // PseudoVMACC_VX_M1_MASK |
| 0U, // PseudoVMACC_VX_M2 |
| 0U, // PseudoVMACC_VX_M2_MASK |
| 0U, // PseudoVMACC_VX_M4 |
| 0U, // PseudoVMACC_VX_M4_MASK |
| 0U, // PseudoVMACC_VX_M8 |
| 0U, // PseudoVMACC_VX_M8_MASK |
| 0U, // PseudoVMACC_VX_MF2 |
| 0U, // PseudoVMACC_VX_MF2_MASK |
| 0U, // PseudoVMACC_VX_MF4 |
| 0U, // PseudoVMACC_VX_MF4_MASK |
| 0U, // PseudoVMACC_VX_MF8 |
| 0U, // PseudoVMACC_VX_MF8_MASK |
| 0U, // PseudoVMADC_VIM_M1 |
| 0U, // PseudoVMADC_VIM_M2 |
| 0U, // PseudoVMADC_VIM_M4 |
| 0U, // PseudoVMADC_VIM_M8 |
| 0U, // PseudoVMADC_VIM_MF2 |
| 0U, // PseudoVMADC_VIM_MF4 |
| 0U, // PseudoVMADC_VIM_MF8 |
| 0U, // PseudoVMADC_VI_M1 |
| 0U, // PseudoVMADC_VI_M2 |
| 0U, // PseudoVMADC_VI_M4 |
| 0U, // PseudoVMADC_VI_M8 |
| 0U, // PseudoVMADC_VI_MF2 |
| 0U, // PseudoVMADC_VI_MF4 |
| 0U, // PseudoVMADC_VI_MF8 |
| 0U, // PseudoVMADC_VVM_M1 |
| 0U, // PseudoVMADC_VVM_M2 |
| 0U, // PseudoVMADC_VVM_M4 |
| 0U, // PseudoVMADC_VVM_M8 |
| 0U, // PseudoVMADC_VVM_MF2 |
| 0U, // PseudoVMADC_VVM_MF4 |
| 0U, // PseudoVMADC_VVM_MF8 |
| 0U, // PseudoVMADC_VV_M1 |
| 0U, // PseudoVMADC_VV_M2 |
| 0U, // PseudoVMADC_VV_M4 |
| 0U, // PseudoVMADC_VV_M8 |
| 0U, // PseudoVMADC_VV_MF2 |
| 0U, // PseudoVMADC_VV_MF4 |
| 0U, // PseudoVMADC_VV_MF8 |
| 0U, // PseudoVMADC_VXM_M1 |
| 0U, // PseudoVMADC_VXM_M2 |
| 0U, // PseudoVMADC_VXM_M4 |
| 0U, // PseudoVMADC_VXM_M8 |
| 0U, // PseudoVMADC_VXM_MF2 |
| 0U, // PseudoVMADC_VXM_MF4 |
| 0U, // PseudoVMADC_VXM_MF8 |
| 0U, // PseudoVMADC_VX_M1 |
| 0U, // PseudoVMADC_VX_M2 |
| 0U, // PseudoVMADC_VX_M4 |
| 0U, // PseudoVMADC_VX_M8 |
| 0U, // PseudoVMADC_VX_MF2 |
| 0U, // PseudoVMADC_VX_MF4 |
| 0U, // PseudoVMADC_VX_MF8 |
| 0U, // PseudoVMADD_VV_M1 |
| 0U, // PseudoVMADD_VV_M1_MASK |
| 0U, // PseudoVMADD_VV_M2 |
| 0U, // PseudoVMADD_VV_M2_MASK |
| 0U, // PseudoVMADD_VV_M4 |
| 0U, // PseudoVMADD_VV_M4_MASK |
| 0U, // PseudoVMADD_VV_M8 |
| 0U, // PseudoVMADD_VV_M8_MASK |
| 0U, // PseudoVMADD_VV_MF2 |
| 0U, // PseudoVMADD_VV_MF2_MASK |
| 0U, // PseudoVMADD_VV_MF4 |
| 0U, // PseudoVMADD_VV_MF4_MASK |
| 0U, // PseudoVMADD_VV_MF8 |
| 0U, // PseudoVMADD_VV_MF8_MASK |
| 0U, // PseudoVMADD_VX_M1 |
| 0U, // PseudoVMADD_VX_M1_MASK |
| 0U, // PseudoVMADD_VX_M2 |
| 0U, // PseudoVMADD_VX_M2_MASK |
| 0U, // PseudoVMADD_VX_M4 |
| 0U, // PseudoVMADD_VX_M4_MASK |
| 0U, // PseudoVMADD_VX_M8 |
| 0U, // PseudoVMADD_VX_M8_MASK |
| 0U, // PseudoVMADD_VX_MF2 |
| 0U, // PseudoVMADD_VX_MF2_MASK |
| 0U, // PseudoVMADD_VX_MF4 |
| 0U, // PseudoVMADD_VX_MF4_MASK |
| 0U, // PseudoVMADD_VX_MF8 |
| 0U, // PseudoVMADD_VX_MF8_MASK |
| 0U, // PseudoVMANDN_MM_M1 |
| 0U, // PseudoVMANDN_MM_M2 |
| 0U, // PseudoVMANDN_MM_M4 |
| 0U, // PseudoVMANDN_MM_M8 |
| 0U, // PseudoVMANDN_MM_MF2 |
| 0U, // PseudoVMANDN_MM_MF4 |
| 0U, // PseudoVMANDN_MM_MF8 |
| 0U, // PseudoVMAND_MM_M1 |
| 0U, // PseudoVMAND_MM_M2 |
| 0U, // PseudoVMAND_MM_M4 |
| 0U, // PseudoVMAND_MM_M8 |
| 0U, // PseudoVMAND_MM_MF2 |
| 0U, // PseudoVMAND_MM_MF4 |
| 0U, // PseudoVMAND_MM_MF8 |
| 0U, // PseudoVMAXU_VV_M1 |
| 0U, // PseudoVMAXU_VV_M1_MASK |
| 0U, // PseudoVMAXU_VV_M1_TU |
| 0U, // PseudoVMAXU_VV_M2 |
| 0U, // PseudoVMAXU_VV_M2_MASK |
| 0U, // PseudoVMAXU_VV_M2_TU |
| 0U, // PseudoVMAXU_VV_M4 |
| 0U, // PseudoVMAXU_VV_M4_MASK |
| 0U, // PseudoVMAXU_VV_M4_TU |
| 0U, // PseudoVMAXU_VV_M8 |
| 0U, // PseudoVMAXU_VV_M8_MASK |
| 0U, // PseudoVMAXU_VV_M8_TU |
| 0U, // PseudoVMAXU_VV_MF2 |
| 0U, // PseudoVMAXU_VV_MF2_MASK |
| 0U, // PseudoVMAXU_VV_MF2_TU |
| 0U, // PseudoVMAXU_VV_MF4 |
| 0U, // PseudoVMAXU_VV_MF4_MASK |
| 0U, // PseudoVMAXU_VV_MF4_TU |
| 0U, // PseudoVMAXU_VV_MF8 |
| 0U, // PseudoVMAXU_VV_MF8_MASK |
| 0U, // PseudoVMAXU_VV_MF8_TU |
| 0U, // PseudoVMAXU_VX_M1 |
| 0U, // PseudoVMAXU_VX_M1_MASK |
| 0U, // PseudoVMAXU_VX_M1_TU |
| 0U, // PseudoVMAXU_VX_M2 |
| 0U, // PseudoVMAXU_VX_M2_MASK |
| 0U, // PseudoVMAXU_VX_M2_TU |
| 0U, // PseudoVMAXU_VX_M4 |
| 0U, // PseudoVMAXU_VX_M4_MASK |
| 0U, // PseudoVMAXU_VX_M4_TU |
| 0U, // PseudoVMAXU_VX_M8 |
| 0U, // PseudoVMAXU_VX_M8_MASK |
| 0U, // PseudoVMAXU_VX_M8_TU |
| 0U, // PseudoVMAXU_VX_MF2 |
| 0U, // PseudoVMAXU_VX_MF2_MASK |
| 0U, // PseudoVMAXU_VX_MF2_TU |
| 0U, // PseudoVMAXU_VX_MF4 |
| 0U, // PseudoVMAXU_VX_MF4_MASK |
| 0U, // PseudoVMAXU_VX_MF4_TU |
| 0U, // PseudoVMAXU_VX_MF8 |
| 0U, // PseudoVMAXU_VX_MF8_MASK |
| 0U, // PseudoVMAXU_VX_MF8_TU |
| 0U, // PseudoVMAX_VV_M1 |
| 0U, // PseudoVMAX_VV_M1_MASK |
| 0U, // PseudoVMAX_VV_M1_TU |
| 0U, // PseudoVMAX_VV_M2 |
| 0U, // PseudoVMAX_VV_M2_MASK |
| 0U, // PseudoVMAX_VV_M2_TU |
| 0U, // PseudoVMAX_VV_M4 |
| 0U, // PseudoVMAX_VV_M4_MASK |
| 0U, // PseudoVMAX_VV_M4_TU |
| 0U, // PseudoVMAX_VV_M8 |
| 0U, // PseudoVMAX_VV_M8_MASK |
| 0U, // PseudoVMAX_VV_M8_TU |
| 0U, // PseudoVMAX_VV_MF2 |
| 0U, // PseudoVMAX_VV_MF2_MASK |
| 0U, // PseudoVMAX_VV_MF2_TU |
| 0U, // PseudoVMAX_VV_MF4 |
| 0U, // PseudoVMAX_VV_MF4_MASK |
| 0U, // PseudoVMAX_VV_MF4_TU |
| 0U, // PseudoVMAX_VV_MF8 |
| 0U, // PseudoVMAX_VV_MF8_MASK |
| 0U, // PseudoVMAX_VV_MF8_TU |
| 0U, // PseudoVMAX_VX_M1 |
| 0U, // PseudoVMAX_VX_M1_MASK |
| 0U, // PseudoVMAX_VX_M1_TU |
| 0U, // PseudoVMAX_VX_M2 |
| 0U, // PseudoVMAX_VX_M2_MASK |
| 0U, // PseudoVMAX_VX_M2_TU |
| 0U, // PseudoVMAX_VX_M4 |
| 0U, // PseudoVMAX_VX_M4_MASK |
| 0U, // PseudoVMAX_VX_M4_TU |
| 0U, // PseudoVMAX_VX_M8 |
| 0U, // PseudoVMAX_VX_M8_MASK |
| 0U, // PseudoVMAX_VX_M8_TU |
| 0U, // PseudoVMAX_VX_MF2 |
| 0U, // PseudoVMAX_VX_MF2_MASK |
| 0U, // PseudoVMAX_VX_MF2_TU |
| 0U, // PseudoVMAX_VX_MF4 |
| 0U, // PseudoVMAX_VX_MF4_MASK |
| 0U, // PseudoVMAX_VX_MF4_TU |
| 0U, // PseudoVMAX_VX_MF8 |
| 0U, // PseudoVMAX_VX_MF8_MASK |
| 0U, // PseudoVMAX_VX_MF8_TU |
| 0U, // PseudoVMCLR_M_B1 |
| 0U, // PseudoVMCLR_M_B16 |
| 0U, // PseudoVMCLR_M_B2 |
| 0U, // PseudoVMCLR_M_B32 |
| 0U, // PseudoVMCLR_M_B4 |
| 0U, // PseudoVMCLR_M_B64 |
| 0U, // PseudoVMCLR_M_B8 |
| 0U, // PseudoVMERGE_VIM_M1 |
| 0U, // PseudoVMERGE_VIM_M1_TU |
| 0U, // PseudoVMERGE_VIM_M2 |
| 0U, // PseudoVMERGE_VIM_M2_TU |
| 0U, // PseudoVMERGE_VIM_M4 |
| 0U, // PseudoVMERGE_VIM_M4_TU |
| 0U, // PseudoVMERGE_VIM_M8 |
| 0U, // PseudoVMERGE_VIM_M8_TU |
| 0U, // PseudoVMERGE_VIM_MF2 |
| 0U, // PseudoVMERGE_VIM_MF2_TU |
| 0U, // PseudoVMERGE_VIM_MF4 |
| 0U, // PseudoVMERGE_VIM_MF4_TU |
| 0U, // PseudoVMERGE_VIM_MF8 |
| 0U, // PseudoVMERGE_VIM_MF8_TU |
| 0U, // PseudoVMERGE_VVM_M1 |
| 0U, // PseudoVMERGE_VVM_M1_TU |
| 0U, // PseudoVMERGE_VVM_M2 |
| 0U, // PseudoVMERGE_VVM_M2_TU |
| 0U, // PseudoVMERGE_VVM_M4 |
| 0U, // PseudoVMERGE_VVM_M4_TU |
| 0U, // PseudoVMERGE_VVM_M8 |
| 0U, // PseudoVMERGE_VVM_M8_TU |
| 0U, // PseudoVMERGE_VVM_MF2 |
| 0U, // PseudoVMERGE_VVM_MF2_TU |
| 0U, // PseudoVMERGE_VVM_MF4 |
| 0U, // PseudoVMERGE_VVM_MF4_TU |
| 0U, // PseudoVMERGE_VVM_MF8 |
| 0U, // PseudoVMERGE_VVM_MF8_TU |
| 0U, // PseudoVMERGE_VXM_M1 |
| 0U, // PseudoVMERGE_VXM_M1_TU |
| 0U, // PseudoVMERGE_VXM_M2 |
| 0U, // PseudoVMERGE_VXM_M2_TU |
| 0U, // PseudoVMERGE_VXM_M4 |
| 0U, // PseudoVMERGE_VXM_M4_TU |
| 0U, // PseudoVMERGE_VXM_M8 |
| 0U, // PseudoVMERGE_VXM_M8_TU |
| 0U, // PseudoVMERGE_VXM_MF2 |
| 0U, // PseudoVMERGE_VXM_MF2_TU |
| 0U, // PseudoVMERGE_VXM_MF4 |
| 0U, // PseudoVMERGE_VXM_MF4_TU |
| 0U, // PseudoVMERGE_VXM_MF8 |
| 0U, // PseudoVMERGE_VXM_MF8_TU |
| 0U, // PseudoVMFEQ_VF16_M1 |
| 0U, // PseudoVMFEQ_VF16_M1_MASK |
| 0U, // PseudoVMFEQ_VF16_M2 |
| 0U, // PseudoVMFEQ_VF16_M2_MASK |
| 0U, // PseudoVMFEQ_VF16_M4 |
| 0U, // PseudoVMFEQ_VF16_M4_MASK |
| 0U, // PseudoVMFEQ_VF16_M8 |
| 0U, // PseudoVMFEQ_VF16_M8_MASK |
| 0U, // PseudoVMFEQ_VF16_MF2 |
| 0U, // PseudoVMFEQ_VF16_MF2_MASK |
| 0U, // PseudoVMFEQ_VF16_MF4 |
| 0U, // PseudoVMFEQ_VF16_MF4_MASK |
| 0U, // PseudoVMFEQ_VF32_M1 |
| 0U, // PseudoVMFEQ_VF32_M1_MASK |
| 0U, // PseudoVMFEQ_VF32_M2 |
| 0U, // PseudoVMFEQ_VF32_M2_MASK |
| 0U, // PseudoVMFEQ_VF32_M4 |
| 0U, // PseudoVMFEQ_VF32_M4_MASK |
| 0U, // PseudoVMFEQ_VF32_M8 |
| 0U, // PseudoVMFEQ_VF32_M8_MASK |
| 0U, // PseudoVMFEQ_VF32_MF2 |
| 0U, // PseudoVMFEQ_VF32_MF2_MASK |
| 0U, // PseudoVMFEQ_VF64_M1 |
| 0U, // PseudoVMFEQ_VF64_M1_MASK |
| 0U, // PseudoVMFEQ_VF64_M2 |
| 0U, // PseudoVMFEQ_VF64_M2_MASK |
| 0U, // PseudoVMFEQ_VF64_M4 |
| 0U, // PseudoVMFEQ_VF64_M4_MASK |
| 0U, // PseudoVMFEQ_VF64_M8 |
| 0U, // PseudoVMFEQ_VF64_M8_MASK |
| 0U, // PseudoVMFEQ_VV_M1 |
| 0U, // PseudoVMFEQ_VV_M1_MASK |
| 0U, // PseudoVMFEQ_VV_M2 |
| 0U, // PseudoVMFEQ_VV_M2_MASK |
| 0U, // PseudoVMFEQ_VV_M4 |
| 0U, // PseudoVMFEQ_VV_M4_MASK |
| 0U, // PseudoVMFEQ_VV_M8 |
| 0U, // PseudoVMFEQ_VV_M8_MASK |
| 0U, // PseudoVMFEQ_VV_MF2 |
| 0U, // PseudoVMFEQ_VV_MF2_MASK |
| 0U, // PseudoVMFEQ_VV_MF4 |
| 0U, // PseudoVMFEQ_VV_MF4_MASK |
| 0U, // PseudoVMFGE_VF16_M1 |
| 0U, // PseudoVMFGE_VF16_M1_MASK |
| 0U, // PseudoVMFGE_VF16_M2 |
| 0U, // PseudoVMFGE_VF16_M2_MASK |
| 0U, // PseudoVMFGE_VF16_M4 |
| 0U, // PseudoVMFGE_VF16_M4_MASK |
| 0U, // PseudoVMFGE_VF16_M8 |
| 0U, // PseudoVMFGE_VF16_M8_MASK |
| 0U, // PseudoVMFGE_VF16_MF2 |
| 0U, // PseudoVMFGE_VF16_MF2_MASK |
| 0U, // PseudoVMFGE_VF16_MF4 |
| 0U, // PseudoVMFGE_VF16_MF4_MASK |
| 0U, // PseudoVMFGE_VF32_M1 |
| 0U, // PseudoVMFGE_VF32_M1_MASK |
| 0U, // PseudoVMFGE_VF32_M2 |
| 0U, // PseudoVMFGE_VF32_M2_MASK |
| 0U, // PseudoVMFGE_VF32_M4 |
| 0U, // PseudoVMFGE_VF32_M4_MASK |
| 0U, // PseudoVMFGE_VF32_M8 |
| 0U, // PseudoVMFGE_VF32_M8_MASK |
| 0U, // PseudoVMFGE_VF32_MF2 |
| 0U, // PseudoVMFGE_VF32_MF2_MASK |
| 0U, // PseudoVMFGE_VF64_M1 |
| 0U, // PseudoVMFGE_VF64_M1_MASK |
| 0U, // PseudoVMFGE_VF64_M2 |
| 0U, // PseudoVMFGE_VF64_M2_MASK |
| 0U, // PseudoVMFGE_VF64_M4 |
| 0U, // PseudoVMFGE_VF64_M4_MASK |
| 0U, // PseudoVMFGE_VF64_M8 |
| 0U, // PseudoVMFGE_VF64_M8_MASK |
| 0U, // PseudoVMFGT_VF16_M1 |
| 0U, // PseudoVMFGT_VF16_M1_MASK |
| 0U, // PseudoVMFGT_VF16_M2 |
| 0U, // PseudoVMFGT_VF16_M2_MASK |
| 0U, // PseudoVMFGT_VF16_M4 |
| 0U, // PseudoVMFGT_VF16_M4_MASK |
| 0U, // PseudoVMFGT_VF16_M8 |
| 0U, // PseudoVMFGT_VF16_M8_MASK |
| 0U, // PseudoVMFGT_VF16_MF2 |
| 0U, // PseudoVMFGT_VF16_MF2_MASK |
| 0U, // PseudoVMFGT_VF16_MF4 |
| 0U, // PseudoVMFGT_VF16_MF4_MASK |
| 0U, // PseudoVMFGT_VF32_M1 |
| 0U, // PseudoVMFGT_VF32_M1_MASK |
| 0U, // PseudoVMFGT_VF32_M2 |
| 0U, // PseudoVMFGT_VF32_M2_MASK |
| 0U, // PseudoVMFGT_VF32_M4 |
| 0U, // PseudoVMFGT_VF32_M4_MASK |
| 0U, // PseudoVMFGT_VF32_M8 |
| 0U, // PseudoVMFGT_VF32_M8_MASK |
| 0U, // PseudoVMFGT_VF32_MF2 |
| 0U, // PseudoVMFGT_VF32_MF2_MASK |
| 0U, // PseudoVMFGT_VF64_M1 |
| 0U, // PseudoVMFGT_VF64_M1_MASK |
| 0U, // PseudoVMFGT_VF64_M2 |
| 0U, // PseudoVMFGT_VF64_M2_MASK |
| 0U, // PseudoVMFGT_VF64_M4 |
| 0U, // PseudoVMFGT_VF64_M4_MASK |
| 0U, // PseudoVMFGT_VF64_M8 |
| 0U, // PseudoVMFGT_VF64_M8_MASK |
| 0U, // PseudoVMFLE_VF16_M1 |
| 0U, // PseudoVMFLE_VF16_M1_MASK |
| 0U, // PseudoVMFLE_VF16_M2 |
| 0U, // PseudoVMFLE_VF16_M2_MASK |
| 0U, // PseudoVMFLE_VF16_M4 |
| 0U, // PseudoVMFLE_VF16_M4_MASK |
| 0U, // PseudoVMFLE_VF16_M8 |
| 0U, // PseudoVMFLE_VF16_M8_MASK |
| 0U, // PseudoVMFLE_VF16_MF2 |
| 0U, // PseudoVMFLE_VF16_MF2_MASK |
| 0U, // PseudoVMFLE_VF16_MF4 |
| 0U, // PseudoVMFLE_VF16_MF4_MASK |
| 0U, // PseudoVMFLE_VF32_M1 |
| 0U, // PseudoVMFLE_VF32_M1_MASK |
| 0U, // PseudoVMFLE_VF32_M2 |
| 0U, // PseudoVMFLE_VF32_M2_MASK |
| 0U, // PseudoVMFLE_VF32_M4 |
| 0U, // PseudoVMFLE_VF32_M4_MASK |
| 0U, // PseudoVMFLE_VF32_M8 |
| 0U, // PseudoVMFLE_VF32_M8_MASK |
| 0U, // PseudoVMFLE_VF32_MF2 |
| 0U, // PseudoVMFLE_VF32_MF2_MASK |
| 0U, // PseudoVMFLE_VF64_M1 |
| 0U, // PseudoVMFLE_VF64_M1_MASK |
| 0U, // PseudoVMFLE_VF64_M2 |
| 0U, // PseudoVMFLE_VF64_M2_MASK |
| 0U, // PseudoVMFLE_VF64_M4 |
| 0U, // PseudoVMFLE_VF64_M4_MASK |
| 0U, // PseudoVMFLE_VF64_M8 |
| 0U, // PseudoVMFLE_VF64_M8_MASK |
| 0U, // PseudoVMFLE_VV_M1 |
| 0U, // PseudoVMFLE_VV_M1_MASK |
| 0U, // PseudoVMFLE_VV_M2 |
| 0U, // PseudoVMFLE_VV_M2_MASK |
| 0U, // PseudoVMFLE_VV_M4 |
| 0U, // PseudoVMFLE_VV_M4_MASK |
| 0U, // PseudoVMFLE_VV_M8 |
| 0U, // PseudoVMFLE_VV_M8_MASK |
| 0U, // PseudoVMFLE_VV_MF2 |
| 0U, // PseudoVMFLE_VV_MF2_MASK |
| 0U, // PseudoVMFLE_VV_MF4 |
| 0U, // PseudoVMFLE_VV_MF4_MASK |
| 0U, // PseudoVMFLT_VF16_M1 |
| 0U, // PseudoVMFLT_VF16_M1_MASK |
| 0U, // PseudoVMFLT_VF16_M2 |
| 0U, // PseudoVMFLT_VF16_M2_MASK |
| 0U, // PseudoVMFLT_VF16_M4 |
| 0U, // PseudoVMFLT_VF16_M4_MASK |
| 0U, // PseudoVMFLT_VF16_M8 |
| 0U, // PseudoVMFLT_VF16_M8_MASK |
| 0U, // PseudoVMFLT_VF16_MF2 |
| 0U, // PseudoVMFLT_VF16_MF2_MASK |
| 0U, // PseudoVMFLT_VF16_MF4 |
| 0U, // PseudoVMFLT_VF16_MF4_MASK |
| 0U, // PseudoVMFLT_VF32_M1 |
| 0U, // PseudoVMFLT_VF32_M1_MASK |
| 0U, // PseudoVMFLT_VF32_M2 |
| 0U, // PseudoVMFLT_VF32_M2_MASK |
| 0U, // PseudoVMFLT_VF32_M4 |
| 0U, // PseudoVMFLT_VF32_M4_MASK |
| 0U, // PseudoVMFLT_VF32_M8 |
| 0U, // PseudoVMFLT_VF32_M8_MASK |
| 0U, // PseudoVMFLT_VF32_MF2 |
| 0U, // PseudoVMFLT_VF32_MF2_MASK |
| 0U, // PseudoVMFLT_VF64_M1 |
| 0U, // PseudoVMFLT_VF64_M1_MASK |
| 0U, // PseudoVMFLT_VF64_M2 |
| 0U, // PseudoVMFLT_VF64_M2_MASK |
| 0U, // PseudoVMFLT_VF64_M4 |
| 0U, // PseudoVMFLT_VF64_M4_MASK |
| 0U, // PseudoVMFLT_VF64_M8 |
| 0U, // PseudoVMFLT_VF64_M8_MASK |
| 0U, // PseudoVMFLT_VV_M1 |
| 0U, // PseudoVMFLT_VV_M1_MASK |
| 0U, // PseudoVMFLT_VV_M2 |
| 0U, // PseudoVMFLT_VV_M2_MASK |
| 0U, // PseudoVMFLT_VV_M4 |
| 0U, // PseudoVMFLT_VV_M4_MASK |
| 0U, // PseudoVMFLT_VV_M8 |
| 0U, // PseudoVMFLT_VV_M8_MASK |
| 0U, // PseudoVMFLT_VV_MF2 |
| 0U, // PseudoVMFLT_VV_MF2_MASK |
| 0U, // PseudoVMFLT_VV_MF4 |
| 0U, // PseudoVMFLT_VV_MF4_MASK |
| 0U, // PseudoVMFNE_VF16_M1 |
| 0U, // PseudoVMFNE_VF16_M1_MASK |
| 0U, // PseudoVMFNE_VF16_M2 |
| 0U, // PseudoVMFNE_VF16_M2_MASK |
| 0U, // PseudoVMFNE_VF16_M4 |
| 0U, // PseudoVMFNE_VF16_M4_MASK |
| 0U, // PseudoVMFNE_VF16_M8 |
| 0U, // PseudoVMFNE_VF16_M8_MASK |
| 0U, // PseudoVMFNE_VF16_MF2 |
| 0U, // PseudoVMFNE_VF16_MF2_MASK |
| 0U, // PseudoVMFNE_VF16_MF4 |
| 0U, // PseudoVMFNE_VF16_MF4_MASK |
| 0U, // PseudoVMFNE_VF32_M1 |
| 0U, // PseudoVMFNE_VF32_M1_MASK |
| 0U, // PseudoVMFNE_VF32_M2 |
| 0U, // PseudoVMFNE_VF32_M2_MASK |
| 0U, // PseudoVMFNE_VF32_M4 |
| 0U, // PseudoVMFNE_VF32_M4_MASK |
| 0U, // PseudoVMFNE_VF32_M8 |
| 0U, // PseudoVMFNE_VF32_M8_MASK |
| 0U, // PseudoVMFNE_VF32_MF2 |
| 0U, // PseudoVMFNE_VF32_MF2_MASK |
| 0U, // PseudoVMFNE_VF64_M1 |
| 0U, // PseudoVMFNE_VF64_M1_MASK |
| 0U, // PseudoVMFNE_VF64_M2 |
| 0U, // PseudoVMFNE_VF64_M2_MASK |
| 0U, // PseudoVMFNE_VF64_M4 |
| 0U, // PseudoVMFNE_VF64_M4_MASK |
| 0U, // PseudoVMFNE_VF64_M8 |
| 0U, // PseudoVMFNE_VF64_M8_MASK |
| 0U, // PseudoVMFNE_VV_M1 |
| 0U, // PseudoVMFNE_VV_M1_MASK |
| 0U, // PseudoVMFNE_VV_M2 |
| 0U, // PseudoVMFNE_VV_M2_MASK |
| 0U, // PseudoVMFNE_VV_M4 |
| 0U, // PseudoVMFNE_VV_M4_MASK |
| 0U, // PseudoVMFNE_VV_M8 |
| 0U, // PseudoVMFNE_VV_M8_MASK |
| 0U, // PseudoVMFNE_VV_MF2 |
| 0U, // PseudoVMFNE_VV_MF2_MASK |
| 0U, // PseudoVMFNE_VV_MF4 |
| 0U, // PseudoVMFNE_VV_MF4_MASK |
| 0U, // PseudoVMINU_VV_M1 |
| 0U, // PseudoVMINU_VV_M1_MASK |
| 0U, // PseudoVMINU_VV_M1_TU |
| 0U, // PseudoVMINU_VV_M2 |
| 0U, // PseudoVMINU_VV_M2_MASK |
| 0U, // PseudoVMINU_VV_M2_TU |
| 0U, // PseudoVMINU_VV_M4 |
| 0U, // PseudoVMINU_VV_M4_MASK |
| 0U, // PseudoVMINU_VV_M4_TU |
| 0U, // PseudoVMINU_VV_M8 |
| 0U, // PseudoVMINU_VV_M8_MASK |
| 0U, // PseudoVMINU_VV_M8_TU |
| 0U, // PseudoVMINU_VV_MF2 |
| 0U, // PseudoVMINU_VV_MF2_MASK |
| 0U, // PseudoVMINU_VV_MF2_TU |
| 0U, // PseudoVMINU_VV_MF4 |
| 0U, // PseudoVMINU_VV_MF4_MASK |
| 0U, // PseudoVMINU_VV_MF4_TU |
| 0U, // PseudoVMINU_VV_MF8 |
| 0U, // PseudoVMINU_VV_MF8_MASK |
| 0U, // PseudoVMINU_VV_MF8_TU |
| 0U, // PseudoVMINU_VX_M1 |
| 0U, // PseudoVMINU_VX_M1_MASK |
| 0U, // PseudoVMINU_VX_M1_TU |
| 0U, // PseudoVMINU_VX_M2 |
| 0U, // PseudoVMINU_VX_M2_MASK |
| 0U, // PseudoVMINU_VX_M2_TU |
| 0U, // PseudoVMINU_VX_M4 |
| 0U, // PseudoVMINU_VX_M4_MASK |
| 0U, // PseudoVMINU_VX_M4_TU |
| 0U, // PseudoVMINU_VX_M8 |
| 0U, // PseudoVMINU_VX_M8_MASK |
| 0U, // PseudoVMINU_VX_M8_TU |
| 0U, // PseudoVMINU_VX_MF2 |
| 0U, // PseudoVMINU_VX_MF2_MASK |
| 0U, // PseudoVMINU_VX_MF2_TU |
| 0U, // PseudoVMINU_VX_MF4 |
| 0U, // PseudoVMINU_VX_MF4_MASK |
| 0U, // PseudoVMINU_VX_MF4_TU |
| 0U, // PseudoVMINU_VX_MF8 |
| 0U, // PseudoVMINU_VX_MF8_MASK |
| 0U, // PseudoVMINU_VX_MF8_TU |
| 0U, // PseudoVMIN_VV_M1 |
| 0U, // PseudoVMIN_VV_M1_MASK |
| 0U, // PseudoVMIN_VV_M1_TU |
| 0U, // PseudoVMIN_VV_M2 |
| 0U, // PseudoVMIN_VV_M2_MASK |
| 0U, // PseudoVMIN_VV_M2_TU |
| 0U, // PseudoVMIN_VV_M4 |
| 0U, // PseudoVMIN_VV_M4_MASK |
| 0U, // PseudoVMIN_VV_M4_TU |
| 0U, // PseudoVMIN_VV_M8 |
| 0U, // PseudoVMIN_VV_M8_MASK |
| 0U, // PseudoVMIN_VV_M8_TU |
| 0U, // PseudoVMIN_VV_MF2 |
| 0U, // PseudoVMIN_VV_MF2_MASK |
| 0U, // PseudoVMIN_VV_MF2_TU |
| 0U, // PseudoVMIN_VV_MF4 |
| 0U, // PseudoVMIN_VV_MF4_MASK |
| 0U, // PseudoVMIN_VV_MF4_TU |
| 0U, // PseudoVMIN_VV_MF8 |
| 0U, // PseudoVMIN_VV_MF8_MASK |
| 0U, // PseudoVMIN_VV_MF8_TU |
| 0U, // PseudoVMIN_VX_M1 |
| 0U, // PseudoVMIN_VX_M1_MASK |
| 0U, // PseudoVMIN_VX_M1_TU |
| 0U, // PseudoVMIN_VX_M2 |
| 0U, // PseudoVMIN_VX_M2_MASK |
| 0U, // PseudoVMIN_VX_M2_TU |
| 0U, // PseudoVMIN_VX_M4 |
| 0U, // PseudoVMIN_VX_M4_MASK |
| 0U, // PseudoVMIN_VX_M4_TU |
| 0U, // PseudoVMIN_VX_M8 |
| 0U, // PseudoVMIN_VX_M8_MASK |
| 0U, // PseudoVMIN_VX_M8_TU |
| 0U, // PseudoVMIN_VX_MF2 |
| 0U, // PseudoVMIN_VX_MF2_MASK |
| 0U, // PseudoVMIN_VX_MF2_TU |
| 0U, // PseudoVMIN_VX_MF4 |
| 0U, // PseudoVMIN_VX_MF4_MASK |
| 0U, // PseudoVMIN_VX_MF4_TU |
| 0U, // PseudoVMIN_VX_MF8 |
| 0U, // PseudoVMIN_VX_MF8_MASK |
| 0U, // PseudoVMIN_VX_MF8_TU |
| 0U, // PseudoVMNAND_MM_M1 |
| 0U, // PseudoVMNAND_MM_M2 |
| 0U, // PseudoVMNAND_MM_M4 |
| 0U, // PseudoVMNAND_MM_M8 |
| 0U, // PseudoVMNAND_MM_MF2 |
| 0U, // PseudoVMNAND_MM_MF4 |
| 0U, // PseudoVMNAND_MM_MF8 |
| 0U, // PseudoVMNOR_MM_M1 |
| 0U, // PseudoVMNOR_MM_M2 |
| 0U, // PseudoVMNOR_MM_M4 |
| 0U, // PseudoVMNOR_MM_M8 |
| 0U, // PseudoVMNOR_MM_MF2 |
| 0U, // PseudoVMNOR_MM_MF4 |
| 0U, // PseudoVMNOR_MM_MF8 |
| 0U, // PseudoVMORN_MM_M1 |
| 0U, // PseudoVMORN_MM_M2 |
| 0U, // PseudoVMORN_MM_M4 |
| 0U, // PseudoVMORN_MM_M8 |
| 0U, // PseudoVMORN_MM_MF2 |
| 0U, // PseudoVMORN_MM_MF4 |
| 0U, // PseudoVMORN_MM_MF8 |
| 0U, // PseudoVMOR_MM_M1 |
| 0U, // PseudoVMOR_MM_M2 |
| 0U, // PseudoVMOR_MM_M4 |
| 0U, // PseudoVMOR_MM_M8 |
| 0U, // PseudoVMOR_MM_MF2 |
| 0U, // PseudoVMOR_MM_MF4 |
| 0U, // PseudoVMOR_MM_MF8 |
| 0U, // PseudoVMSBC_VVM_M1 |
| 0U, // PseudoVMSBC_VVM_M2 |
| 0U, // PseudoVMSBC_VVM_M4 |
| 0U, // PseudoVMSBC_VVM_M8 |
| 0U, // PseudoVMSBC_VVM_MF2 |
| 0U, // PseudoVMSBC_VVM_MF4 |
| 0U, // PseudoVMSBC_VVM_MF8 |
| 0U, // PseudoVMSBC_VV_M1 |
| 0U, // PseudoVMSBC_VV_M2 |
| 0U, // PseudoVMSBC_VV_M4 |
| 0U, // PseudoVMSBC_VV_M8 |
| 0U, // PseudoVMSBC_VV_MF2 |
| 0U, // PseudoVMSBC_VV_MF4 |
| 0U, // PseudoVMSBC_VV_MF8 |
| 0U, // PseudoVMSBC_VXM_M1 |
| 0U, // PseudoVMSBC_VXM_M2 |
| 0U, // PseudoVMSBC_VXM_M4 |
| 0U, // PseudoVMSBC_VXM_M8 |
| 0U, // PseudoVMSBC_VXM_MF2 |
| 0U, // PseudoVMSBC_VXM_MF4 |
| 0U, // PseudoVMSBC_VXM_MF8 |
| 0U, // PseudoVMSBC_VX_M1 |
| 0U, // PseudoVMSBC_VX_M2 |
| 0U, // PseudoVMSBC_VX_M4 |
| 0U, // PseudoVMSBC_VX_M8 |
| 0U, // PseudoVMSBC_VX_MF2 |
| 0U, // PseudoVMSBC_VX_MF4 |
| 0U, // PseudoVMSBC_VX_MF8 |
| 0U, // PseudoVMSBF_M_B1 |
| 0U, // PseudoVMSBF_M_B16 |
| 0U, // PseudoVMSBF_M_B16_MASK |
| 0U, // PseudoVMSBF_M_B1_MASK |
| 0U, // PseudoVMSBF_M_B2 |
| 0U, // PseudoVMSBF_M_B2_MASK |
| 0U, // PseudoVMSBF_M_B32 |
| 0U, // PseudoVMSBF_M_B32_MASK |
| 0U, // PseudoVMSBF_M_B4 |
| 0U, // PseudoVMSBF_M_B4_MASK |
| 0U, // PseudoVMSBF_M_B64 |
| 0U, // PseudoVMSBF_M_B64_MASK |
| 0U, // PseudoVMSBF_M_B8 |
| 0U, // PseudoVMSBF_M_B8_MASK |
| 0U, // PseudoVMSEQ_VI_M1 |
| 0U, // PseudoVMSEQ_VI_M1_MASK |
| 0U, // PseudoVMSEQ_VI_M2 |
| 0U, // PseudoVMSEQ_VI_M2_MASK |
| 0U, // PseudoVMSEQ_VI_M4 |
| 0U, // PseudoVMSEQ_VI_M4_MASK |
| 0U, // PseudoVMSEQ_VI_M8 |
| 0U, // PseudoVMSEQ_VI_M8_MASK |
| 0U, // PseudoVMSEQ_VI_MF2 |
| 0U, // PseudoVMSEQ_VI_MF2_MASK |
| 0U, // PseudoVMSEQ_VI_MF4 |
| 0U, // PseudoVMSEQ_VI_MF4_MASK |
| 0U, // PseudoVMSEQ_VI_MF8 |
| 0U, // PseudoVMSEQ_VI_MF8_MASK |
| 0U, // PseudoVMSEQ_VV_M1 |
| 0U, // PseudoVMSEQ_VV_M1_MASK |
| 0U, // PseudoVMSEQ_VV_M2 |
| 0U, // PseudoVMSEQ_VV_M2_MASK |
| 0U, // PseudoVMSEQ_VV_M4 |
| 0U, // PseudoVMSEQ_VV_M4_MASK |
| 0U, // PseudoVMSEQ_VV_M8 |
| 0U, // PseudoVMSEQ_VV_M8_MASK |
| 0U, // PseudoVMSEQ_VV_MF2 |
| 0U, // PseudoVMSEQ_VV_MF2_MASK |
| 0U, // PseudoVMSEQ_VV_MF4 |
| 0U, // PseudoVMSEQ_VV_MF4_MASK |
| 0U, // PseudoVMSEQ_VV_MF8 |
| 0U, // PseudoVMSEQ_VV_MF8_MASK |
| 0U, // PseudoVMSEQ_VX_M1 |
| 0U, // PseudoVMSEQ_VX_M1_MASK |
| 0U, // PseudoVMSEQ_VX_M2 |
| 0U, // PseudoVMSEQ_VX_M2_MASK |
| 0U, // PseudoVMSEQ_VX_M4 |
| 0U, // PseudoVMSEQ_VX_M4_MASK |
| 0U, // PseudoVMSEQ_VX_M8 |
| 0U, // PseudoVMSEQ_VX_M8_MASK |
| 0U, // PseudoVMSEQ_VX_MF2 |
| 0U, // PseudoVMSEQ_VX_MF2_MASK |
| 0U, // PseudoVMSEQ_VX_MF4 |
| 0U, // PseudoVMSEQ_VX_MF4_MASK |
| 0U, // PseudoVMSEQ_VX_MF8 |
| 0U, // PseudoVMSEQ_VX_MF8_MASK |
| 0U, // PseudoVMSET_M_B1 |
| 0U, // PseudoVMSET_M_B16 |
| 0U, // PseudoVMSET_M_B2 |
| 0U, // PseudoVMSET_M_B32 |
| 0U, // PseudoVMSET_M_B4 |
| 0U, // PseudoVMSET_M_B64 |
| 0U, // PseudoVMSET_M_B8 |
| 0U, // PseudoVMSGEU_VI |
| 0U, // PseudoVMSGEU_VX |
| 0U, // PseudoVMSGEU_VX_M |
| 0U, // PseudoVMSGEU_VX_M_T |
| 0U, // PseudoVMSGE_VI |
| 0U, // PseudoVMSGE_VX |
| 0U, // PseudoVMSGE_VX_M |
| 0U, // PseudoVMSGE_VX_M_T |
| 0U, // PseudoVMSGTU_VI_M1 |
| 0U, // PseudoVMSGTU_VI_M1_MASK |
| 0U, // PseudoVMSGTU_VI_M2 |
| 0U, // PseudoVMSGTU_VI_M2_MASK |
| 0U, // PseudoVMSGTU_VI_M4 |
| 0U, // PseudoVMSGTU_VI_M4_MASK |
| 0U, // PseudoVMSGTU_VI_M8 |
| 0U, // PseudoVMSGTU_VI_M8_MASK |
| 0U, // PseudoVMSGTU_VI_MF2 |
| 0U, // PseudoVMSGTU_VI_MF2_MASK |
| 0U, // PseudoVMSGTU_VI_MF4 |
| 0U, // PseudoVMSGTU_VI_MF4_MASK |
| 0U, // PseudoVMSGTU_VI_MF8 |
| 0U, // PseudoVMSGTU_VI_MF8_MASK |
| 0U, // PseudoVMSGTU_VX_M1 |
| 0U, // PseudoVMSGTU_VX_M1_MASK |
| 0U, // PseudoVMSGTU_VX_M2 |
| 0U, // PseudoVMSGTU_VX_M2_MASK |
| 0U, // PseudoVMSGTU_VX_M4 |
| 0U, // PseudoVMSGTU_VX_M4_MASK |
| 0U, // PseudoVMSGTU_VX_M8 |
| 0U, // PseudoVMSGTU_VX_M8_MASK |
| 0U, // PseudoVMSGTU_VX_MF2 |
| 0U, // PseudoVMSGTU_VX_MF2_MASK |
| 0U, // PseudoVMSGTU_VX_MF4 |
| 0U, // PseudoVMSGTU_VX_MF4_MASK |
| 0U, // PseudoVMSGTU_VX_MF8 |
| 0U, // PseudoVMSGTU_VX_MF8_MASK |
| 0U, // PseudoVMSGT_VI_M1 |
| 0U, // PseudoVMSGT_VI_M1_MASK |
| 0U, // PseudoVMSGT_VI_M2 |
| 0U, // PseudoVMSGT_VI_M2_MASK |
| 0U, // PseudoVMSGT_VI_M4 |
| 0U, // PseudoVMSGT_VI_M4_MASK |
| 0U, // PseudoVMSGT_VI_M8 |
| 0U, // PseudoVMSGT_VI_M8_MASK |
| 0U, // PseudoVMSGT_VI_MF2 |
| 0U, // PseudoVMSGT_VI_MF2_MASK |
| 0U, // PseudoVMSGT_VI_MF4 |
| 0U, // PseudoVMSGT_VI_MF4_MASK |
| 0U, // PseudoVMSGT_VI_MF8 |
| 0U, // PseudoVMSGT_VI_MF8_MASK |
| 0U, // PseudoVMSGT_VX_M1 |
| 0U, // PseudoVMSGT_VX_M1_MASK |
| 0U, // PseudoVMSGT_VX_M2 |
| 0U, // PseudoVMSGT_VX_M2_MASK |
| 0U, // PseudoVMSGT_VX_M4 |
| 0U, // PseudoVMSGT_VX_M4_MASK |
| 0U, // PseudoVMSGT_VX_M8 |
| 0U, // PseudoVMSGT_VX_M8_MASK |
| 0U, // PseudoVMSGT_VX_MF2 |
| 0U, // PseudoVMSGT_VX_MF2_MASK |
| 0U, // PseudoVMSGT_VX_MF4 |
| 0U, // PseudoVMSGT_VX_MF4_MASK |
| 0U, // PseudoVMSGT_VX_MF8 |
| 0U, // PseudoVMSGT_VX_MF8_MASK |
| 0U, // PseudoVMSIF_M_B1 |
| 0U, // PseudoVMSIF_M_B16 |
| 0U, // PseudoVMSIF_M_B16_MASK |
| 0U, // PseudoVMSIF_M_B1_MASK |
| 0U, // PseudoVMSIF_M_B2 |
| 0U, // PseudoVMSIF_M_B2_MASK |
| 0U, // PseudoVMSIF_M_B32 |
| 0U, // PseudoVMSIF_M_B32_MASK |
| 0U, // PseudoVMSIF_M_B4 |
| 0U, // PseudoVMSIF_M_B4_MASK |
| 0U, // PseudoVMSIF_M_B64 |
| 0U, // PseudoVMSIF_M_B64_MASK |
| 0U, // PseudoVMSIF_M_B8 |
| 0U, // PseudoVMSIF_M_B8_MASK |
| 0U, // PseudoVMSLEU_VI_M1 |
| 0U, // PseudoVMSLEU_VI_M1_MASK |
| 0U, // PseudoVMSLEU_VI_M2 |
| 0U, // PseudoVMSLEU_VI_M2_MASK |
| 0U, // PseudoVMSLEU_VI_M4 |
| 0U, // PseudoVMSLEU_VI_M4_MASK |
| 0U, // PseudoVMSLEU_VI_M8 |
| 0U, // PseudoVMSLEU_VI_M8_MASK |
| 0U, // PseudoVMSLEU_VI_MF2 |
| 0U, // PseudoVMSLEU_VI_MF2_MASK |
| 0U, // PseudoVMSLEU_VI_MF4 |
| 0U, // PseudoVMSLEU_VI_MF4_MASK |
| 0U, // PseudoVMSLEU_VI_MF8 |
| 0U, // PseudoVMSLEU_VI_MF8_MASK |
| 0U, // PseudoVMSLEU_VV_M1 |
| 0U, // PseudoVMSLEU_VV_M1_MASK |
| 0U, // PseudoVMSLEU_VV_M2 |
| 0U, // PseudoVMSLEU_VV_M2_MASK |
| 0U, // PseudoVMSLEU_VV_M4 |
| 0U, // PseudoVMSLEU_VV_M4_MASK |
| 0U, // PseudoVMSLEU_VV_M8 |
| 0U, // PseudoVMSLEU_VV_M8_MASK |
| 0U, // PseudoVMSLEU_VV_MF2 |
| 0U, // PseudoVMSLEU_VV_MF2_MASK |
| 0U, // PseudoVMSLEU_VV_MF4 |
| 0U, // PseudoVMSLEU_VV_MF4_MASK |
| 0U, // PseudoVMSLEU_VV_MF8 |
| 0U, // PseudoVMSLEU_VV_MF8_MASK |
| 0U, // PseudoVMSLEU_VX_M1 |
| 0U, // PseudoVMSLEU_VX_M1_MASK |
| 0U, // PseudoVMSLEU_VX_M2 |
| 0U, // PseudoVMSLEU_VX_M2_MASK |
| 0U, // PseudoVMSLEU_VX_M4 |
| 0U, // PseudoVMSLEU_VX_M4_MASK |
| 0U, // PseudoVMSLEU_VX_M8 |
| 0U, // PseudoVMSLEU_VX_M8_MASK |
| 0U, // PseudoVMSLEU_VX_MF2 |
| 0U, // PseudoVMSLEU_VX_MF2_MASK |
| 0U, // PseudoVMSLEU_VX_MF4 |
| 0U, // PseudoVMSLEU_VX_MF4_MASK |
| 0U, // PseudoVMSLEU_VX_MF8 |
| 0U, // PseudoVMSLEU_VX_MF8_MASK |
| 0U, // PseudoVMSLE_VI_M1 |
| 0U, // PseudoVMSLE_VI_M1_MASK |
| 0U, // PseudoVMSLE_VI_M2 |
| 0U, // PseudoVMSLE_VI_M2_MASK |
| 0U, // PseudoVMSLE_VI_M4 |
| 0U, // PseudoVMSLE_VI_M4_MASK |
| 0U, // PseudoVMSLE_VI_M8 |
| 0U, // PseudoVMSLE_VI_M8_MASK |
| 0U, // PseudoVMSLE_VI_MF2 |
| 0U, // PseudoVMSLE_VI_MF2_MASK |
| 0U, // PseudoVMSLE_VI_MF4 |
| 0U, // PseudoVMSLE_VI_MF4_MASK |
| 0U, // PseudoVMSLE_VI_MF8 |
| 0U, // PseudoVMSLE_VI_MF8_MASK |
| 0U, // PseudoVMSLE_VV_M1 |
| 0U, // PseudoVMSLE_VV_M1_MASK |
| 0U, // PseudoVMSLE_VV_M2 |
| 0U, // PseudoVMSLE_VV_M2_MASK |
| 0U, // PseudoVMSLE_VV_M4 |
| 0U, // PseudoVMSLE_VV_M4_MASK |
| 0U, // PseudoVMSLE_VV_M8 |
| 0U, // PseudoVMSLE_VV_M8_MASK |
| 0U, // PseudoVMSLE_VV_MF2 |
| 0U, // PseudoVMSLE_VV_MF2_MASK |
| 0U, // PseudoVMSLE_VV_MF4 |
| 0U, // PseudoVMSLE_VV_MF4_MASK |
| 0U, // PseudoVMSLE_VV_MF8 |
| 0U, // PseudoVMSLE_VV_MF8_MASK |
| 0U, // PseudoVMSLE_VX_M1 |
| 0U, // PseudoVMSLE_VX_M1_MASK |
| 0U, // PseudoVMSLE_VX_M2 |
| 0U, // PseudoVMSLE_VX_M2_MASK |
| 0U, // PseudoVMSLE_VX_M4 |
| 0U, // PseudoVMSLE_VX_M4_MASK |
| 0U, // PseudoVMSLE_VX_M8 |
| 0U, // PseudoVMSLE_VX_M8_MASK |
| 0U, // PseudoVMSLE_VX_MF2 |
| 0U, // PseudoVMSLE_VX_MF2_MASK |
| 0U, // PseudoVMSLE_VX_MF4 |
| 0U, // PseudoVMSLE_VX_MF4_MASK |
| 0U, // PseudoVMSLE_VX_MF8 |
| 0U, // PseudoVMSLE_VX_MF8_MASK |
| 0U, // PseudoVMSLTU_VI |
| 0U, // PseudoVMSLTU_VV_M1 |
| 0U, // PseudoVMSLTU_VV_M1_MASK |
| 0U, // PseudoVMSLTU_VV_M2 |
| 0U, // PseudoVMSLTU_VV_M2_MASK |
| 0U, // PseudoVMSLTU_VV_M4 |
| 0U, // PseudoVMSLTU_VV_M4_MASK |
| 0U, // PseudoVMSLTU_VV_M8 |
| 0U, // PseudoVMSLTU_VV_M8_MASK |
| 0U, // PseudoVMSLTU_VV_MF2 |
| 0U, // PseudoVMSLTU_VV_MF2_MASK |
| 0U, // PseudoVMSLTU_VV_MF4 |
| 0U, // PseudoVMSLTU_VV_MF4_MASK |
| 0U, // PseudoVMSLTU_VV_MF8 |
| 0U, // PseudoVMSLTU_VV_MF8_MASK |
| 0U, // PseudoVMSLTU_VX_M1 |
| 0U, // PseudoVMSLTU_VX_M1_MASK |
| 0U, // PseudoVMSLTU_VX_M2 |
| 0U, // PseudoVMSLTU_VX_M2_MASK |
| 0U, // PseudoVMSLTU_VX_M4 |
| 0U, // PseudoVMSLTU_VX_M4_MASK |
| 0U, // PseudoVMSLTU_VX_M8 |
| 0U, // PseudoVMSLTU_VX_M8_MASK |
| 0U, // PseudoVMSLTU_VX_MF2 |
| 0U, // PseudoVMSLTU_VX_MF2_MASK |
| 0U, // PseudoVMSLTU_VX_MF4 |
| 0U, // PseudoVMSLTU_VX_MF4_MASK |
| 0U, // PseudoVMSLTU_VX_MF8 |
| 0U, // PseudoVMSLTU_VX_MF8_MASK |
| 0U, // PseudoVMSLT_VI |
| 0U, // PseudoVMSLT_VV_M1 |
| 0U, // PseudoVMSLT_VV_M1_MASK |
| 0U, // PseudoVMSLT_VV_M2 |
| 0U, // PseudoVMSLT_VV_M2_MASK |
| 0U, // PseudoVMSLT_VV_M4 |
| 0U, // PseudoVMSLT_VV_M4_MASK |
| 0U, // PseudoVMSLT_VV_M8 |
| 0U, // PseudoVMSLT_VV_M8_MASK |
| 0U, // PseudoVMSLT_VV_MF2 |
| 0U, // PseudoVMSLT_VV_MF2_MASK |
| 0U, // PseudoVMSLT_VV_MF4 |
| 0U, // PseudoVMSLT_VV_MF4_MASK |
| 0U, // PseudoVMSLT_VV_MF8 |
| 0U, // PseudoVMSLT_VV_MF8_MASK |
| 0U, // PseudoVMSLT_VX_M1 |
| 0U, // PseudoVMSLT_VX_M1_MASK |
| 0U, // PseudoVMSLT_VX_M2 |
| 0U, // PseudoVMSLT_VX_M2_MASK |
| 0U, // PseudoVMSLT_VX_M4 |
| 0U, // PseudoVMSLT_VX_M4_MASK |
| 0U, // PseudoVMSLT_VX_M8 |
| 0U, // PseudoVMSLT_VX_M8_MASK |
| 0U, // PseudoVMSLT_VX_MF2 |
| 0U, // PseudoVMSLT_VX_MF2_MASK |
| 0U, // PseudoVMSLT_VX_MF4 |
| 0U, // PseudoVMSLT_VX_MF4_MASK |
| 0U, // PseudoVMSLT_VX_MF8 |
| 0U, // PseudoVMSLT_VX_MF8_MASK |
| 0U, // PseudoVMSNE_VI_M1 |
| 0U, // PseudoVMSNE_VI_M1_MASK |
| 0U, // PseudoVMSNE_VI_M2 |
| 0U, // PseudoVMSNE_VI_M2_MASK |
| 0U, // PseudoVMSNE_VI_M4 |
| 0U, // PseudoVMSNE_VI_M4_MASK |
| 0U, // PseudoVMSNE_VI_M8 |
| 0U, // PseudoVMSNE_VI_M8_MASK |
| 0U, // PseudoVMSNE_VI_MF2 |
| 0U, // PseudoVMSNE_VI_MF2_MASK |
| 0U, // PseudoVMSNE_VI_MF4 |
| 0U, // PseudoVMSNE_VI_MF4_MASK |
| 0U, // PseudoVMSNE_VI_MF8 |
| 0U, // PseudoVMSNE_VI_MF8_MASK |
| 0U, // PseudoVMSNE_VV_M1 |
| 0U, // PseudoVMSNE_VV_M1_MASK |
| 0U, // PseudoVMSNE_VV_M2 |
| 0U, // PseudoVMSNE_VV_M2_MASK |
| 0U, // PseudoVMSNE_VV_M4 |
| 0U, // PseudoVMSNE_VV_M4_MASK |
| 0U, // PseudoVMSNE_VV_M8 |
| 0U, // PseudoVMSNE_VV_M8_MASK |
| 0U, // PseudoVMSNE_VV_MF2 |
| 0U, // PseudoVMSNE_VV_MF2_MASK |
| 0U, // PseudoVMSNE_VV_MF4 |
| 0U, // PseudoVMSNE_VV_MF4_MASK |
| 0U, // PseudoVMSNE_VV_MF8 |
| 0U, // PseudoVMSNE_VV_MF8_MASK |
| 0U, // PseudoVMSNE_VX_M1 |
| 0U, // PseudoVMSNE_VX_M1_MASK |
| 0U, // PseudoVMSNE_VX_M2 |
| 0U, // PseudoVMSNE_VX_M2_MASK |
| 0U, // PseudoVMSNE_VX_M4 |
| 0U, // PseudoVMSNE_VX_M4_MASK |
| 0U, // PseudoVMSNE_VX_M8 |
| 0U, // PseudoVMSNE_VX_M8_MASK |
| 0U, // PseudoVMSNE_VX_MF2 |
| 0U, // PseudoVMSNE_VX_MF2_MASK |
| 0U, // PseudoVMSNE_VX_MF4 |
| 0U, // PseudoVMSNE_VX_MF4_MASK |
| 0U, // PseudoVMSNE_VX_MF8 |
| 0U, // PseudoVMSNE_VX_MF8_MASK |
| 0U, // PseudoVMSOF_M_B1 |
| 0U, // PseudoVMSOF_M_B16 |
| 0U, // PseudoVMSOF_M_B16_MASK |
| 0U, // PseudoVMSOF_M_B1_MASK |
| 0U, // PseudoVMSOF_M_B2 |
| 0U, // PseudoVMSOF_M_B2_MASK |
| 0U, // PseudoVMSOF_M_B32 |
| 0U, // PseudoVMSOF_M_B32_MASK |
| 0U, // PseudoVMSOF_M_B4 |
| 0U, // PseudoVMSOF_M_B4_MASK |
| 0U, // PseudoVMSOF_M_B64 |
| 0U, // PseudoVMSOF_M_B64_MASK |
| 0U, // PseudoVMSOF_M_B8 |
| 0U, // PseudoVMSOF_M_B8_MASK |
| 0U, // PseudoVMULHSU_VV_M1 |
| 0U, // PseudoVMULHSU_VV_M1_MASK |
| 0U, // PseudoVMULHSU_VV_M1_TU |
| 0U, // PseudoVMULHSU_VV_M2 |
| 0U, // PseudoVMULHSU_VV_M2_MASK |
| 0U, // PseudoVMULHSU_VV_M2_TU |
| 0U, // PseudoVMULHSU_VV_M4 |
| 0U, // PseudoVMULHSU_VV_M4_MASK |
| 0U, // PseudoVMULHSU_VV_M4_TU |
| 0U, // PseudoVMULHSU_VV_M8 |
| 0U, // PseudoVMULHSU_VV_M8_MASK |
| 0U, // PseudoVMULHSU_VV_M8_TU |
| 0U, // PseudoVMULHSU_VV_MF2 |
| 0U, // PseudoVMULHSU_VV_MF2_MASK |
| 0U, // PseudoVMULHSU_VV_MF2_TU |
| 0U, // PseudoVMULHSU_VV_MF4 |
| 0U, // PseudoVMULHSU_VV_MF4_MASK |
| 0U, // PseudoVMULHSU_VV_MF4_TU |
| 0U, // PseudoVMULHSU_VV_MF8 |
| 0U, // PseudoVMULHSU_VV_MF8_MASK |
| 0U, // PseudoVMULHSU_VV_MF8_TU |
| 0U, // PseudoVMULHSU_VX_M1 |
| 0U, // PseudoVMULHSU_VX_M1_MASK |
| 0U, // PseudoVMULHSU_VX_M1_TU |
| 0U, // PseudoVMULHSU_VX_M2 |
| 0U, // PseudoVMULHSU_VX_M2_MASK |
| 0U, // PseudoVMULHSU_VX_M2_TU |
| 0U, // PseudoVMULHSU_VX_M4 |
| 0U, // PseudoVMULHSU_VX_M4_MASK |
| 0U, // PseudoVMULHSU_VX_M4_TU |
| 0U, // PseudoVMULHSU_VX_M8 |
| 0U, // PseudoVMULHSU_VX_M8_MASK |
| 0U, // PseudoVMULHSU_VX_M8_TU |
| 0U, // PseudoVMULHSU_VX_MF2 |
| 0U, // PseudoVMULHSU_VX_MF2_MASK |
| 0U, // PseudoVMULHSU_VX_MF2_TU |
| 0U, // PseudoVMULHSU_VX_MF4 |
| 0U, // PseudoVMULHSU_VX_MF4_MASK |
| 0U, // PseudoVMULHSU_VX_MF4_TU |
| 0U, // PseudoVMULHSU_VX_MF8 |
| 0U, // PseudoVMULHSU_VX_MF8_MASK |
| 0U, // PseudoVMULHSU_VX_MF8_TU |
| 0U, // PseudoVMULHU_VV_M1 |
| 0U, // PseudoVMULHU_VV_M1_MASK |
| 0U, // PseudoVMULHU_VV_M1_TU |
| 0U, // PseudoVMULHU_VV_M2 |
| 0U, // PseudoVMULHU_VV_M2_MASK |
| 0U, // PseudoVMULHU_VV_M2_TU |
| 0U, // PseudoVMULHU_VV_M4 |
| 0U, // PseudoVMULHU_VV_M4_MASK |
| 0U, // PseudoVMULHU_VV_M4_TU |
| 0U, // PseudoVMULHU_VV_M8 |
| 0U, // PseudoVMULHU_VV_M8_MASK |
| 0U, // PseudoVMULHU_VV_M8_TU |
| 0U, // PseudoVMULHU_VV_MF2 |
| 0U, // PseudoVMULHU_VV_MF2_MASK |
| 0U, // PseudoVMULHU_VV_MF2_TU |
| 0U, // PseudoVMULHU_VV_MF4 |
| 0U, // PseudoVMULHU_VV_MF4_MASK |
| 0U, // PseudoVMULHU_VV_MF4_TU |
| 0U, // PseudoVMULHU_VV_MF8 |
| 0U, // PseudoVMULHU_VV_MF8_MASK |
| 0U, // PseudoVMULHU_VV_MF8_TU |
| 0U, // PseudoVMULHU_VX_M1 |
| 0U, // PseudoVMULHU_VX_M1_MASK |
| 0U, // PseudoVMULHU_VX_M1_TU |
| 0U, // PseudoVMULHU_VX_M2 |
| 0U, // PseudoVMULHU_VX_M2_MASK |
| 0U, // PseudoVMULHU_VX_M2_TU |
| 0U, // PseudoVMULHU_VX_M4 |
| 0U, // PseudoVMULHU_VX_M4_MASK |
| 0U, // PseudoVMULHU_VX_M4_TU |
| 0U, // PseudoVMULHU_VX_M8 |
| 0U, // PseudoVMULHU_VX_M8_MASK |
| 0U, // PseudoVMULHU_VX_M8_TU |
| 0U, // PseudoVMULHU_VX_MF2 |
| 0U, // PseudoVMULHU_VX_MF2_MASK |
| 0U, // PseudoVMULHU_VX_MF2_TU |
| 0U, // PseudoVMULHU_VX_MF4 |
| 0U, // PseudoVMULHU_VX_MF4_MASK |
| 0U, // PseudoVMULHU_VX_MF4_TU |
| 0U, // PseudoVMULHU_VX_MF8 |
| 0U, // PseudoVMULHU_VX_MF8_MASK |
| 0U, // PseudoVMULHU_VX_MF8_TU |
| 0U, // PseudoVMULH_VV_M1 |
| 0U, // PseudoVMULH_VV_M1_MASK |
| 0U, // PseudoVMULH_VV_M1_TU |
| 0U, // PseudoVMULH_VV_M2 |
| 0U, // PseudoVMULH_VV_M2_MASK |
| 0U, // PseudoVMULH_VV_M2_TU |
| 0U, // PseudoVMULH_VV_M4 |
| 0U, // PseudoVMULH_VV_M4_MASK |
| 0U, // PseudoVMULH_VV_M4_TU |
| 0U, // PseudoVMULH_VV_M8 |
| 0U, // PseudoVMULH_VV_M8_MASK |
| 0U, // PseudoVMULH_VV_M8_TU |
| 0U, // PseudoVMULH_VV_MF2 |
| 0U, // PseudoVMULH_VV_MF2_MASK |
| 0U, // PseudoVMULH_VV_MF2_TU |
| 0U, // PseudoVMULH_VV_MF4 |
| 0U, // PseudoVMULH_VV_MF4_MASK |
| 0U, // PseudoVMULH_VV_MF4_TU |
| 0U, // PseudoVMULH_VV_MF8 |
| 0U, // PseudoVMULH_VV_MF8_MASK |
| 0U, // PseudoVMULH_VV_MF8_TU |
| 0U, // PseudoVMULH_VX_M1 |
| 0U, // PseudoVMULH_VX_M1_MASK |
| 0U, // PseudoVMULH_VX_M1_TU |
| 0U, // PseudoVMULH_VX_M2 |
| 0U, // PseudoVMULH_VX_M2_MASK |
| 0U, // PseudoVMULH_VX_M2_TU |
| 0U, // PseudoVMULH_VX_M4 |
| 0U, // PseudoVMULH_VX_M4_MASK |
| 0U, // PseudoVMULH_VX_M4_TU |
| 0U, // PseudoVMULH_VX_M8 |
| 0U, // PseudoVMULH_VX_M8_MASK |
| 0U, // PseudoVMULH_VX_M8_TU |
| 0U, // PseudoVMULH_VX_MF2 |
| 0U, // PseudoVMULH_VX_MF2_MASK |
| 0U, // PseudoVMULH_VX_MF2_TU |
| 0U, // PseudoVMULH_VX_MF4 |
| 0U, // PseudoVMULH_VX_MF4_MASK |
| 0U, // PseudoVMULH_VX_MF4_TU |
| 0U, // PseudoVMULH_VX_MF8 |
| 0U, // PseudoVMULH_VX_MF8_MASK |
| 0U, // PseudoVMULH_VX_MF8_TU |
| 0U, // PseudoVMUL_VV_M1 |
| 0U, // PseudoVMUL_VV_M1_MASK |
| 0U, // PseudoVMUL_VV_M1_TU |
| 0U, // PseudoVMUL_VV_M2 |
| 0U, // PseudoVMUL_VV_M2_MASK |
| 0U, // PseudoVMUL_VV_M2_TU |
| 0U, // PseudoVMUL_VV_M4 |
| 0U, // PseudoVMUL_VV_M4_MASK |
| 0U, // PseudoVMUL_VV_M4_TU |
| 0U, // PseudoVMUL_VV_M8 |
| 0U, // PseudoVMUL_VV_M8_MASK |
| 0U, // PseudoVMUL_VV_M8_TU |
| 0U, // PseudoVMUL_VV_MF2 |
| 0U, // PseudoVMUL_VV_MF2_MASK |
| 0U, // PseudoVMUL_VV_MF2_TU |
| 0U, // PseudoVMUL_VV_MF4 |
| 0U, // PseudoVMUL_VV_MF4_MASK |
| 0U, // PseudoVMUL_VV_MF4_TU |
| 0U, // PseudoVMUL_VV_MF8 |
| 0U, // PseudoVMUL_VV_MF8_MASK |
| 0U, // PseudoVMUL_VV_MF8_TU |
| 0U, // PseudoVMUL_VX_M1 |
| 0U, // PseudoVMUL_VX_M1_MASK |
| 0U, // PseudoVMUL_VX_M1_TU |
| 0U, // PseudoVMUL_VX_M2 |
| 0U, // PseudoVMUL_VX_M2_MASK |
| 0U, // PseudoVMUL_VX_M2_TU |
| 0U, // PseudoVMUL_VX_M4 |
| 0U, // PseudoVMUL_VX_M4_MASK |
| 0U, // PseudoVMUL_VX_M4_TU |
| 0U, // PseudoVMUL_VX_M8 |
| 0U, // PseudoVMUL_VX_M8_MASK |
| 0U, // PseudoVMUL_VX_M8_TU |
| 0U, // PseudoVMUL_VX_MF2 |
| 0U, // PseudoVMUL_VX_MF2_MASK |
| 0U, // PseudoVMUL_VX_MF2_TU |
| 0U, // PseudoVMUL_VX_MF4 |
| 0U, // PseudoVMUL_VX_MF4_MASK |
| 0U, // PseudoVMUL_VX_MF4_TU |
| 0U, // PseudoVMUL_VX_MF8 |
| 0U, // PseudoVMUL_VX_MF8_MASK |
| 0U, // PseudoVMUL_VX_MF8_TU |
| 0U, // PseudoVMV_S_X_M1 |
| 0U, // PseudoVMV_S_X_M2 |
| 0U, // PseudoVMV_S_X_M4 |
| 0U, // PseudoVMV_S_X_M8 |
| 0U, // PseudoVMV_S_X_MF2 |
| 0U, // PseudoVMV_S_X_MF4 |
| 0U, // PseudoVMV_S_X_MF8 |
| 0U, // PseudoVMV_V_I_M1 |
| 0U, // PseudoVMV_V_I_M1_TU |
| 0U, // PseudoVMV_V_I_M2 |
| 0U, // PseudoVMV_V_I_M2_TU |
| 0U, // PseudoVMV_V_I_M4 |
| 0U, // PseudoVMV_V_I_M4_TU |
| 0U, // PseudoVMV_V_I_M8 |
| 0U, // PseudoVMV_V_I_M8_TU |
| 0U, // PseudoVMV_V_I_MF2 |
| 0U, // PseudoVMV_V_I_MF2_TU |
| 0U, // PseudoVMV_V_I_MF4 |
| 0U, // PseudoVMV_V_I_MF4_TU |
| 0U, // PseudoVMV_V_I_MF8 |
| 0U, // PseudoVMV_V_I_MF8_TU |
| 0U, // PseudoVMV_V_V_M1 |
| 0U, // PseudoVMV_V_V_M1_TU |
| 0U, // PseudoVMV_V_V_M2 |
| 0U, // PseudoVMV_V_V_M2_TU |
| 0U, // PseudoVMV_V_V_M4 |
| 0U, // PseudoVMV_V_V_M4_TU |
| 0U, // PseudoVMV_V_V_M8 |
| 0U, // PseudoVMV_V_V_M8_TU |
| 0U, // PseudoVMV_V_V_MF2 |
| 0U, // PseudoVMV_V_V_MF2_TU |
| 0U, // PseudoVMV_V_V_MF4 |
| 0U, // PseudoVMV_V_V_MF4_TU |
| 0U, // PseudoVMV_V_V_MF8 |
| 0U, // PseudoVMV_V_V_MF8_TU |
| 0U, // PseudoVMV_V_X_M1 |
| 0U, // PseudoVMV_V_X_M1_TU |
| 0U, // PseudoVMV_V_X_M2 |
| 0U, // PseudoVMV_V_X_M2_TU |
| 0U, // PseudoVMV_V_X_M4 |
| 0U, // PseudoVMV_V_X_M4_TU |
| 0U, // PseudoVMV_V_X_M8 |
| 0U, // PseudoVMV_V_X_M8_TU |
| 0U, // PseudoVMV_V_X_MF2 |
| 0U, // PseudoVMV_V_X_MF2_TU |
| 0U, // PseudoVMV_V_X_MF4 |
| 0U, // PseudoVMV_V_X_MF4_TU |
| 0U, // PseudoVMV_V_X_MF8 |
| 0U, // PseudoVMV_V_X_MF8_TU |
| 0U, // PseudoVMV_X_S_M1 |
| 0U, // PseudoVMV_X_S_M2 |
| 0U, // PseudoVMV_X_S_M4 |
| 0U, // PseudoVMV_X_S_M8 |
| 0U, // PseudoVMV_X_S_MF2 |
| 0U, // PseudoVMV_X_S_MF4 |
| 0U, // PseudoVMV_X_S_MF8 |
| 0U, // PseudoVMXNOR_MM_M1 |
| 0U, // PseudoVMXNOR_MM_M2 |
| 0U, // PseudoVMXNOR_MM_M4 |
| 0U, // PseudoVMXNOR_MM_M8 |
| 0U, // PseudoVMXNOR_MM_MF2 |
| 0U, // PseudoVMXNOR_MM_MF4 |
| 0U, // PseudoVMXNOR_MM_MF8 |
| 0U, // PseudoVMXOR_MM_M1 |
| 0U, // PseudoVMXOR_MM_M2 |
| 0U, // PseudoVMXOR_MM_M4 |
| 0U, // PseudoVMXOR_MM_M8 |
| 0U, // PseudoVMXOR_MM_MF2 |
| 0U, // PseudoVMXOR_MM_MF4 |
| 0U, // PseudoVMXOR_MM_MF8 |
| 0U, // PseudoVNCLIPU_WI_M1 |
| 0U, // PseudoVNCLIPU_WI_M1_MASK |
| 0U, // PseudoVNCLIPU_WI_M1_TU |
| 0U, // PseudoVNCLIPU_WI_M2 |
| 0U, // PseudoVNCLIPU_WI_M2_MASK |
| 0U, // PseudoVNCLIPU_WI_M2_TU |
| 0U, // PseudoVNCLIPU_WI_M4 |
| 0U, // PseudoVNCLIPU_WI_M4_MASK |
| 0U, // PseudoVNCLIPU_WI_M4_TU |
| 0U, // PseudoVNCLIPU_WI_MF2 |
| 0U, // PseudoVNCLIPU_WI_MF2_MASK |
| 0U, // PseudoVNCLIPU_WI_MF2_TU |
| 0U, // PseudoVNCLIPU_WI_MF4 |
| 0U, // PseudoVNCLIPU_WI_MF4_MASK |
| 0U, // PseudoVNCLIPU_WI_MF4_TU |
| 0U, // PseudoVNCLIPU_WI_MF8 |
| 0U, // PseudoVNCLIPU_WI_MF8_MASK |
| 0U, // PseudoVNCLIPU_WI_MF8_TU |
| 0U, // PseudoVNCLIPU_WV_M1 |
| 0U, // PseudoVNCLIPU_WV_M1_MASK |
| 0U, // PseudoVNCLIPU_WV_M1_TU |
| 0U, // PseudoVNCLIPU_WV_M2 |
| 0U, // PseudoVNCLIPU_WV_M2_MASK |
| 0U, // PseudoVNCLIPU_WV_M2_TU |
| 0U, // PseudoVNCLIPU_WV_M4 |
| 0U, // PseudoVNCLIPU_WV_M4_MASK |
| 0U, // PseudoVNCLIPU_WV_M4_TU |
| 0U, // PseudoVNCLIPU_WV_MF2 |
| 0U, // PseudoVNCLIPU_WV_MF2_MASK |
| 0U, // PseudoVNCLIPU_WV_MF2_TU |
| 0U, // PseudoVNCLIPU_WV_MF4 |
| 0U, // PseudoVNCLIPU_WV_MF4_MASK |
| 0U, // PseudoVNCLIPU_WV_MF4_TU |
| 0U, // PseudoVNCLIPU_WV_MF8 |
| 0U, // PseudoVNCLIPU_WV_MF8_MASK |
| 0U, // PseudoVNCLIPU_WV_MF8_TU |
| 0U, // PseudoVNCLIPU_WX_M1 |
| 0U, // PseudoVNCLIPU_WX_M1_MASK |
| 0U, // PseudoVNCLIPU_WX_M1_TU |
| 0U, // PseudoVNCLIPU_WX_M2 |
| 0U, // PseudoVNCLIPU_WX_M2_MASK |
| 0U, // PseudoVNCLIPU_WX_M2_TU |
| 0U, // PseudoVNCLIPU_WX_M4 |
| 0U, // PseudoVNCLIPU_WX_M4_MASK |
| 0U, // PseudoVNCLIPU_WX_M4_TU |
| 0U, // PseudoVNCLIPU_WX_MF2 |
| 0U, // PseudoVNCLIPU_WX_MF2_MASK |
| 0U, // PseudoVNCLIPU_WX_MF2_TU |
| 0U, // PseudoVNCLIPU_WX_MF4 |
| 0U, // PseudoVNCLIPU_WX_MF4_MASK |
| 0U, // PseudoVNCLIPU_WX_MF4_TU |
| 0U, // PseudoVNCLIPU_WX_MF8 |
| 0U, // PseudoVNCLIPU_WX_MF8_MASK |
| 0U, // PseudoVNCLIPU_WX_MF8_TU |
| 0U, // PseudoVNCLIP_WI_M1 |
| 0U, // PseudoVNCLIP_WI_M1_MASK |
| 0U, // PseudoVNCLIP_WI_M1_TU |
| 0U, // PseudoVNCLIP_WI_M2 |
| 0U, // PseudoVNCLIP_WI_M2_MASK |
| 0U, // PseudoVNCLIP_WI_M2_TU |
| 0U, // PseudoVNCLIP_WI_M4 |
| 0U, // PseudoVNCLIP_WI_M4_MASK |
| 0U, // PseudoVNCLIP_WI_M4_TU |
| 0U, // PseudoVNCLIP_WI_MF2 |
| 0U, // PseudoVNCLIP_WI_MF2_MASK |
| 0U, // PseudoVNCLIP_WI_MF2_TU |
| 0U, // PseudoVNCLIP_WI_MF4 |
| 0U, // PseudoVNCLIP_WI_MF4_MASK |
| 0U, // PseudoVNCLIP_WI_MF4_TU |
| 0U, // PseudoVNCLIP_WI_MF8 |
| 0U, // PseudoVNCLIP_WI_MF8_MASK |
| 0U, // PseudoVNCLIP_WI_MF8_TU |
| 0U, // PseudoVNCLIP_WV_M1 |
| 0U, // PseudoVNCLIP_WV_M1_MASK |
| 0U, // PseudoVNCLIP_WV_M1_TU |
| 0U, // PseudoVNCLIP_WV_M2 |
| 0U, // PseudoVNCLIP_WV_M2_MASK |
| 0U, // PseudoVNCLIP_WV_M2_TU |
| 0U, // PseudoVNCLIP_WV_M4 |
| 0U, // PseudoVNCLIP_WV_M4_MASK |
| 0U, // PseudoVNCLIP_WV_M4_TU |
| 0U, // PseudoVNCLIP_WV_MF2 |
| 0U, // PseudoVNCLIP_WV_MF2_MASK |
| 0U, // PseudoVNCLIP_WV_MF2_TU |
| 0U, // PseudoVNCLIP_WV_MF4 |
| 0U, // PseudoVNCLIP_WV_MF4_MASK |
| 0U, // PseudoVNCLIP_WV_MF4_TU |
| 0U, // PseudoVNCLIP_WV_MF8 |
| 0U, // PseudoVNCLIP_WV_MF8_MASK |
| 0U, // PseudoVNCLIP_WV_MF8_TU |
| 0U, // PseudoVNCLIP_WX_M1 |
| 0U, // PseudoVNCLIP_WX_M1_MASK |
| 0U, // PseudoVNCLIP_WX_M1_TU |
| 0U, // PseudoVNCLIP_WX_M2 |
| 0U, // PseudoVNCLIP_WX_M2_MASK |
| 0U, // PseudoVNCLIP_WX_M2_TU |
| 0U, // PseudoVNCLIP_WX_M4 |
| 0U, // PseudoVNCLIP_WX_M4_MASK |
| 0U, // PseudoVNCLIP_WX_M4_TU |
| 0U, // PseudoVNCLIP_WX_MF2 |
| 0U, // PseudoVNCLIP_WX_MF2_MASK |
| 0U, // PseudoVNCLIP_WX_MF2_TU |
| 0U, // PseudoVNCLIP_WX_MF4 |
| 0U, // PseudoVNCLIP_WX_MF4_MASK |
| 0U, // PseudoVNCLIP_WX_MF4_TU |
| 0U, // PseudoVNCLIP_WX_MF8 |
| 0U, // PseudoVNCLIP_WX_MF8_MASK |
| 0U, // PseudoVNCLIP_WX_MF8_TU |
| 0U, // PseudoVNMSAC_VV_M1 |
| 0U, // PseudoVNMSAC_VV_M1_MASK |
| 0U, // PseudoVNMSAC_VV_M2 |
| 0U, // PseudoVNMSAC_VV_M2_MASK |
| 0U, // PseudoVNMSAC_VV_M4 |
| 0U, // PseudoVNMSAC_VV_M4_MASK |
| 0U, // PseudoVNMSAC_VV_M8 |
| 0U, // PseudoVNMSAC_VV_M8_MASK |
| 0U, // PseudoVNMSAC_VV_MF2 |
| 0U, // PseudoVNMSAC_VV_MF2_MASK |
| 0U, // PseudoVNMSAC_VV_MF4 |
| 0U, // PseudoVNMSAC_VV_MF4_MASK |
| 0U, // PseudoVNMSAC_VV_MF8 |
| 0U, // PseudoVNMSAC_VV_MF8_MASK |
| 0U, // PseudoVNMSAC_VX_M1 |
| 0U, // PseudoVNMSAC_VX_M1_MASK |
| 0U, // PseudoVNMSAC_VX_M2 |
| 0U, // PseudoVNMSAC_VX_M2_MASK |
| 0U, // PseudoVNMSAC_VX_M4 |
| 0U, // PseudoVNMSAC_VX_M4_MASK |
| 0U, // PseudoVNMSAC_VX_M8 |
| 0U, // PseudoVNMSAC_VX_M8_MASK |
| 0U, // PseudoVNMSAC_VX_MF2 |
| 0U, // PseudoVNMSAC_VX_MF2_MASK |
| 0U, // PseudoVNMSAC_VX_MF4 |
| 0U, // PseudoVNMSAC_VX_MF4_MASK |
| 0U, // PseudoVNMSAC_VX_MF8 |
| 0U, // PseudoVNMSAC_VX_MF8_MASK |
| 0U, // PseudoVNMSUB_VV_M1 |
| 0U, // PseudoVNMSUB_VV_M1_MASK |
| 0U, // PseudoVNMSUB_VV_M2 |
| 0U, // PseudoVNMSUB_VV_M2_MASK |
| 0U, // PseudoVNMSUB_VV_M4 |
| 0U, // PseudoVNMSUB_VV_M4_MASK |
| 0U, // PseudoVNMSUB_VV_M8 |
| 0U, // PseudoVNMSUB_VV_M8_MASK |
| 0U, // PseudoVNMSUB_VV_MF2 |
| 0U, // PseudoVNMSUB_VV_MF2_MASK |
| 0U, // PseudoVNMSUB_VV_MF4 |
| 0U, // PseudoVNMSUB_VV_MF4_MASK |
| 0U, // PseudoVNMSUB_VV_MF8 |
| 0U, // PseudoVNMSUB_VV_MF8_MASK |
| 0U, // PseudoVNMSUB_VX_M1 |
| 0U, // PseudoVNMSUB_VX_M1_MASK |
| 0U, // PseudoVNMSUB_VX_M2 |
| 0U, // PseudoVNMSUB_VX_M2_MASK |
| 0U, // PseudoVNMSUB_VX_M4 |
| 0U, // PseudoVNMSUB_VX_M4_MASK |
| 0U, // PseudoVNMSUB_VX_M8 |
| 0U, // PseudoVNMSUB_VX_M8_MASK |
| 0U, // PseudoVNMSUB_VX_MF2 |
| 0U, // PseudoVNMSUB_VX_MF2_MASK |
| 0U, // PseudoVNMSUB_VX_MF4 |
| 0U, // PseudoVNMSUB_VX_MF4_MASK |
| 0U, // PseudoVNMSUB_VX_MF8 |
| 0U, // PseudoVNMSUB_VX_MF8_MASK |
| 0U, // PseudoVNSRA_WI_M1 |
| 0U, // PseudoVNSRA_WI_M1_MASK |
| 0U, // PseudoVNSRA_WI_M1_TU |
| 0U, // PseudoVNSRA_WI_M2 |
| 0U, // PseudoVNSRA_WI_M2_MASK |
| 0U, // PseudoVNSRA_WI_M2_TU |
| 0U, // PseudoVNSRA_WI_M4 |
| 0U, // PseudoVNSRA_WI_M4_MASK |
| 0U, // PseudoVNSRA_WI_M4_TU |
| 0U, // PseudoVNSRA_WI_MF2 |
| 0U, // PseudoVNSRA_WI_MF2_MASK |
| 0U, // PseudoVNSRA_WI_MF2_TU |
| 0U, // PseudoVNSRA_WI_MF4 |
| 0U, // PseudoVNSRA_WI_MF4_MASK |
| 0U, // PseudoVNSRA_WI_MF4_TU |
| 0U, // PseudoVNSRA_WI_MF8 |
| 0U, // PseudoVNSRA_WI_MF8_MASK |
| 0U, // PseudoVNSRA_WI_MF8_TU |
| 0U, // PseudoVNSRA_WV_M1 |
| 0U, // PseudoVNSRA_WV_M1_MASK |
| 0U, // PseudoVNSRA_WV_M1_TU |
| 0U, // PseudoVNSRA_WV_M2 |
| 0U, // PseudoVNSRA_WV_M2_MASK |
| 0U, // PseudoVNSRA_WV_M2_TU |
| 0U, // PseudoVNSRA_WV_M4 |
| 0U, // PseudoVNSRA_WV_M4_MASK |
| 0U, // PseudoVNSRA_WV_M4_TU |
| 0U, // PseudoVNSRA_WV_MF2 |
| 0U, // PseudoVNSRA_WV_MF2_MASK |
| 0U, // PseudoVNSRA_WV_MF2_TU |
| 0U, // PseudoVNSRA_WV_MF4 |
| 0U, // PseudoVNSRA_WV_MF4_MASK |
| 0U, // PseudoVNSRA_WV_MF4_TU |
| 0U, // PseudoVNSRA_WV_MF8 |
| 0U, // PseudoVNSRA_WV_MF8_MASK |
| 0U, // PseudoVNSRA_WV_MF8_TU |
| 0U, // PseudoVNSRA_WX_M1 |
| 0U, // PseudoVNSRA_WX_M1_MASK |
| 0U, // PseudoVNSRA_WX_M1_TU |
| 0U, // PseudoVNSRA_WX_M2 |
| 0U, // PseudoVNSRA_WX_M2_MASK |
| 0U, // PseudoVNSRA_WX_M2_TU |
| 0U, // PseudoVNSRA_WX_M4 |
| 0U, // PseudoVNSRA_WX_M4_MASK |
| 0U, // PseudoVNSRA_WX_M4_TU |
| 0U, // PseudoVNSRA_WX_MF2 |
| 0U, // PseudoVNSRA_WX_MF2_MASK |
| 0U, // PseudoVNSRA_WX_MF2_TU |
| 0U, // PseudoVNSRA_WX_MF4 |
| 0U, // PseudoVNSRA_WX_MF4_MASK |
| 0U, // PseudoVNSRA_WX_MF4_TU |
| 0U, // PseudoVNSRA_WX_MF8 |
| 0U, // PseudoVNSRA_WX_MF8_MASK |
| 0U, // PseudoVNSRA_WX_MF8_TU |
| 0U, // PseudoVNSRL_WI_M1 |
| 0U, // PseudoVNSRL_WI_M1_MASK |
| 0U, // PseudoVNSRL_WI_M1_TU |
| 0U, // PseudoVNSRL_WI_M2 |
| 0U, // PseudoVNSRL_WI_M2_MASK |
| 0U, // PseudoVNSRL_WI_M2_TU |
| 0U, // PseudoVNSRL_WI_M4 |
| 0U, // PseudoVNSRL_WI_M4_MASK |
| 0U, // PseudoVNSRL_WI_M4_TU |
| 0U, // PseudoVNSRL_WI_MF2 |
| 0U, // PseudoVNSRL_WI_MF2_MASK |
| 0U, // PseudoVNSRL_WI_MF2_TU |
| 0U, // PseudoVNSRL_WI_MF4 |
| 0U, // PseudoVNSRL_WI_MF4_MASK |
| 0U, // PseudoVNSRL_WI_MF4_TU |
| 0U, // PseudoVNSRL_WI_MF8 |
| 0U, // PseudoVNSRL_WI_MF8_MASK |
| 0U, // PseudoVNSRL_WI_MF8_TU |
| 0U, // PseudoVNSRL_WV_M1 |
| 0U, // PseudoVNSRL_WV_M1_MASK |
| 0U, // PseudoVNSRL_WV_M1_TU |
| 0U, // PseudoVNSRL_WV_M2 |
| 0U, // PseudoVNSRL_WV_M2_MASK |
| 0U, // PseudoVNSRL_WV_M2_TU |
| 0U, // PseudoVNSRL_WV_M4 |
| 0U, // PseudoVNSRL_WV_M4_MASK |
| 0U, // PseudoVNSRL_WV_M4_TU |
| 0U, // PseudoVNSRL_WV_MF2 |
| 0U, // PseudoVNSRL_WV_MF2_MASK |
| 0U, // PseudoVNSRL_WV_MF2_TU |
| 0U, // PseudoVNSRL_WV_MF4 |
| 0U, // PseudoVNSRL_WV_MF4_MASK |
| 0U, // PseudoVNSRL_WV_MF4_TU |
| 0U, // PseudoVNSRL_WV_MF8 |
| 0U, // PseudoVNSRL_WV_MF8_MASK |
| 0U, // PseudoVNSRL_WV_MF8_TU |
| 0U, // PseudoVNSRL_WX_M1 |
| 0U, // PseudoVNSRL_WX_M1_MASK |
| 0U, // PseudoVNSRL_WX_M1_TU |
| 0U, // PseudoVNSRL_WX_M2 |
| 0U, // PseudoVNSRL_WX_M2_MASK |
| 0U, // PseudoVNSRL_WX_M2_TU |
| 0U, // PseudoVNSRL_WX_M4 |
| 0U, // PseudoVNSRL_WX_M4_MASK |
| 0U, // PseudoVNSRL_WX_M4_TU |
| 0U, // PseudoVNSRL_WX_MF2 |
| 0U, // PseudoVNSRL_WX_MF2_MASK |
| 0U, // PseudoVNSRL_WX_MF2_TU |
| 0U, // PseudoVNSRL_WX_MF4 |
| 0U, // PseudoVNSRL_WX_MF4_MASK |
| 0U, // PseudoVNSRL_WX_MF4_TU |
| 0U, // PseudoVNSRL_WX_MF8 |
| 0U, // PseudoVNSRL_WX_MF8_MASK |
| 0U, // PseudoVNSRL_WX_MF8_TU |
| 0U, // PseudoVOR_VI_M1 |
| 0U, // PseudoVOR_VI_M1_MASK |
| 0U, // PseudoVOR_VI_M1_TU |
| 0U, // PseudoVOR_VI_M2 |
| 0U, // PseudoVOR_VI_M2_MASK |
| 0U, // PseudoVOR_VI_M2_TU |
| 0U, // PseudoVOR_VI_M4 |
| 0U, // PseudoVOR_VI_M4_MASK |
| 0U, // PseudoVOR_VI_M4_TU |
| 0U, // PseudoVOR_VI_M8 |
| 0U, // PseudoVOR_VI_M8_MASK |
| 0U, // PseudoVOR_VI_M8_TU |
| 0U, // PseudoVOR_VI_MF2 |
| 0U, // PseudoVOR_VI_MF2_MASK |
| 0U, // PseudoVOR_VI_MF2_TU |
| 0U, // PseudoVOR_VI_MF4 |
| 0U, // PseudoVOR_VI_MF4_MASK |
| 0U, // PseudoVOR_VI_MF4_TU |
| 0U, // PseudoVOR_VI_MF8 |
| 0U, // PseudoVOR_VI_MF8_MASK |
| 0U, // PseudoVOR_VI_MF8_TU |
| 0U, // PseudoVOR_VV_M1 |
| 0U, // PseudoVOR_VV_M1_MASK |
| 0U, // PseudoVOR_VV_M1_TU |
| 0U, // PseudoVOR_VV_M2 |
| 0U, // PseudoVOR_VV_M2_MASK |
| 0U, // PseudoVOR_VV_M2_TU |
| 0U, // PseudoVOR_VV_M4 |
| 0U, // PseudoVOR_VV_M4_MASK |
| 0U, // PseudoVOR_VV_M4_TU |
| 0U, // PseudoVOR_VV_M8 |
| 0U, // PseudoVOR_VV_M8_MASK |
| 0U, // PseudoVOR_VV_M8_TU |
| 0U, // PseudoVOR_VV_MF2 |
| 0U, // PseudoVOR_VV_MF2_MASK |
| 0U, // PseudoVOR_VV_MF2_TU |
| 0U, // PseudoVOR_VV_MF4 |
| 0U, // PseudoVOR_VV_MF4_MASK |
| 0U, // PseudoVOR_VV_MF4_TU |
| 0U, // PseudoVOR_VV_MF8 |
| 0U, // PseudoVOR_VV_MF8_MASK |
| 0U, // PseudoVOR_VV_MF8_TU |
| 0U, // PseudoVOR_VX_M1 |
| 0U, // PseudoVOR_VX_M1_MASK |
| 0U, // PseudoVOR_VX_M1_TU |
| 0U, // PseudoVOR_VX_M2 |
| 0U, // PseudoVOR_VX_M2_MASK |
| 0U, // PseudoVOR_VX_M2_TU |
| 0U, // PseudoVOR_VX_M4 |
| 0U, // PseudoVOR_VX_M4_MASK |
| 0U, // PseudoVOR_VX_M4_TU |
| 0U, // PseudoVOR_VX_M8 |
| 0U, // PseudoVOR_VX_M8_MASK |
| 0U, // PseudoVOR_VX_M8_TU |
| 0U, // PseudoVOR_VX_MF2 |
| 0U, // PseudoVOR_VX_MF2_MASK |
| 0U, // PseudoVOR_VX_MF2_TU |
| 0U, // PseudoVOR_VX_MF4 |
| 0U, // PseudoVOR_VX_MF4_MASK |
| 0U, // PseudoVOR_VX_MF4_TU |
| 0U, // PseudoVOR_VX_MF8 |
| 0U, // PseudoVOR_VX_MF8_MASK |
| 0U, // PseudoVOR_VX_MF8_TU |
| 0U, // PseudoVREDAND_VS_M1 |
| 0U, // PseudoVREDAND_VS_M1_MASK |
| 0U, // PseudoVREDAND_VS_M2 |
| 0U, // PseudoVREDAND_VS_M2_MASK |
| 0U, // PseudoVREDAND_VS_M4 |
| 0U, // PseudoVREDAND_VS_M4_MASK |
| 0U, // PseudoVREDAND_VS_M8 |
| 0U, // PseudoVREDAND_VS_M8_MASK |
| 0U, // PseudoVREDAND_VS_MF2 |
| 0U, // PseudoVREDAND_VS_MF2_MASK |
| 0U, // PseudoVREDAND_VS_MF4 |
| 0U, // PseudoVREDAND_VS_MF4_MASK |
| 0U, // PseudoVREDAND_VS_MF8 |
| 0U, // PseudoVREDAND_VS_MF8_MASK |
| 0U, // PseudoVREDMAXU_VS_M1 |
| 0U, // PseudoVREDMAXU_VS_M1_MASK |
| 0U, // PseudoVREDMAXU_VS_M2 |
| 0U, // PseudoVREDMAXU_VS_M2_MASK |
| 0U, // PseudoVREDMAXU_VS_M4 |
| 0U, // PseudoVREDMAXU_VS_M4_MASK |
| 0U, // PseudoVREDMAXU_VS_M8 |
| 0U, // PseudoVREDMAXU_VS_M8_MASK |
| 0U, // PseudoVREDMAXU_VS_MF2 |
| 0U, // PseudoVREDMAXU_VS_MF2_MASK |
| 0U, // PseudoVREDMAXU_VS_MF4 |
| 0U, // PseudoVREDMAXU_VS_MF4_MASK |
| 0U, // PseudoVREDMAXU_VS_MF8 |
| 0U, // PseudoVREDMAXU_VS_MF8_MASK |
| 0U, // PseudoVREDMAX_VS_M1 |
| 0U, // PseudoVREDMAX_VS_M1_MASK |
| 0U, // PseudoVREDMAX_VS_M2 |
| 0U, // PseudoVREDMAX_VS_M2_MASK |
| 0U, // PseudoVREDMAX_VS_M4 |
| 0U, // PseudoVREDMAX_VS_M4_MASK |
| 0U, // PseudoVREDMAX_VS_M8 |
| 0U, // PseudoVREDMAX_VS_M8_MASK |
| 0U, // PseudoVREDMAX_VS_MF2 |
| 0U, // PseudoVREDMAX_VS_MF2_MASK |
| 0U, // PseudoVREDMAX_VS_MF4 |
| 0U, // PseudoVREDMAX_VS_MF4_MASK |
| 0U, // PseudoVREDMAX_VS_MF8 |
| 0U, // PseudoVREDMAX_VS_MF8_MASK |
| 0U, // PseudoVREDMINU_VS_M1 |
| 0U, // PseudoVREDMINU_VS_M1_MASK |
| 0U, // PseudoVREDMINU_VS_M2 |
| 0U, // PseudoVREDMINU_VS_M2_MASK |
| 0U, // PseudoVREDMINU_VS_M4 |
| 0U, // PseudoVREDMINU_VS_M4_MASK |
| 0U, // PseudoVREDMINU_VS_M8 |
| 0U, // PseudoVREDMINU_VS_M8_MASK |
| 0U, // PseudoVREDMINU_VS_MF2 |
| 0U, // PseudoVREDMINU_VS_MF2_MASK |
| 0U, // PseudoVREDMINU_VS_MF4 |
| 0U, // PseudoVREDMINU_VS_MF4_MASK |
| 0U, // PseudoVREDMINU_VS_MF8 |
| 0U, // PseudoVREDMINU_VS_MF8_MASK |
| 0U, // PseudoVREDMIN_VS_M1 |
| 0U, // PseudoVREDMIN_VS_M1_MASK |
| 0U, // PseudoVREDMIN_VS_M2 |
| 0U, // PseudoVREDMIN_VS_M2_MASK |
| 0U, // PseudoVREDMIN_VS_M4 |
| 0U, // PseudoVREDMIN_VS_M4_MASK |
| 0U, // PseudoVREDMIN_VS_M8 |
| 0U, // PseudoVREDMIN_VS_M8_MASK |
| 0U, // PseudoVREDMIN_VS_MF2 |
| 0U, // PseudoVREDMIN_VS_MF2_MASK |
| 0U, // PseudoVREDMIN_VS_MF4 |
| 0U, // PseudoVREDMIN_VS_MF4_MASK |
| 0U, // PseudoVREDMIN_VS_MF8 |
| 0U, // PseudoVREDMIN_VS_MF8_MASK |
| 0U, // PseudoVREDOR_VS_M1 |
| 0U, // PseudoVREDOR_VS_M1_MASK |
| 0U, // PseudoVREDOR_VS_M2 |
| 0U, // PseudoVREDOR_VS_M2_MASK |
| 0U, // PseudoVREDOR_VS_M4 |
| 0U, // PseudoVREDOR_VS_M4_MASK |
| 0U, // PseudoVREDOR_VS_M8 |
| 0U, // PseudoVREDOR_VS_M8_MASK |
| 0U, // PseudoVREDOR_VS_MF2 |
| 0U, // PseudoVREDOR_VS_MF2_MASK |
| 0U, // PseudoVREDOR_VS_MF4 |
| 0U, // PseudoVREDOR_VS_MF4_MASK |
| 0U, // PseudoVREDOR_VS_MF8 |
| 0U, // PseudoVREDOR_VS_MF8_MASK |
| 0U, // PseudoVREDSUM_VS_M1 |
| 0U, // PseudoVREDSUM_VS_M1_MASK |
| 0U, // PseudoVREDSUM_VS_M2 |
| 0U, // PseudoVREDSUM_VS_M2_MASK |
| 0U, // PseudoVREDSUM_VS_M4 |
| 0U, // PseudoVREDSUM_VS_M4_MASK |
| 0U, // PseudoVREDSUM_VS_M8 |
| 0U, // PseudoVREDSUM_VS_M8_MASK |
| 0U, // PseudoVREDSUM_VS_MF2 |
| 0U, // PseudoVREDSUM_VS_MF2_MASK |
| 0U, // PseudoVREDSUM_VS_MF4 |
| 0U, // PseudoVREDSUM_VS_MF4_MASK |
| 0U, // PseudoVREDSUM_VS_MF8 |
| 0U, // PseudoVREDSUM_VS_MF8_MASK |
| 0U, // PseudoVREDXOR_VS_M1 |
| 0U, // PseudoVREDXOR_VS_M1_MASK |
| 0U, // PseudoVREDXOR_VS_M2 |
| 0U, // PseudoVREDXOR_VS_M2_MASK |
| 0U, // PseudoVREDXOR_VS_M4 |
| 0U, // PseudoVREDXOR_VS_M4_MASK |
| 0U, // PseudoVREDXOR_VS_M8 |
| 0U, // PseudoVREDXOR_VS_M8_MASK |
| 0U, // PseudoVREDXOR_VS_MF2 |
| 0U, // PseudoVREDXOR_VS_MF2_MASK |
| 0U, // PseudoVREDXOR_VS_MF4 |
| 0U, // PseudoVREDXOR_VS_MF4_MASK |
| 0U, // PseudoVREDXOR_VS_MF8 |
| 0U, // PseudoVREDXOR_VS_MF8_MASK |
| 0U, // PseudoVRELOAD2_M1 |
| 0U, // PseudoVRELOAD2_M2 |
| 0U, // PseudoVRELOAD2_M4 |
| 0U, // PseudoVRELOAD2_MF2 |
| 0U, // PseudoVRELOAD2_MF4 |
| 0U, // PseudoVRELOAD2_MF8 |
| 0U, // PseudoVRELOAD3_M1 |
| 0U, // PseudoVRELOAD3_M2 |
| 0U, // PseudoVRELOAD3_MF2 |
| 0U, // PseudoVRELOAD3_MF4 |
| 0U, // PseudoVRELOAD3_MF8 |
| 0U, // PseudoVRELOAD4_M1 |
| 0U, // PseudoVRELOAD4_M2 |
| 0U, // PseudoVRELOAD4_MF2 |
| 0U, // PseudoVRELOAD4_MF4 |
| 0U, // PseudoVRELOAD4_MF8 |
| 0U, // PseudoVRELOAD5_M1 |
| 0U, // PseudoVRELOAD5_MF2 |
| 0U, // PseudoVRELOAD5_MF4 |
| 0U, // PseudoVRELOAD5_MF8 |
| 0U, // PseudoVRELOAD6_M1 |
| 0U, // PseudoVRELOAD6_MF2 |
| 0U, // PseudoVRELOAD6_MF4 |
| 0U, // PseudoVRELOAD6_MF8 |
| 0U, // PseudoVRELOAD7_M1 |
| 0U, // PseudoVRELOAD7_MF2 |
| 0U, // PseudoVRELOAD7_MF4 |
| 0U, // PseudoVRELOAD7_MF8 |
| 0U, // PseudoVRELOAD8_M1 |
| 0U, // PseudoVRELOAD8_MF2 |
| 0U, // PseudoVRELOAD8_MF4 |
| 0U, // PseudoVRELOAD8_MF8 |
| 0U, // PseudoVREMU_VV_M1 |
| 0U, // PseudoVREMU_VV_M1_MASK |
| 0U, // PseudoVREMU_VV_M1_TU |
| 0U, // PseudoVREMU_VV_M2 |
| 0U, // PseudoVREMU_VV_M2_MASK |
| 0U, // PseudoVREMU_VV_M2_TU |
| 0U, // PseudoVREMU_VV_M4 |
| 0U, // PseudoVREMU_VV_M4_MASK |
| 0U, // PseudoVREMU_VV_M4_TU |
| 0U, // PseudoVREMU_VV_M8 |
| 0U, // PseudoVREMU_VV_M8_MASK |
| 0U, // PseudoVREMU_VV_M8_TU |
| 0U, // PseudoVREMU_VV_MF2 |
| 0U, // PseudoVREMU_VV_MF2_MASK |
| 0U, // PseudoVREMU_VV_MF2_TU |
| 0U, // PseudoVREMU_VV_MF4 |
| 0U, // PseudoVREMU_VV_MF4_MASK |
| 0U, // PseudoVREMU_VV_MF4_TU |
| 0U, // PseudoVREMU_VV_MF8 |
| 0U, // PseudoVREMU_VV_MF8_MASK |
| 0U, // PseudoVREMU_VV_MF8_TU |
| 0U, // PseudoVREMU_VX_M1 |
| 0U, // PseudoVREMU_VX_M1_MASK |
| 0U, // PseudoVREMU_VX_M1_TU |
| 0U, // PseudoVREMU_VX_M2 |
| 0U, // PseudoVREMU_VX_M2_MASK |
| 0U, // PseudoVREMU_VX_M2_TU |
| 0U, // PseudoVREMU_VX_M4 |
| 0U, // PseudoVREMU_VX_M4_MASK |
| 0U, // PseudoVREMU_VX_M4_TU |
| 0U, // PseudoVREMU_VX_M8 |
| 0U, // PseudoVREMU_VX_M8_MASK |
| 0U, // PseudoVREMU_VX_M8_TU |
| 0U, // PseudoVREMU_VX_MF2 |
| 0U, // PseudoVREMU_VX_MF2_MASK |
| 0U, // PseudoVREMU_VX_MF2_TU |
| 0U, // PseudoVREMU_VX_MF4 |
| 0U, // PseudoVREMU_VX_MF4_MASK |
| 0U, // PseudoVREMU_VX_MF4_TU |
| 0U, // PseudoVREMU_VX_MF8 |
| 0U, // PseudoVREMU_VX_MF8_MASK |
| 0U, // PseudoVREMU_VX_MF8_TU |
| 0U, // PseudoVREM_VV_M1 |
| 0U, // PseudoVREM_VV_M1_MASK |
| 0U, // PseudoVREM_VV_M1_TU |
| 0U, // PseudoVREM_VV_M2 |
| 0U, // PseudoVREM_VV_M2_MASK |
| 0U, // PseudoVREM_VV_M2_TU |
| 0U, // PseudoVREM_VV_M4 |
| 0U, // PseudoVREM_VV_M4_MASK |
| 0U, // PseudoVREM_VV_M4_TU |
| 0U, // PseudoVREM_VV_M8 |
| 0U, // PseudoVREM_VV_M8_MASK |
| 0U, // PseudoVREM_VV_M8_TU |
| 0U, // PseudoVREM_VV_MF2 |
| 0U, // PseudoVREM_VV_MF2_MASK |
| 0U, // PseudoVREM_VV_MF2_TU |
| 0U, // PseudoVREM_VV_MF4 |
| 0U, // PseudoVREM_VV_MF4_MASK |
| 0U, // PseudoVREM_VV_MF4_TU |
| 0U, // PseudoVREM_VV_MF8 |
| 0U, // PseudoVREM_VV_MF8_MASK |
| 0U, // PseudoVREM_VV_MF8_TU |
| 0U, // PseudoVREM_VX_M1 |
| 0U, // PseudoVREM_VX_M1_MASK |
| 0U, // PseudoVREM_VX_M1_TU |
| 0U, // PseudoVREM_VX_M2 |
| 0U, // PseudoVREM_VX_M2_MASK |
| 0U, // PseudoVREM_VX_M2_TU |
| 0U, // PseudoVREM_VX_M4 |
| 0U, // PseudoVREM_VX_M4_MASK |
| 0U, // PseudoVREM_VX_M4_TU |
| 0U, // PseudoVREM_VX_M8 |
| 0U, // PseudoVREM_VX_M8_MASK |
| 0U, // PseudoVREM_VX_M8_TU |
| 0U, // PseudoVREM_VX_MF2 |
| 0U, // PseudoVREM_VX_MF2_MASK |
| 0U, // PseudoVREM_VX_MF2_TU |
| 0U, // PseudoVREM_VX_MF4 |
| 0U, // PseudoVREM_VX_MF4_MASK |
| 0U, // PseudoVREM_VX_MF4_TU |
| 0U, // PseudoVREM_VX_MF8 |
| 0U, // PseudoVREM_VX_MF8_MASK |
| 0U, // PseudoVREM_VX_MF8_TU |
| 0U, // PseudoVRGATHEREI16_VV_M1_M1 |
| 0U, // PseudoVRGATHEREI16_VV_M1_M1_MASK |
| 0U, // PseudoVRGATHEREI16_VV_M1_M1_TU |
| 0U, // PseudoVRGATHEREI16_VV_M1_M2 |
| 0U, // PseudoVRGATHEREI16_VV_M1_M2_MASK |
| 0U, // PseudoVRGATHEREI16_VV_M1_M2_TU |
| 0U, // PseudoVRGATHEREI16_VV_M1_MF2 |
| 0U, // PseudoVRGATHEREI16_VV_M1_MF2_MASK |
| 0U, // PseudoVRGATHEREI16_VV_M1_MF2_TU |
| 0U, // PseudoVRGATHEREI16_VV_M1_MF4 |
| 0U, // PseudoVRGATHEREI16_VV_M1_MF4_MASK |
| 0U, // PseudoVRGATHEREI16_VV_M1_MF4_TU |
| 0U, // PseudoVRGATHEREI16_VV_M2_M1 |
| 0U, // PseudoVRGATHEREI16_VV_M2_M1_MASK |
| 0U, // PseudoVRGATHEREI16_VV_M2_M1_TU |
| 0U, // PseudoVRGATHEREI16_VV_M2_M2 |
| 0U, // PseudoVRGATHEREI16_VV_M2_M2_MASK |
| 0U, // PseudoVRGATHEREI16_VV_M2_M2_TU |
| 0U, // PseudoVRGATHEREI16_VV_M2_M4 |
| 0U, // PseudoVRGATHEREI16_VV_M2_M4_MASK |
| 0U, // PseudoVRGATHEREI16_VV_M2_M4_TU |
| 0U, // PseudoVRGATHEREI16_VV_M2_MF2 |
| 0U, // PseudoVRGATHEREI16_VV_M2_MF2_MASK |
| 0U, // PseudoVRGATHEREI16_VV_M2_MF2_TU |
| 0U, // PseudoVRGATHEREI16_VV_M4_M1 |
| 0U, // PseudoVRGATHEREI16_VV_M4_M1_MASK |
| 0U, // PseudoVRGATHEREI16_VV_M4_M1_TU |
| 0U, // PseudoVRGATHEREI16_VV_M4_M2 |
| 0U, // PseudoVRGATHEREI16_VV_M4_M2_MASK |
| 0U, // PseudoVRGATHEREI16_VV_M4_M2_TU |
| 0U, // PseudoVRGATHEREI16_VV_M4_M4 |
| 0U, // PseudoVRGATHEREI16_VV_M4_M4_MASK |
| 0U, // PseudoVRGATHEREI16_VV_M4_M4_TU |
| 0U, // PseudoVRGATHEREI16_VV_M4_M8 |
| 0U, // PseudoVRGATHEREI16_VV_M4_M8_MASK |
| 0U, // PseudoVRGATHEREI16_VV_M4_M8_TU |
| 0U, // PseudoVRGATHEREI16_VV_M8_M2 |
| 0U, // PseudoVRGATHEREI16_VV_M8_M2_MASK |
| 0U, // PseudoVRGATHEREI16_VV_M8_M2_TU |
| 0U, // PseudoVRGATHEREI16_VV_M8_M4 |
| 0U, // PseudoVRGATHEREI16_VV_M8_M4_MASK |
| 0U, // PseudoVRGATHEREI16_VV_M8_M4_TU |
| 0U, // PseudoVRGATHEREI16_VV_M8_M8 |
| 0U, // PseudoVRGATHEREI16_VV_M8_M8_MASK |
| 0U, // PseudoVRGATHEREI16_VV_M8_M8_TU |
| 0U, // PseudoVRGATHEREI16_VV_MF2_M1 |
| 0U, // PseudoVRGATHEREI16_VV_MF2_M1_MASK |
| 0U, // PseudoVRGATHEREI16_VV_MF2_M1_TU |
| 0U, // PseudoVRGATHEREI16_VV_MF2_MF2 |
| 0U, // PseudoVRGATHEREI16_VV_MF2_MF2_MASK |
| 0U, // PseudoVRGATHEREI16_VV_MF2_MF2_TU |
| 0U, // PseudoVRGATHEREI16_VV_MF2_MF4 |
| 0U, // PseudoVRGATHEREI16_VV_MF2_MF4_MASK |
| 0U, // PseudoVRGATHEREI16_VV_MF2_MF4_TU |
| 0U, // PseudoVRGATHEREI16_VV_MF2_MF8 |
| 0U, // PseudoVRGATHEREI16_VV_MF2_MF8_MASK |
| 0U, // PseudoVRGATHEREI16_VV_MF2_MF8_TU |
| 0U, // PseudoVRGATHEREI16_VV_MF4_MF2 |
| 0U, // PseudoVRGATHEREI16_VV_MF4_MF2_MASK |
| 0U, // PseudoVRGATHEREI16_VV_MF4_MF2_TU |
| 0U, // PseudoVRGATHEREI16_VV_MF4_MF4 |
| 0U, // PseudoVRGATHEREI16_VV_MF4_MF4_MASK |
| 0U, // PseudoVRGATHEREI16_VV_MF4_MF4_TU |
| 0U, // PseudoVRGATHEREI16_VV_MF4_MF8 |
| 0U, // PseudoVRGATHEREI16_VV_MF4_MF8_MASK |
| 0U, // PseudoVRGATHEREI16_VV_MF4_MF8_TU |
| 0U, // PseudoVRGATHEREI16_VV_MF8_MF4 |
| 0U, // PseudoVRGATHEREI16_VV_MF8_MF4_MASK |
| 0U, // PseudoVRGATHEREI16_VV_MF8_MF4_TU |
| 0U, // PseudoVRGATHEREI16_VV_MF8_MF8 |
| 0U, // PseudoVRGATHEREI16_VV_MF8_MF8_MASK |
| 0U, // PseudoVRGATHEREI16_VV_MF8_MF8_TU |
| 0U, // PseudoVRGATHER_VI_M1 |
| 0U, // PseudoVRGATHER_VI_M1_MASK |
| 0U, // PseudoVRGATHER_VI_M1_TU |
| 0U, // PseudoVRGATHER_VI_M2 |
| 0U, // PseudoVRGATHER_VI_M2_MASK |
| 0U, // PseudoVRGATHER_VI_M2_TU |
| 0U, // PseudoVRGATHER_VI_M4 |
| 0U, // PseudoVRGATHER_VI_M4_MASK |
| 0U, // PseudoVRGATHER_VI_M4_TU |
| 0U, // PseudoVRGATHER_VI_M8 |
| 0U, // PseudoVRGATHER_VI_M8_MASK |
| 0U, // PseudoVRGATHER_VI_M8_TU |
| 0U, // PseudoVRGATHER_VI_MF2 |
| 0U, // PseudoVRGATHER_VI_MF2_MASK |
| 0U, // PseudoVRGATHER_VI_MF2_TU |
| 0U, // PseudoVRGATHER_VI_MF4 |
| 0U, // PseudoVRGATHER_VI_MF4_MASK |
| 0U, // PseudoVRGATHER_VI_MF4_TU |
| 0U, // PseudoVRGATHER_VI_MF8 |
| 0U, // PseudoVRGATHER_VI_MF8_MASK |
| 0U, // PseudoVRGATHER_VI_MF8_TU |
| 0U, // PseudoVRGATHER_VV_M1 |
| 0U, // PseudoVRGATHER_VV_M1_MASK |
| 0U, // PseudoVRGATHER_VV_M1_TU |
| 0U, // PseudoVRGATHER_VV_M2 |
| 0U, // PseudoVRGATHER_VV_M2_MASK |
| 0U, // PseudoVRGATHER_VV_M2_TU |
| 0U, // PseudoVRGATHER_VV_M4 |
| 0U, // PseudoVRGATHER_VV_M4_MASK |
| 0U, // PseudoVRGATHER_VV_M4_TU |
| 0U, // PseudoVRGATHER_VV_M8 |
| 0U, // PseudoVRGATHER_VV_M8_MASK |
| 0U, // PseudoVRGATHER_VV_M8_TU |
| 0U, // PseudoVRGATHER_VV_MF2 |
| 0U, // PseudoVRGATHER_VV_MF2_MASK |
| 0U, // PseudoVRGATHER_VV_MF2_TU |
| 0U, // PseudoVRGATHER_VV_MF4 |
| 0U, // PseudoVRGATHER_VV_MF4_MASK |
| 0U, // PseudoVRGATHER_VV_MF4_TU |
| 0U, // PseudoVRGATHER_VV_MF8 |
| 0U, // PseudoVRGATHER_VV_MF8_MASK |
| 0U, // PseudoVRGATHER_VV_MF8_TU |
| 0U, // PseudoVRGATHER_VX_M1 |
| 0U, // PseudoVRGATHER_VX_M1_MASK |
| 0U, // PseudoVRGATHER_VX_M1_TU |
| 0U, // PseudoVRGATHER_VX_M2 |
| 0U, // PseudoVRGATHER_VX_M2_MASK |
| 0U, // PseudoVRGATHER_VX_M2_TU |
| 0U, // PseudoVRGATHER_VX_M4 |
| 0U, // PseudoVRGATHER_VX_M4_MASK |
| 0U, // PseudoVRGATHER_VX_M4_TU |
| 0U, // PseudoVRGATHER_VX_M8 |
| 0U, // PseudoVRGATHER_VX_M8_MASK |
| 0U, // PseudoVRGATHER_VX_M8_TU |
| 0U, // PseudoVRGATHER_VX_MF2 |
| 0U, // PseudoVRGATHER_VX_MF2_MASK |
| 0U, // PseudoVRGATHER_VX_MF2_TU |
| 0U, // PseudoVRGATHER_VX_MF4 |
| 0U, // PseudoVRGATHER_VX_MF4_MASK |
| 0U, // PseudoVRGATHER_VX_MF4_TU |
| 0U, // PseudoVRGATHER_VX_MF8 |
| 0U, // PseudoVRGATHER_VX_MF8_MASK |
| 0U, // PseudoVRGATHER_VX_MF8_TU |
| 0U, // PseudoVRSUB_VI_M1 |
| 0U, // PseudoVRSUB_VI_M1_MASK |
| 0U, // PseudoVRSUB_VI_M1_TU |
| 0U, // PseudoVRSUB_VI_M2 |
| 0U, // PseudoVRSUB_VI_M2_MASK |
| 0U, // PseudoVRSUB_VI_M2_TU |
| 0U, // PseudoVRSUB_VI_M4 |
| 0U, // PseudoVRSUB_VI_M4_MASK |
| 0U, // PseudoVRSUB_VI_M4_TU |
| 0U, // PseudoVRSUB_VI_M8 |
| 0U, // PseudoVRSUB_VI_M8_MASK |
| 0U, // PseudoVRSUB_VI_M8_TU |
| 0U, // PseudoVRSUB_VI_MF2 |
| 0U, // PseudoVRSUB_VI_MF2_MASK |
| 0U, // PseudoVRSUB_VI_MF2_TU |
| 0U, // PseudoVRSUB_VI_MF4 |
| 0U, // PseudoVRSUB_VI_MF4_MASK |
| 0U, // PseudoVRSUB_VI_MF4_TU |
| 0U, // PseudoVRSUB_VI_MF8 |
| 0U, // PseudoVRSUB_VI_MF8_MASK |
| 0U, // PseudoVRSUB_VI_MF8_TU |
| 0U, // PseudoVRSUB_VX_M1 |
| 0U, // PseudoVRSUB_VX_M1_MASK |
| 0U, // PseudoVRSUB_VX_M1_TU |
| 0U, // PseudoVRSUB_VX_M2 |
| 0U, // PseudoVRSUB_VX_M2_MASK |
| 0U, // PseudoVRSUB_VX_M2_TU |
| 0U, // PseudoVRSUB_VX_M4 |
| 0U, // PseudoVRSUB_VX_M4_MASK |
| 0U, // PseudoVRSUB_VX_M4_TU |
| 0U, // PseudoVRSUB_VX_M8 |
| 0U, // PseudoVRSUB_VX_M8_MASK |
| 0U, // PseudoVRSUB_VX_M8_TU |
| 0U, // PseudoVRSUB_VX_MF2 |
| 0U, // PseudoVRSUB_VX_MF2_MASK |
| 0U, // PseudoVRSUB_VX_MF2_TU |
| 0U, // PseudoVRSUB_VX_MF4 |
| 0U, // PseudoVRSUB_VX_MF4_MASK |
| 0U, // PseudoVRSUB_VX_MF4_TU |
| 0U, // PseudoVRSUB_VX_MF8 |
| 0U, // PseudoVRSUB_VX_MF8_MASK |
| 0U, // PseudoVRSUB_VX_MF8_TU |
| 0U, // PseudoVSADDU_VI_M1 |
| 0U, // PseudoVSADDU_VI_M1_MASK |
| 0U, // PseudoVSADDU_VI_M1_TU |
| 0U, // PseudoVSADDU_VI_M2 |
| 0U, // PseudoVSADDU_VI_M2_MASK |
| 0U, // PseudoVSADDU_VI_M2_TU |
| 0U, // PseudoVSADDU_VI_M4 |
| 0U, // PseudoVSADDU_VI_M4_MASK |
| 0U, // PseudoVSADDU_VI_M4_TU |
| 0U, // PseudoVSADDU_VI_M8 |
| 0U, // PseudoVSADDU_VI_M8_MASK |
| 0U, // PseudoVSADDU_VI_M8_TU |
| 0U, // PseudoVSADDU_VI_MF2 |
| 0U, // PseudoVSADDU_VI_MF2_MASK |
| 0U, // PseudoVSADDU_VI_MF2_TU |
| 0U, // PseudoVSADDU_VI_MF4 |
| 0U, // PseudoVSADDU_VI_MF4_MASK |
| 0U, // PseudoVSADDU_VI_MF4_TU |
| 0U, // PseudoVSADDU_VI_MF8 |
| 0U, // PseudoVSADDU_VI_MF8_MASK |
| 0U, // PseudoVSADDU_VI_MF8_TU |
| 0U, // PseudoVSADDU_VV_M1 |
| 0U, // PseudoVSADDU_VV_M1_MASK |
| 0U, // PseudoVSADDU_VV_M1_TU |
| 0U, // PseudoVSADDU_VV_M2 |
| 0U, // PseudoVSADDU_VV_M2_MASK |
| 0U, // PseudoVSADDU_VV_M2_TU |
| 0U, // PseudoVSADDU_VV_M4 |
| 0U, // PseudoVSADDU_VV_M4_MASK |
| 0U, // PseudoVSADDU_VV_M4_TU |
| 0U, // PseudoVSADDU_VV_M8 |
| 0U, // PseudoVSADDU_VV_M8_MASK |
| 0U, // PseudoVSADDU_VV_M8_TU |
| 0U, // PseudoVSADDU_VV_MF2 |
| 0U, // PseudoVSADDU_VV_MF2_MASK |
| 0U, // PseudoVSADDU_VV_MF2_TU |
| 0U, // PseudoVSADDU_VV_MF4 |
| 0U, // PseudoVSADDU_VV_MF4_MASK |
| 0U, // PseudoVSADDU_VV_MF4_TU |
| 0U, // PseudoVSADDU_VV_MF8 |
| 0U, // PseudoVSADDU_VV_MF8_MASK |
| 0U, // PseudoVSADDU_VV_MF8_TU |
| 0U, // PseudoVSADDU_VX_M1 |
| 0U, // PseudoVSADDU_VX_M1_MASK |
| 0U, // PseudoVSADDU_VX_M1_TU |
| 0U, // PseudoVSADDU_VX_M2 |
| 0U, // PseudoVSADDU_VX_M2_MASK |
| 0U, // PseudoVSADDU_VX_M2_TU |
| 0U, // PseudoVSADDU_VX_M4 |
| 0U, // PseudoVSADDU_VX_M4_MASK |
| 0U, // PseudoVSADDU_VX_M4_TU |
| 0U, // PseudoVSADDU_VX_M8 |
| 0U, // PseudoVSADDU_VX_M8_MASK |
| 0U, // PseudoVSADDU_VX_M8_TU |
| 0U, // PseudoVSADDU_VX_MF2 |
| 0U, // PseudoVSADDU_VX_MF2_MASK |
| 0U, // PseudoVSADDU_VX_MF2_TU |
| 0U, // PseudoVSADDU_VX_MF4 |
| 0U, // PseudoVSADDU_VX_MF4_MASK |
| 0U, // PseudoVSADDU_VX_MF4_TU |
| 0U, // PseudoVSADDU_VX_MF8 |
| 0U, // PseudoVSADDU_VX_MF8_MASK |
| 0U, // PseudoVSADDU_VX_MF8_TU |
| 0U, // PseudoVSADD_VI_M1 |
| 0U, // PseudoVSADD_VI_M1_MASK |
| 0U, // PseudoVSADD_VI_M1_TU |
| 0U, // PseudoVSADD_VI_M2 |
| 0U, // PseudoVSADD_VI_M2_MASK |
| 0U, // PseudoVSADD_VI_M2_TU |
| 0U, // PseudoVSADD_VI_M4 |
| 0U, // PseudoVSADD_VI_M4_MASK |
| 0U, // PseudoVSADD_VI_M4_TU |
| 0U, // PseudoVSADD_VI_M8 |
| 0U, // PseudoVSADD_VI_M8_MASK |
| 0U, // PseudoVSADD_VI_M8_TU |
| 0U, // PseudoVSADD_VI_MF2 |
| 0U, // PseudoVSADD_VI_MF2_MASK |
| 0U, // PseudoVSADD_VI_MF2_TU |
| 0U, // PseudoVSADD_VI_MF4 |
| 0U, // PseudoVSADD_VI_MF4_MASK |
| 0U, // PseudoVSADD_VI_MF4_TU |
| 0U, // PseudoVSADD_VI_MF8 |
| 0U, // PseudoVSADD_VI_MF8_MASK |
| 0U, // PseudoVSADD_VI_MF8_TU |
| 0U, // PseudoVSADD_VV_M1 |
| 0U, // PseudoVSADD_VV_M1_MASK |
| 0U, // PseudoVSADD_VV_M1_TU |
| 0U, // PseudoVSADD_VV_M2 |
| 0U, // PseudoVSADD_VV_M2_MASK |
| 0U, // PseudoVSADD_VV_M2_TU |
| 0U, // PseudoVSADD_VV_M4 |
| 0U, // PseudoVSADD_VV_M4_MASK |
| 0U, // PseudoVSADD_VV_M4_TU |
| 0U, // PseudoVSADD_VV_M8 |
| 0U, // PseudoVSADD_VV_M8_MASK |
| 0U, // PseudoVSADD_VV_M8_TU |
| 0U, // PseudoVSADD_VV_MF2 |
| 0U, // PseudoVSADD_VV_MF2_MASK |
| 0U, // PseudoVSADD_VV_MF2_TU |
| 0U, // PseudoVSADD_VV_MF4 |
| 0U, // PseudoVSADD_VV_MF4_MASK |
| 0U, // PseudoVSADD_VV_MF4_TU |
| 0U, // PseudoVSADD_VV_MF8 |
| 0U, // PseudoVSADD_VV_MF8_MASK |
| 0U, // PseudoVSADD_VV_MF8_TU |
| 0U, // PseudoVSADD_VX_M1 |
| 0U, // PseudoVSADD_VX_M1_MASK |
| 0U, // PseudoVSADD_VX_M1_TU |
| 0U, // PseudoVSADD_VX_M2 |
| 0U, // PseudoVSADD_VX_M2_MASK |
| 0U, // PseudoVSADD_VX_M2_TU |
| 0U, // PseudoVSADD_VX_M4 |
| 0U, // PseudoVSADD_VX_M4_MASK |
| 0U, // PseudoVSADD_VX_M4_TU |
| 0U, // PseudoVSADD_VX_M8 |
| 0U, // PseudoVSADD_VX_M8_MASK |
| 0U, // PseudoVSADD_VX_M8_TU |
| 0U, // PseudoVSADD_VX_MF2 |
| 0U, // PseudoVSADD_VX_MF2_MASK |
| 0U, // PseudoVSADD_VX_MF2_TU |
| 0U, // PseudoVSADD_VX_MF4 |
| 0U, // PseudoVSADD_VX_MF4_MASK |
| 0U, // PseudoVSADD_VX_MF4_TU |
| 0U, // PseudoVSADD_VX_MF8 |
| 0U, // PseudoVSADD_VX_MF8_MASK |
| 0U, // PseudoVSADD_VX_MF8_TU |
| 0U, // PseudoVSBC_VVM_M1 |
| 0U, // PseudoVSBC_VVM_M1_TU |
| 0U, // PseudoVSBC_VVM_M2 |
| 0U, // PseudoVSBC_VVM_M2_TU |
| 0U, // PseudoVSBC_VVM_M4 |
| 0U, // PseudoVSBC_VVM_M4_TU |
| 0U, // PseudoVSBC_VVM_M8 |
| 0U, // PseudoVSBC_VVM_M8_TU |
| 0U, // PseudoVSBC_VVM_MF2 |
| 0U, // PseudoVSBC_VVM_MF2_TU |
| 0U, // PseudoVSBC_VVM_MF4 |
| 0U, // PseudoVSBC_VVM_MF4_TU |
| 0U, // PseudoVSBC_VVM_MF8 |
| 0U, // PseudoVSBC_VVM_MF8_TU |
| 0U, // PseudoVSBC_VXM_M1 |
| 0U, // PseudoVSBC_VXM_M1_TU |
| 0U, // PseudoVSBC_VXM_M2 |
| 0U, // PseudoVSBC_VXM_M2_TU |
| 0U, // PseudoVSBC_VXM_M4 |
| 0U, // PseudoVSBC_VXM_M4_TU |
| 0U, // PseudoVSBC_VXM_M8 |
| 0U, // PseudoVSBC_VXM_M8_TU |
| 0U, // PseudoVSBC_VXM_MF2 |
| 0U, // PseudoVSBC_VXM_MF2_TU |
| 0U, // PseudoVSBC_VXM_MF4 |
| 0U, // PseudoVSBC_VXM_MF4_TU |
| 0U, // PseudoVSBC_VXM_MF8 |
| 0U, // PseudoVSBC_VXM_MF8_TU |
| 0U, // PseudoVSE16_V_M1 |
| 0U, // PseudoVSE16_V_M1_MASK |
| 0U, // PseudoVSE16_V_M2 |
| 0U, // PseudoVSE16_V_M2_MASK |
| 0U, // PseudoVSE16_V_M4 |
| 0U, // PseudoVSE16_V_M4_MASK |
| 0U, // PseudoVSE16_V_M8 |
| 0U, // PseudoVSE16_V_M8_MASK |
| 0U, // PseudoVSE16_V_MF2 |
| 0U, // PseudoVSE16_V_MF2_MASK |
| 0U, // PseudoVSE16_V_MF4 |
| 0U, // PseudoVSE16_V_MF4_MASK |
| 0U, // PseudoVSE32_V_M1 |
| 0U, // PseudoVSE32_V_M1_MASK |
| 0U, // PseudoVSE32_V_M2 |
| 0U, // PseudoVSE32_V_M2_MASK |
| 0U, // PseudoVSE32_V_M4 |
| 0U, // PseudoVSE32_V_M4_MASK |
| 0U, // PseudoVSE32_V_M8 |
| 0U, // PseudoVSE32_V_M8_MASK |
| 0U, // PseudoVSE32_V_MF2 |
| 0U, // PseudoVSE32_V_MF2_MASK |
| 0U, // PseudoVSE64_V_M1 |
| 0U, // PseudoVSE64_V_M1_MASK |
| 0U, // PseudoVSE64_V_M2 |
| 0U, // PseudoVSE64_V_M2_MASK |
| 0U, // PseudoVSE64_V_M4 |
| 0U, // PseudoVSE64_V_M4_MASK |
| 0U, // PseudoVSE64_V_M8 |
| 0U, // PseudoVSE64_V_M8_MASK |
| 0U, // PseudoVSE8_V_M1 |
| 0U, // PseudoVSE8_V_M1_MASK |
| 0U, // PseudoVSE8_V_M2 |
| 0U, // PseudoVSE8_V_M2_MASK |
| 0U, // PseudoVSE8_V_M4 |
| 0U, // PseudoVSE8_V_M4_MASK |
| 0U, // PseudoVSE8_V_M8 |
| 0U, // PseudoVSE8_V_M8_MASK |
| 0U, // PseudoVSE8_V_MF2 |
| 0U, // PseudoVSE8_V_MF2_MASK |
| 0U, // PseudoVSE8_V_MF4 |
| 0U, // PseudoVSE8_V_MF4_MASK |
| 0U, // PseudoVSE8_V_MF8 |
| 0U, // PseudoVSE8_V_MF8_MASK |
| 0U, // PseudoVSETIVLI |
| 0U, // PseudoVSETVLI |
| 0U, // PseudoVSETVLIX0 |
| 0U, // PseudoVSEXT_VF2_M1 |
| 0U, // PseudoVSEXT_VF2_M1_MASK |
| 0U, // PseudoVSEXT_VF2_M1_TU |
| 0U, // PseudoVSEXT_VF2_M2 |
| 0U, // PseudoVSEXT_VF2_M2_MASK |
| 0U, // PseudoVSEXT_VF2_M2_TU |
| 0U, // PseudoVSEXT_VF2_M4 |
| 0U, // PseudoVSEXT_VF2_M4_MASK |
| 0U, // PseudoVSEXT_VF2_M4_TU |
| 0U, // PseudoVSEXT_VF2_M8 |
| 0U, // PseudoVSEXT_VF2_M8_MASK |
| 0U, // PseudoVSEXT_VF2_M8_TU |
| 0U, // PseudoVSEXT_VF2_MF2 |
| 0U, // PseudoVSEXT_VF2_MF2_MASK |
| 0U, // PseudoVSEXT_VF2_MF2_TU |
| 0U, // PseudoVSEXT_VF2_MF4 |
| 0U, // PseudoVSEXT_VF2_MF4_MASK |
| 0U, // PseudoVSEXT_VF2_MF4_TU |
| 0U, // PseudoVSEXT_VF4_M1 |
| 0U, // PseudoVSEXT_VF4_M1_MASK |
| 0U, // PseudoVSEXT_VF4_M1_TU |
| 0U, // PseudoVSEXT_VF4_M2 |
| 0U, // PseudoVSEXT_VF4_M2_MASK |
| 0U, // PseudoVSEXT_VF4_M2_TU |
| 0U, // PseudoVSEXT_VF4_M4 |
| 0U, // PseudoVSEXT_VF4_M4_MASK |
| 0U, // PseudoVSEXT_VF4_M4_TU |
| 0U, // PseudoVSEXT_VF4_M8 |
| 0U, // PseudoVSEXT_VF4_M8_MASK |
| 0U, // PseudoVSEXT_VF4_M8_TU |
| 0U, // PseudoVSEXT_VF4_MF2 |
| 0U, // PseudoVSEXT_VF4_MF2_MASK |
| 0U, // PseudoVSEXT_VF4_MF2_TU |
| 0U, // PseudoVSEXT_VF8_M1 |
| 0U, // PseudoVSEXT_VF8_M1_MASK |
| 0U, // PseudoVSEXT_VF8_M1_TU |
| 0U, // PseudoVSEXT_VF8_M2 |
| 0U, // PseudoVSEXT_VF8_M2_MASK |
| 0U, // PseudoVSEXT_VF8_M2_TU |
| 0U, // PseudoVSEXT_VF8_M4 |
| 0U, // PseudoVSEXT_VF8_M4_MASK |
| 0U, // PseudoVSEXT_VF8_M4_TU |
| 0U, // PseudoVSEXT_VF8_M8 |
| 0U, // PseudoVSEXT_VF8_M8_MASK |
| 0U, // PseudoVSEXT_VF8_M8_TU |
| 0U, // PseudoVSLIDE1DOWN_VX_M1 |
| 0U, // PseudoVSLIDE1DOWN_VX_M1_MASK |
| 0U, // PseudoVSLIDE1DOWN_VX_M1_TU |
| 0U, // PseudoVSLIDE1DOWN_VX_M2 |
| 0U, // PseudoVSLIDE1DOWN_VX_M2_MASK |
| 0U, // PseudoVSLIDE1DOWN_VX_M2_TU |
| 0U, // PseudoVSLIDE1DOWN_VX_M4 |
| 0U, // PseudoVSLIDE1DOWN_VX_M4_MASK |
| 0U, // PseudoVSLIDE1DOWN_VX_M4_TU |
| 0U, // PseudoVSLIDE1DOWN_VX_M8 |
| 0U, // PseudoVSLIDE1DOWN_VX_M8_MASK |
| 0U, // PseudoVSLIDE1DOWN_VX_M8_TU |
| 0U, // PseudoVSLIDE1DOWN_VX_MF2 |
| 0U, // PseudoVSLIDE1DOWN_VX_MF2_MASK |
| 0U, // PseudoVSLIDE1DOWN_VX_MF2_TU |
| 0U, // PseudoVSLIDE1DOWN_VX_MF4 |
| 0U, // PseudoVSLIDE1DOWN_VX_MF4_MASK |
| 0U, // PseudoVSLIDE1DOWN_VX_MF4_TU |
| 0U, // PseudoVSLIDE1DOWN_VX_MF8 |
| 0U, // PseudoVSLIDE1DOWN_VX_MF8_MASK |
| 0U, // PseudoVSLIDE1DOWN_VX_MF8_TU |
| 0U, // PseudoVSLIDE1UP_VX_M1 |
| 0U, // PseudoVSLIDE1UP_VX_M1_MASK |
| 0U, // PseudoVSLIDE1UP_VX_M1_TU |
| 0U, // PseudoVSLIDE1UP_VX_M2 |
| 0U, // PseudoVSLIDE1UP_VX_M2_MASK |
| 0U, // PseudoVSLIDE1UP_VX_M2_TU |
| 0U, // PseudoVSLIDE1UP_VX_M4 |
| 0U, // PseudoVSLIDE1UP_VX_M4_MASK |
| 0U, // PseudoVSLIDE1UP_VX_M4_TU |
| 0U, // PseudoVSLIDE1UP_VX_M8 |
| 0U, // PseudoVSLIDE1UP_VX_M8_MASK |
| 0U, // PseudoVSLIDE1UP_VX_M8_TU |
| 0U, // PseudoVSLIDE1UP_VX_MF2 |
| 0U, // PseudoVSLIDE1UP_VX_MF2_MASK |
| 0U, // PseudoVSLIDE1UP_VX_MF2_TU |
| 0U, // PseudoVSLIDE1UP_VX_MF4 |
| 0U, // PseudoVSLIDE1UP_VX_MF4_MASK |
| 0U, // PseudoVSLIDE1UP_VX_MF4_TU |
| 0U, // PseudoVSLIDE1UP_VX_MF8 |
| 0U, // PseudoVSLIDE1UP_VX_MF8_MASK |
| 0U, // PseudoVSLIDE1UP_VX_MF8_TU |
| 0U, // PseudoVSLIDEDOWN_VI_M1 |
| 0U, // PseudoVSLIDEDOWN_VI_M1_MASK |
| 0U, // PseudoVSLIDEDOWN_VI_M2 |
| 0U, // PseudoVSLIDEDOWN_VI_M2_MASK |
| 0U, // PseudoVSLIDEDOWN_VI_M4 |
| 0U, // PseudoVSLIDEDOWN_VI_M4_MASK |
| 0U, // PseudoVSLIDEDOWN_VI_M8 |
| 0U, // PseudoVSLIDEDOWN_VI_M8_MASK |
| 0U, // PseudoVSLIDEDOWN_VI_MF2 |
| 0U, // PseudoVSLIDEDOWN_VI_MF2_MASK |
| 0U, // PseudoVSLIDEDOWN_VI_MF4 |
| 0U, // PseudoVSLIDEDOWN_VI_MF4_MASK |
| 0U, // PseudoVSLIDEDOWN_VI_MF8 |
| 0U, // PseudoVSLIDEDOWN_VI_MF8_MASK |
| 0U, // PseudoVSLIDEDOWN_VX_M1 |
| 0U, // PseudoVSLIDEDOWN_VX_M1_MASK |
| 0U, // PseudoVSLIDEDOWN_VX_M2 |
| 0U, // PseudoVSLIDEDOWN_VX_M2_MASK |
| 0U, // PseudoVSLIDEDOWN_VX_M4 |
| 0U, // PseudoVSLIDEDOWN_VX_M4_MASK |
| 0U, // PseudoVSLIDEDOWN_VX_M8 |
| 0U, // PseudoVSLIDEDOWN_VX_M8_MASK |
| 0U, // PseudoVSLIDEDOWN_VX_MF2 |
| 0U, // PseudoVSLIDEDOWN_VX_MF2_MASK |
| 0U, // PseudoVSLIDEDOWN_VX_MF4 |
| 0U, // PseudoVSLIDEDOWN_VX_MF4_MASK |
| 0U, // PseudoVSLIDEDOWN_VX_MF8 |
| 0U, // PseudoVSLIDEDOWN_VX_MF8_MASK |
| 0U, // PseudoVSLIDEUP_VI_M1 |
| 0U, // PseudoVSLIDEUP_VI_M1_MASK |
| 0U, // PseudoVSLIDEUP_VI_M2 |
| 0U, // PseudoVSLIDEUP_VI_M2_MASK |
| 0U, // PseudoVSLIDEUP_VI_M4 |
| 0U, // PseudoVSLIDEUP_VI_M4_MASK |
| 0U, // PseudoVSLIDEUP_VI_M8 |
| 0U, // PseudoVSLIDEUP_VI_M8_MASK |
| 0U, // PseudoVSLIDEUP_VI_MF2 |
| 0U, // PseudoVSLIDEUP_VI_MF2_MASK |
| 0U, // PseudoVSLIDEUP_VI_MF4 |
| 0U, // PseudoVSLIDEUP_VI_MF4_MASK |
| 0U, // PseudoVSLIDEUP_VI_MF8 |
| 0U, // PseudoVSLIDEUP_VI_MF8_MASK |
| 0U, // PseudoVSLIDEUP_VX_M1 |
| 0U, // PseudoVSLIDEUP_VX_M1_MASK |
| 0U, // PseudoVSLIDEUP_VX_M2 |
| 0U, // PseudoVSLIDEUP_VX_M2_MASK |
| 0U, // PseudoVSLIDEUP_VX_M4 |
| 0U, // PseudoVSLIDEUP_VX_M4_MASK |
| 0U, // PseudoVSLIDEUP_VX_M8 |
| 0U, // PseudoVSLIDEUP_VX_M8_MASK |
| 0U, // PseudoVSLIDEUP_VX_MF2 |
| 0U, // PseudoVSLIDEUP_VX_MF2_MASK |
| 0U, // PseudoVSLIDEUP_VX_MF4 |
| 0U, // PseudoVSLIDEUP_VX_MF4_MASK |
| 0U, // PseudoVSLIDEUP_VX_MF8 |
| 0U, // PseudoVSLIDEUP_VX_MF8_MASK |
| 0U, // PseudoVSLL_VI_M1 |
| 0U, // PseudoVSLL_VI_M1_MASK |
| 0U, // PseudoVSLL_VI_M1_TU |
| 0U, // PseudoVSLL_VI_M2 |
| 0U, // PseudoVSLL_VI_M2_MASK |
| 0U, // PseudoVSLL_VI_M2_TU |
| 0U, // PseudoVSLL_VI_M4 |
| 0U, // PseudoVSLL_VI_M4_MASK |
| 0U, // PseudoVSLL_VI_M4_TU |
| 0U, // PseudoVSLL_VI_M8 |
| 0U, // PseudoVSLL_VI_M8_MASK |
| 0U, // PseudoVSLL_VI_M8_TU |
| 0U, // PseudoVSLL_VI_MF2 |
| 0U, // PseudoVSLL_VI_MF2_MASK |
| 0U, // PseudoVSLL_VI_MF2_TU |
| 0U, // PseudoVSLL_VI_MF4 |
| 0U, // PseudoVSLL_VI_MF4_MASK |
| 0U, // PseudoVSLL_VI_MF4_TU |
| 0U, // PseudoVSLL_VI_MF8 |
| 0U, // PseudoVSLL_VI_MF8_MASK |
| 0U, // PseudoVSLL_VI_MF8_TU |
| 0U, // PseudoVSLL_VV_M1 |
| 0U, // PseudoVSLL_VV_M1_MASK |
| 0U, // PseudoVSLL_VV_M1_TU |
| 0U, // PseudoVSLL_VV_M2 |
| 0U, // PseudoVSLL_VV_M2_MASK |
| 0U, // PseudoVSLL_VV_M2_TU |
| 0U, // PseudoVSLL_VV_M4 |
| 0U, // PseudoVSLL_VV_M4_MASK |
| 0U, // PseudoVSLL_VV_M4_TU |
| 0U, // PseudoVSLL_VV_M8 |
| 0U, // PseudoVSLL_VV_M8_MASK |
| 0U, // PseudoVSLL_VV_M8_TU |
| 0U, // PseudoVSLL_VV_MF2 |
| 0U, // PseudoVSLL_VV_MF2_MASK |
| 0U, // PseudoVSLL_VV_MF2_TU |
| 0U, // PseudoVSLL_VV_MF4 |
| 0U, // PseudoVSLL_VV_MF4_MASK |
| 0U, // PseudoVSLL_VV_MF4_TU |
| 0U, // PseudoVSLL_VV_MF8 |
| 0U, // PseudoVSLL_VV_MF8_MASK |
| 0U, // PseudoVSLL_VV_MF8_TU |
| 0U, // PseudoVSLL_VX_M1 |
| 0U, // PseudoVSLL_VX_M1_MASK |
| 0U, // PseudoVSLL_VX_M1_TU |
| 0U, // PseudoVSLL_VX_M2 |
| 0U, // PseudoVSLL_VX_M2_MASK |
| 0U, // PseudoVSLL_VX_M2_TU |
| 0U, // PseudoVSLL_VX_M4 |
| 0U, // PseudoVSLL_VX_M4_MASK |
| 0U, // PseudoVSLL_VX_M4_TU |
| 0U, // PseudoVSLL_VX_M8 |
| 0U, // PseudoVSLL_VX_M8_MASK |
| 0U, // PseudoVSLL_VX_M8_TU |
| 0U, // PseudoVSLL_VX_MF2 |
| 0U, // PseudoVSLL_VX_MF2_MASK |
| 0U, // PseudoVSLL_VX_MF2_TU |
| 0U, // PseudoVSLL_VX_MF4 |
| 0U, // PseudoVSLL_VX_MF4_MASK |
| 0U, // PseudoVSLL_VX_MF4_TU |
| 0U, // PseudoVSLL_VX_MF8 |
| 0U, // PseudoVSLL_VX_MF8_MASK |
| 0U, // PseudoVSLL_VX_MF8_TU |
| 0U, // PseudoVSMUL_VV_M1 |
| 0U, // PseudoVSMUL_VV_M1_MASK |
| 0U, // PseudoVSMUL_VV_M1_TU |
| 0U, // PseudoVSMUL_VV_M2 |
| 0U, // PseudoVSMUL_VV_M2_MASK |
| 0U, // PseudoVSMUL_VV_M2_TU |
| 0U, // PseudoVSMUL_VV_M4 |
| 0U, // PseudoVSMUL_VV_M4_MASK |
| 0U, // PseudoVSMUL_VV_M4_TU |
| 0U, // PseudoVSMUL_VV_M8 |
| 0U, // PseudoVSMUL_VV_M8_MASK |
| 0U, // PseudoVSMUL_VV_M8_TU |
| 0U, // PseudoVSMUL_VV_MF2 |
| 0U, // PseudoVSMUL_VV_MF2_MASK |
| 0U, // PseudoVSMUL_VV_MF2_TU |
| 0U, // PseudoVSMUL_VV_MF4 |
| 0U, // PseudoVSMUL_VV_MF4_MASK |
| 0U, // PseudoVSMUL_VV_MF4_TU |
| 0U, // PseudoVSMUL_VV_MF8 |
| 0U, // PseudoVSMUL_VV_MF8_MASK |
| 0U, // PseudoVSMUL_VV_MF8_TU |
| 0U, // PseudoVSMUL_VX_M1 |
| 0U, // PseudoVSMUL_VX_M1_MASK |
| 0U, // PseudoVSMUL_VX_M1_TU |
| 0U, // PseudoVSMUL_VX_M2 |
| 0U, // PseudoVSMUL_VX_M2_MASK |
| 0U, // PseudoVSMUL_VX_M2_TU |
| 0U, // PseudoVSMUL_VX_M4 |
| 0U, // PseudoVSMUL_VX_M4_MASK |
| 0U, // PseudoVSMUL_VX_M4_TU |
| 0U, // PseudoVSMUL_VX_M8 |
| 0U, // PseudoVSMUL_VX_M8_MASK |
| 0U, // PseudoVSMUL_VX_M8_TU |
| 0U, // PseudoVSMUL_VX_MF2 |
| 0U, // PseudoVSMUL_VX_MF2_MASK |
| 0U, // PseudoVSMUL_VX_MF2_TU |
| 0U, // PseudoVSMUL_VX_MF4 |
| 0U, // PseudoVSMUL_VX_MF4_MASK |
| 0U, // PseudoVSMUL_VX_MF4_TU |
| 0U, // PseudoVSMUL_VX_MF8 |
| 0U, // PseudoVSMUL_VX_MF8_MASK |
| 0U, // PseudoVSMUL_VX_MF8_TU |
| 0U, // PseudoVSM_V_B1 |
| 0U, // PseudoVSM_V_B16 |
| 0U, // PseudoVSM_V_B2 |
| 0U, // PseudoVSM_V_B32 |
| 0U, // PseudoVSM_V_B4 |
| 0U, // PseudoVSM_V_B64 |
| 0U, // PseudoVSM_V_B8 |
| 0U, // PseudoVSOXEI16_V_M1_M1 |
| 0U, // PseudoVSOXEI16_V_M1_M1_MASK |
| 0U, // PseudoVSOXEI16_V_M1_M2 |
| 0U, // PseudoVSOXEI16_V_M1_M2_MASK |
| 0U, // PseudoVSOXEI16_V_M1_M4 |
| 0U, // PseudoVSOXEI16_V_M1_M4_MASK |
| 0U, // PseudoVSOXEI16_V_M1_MF2 |
| 0U, // PseudoVSOXEI16_V_M1_MF2_MASK |
| 0U, // PseudoVSOXEI16_V_M2_M1 |
| 0U, // PseudoVSOXEI16_V_M2_M1_MASK |
| 0U, // PseudoVSOXEI16_V_M2_M2 |
| 0U, // PseudoVSOXEI16_V_M2_M2_MASK |
| 0U, // PseudoVSOXEI16_V_M2_M4 |
| 0U, // PseudoVSOXEI16_V_M2_M4_MASK |
| 0U, // PseudoVSOXEI16_V_M2_M8 |
| 0U, // PseudoVSOXEI16_V_M2_M8_MASK |
| 0U, // PseudoVSOXEI16_V_M4_M2 |
| 0U, // PseudoVSOXEI16_V_M4_M2_MASK |
| 0U, // PseudoVSOXEI16_V_M4_M4 |
| 0U, // PseudoVSOXEI16_V_M4_M4_MASK |
| 0U, // PseudoVSOXEI16_V_M4_M8 |
| 0U, // PseudoVSOXEI16_V_M4_M8_MASK |
| 0U, // PseudoVSOXEI16_V_M8_M4 |
| 0U, // PseudoVSOXEI16_V_M8_M4_MASK |
| 0U, // PseudoVSOXEI16_V_M8_M8 |
| 0U, // PseudoVSOXEI16_V_M8_M8_MASK |
| 0U, // PseudoVSOXEI16_V_MF2_M1 |
| 0U, // PseudoVSOXEI16_V_MF2_M1_MASK |
| 0U, // PseudoVSOXEI16_V_MF2_M2 |
| 0U, // PseudoVSOXEI16_V_MF2_M2_MASK |
| 0U, // PseudoVSOXEI16_V_MF2_MF2 |
| 0U, // PseudoVSOXEI16_V_MF2_MF2_MASK |
| 0U, // PseudoVSOXEI16_V_MF2_MF4 |
| 0U, // PseudoVSOXEI16_V_MF2_MF4_MASK |
| 0U, // PseudoVSOXEI16_V_MF4_M1 |
| 0U, // PseudoVSOXEI16_V_MF4_M1_MASK |
| 0U, // PseudoVSOXEI16_V_MF4_MF2 |
| 0U, // PseudoVSOXEI16_V_MF4_MF2_MASK |
| 0U, // PseudoVSOXEI16_V_MF4_MF4 |
| 0U, // PseudoVSOXEI16_V_MF4_MF4_MASK |
| 0U, // PseudoVSOXEI16_V_MF4_MF8 |
| 0U, // PseudoVSOXEI16_V_MF4_MF8_MASK |
| 0U, // PseudoVSOXEI32_V_M1_M1 |
| 0U, // PseudoVSOXEI32_V_M1_M1_MASK |
| 0U, // PseudoVSOXEI32_V_M1_M2 |
| 0U, // PseudoVSOXEI32_V_M1_M2_MASK |
| 0U, // PseudoVSOXEI32_V_M1_MF2 |
| 0U, // PseudoVSOXEI32_V_M1_MF2_MASK |
| 0U, // PseudoVSOXEI32_V_M1_MF4 |
| 0U, // PseudoVSOXEI32_V_M1_MF4_MASK |
| 0U, // PseudoVSOXEI32_V_M2_M1 |
| 0U, // PseudoVSOXEI32_V_M2_M1_MASK |
| 0U, // PseudoVSOXEI32_V_M2_M2 |
| 0U, // PseudoVSOXEI32_V_M2_M2_MASK |
| 0U, // PseudoVSOXEI32_V_M2_M4 |
| 0U, // PseudoVSOXEI32_V_M2_M4_MASK |
| 0U, // PseudoVSOXEI32_V_M2_MF2 |
| 0U, // PseudoVSOXEI32_V_M2_MF2_MASK |
| 0U, // PseudoVSOXEI32_V_M4_M1 |
| 0U, // PseudoVSOXEI32_V_M4_M1_MASK |
| 0U, // PseudoVSOXEI32_V_M4_M2 |
| 0U, // PseudoVSOXEI32_V_M4_M2_MASK |
| 0U, // PseudoVSOXEI32_V_M4_M4 |
| 0U, // PseudoVSOXEI32_V_M4_M4_MASK |
| 0U, // PseudoVSOXEI32_V_M4_M8 |
| 0U, // PseudoVSOXEI32_V_M4_M8_MASK |
| 0U, // PseudoVSOXEI32_V_M8_M2 |
| 0U, // PseudoVSOXEI32_V_M8_M2_MASK |
| 0U, // PseudoVSOXEI32_V_M8_M4 |
| 0U, // PseudoVSOXEI32_V_M8_M4_MASK |
| 0U, // PseudoVSOXEI32_V_M8_M8 |
| 0U, // PseudoVSOXEI32_V_M8_M8_MASK |
| 0U, // PseudoVSOXEI32_V_MF2_M1 |
| 0U, // PseudoVSOXEI32_V_MF2_M1_MASK |
| 0U, // PseudoVSOXEI32_V_MF2_MF2 |
| 0U, // PseudoVSOXEI32_V_MF2_MF2_MASK |
| 0U, // PseudoVSOXEI32_V_MF2_MF4 |
| 0U, // PseudoVSOXEI32_V_MF2_MF4_MASK |
| 0U, // PseudoVSOXEI32_V_MF2_MF8 |
| 0U, // PseudoVSOXEI32_V_MF2_MF8_MASK |
| 0U, // PseudoVSOXEI64_V_M1_M1 |
| 0U, // PseudoVSOXEI64_V_M1_M1_MASK |
| 0U, // PseudoVSOXEI64_V_M1_MF2 |
| 0U, // PseudoVSOXEI64_V_M1_MF2_MASK |
| 0U, // PseudoVSOXEI64_V_M1_MF4 |
| 0U, // PseudoVSOXEI64_V_M1_MF4_MASK |
| 0U, // PseudoVSOXEI64_V_M1_MF8 |
| 0U, // PseudoVSOXEI64_V_M1_MF8_MASK |
| 0U, // PseudoVSOXEI64_V_M2_M1 |
| 0U, // PseudoVSOXEI64_V_M2_M1_MASK |
| 0U, // PseudoVSOXEI64_V_M2_M2 |
| 0U, // PseudoVSOXEI64_V_M2_M2_MASK |
| 0U, // PseudoVSOXEI64_V_M2_MF2 |
| 0U, // PseudoVSOXEI64_V_M2_MF2_MASK |
| 0U, // PseudoVSOXEI64_V_M2_MF4 |
| 0U, // PseudoVSOXEI64_V_M2_MF4_MASK |
| 0U, // PseudoVSOXEI64_V_M4_M1 |
| 0U, // PseudoVSOXEI64_V_M4_M1_MASK |
| 0U, // PseudoVSOXEI64_V_M4_M2 |
| 0U, // PseudoVSOXEI64_V_M4_M2_MASK |
| 0U, // PseudoVSOXEI64_V_M4_M4 |
| 0U, // PseudoVSOXEI64_V_M4_M4_MASK |
| 0U, // PseudoVSOXEI64_V_M4_MF2 |
| 0U, // PseudoVSOXEI64_V_M4_MF2_MASK |
| 0U, // PseudoVSOXEI64_V_M8_M1 |
| 0U, // PseudoVSOXEI64_V_M8_M1_MASK |
| 0U, // PseudoVSOXEI64_V_M8_M2 |
| 0U, // PseudoVSOXEI64_V_M8_M2_MASK |
| 0U, // PseudoVSOXEI64_V_M8_M4 |
| 0U, // PseudoVSOXEI64_V_M8_M4_MASK |
| 0U, // PseudoVSOXEI64_V_M8_M8 |
| 0U, // PseudoVSOXEI64_V_M8_M8_MASK |
| 0U, // PseudoVSOXEI8_V_M1_M1 |
| 0U, // PseudoVSOXEI8_V_M1_M1_MASK |
| 0U, // PseudoVSOXEI8_V_M1_M2 |
| 0U, // PseudoVSOXEI8_V_M1_M2_MASK |
| 0U, // PseudoVSOXEI8_V_M1_M4 |
| 0U, // PseudoVSOXEI8_V_M1_M4_MASK |
| 0U, // PseudoVSOXEI8_V_M1_M8 |
| 0U, // PseudoVSOXEI8_V_M1_M8_MASK |
| 0U, // PseudoVSOXEI8_V_M2_M2 |
| 0U, // PseudoVSOXEI8_V_M2_M2_MASK |
| 0U, // PseudoVSOXEI8_V_M2_M4 |
| 0U, // PseudoVSOXEI8_V_M2_M4_MASK |
| 0U, // PseudoVSOXEI8_V_M2_M8 |
| 0U, // PseudoVSOXEI8_V_M2_M8_MASK |
| 0U, // PseudoVSOXEI8_V_M4_M4 |
| 0U, // PseudoVSOXEI8_V_M4_M4_MASK |
| 0U, // PseudoVSOXEI8_V_M4_M8 |
| 0U, // PseudoVSOXEI8_V_M4_M8_MASK |
| 0U, // PseudoVSOXEI8_V_M8_M8 |
| 0U, // PseudoVSOXEI8_V_M8_M8_MASK |
| 0U, // PseudoVSOXEI8_V_MF2_M1 |
| 0U, // PseudoVSOXEI8_V_MF2_M1_MASK |
| 0U, // PseudoVSOXEI8_V_MF2_M2 |
| 0U, // PseudoVSOXEI8_V_MF2_M2_MASK |
| 0U, // PseudoVSOXEI8_V_MF2_M4 |
| 0U, // PseudoVSOXEI8_V_MF2_M4_MASK |
| 0U, // PseudoVSOXEI8_V_MF2_MF2 |
| 0U, // PseudoVSOXEI8_V_MF2_MF2_MASK |
| 0U, // PseudoVSOXEI8_V_MF4_M1 |
| 0U, // PseudoVSOXEI8_V_MF4_M1_MASK |
| 0U, // PseudoVSOXEI8_V_MF4_M2 |
| 0U, // PseudoVSOXEI8_V_MF4_M2_MASK |
| 0U, // PseudoVSOXEI8_V_MF4_MF2 |
| 0U, // PseudoVSOXEI8_V_MF4_MF2_MASK |
| 0U, // PseudoVSOXEI8_V_MF4_MF4 |
| 0U, // PseudoVSOXEI8_V_MF4_MF4_MASK |
| 0U, // PseudoVSOXEI8_V_MF8_M1 |
| 0U, // PseudoVSOXEI8_V_MF8_M1_MASK |
| 0U, // PseudoVSOXEI8_V_MF8_MF2 |
| 0U, // PseudoVSOXEI8_V_MF8_MF2_MASK |
| 0U, // PseudoVSOXEI8_V_MF8_MF4 |
| 0U, // PseudoVSOXEI8_V_MF8_MF4_MASK |
| 0U, // PseudoVSOXEI8_V_MF8_MF8 |
| 0U, // PseudoVSOXEI8_V_MF8_MF8_MASK |
| 0U, // PseudoVSOXSEG2EI16_V_M1_M1 |
| 0U, // PseudoVSOXSEG2EI16_V_M1_M1_MASK |
| 0U, // PseudoVSOXSEG2EI16_V_M1_M2 |
| 0U, // PseudoVSOXSEG2EI16_V_M1_M2_MASK |
| 0U, // PseudoVSOXSEG2EI16_V_M1_M4 |
| 0U, // PseudoVSOXSEG2EI16_V_M1_M4_MASK |
| 0U, // PseudoVSOXSEG2EI16_V_M1_MF2 |
| 0U, // PseudoVSOXSEG2EI16_V_M1_MF2_MASK |
| 0U, // PseudoVSOXSEG2EI16_V_M2_M1 |
| 0U, // PseudoVSOXSEG2EI16_V_M2_M1_MASK |
| 0U, // PseudoVSOXSEG2EI16_V_M2_M2 |
| 0U, // PseudoVSOXSEG2EI16_V_M2_M2_MASK |
| 0U, // PseudoVSOXSEG2EI16_V_M2_M4 |
| 0U, // PseudoVSOXSEG2EI16_V_M2_M4_MASK |
| 0U, // PseudoVSOXSEG2EI16_V_M4_M2 |
| 0U, // PseudoVSOXSEG2EI16_V_M4_M2_MASK |
| 0U, // PseudoVSOXSEG2EI16_V_M4_M4 |
| 0U, // PseudoVSOXSEG2EI16_V_M4_M4_MASK |
| 0U, // PseudoVSOXSEG2EI16_V_M8_M4 |
| 0U, // PseudoVSOXSEG2EI16_V_M8_M4_MASK |
| 0U, // PseudoVSOXSEG2EI16_V_MF2_M1 |
| 0U, // PseudoVSOXSEG2EI16_V_MF2_M1_MASK |
| 0U, // PseudoVSOXSEG2EI16_V_MF2_M2 |
| 0U, // PseudoVSOXSEG2EI16_V_MF2_M2_MASK |
| 0U, // PseudoVSOXSEG2EI16_V_MF2_MF2 |
| 0U, // PseudoVSOXSEG2EI16_V_MF2_MF2_MASK |
| 0U, // PseudoVSOXSEG2EI16_V_MF2_MF4 |
| 0U, // PseudoVSOXSEG2EI16_V_MF2_MF4_MASK |
| 0U, // PseudoVSOXSEG2EI16_V_MF4_M1 |
| 0U, // PseudoVSOXSEG2EI16_V_MF4_M1_MASK |
| 0U, // PseudoVSOXSEG2EI16_V_MF4_MF2 |
| 0U, // PseudoVSOXSEG2EI16_V_MF4_MF2_MASK |
| 0U, // PseudoVSOXSEG2EI16_V_MF4_MF4 |
| 0U, // PseudoVSOXSEG2EI16_V_MF4_MF4_MASK |
| 0U, // PseudoVSOXSEG2EI16_V_MF4_MF8 |
| 0U, // PseudoVSOXSEG2EI16_V_MF4_MF8_MASK |
| 0U, // PseudoVSOXSEG2EI32_V_M1_M1 |
| 0U, // PseudoVSOXSEG2EI32_V_M1_M1_MASK |
| 0U, // PseudoVSOXSEG2EI32_V_M1_M2 |
| 0U, // PseudoVSOXSEG2EI32_V_M1_M2_MASK |
| 0U, // PseudoVSOXSEG2EI32_V_M1_MF2 |
| 0U, // PseudoVSOXSEG2EI32_V_M1_MF2_MASK |
| 0U, // PseudoVSOXSEG2EI32_V_M1_MF4 |
| 0U, // PseudoVSOXSEG2EI32_V_M1_MF4_MASK |
| 0U, // PseudoVSOXSEG2EI32_V_M2_M1 |
| 0U, // PseudoVSOXSEG2EI32_V_M2_M1_MASK |
| 0U, // PseudoVSOXSEG2EI32_V_M2_M2 |
| 0U, // PseudoVSOXSEG2EI32_V_M2_M2_MASK |
| 0U, // PseudoVSOXSEG2EI32_V_M2_M4 |
| 0U, // PseudoVSOXSEG2EI32_V_M2_M4_MASK |
| 0U, // PseudoVSOXSEG2EI32_V_M2_MF2 |
| 0U, // PseudoVSOXSEG2EI32_V_M2_MF2_MASK |
| 0U, // PseudoVSOXSEG2EI32_V_M4_M1 |
| 0U, // PseudoVSOXSEG2EI32_V_M4_M1_MASK |
| 0U, // PseudoVSOXSEG2EI32_V_M4_M2 |
| 0U, // PseudoVSOXSEG2EI32_V_M4_M2_MASK |
| 0U, // PseudoVSOXSEG2EI32_V_M4_M4 |
| 0U, // PseudoVSOXSEG2EI32_V_M4_M4_MASK |
| 0U, // PseudoVSOXSEG2EI32_V_M8_M2 |
| 0U, // PseudoVSOXSEG2EI32_V_M8_M2_MASK |
| 0U, // PseudoVSOXSEG2EI32_V_M8_M4 |
| 0U, // PseudoVSOXSEG2EI32_V_M8_M4_MASK |
| 0U, // PseudoVSOXSEG2EI32_V_MF2_M1 |
| 0U, // PseudoVSOXSEG2EI32_V_MF2_M1_MASK |
| 0U, // PseudoVSOXSEG2EI32_V_MF2_MF2 |
| 0U, // PseudoVSOXSEG2EI32_V_MF2_MF2_MASK |
| 0U, // PseudoVSOXSEG2EI32_V_MF2_MF4 |
| 0U, // PseudoVSOXSEG2EI32_V_MF2_MF4_MASK |
| 0U, // PseudoVSOXSEG2EI32_V_MF2_MF8 |
| 0U, // PseudoVSOXSEG2EI32_V_MF2_MF8_MASK |
| 0U, // PseudoVSOXSEG2EI64_V_M1_M1 |
| 0U, // PseudoVSOXSEG2EI64_V_M1_M1_MASK |
| 0U, // PseudoVSOXSEG2EI64_V_M1_MF2 |
| 0U, // PseudoVSOXSEG2EI64_V_M1_MF2_MASK |
| 0U, // PseudoVSOXSEG2EI64_V_M1_MF4 |
| 0U, // PseudoVSOXSEG2EI64_V_M1_MF4_MASK |
| 0U, // PseudoVSOXSEG2EI64_V_M1_MF8 |
| 0U, // PseudoVSOXSEG2EI64_V_M1_MF8_MASK |
| 0U, // PseudoVSOXSEG2EI64_V_M2_M1 |
| 0U, // PseudoVSOXSEG2EI64_V_M2_M1_MASK |
| 0U, // PseudoVSOXSEG2EI64_V_M2_M2 |
| 0U, // PseudoVSOXSEG2EI64_V_M2_M2_MASK |
| 0U, // PseudoVSOXSEG2EI64_V_M2_MF2 |
| 0U, // PseudoVSOXSEG2EI64_V_M2_MF2_MASK |
| 0U, // PseudoVSOXSEG2EI64_V_M2_MF4 |
| 0U, // PseudoVSOXSEG2EI64_V_M2_MF4_MASK |
| 0U, // PseudoVSOXSEG2EI64_V_M4_M1 |
| 0U, // PseudoVSOXSEG2EI64_V_M4_M1_MASK |
| 0U, // PseudoVSOXSEG2EI64_V_M4_M2 |
| 0U, // PseudoVSOXSEG2EI64_V_M4_M2_MASK |
| 0U, // PseudoVSOXSEG2EI64_V_M4_M4 |
| 0U, // PseudoVSOXSEG2EI64_V_M4_M4_MASK |
| 0U, // PseudoVSOXSEG2EI64_V_M4_MF2 |
| 0U, // PseudoVSOXSEG2EI64_V_M4_MF2_MASK |
| 0U, // PseudoVSOXSEG2EI64_V_M8_M1 |
| 0U, // PseudoVSOXSEG2EI64_V_M8_M1_MASK |
| 0U, // PseudoVSOXSEG2EI64_V_M8_M2 |
| 0U, // PseudoVSOXSEG2EI64_V_M8_M2_MASK |
| 0U, // PseudoVSOXSEG2EI64_V_M8_M4 |
| 0U, // PseudoVSOXSEG2EI64_V_M8_M4_MASK |
| 0U, // PseudoVSOXSEG2EI8_V_M1_M1 |
| 0U, // PseudoVSOXSEG2EI8_V_M1_M1_MASK |
| 0U, // PseudoVSOXSEG2EI8_V_M1_M2 |
| 0U, // PseudoVSOXSEG2EI8_V_M1_M2_MASK |
| 0U, // PseudoVSOXSEG2EI8_V_M1_M4 |
| 0U, // PseudoVSOXSEG2EI8_V_M1_M4_MASK |
| 0U, // PseudoVSOXSEG2EI8_V_M2_M2 |
| 0U, // PseudoVSOXSEG2EI8_V_M2_M2_MASK |
| 0U, // PseudoVSOXSEG2EI8_V_M2_M4 |
| 0U, // PseudoVSOXSEG2EI8_V_M2_M4_MASK |
| 0U, // PseudoVSOXSEG2EI8_V_M4_M4 |
| 0U, // PseudoVSOXSEG2EI8_V_M4_M4_MASK |
| 0U, // PseudoVSOXSEG2EI8_V_MF2_M1 |
| 0U, // PseudoVSOXSEG2EI8_V_MF2_M1_MASK |
| 0U, // PseudoVSOXSEG2EI8_V_MF2_M2 |
| 0U, // PseudoVSOXSEG2EI8_V_MF2_M2_MASK |
| 0U, // PseudoVSOXSEG2EI8_V_MF2_M4 |
| 0U, // PseudoVSOXSEG2EI8_V_MF2_M4_MASK |
| 0U, // PseudoVSOXSEG2EI8_V_MF2_MF2 |
| 0U, // PseudoVSOXSEG2EI8_V_MF2_MF2_MASK |
| 0U, // PseudoVSOXSEG2EI8_V_MF4_M1 |
| 0U, // PseudoVSOXSEG2EI8_V_MF4_M1_MASK |
| 0U, // PseudoVSOXSEG2EI8_V_MF4_M2 |
| 0U, // PseudoVSOXSEG2EI8_V_MF4_M2_MASK |
| 0U, // PseudoVSOXSEG2EI8_V_MF4_MF2 |
| 0U, // PseudoVSOXSEG2EI8_V_MF4_MF2_MASK |
| 0U, // PseudoVSOXSEG2EI8_V_MF4_MF4 |
| 0U, // PseudoVSOXSEG2EI8_V_MF4_MF4_MASK |
| 0U, // PseudoVSOXSEG2EI8_V_MF8_M1 |
| 0U, // PseudoVSOXSEG2EI8_V_MF8_M1_MASK |
| 0U, // PseudoVSOXSEG2EI8_V_MF8_MF2 |
| 0U, // PseudoVSOXSEG2EI8_V_MF8_MF2_MASK |
| 0U, // PseudoVSOXSEG2EI8_V_MF8_MF4 |
| 0U, // PseudoVSOXSEG2EI8_V_MF8_MF4_MASK |
| 0U, // PseudoVSOXSEG2EI8_V_MF8_MF8 |
| 0U, // PseudoVSOXSEG2EI8_V_MF8_MF8_MASK |
| 0U, // PseudoVSOXSEG3EI16_V_M1_M1 |
| 0U, // PseudoVSOXSEG3EI16_V_M1_M1_MASK |
| 0U, // PseudoVSOXSEG3EI16_V_M1_M2 |
| 0U, // PseudoVSOXSEG3EI16_V_M1_M2_MASK |
| 0U, // PseudoVSOXSEG3EI16_V_M1_MF2 |
| 0U, // PseudoVSOXSEG3EI16_V_M1_MF2_MASK |
| 0U, // PseudoVSOXSEG3EI16_V_M2_M1 |
| 0U, // PseudoVSOXSEG3EI16_V_M2_M1_MASK |
| 0U, // PseudoVSOXSEG3EI16_V_M2_M2 |
| 0U, // PseudoVSOXSEG3EI16_V_M2_M2_MASK |
| 0U, // PseudoVSOXSEG3EI16_V_M4_M2 |
| 0U, // PseudoVSOXSEG3EI16_V_M4_M2_MASK |
| 0U, // PseudoVSOXSEG3EI16_V_MF2_M1 |
| 0U, // PseudoVSOXSEG3EI16_V_MF2_M1_MASK |
| 0U, // PseudoVSOXSEG3EI16_V_MF2_M2 |
| 0U, // PseudoVSOXSEG3EI16_V_MF2_M2_MASK |
| 0U, // PseudoVSOXSEG3EI16_V_MF2_MF2 |
| 0U, // PseudoVSOXSEG3EI16_V_MF2_MF2_MASK |
| 0U, // PseudoVSOXSEG3EI16_V_MF2_MF4 |
| 0U, // PseudoVSOXSEG3EI16_V_MF2_MF4_MASK |
| 0U, // PseudoVSOXSEG3EI16_V_MF4_M1 |
| 0U, // PseudoVSOXSEG3EI16_V_MF4_M1_MASK |
| 0U, // PseudoVSOXSEG3EI16_V_MF4_MF2 |
| 0U, // PseudoVSOXSEG3EI16_V_MF4_MF2_MASK |
| 0U, // PseudoVSOXSEG3EI16_V_MF4_MF4 |
| 0U, // PseudoVSOXSEG3EI16_V_MF4_MF4_MASK |
| 0U, // PseudoVSOXSEG3EI16_V_MF4_MF8 |
| 0U, // PseudoVSOXSEG3EI16_V_MF4_MF8_MASK |
| 0U, // PseudoVSOXSEG3EI32_V_M1_M1 |
| 0U, // PseudoVSOXSEG3EI32_V_M1_M1_MASK |
| 0U, // PseudoVSOXSEG3EI32_V_M1_M2 |
| 0U, // PseudoVSOXSEG3EI32_V_M1_M2_MASK |
| 0U, // PseudoVSOXSEG3EI32_V_M1_MF2 |
| 0U, // PseudoVSOXSEG3EI32_V_M1_MF2_MASK |
| 0U, // PseudoVSOXSEG3EI32_V_M1_MF4 |
| 0U, // PseudoVSOXSEG3EI32_V_M1_MF4_MASK |
| 0U, // PseudoVSOXSEG3EI32_V_M2_M1 |
| 0U, // PseudoVSOXSEG3EI32_V_M2_M1_MASK |
| 0U, // PseudoVSOXSEG3EI32_V_M2_M2 |
| 0U, // PseudoVSOXSEG3EI32_V_M2_M2_MASK |
| 0U, // PseudoVSOXSEG3EI32_V_M2_MF2 |
| 0U, // PseudoVSOXSEG3EI32_V_M2_MF2_MASK |
| 0U, // PseudoVSOXSEG3EI32_V_M4_M1 |
| 0U, // PseudoVSOXSEG3EI32_V_M4_M1_MASK |
| 0U, // PseudoVSOXSEG3EI32_V_M4_M2 |
| 0U, // PseudoVSOXSEG3EI32_V_M4_M2_MASK |
| 0U, // PseudoVSOXSEG3EI32_V_M8_M2 |
| 0U, // PseudoVSOXSEG3EI32_V_M8_M2_MASK |
| 0U, // PseudoVSOXSEG3EI32_V_MF2_M1 |
| 0U, // PseudoVSOXSEG3EI32_V_MF2_M1_MASK |
| 0U, // PseudoVSOXSEG3EI32_V_MF2_MF2 |
| 0U, // PseudoVSOXSEG3EI32_V_MF2_MF2_MASK |
| 0U, // PseudoVSOXSEG3EI32_V_MF2_MF4 |
| 0U, // PseudoVSOXSEG3EI32_V_MF2_MF4_MASK |
| 0U, // PseudoVSOXSEG3EI32_V_MF2_MF8 |
| 0U, // PseudoVSOXSEG3EI32_V_MF2_MF8_MASK |
| 0U, // PseudoVSOXSEG3EI64_V_M1_M1 |
| 0U, // PseudoVSOXSEG3EI64_V_M1_M1_MASK |
| 0U, // PseudoVSOXSEG3EI64_V_M1_MF2 |
| 0U, // PseudoVSOXSEG3EI64_V_M1_MF2_MASK |
| 0U, // PseudoVSOXSEG3EI64_V_M1_MF4 |
| 0U, // PseudoVSOXSEG3EI64_V_M1_MF4_MASK |
| 0U, // PseudoVSOXSEG3EI64_V_M1_MF8 |
| 0U, // PseudoVSOXSEG3EI64_V_M1_MF8_MASK |
| 0U, // PseudoVSOXSEG3EI64_V_M2_M1 |
| 0U, // PseudoVSOXSEG3EI64_V_M2_M1_MASK |
| 0U, // PseudoVSOXSEG3EI64_V_M2_M2 |
| 0U, // PseudoVSOXSEG3EI64_V_M2_M2_MASK |
| 0U, // PseudoVSOXSEG3EI64_V_M2_MF2 |
| 0U, // PseudoVSOXSEG3EI64_V_M2_MF2_MASK |
| 0U, // PseudoVSOXSEG3EI64_V_M2_MF4 |
| 0U, // PseudoVSOXSEG3EI64_V_M2_MF4_MASK |
| 0U, // PseudoVSOXSEG3EI64_V_M4_M1 |
| 0U, // PseudoVSOXSEG3EI64_V_M4_M1_MASK |
| 0U, // PseudoVSOXSEG3EI64_V_M4_M2 |
| 0U, // PseudoVSOXSEG3EI64_V_M4_M2_MASK |
| 0U, // PseudoVSOXSEG3EI64_V_M4_MF2 |
| 0U, // PseudoVSOXSEG3EI64_V_M4_MF2_MASK |
| 0U, // PseudoVSOXSEG3EI64_V_M8_M1 |
| 0U, // PseudoVSOXSEG3EI64_V_M8_M1_MASK |
| 0U, // PseudoVSOXSEG3EI64_V_M8_M2 |
| 0U, // PseudoVSOXSEG3EI64_V_M8_M2_MASK |
| 0U, // PseudoVSOXSEG3EI8_V_M1_M1 |
| 0U, // PseudoVSOXSEG3EI8_V_M1_M1_MASK |
| 0U, // PseudoVSOXSEG3EI8_V_M1_M2 |
| 0U, // PseudoVSOXSEG3EI8_V_M1_M2_MASK |
| 0U, // PseudoVSOXSEG3EI8_V_M2_M2 |
| 0U, // PseudoVSOXSEG3EI8_V_M2_M2_MASK |
| 0U, // PseudoVSOXSEG3EI8_V_MF2_M1 |
| 0U, // PseudoVSOXSEG3EI8_V_MF2_M1_MASK |
| 0U, // PseudoVSOXSEG3EI8_V_MF2_M2 |
| 0U, // PseudoVSOXSEG3EI8_V_MF2_M2_MASK |
| 0U, // PseudoVSOXSEG3EI8_V_MF2_MF2 |
| 0U, // PseudoVSOXSEG3EI8_V_MF2_MF2_MASK |
| 0U, // PseudoVSOXSEG3EI8_V_MF4_M1 |
| 0U, // PseudoVSOXSEG3EI8_V_MF4_M1_MASK |
| 0U, // PseudoVSOXSEG3EI8_V_MF4_M2 |
| 0U, // PseudoVSOXSEG3EI8_V_MF4_M2_MASK |
| 0U, // PseudoVSOXSEG3EI8_V_MF4_MF2 |
| 0U, // PseudoVSOXSEG3EI8_V_MF4_MF2_MASK |
| 0U, // PseudoVSOXSEG3EI8_V_MF4_MF4 |
| 0U, // PseudoVSOXSEG3EI8_V_MF4_MF4_MASK |
| 0U, // PseudoVSOXSEG3EI8_V_MF8_M1 |
| 0U, // PseudoVSOXSEG3EI8_V_MF8_M1_MASK |
| 0U, // PseudoVSOXSEG3EI8_V_MF8_MF2 |
| 0U, // PseudoVSOXSEG3EI8_V_MF8_MF2_MASK |
| 0U, // PseudoVSOXSEG3EI8_V_MF8_MF4 |
| 0U, // PseudoVSOXSEG3EI8_V_MF8_MF4_MASK |
| 0U, // PseudoVSOXSEG3EI8_V_MF8_MF8 |
| 0U, // PseudoVSOXSEG3EI8_V_MF8_MF8_MASK |
| 0U, // PseudoVSOXSEG4EI16_V_M1_M1 |
| 0U, // PseudoVSOXSEG4EI16_V_M1_M1_MASK |
| 0U, // PseudoVSOXSEG4EI16_V_M1_M2 |
| 0U, // PseudoVSOXSEG4EI16_V_M1_M2_MASK |
| 0U, // PseudoVSOXSEG4EI16_V_M1_MF2 |
| 0U, // PseudoVSOXSEG4EI16_V_M1_MF2_MASK |
| 0U, // PseudoVSOXSEG4EI16_V_M2_M1 |
| 0U, // PseudoVSOXSEG4EI16_V_M2_M1_MASK |
| 0U, // PseudoVSOXSEG4EI16_V_M2_M2 |
| 0U, // PseudoVSOXSEG4EI16_V_M2_M2_MASK |
| 0U, // PseudoVSOXSEG4EI16_V_M4_M2 |
| 0U, // PseudoVSOXSEG4EI16_V_M4_M2_MASK |
| 0U, // PseudoVSOXSEG4EI16_V_MF2_M1 |
| 0U, // PseudoVSOXSEG4EI16_V_MF2_M1_MASK |
| 0U, // PseudoVSOXSEG4EI16_V_MF2_M2 |
| 0U, // PseudoVSOXSEG4EI16_V_MF2_M2_MASK |
| 0U, // PseudoVSOXSEG4EI16_V_MF2_MF2 |
| 0U, // PseudoVSOXSEG4EI16_V_MF2_MF2_MASK |
| 0U, // PseudoVSOXSEG4EI16_V_MF2_MF4 |
| 0U, // PseudoVSOXSEG4EI16_V_MF2_MF4_MASK |
| 0U, // PseudoVSOXSEG4EI16_V_MF4_M1 |
| 0U, // PseudoVSOXSEG4EI16_V_MF4_M1_MASK |
| 0U, // PseudoVSOXSEG4EI16_V_MF4_MF2 |
| 0U, // PseudoVSOXSEG4EI16_V_MF4_MF2_MASK |
| 0U, // PseudoVSOXSEG4EI16_V_MF4_MF4 |
| 0U, // PseudoVSOXSEG4EI16_V_MF4_MF4_MASK |
| 0U, // PseudoVSOXSEG4EI16_V_MF4_MF8 |
| 0U, // PseudoVSOXSEG4EI16_V_MF4_MF8_MASK |
| 0U, // PseudoVSOXSEG4EI32_V_M1_M1 |
| 0U, // PseudoVSOXSEG4EI32_V_M1_M1_MASK |
| 0U, // PseudoVSOXSEG4EI32_V_M1_M2 |
| 0U, // PseudoVSOXSEG4EI32_V_M1_M2_MASK |
| 0U, // PseudoVSOXSEG4EI32_V_M1_MF2 |
| 0U, // PseudoVSOXSEG4EI32_V_M1_MF2_MASK |
| 0U, // PseudoVSOXSEG4EI32_V_M1_MF4 |
| 0U, // PseudoVSOXSEG4EI32_V_M1_MF4_MASK |
| 0U, // PseudoVSOXSEG4EI32_V_M2_M1 |
| 0U, // PseudoVSOXSEG4EI32_V_M2_M1_MASK |
| 0U, // PseudoVSOXSEG4EI32_V_M2_M2 |
| 0U, // PseudoVSOXSEG4EI32_V_M2_M2_MASK |
| 0U, // PseudoVSOXSEG4EI32_V_M2_MF2 |
| 0U, // PseudoVSOXSEG4EI32_V_M2_MF2_MASK |
| 0U, // PseudoVSOXSEG4EI32_V_M4_M1 |
| 0U, // PseudoVSOXSEG4EI32_V_M4_M1_MASK |
| 0U, // PseudoVSOXSEG4EI32_V_M4_M2 |
| 0U, // PseudoVSOXSEG4EI32_V_M4_M2_MASK |
| 0U, // PseudoVSOXSEG4EI32_V_M8_M2 |
| 0U, // PseudoVSOXSEG4EI32_V_M8_M2_MASK |
| 0U, // PseudoVSOXSEG4EI32_V_MF2_M1 |
| 0U, // PseudoVSOXSEG4EI32_V_MF2_M1_MASK |
| 0U, // PseudoVSOXSEG4EI32_V_MF2_MF2 |
| 0U, // PseudoVSOXSEG4EI32_V_MF2_MF2_MASK |
| 0U, // PseudoVSOXSEG4EI32_V_MF2_MF4 |
| 0U, // PseudoVSOXSEG4EI32_V_MF2_MF4_MASK |
| 0U, // PseudoVSOXSEG4EI32_V_MF2_MF8 |
| 0U, // PseudoVSOXSEG4EI32_V_MF2_MF8_MASK |
| 0U, // PseudoVSOXSEG4EI64_V_M1_M1 |
| 0U, // PseudoVSOXSEG4EI64_V_M1_M1_MASK |
| 0U, // PseudoVSOXSEG4EI64_V_M1_MF2 |
| 0U, // PseudoVSOXSEG4EI64_V_M1_MF2_MASK |
| 0U, // PseudoVSOXSEG4EI64_V_M1_MF4 |
| 0U, // PseudoVSOXSEG4EI64_V_M1_MF4_MASK |
| 0U, // PseudoVSOXSEG4EI64_V_M1_MF8 |
| 0U, // PseudoVSOXSEG4EI64_V_M1_MF8_MASK |
| 0U, // PseudoVSOXSEG4EI64_V_M2_M1 |
| 0U, // PseudoVSOXSEG4EI64_V_M2_M1_MASK |
| 0U, // PseudoVSOXSEG4EI64_V_M2_M2 |
| 0U, // PseudoVSOXSEG4EI64_V_M2_M2_MASK |
| 0U, // PseudoVSOXSEG4EI64_V_M2_MF2 |
| 0U, // PseudoVSOXSEG4EI64_V_M2_MF2_MASK |
| 0U, // PseudoVSOXSEG4EI64_V_M2_MF4 |
| 0U, // PseudoVSOXSEG4EI64_V_M2_MF4_MASK |
| 0U, // PseudoVSOXSEG4EI64_V_M4_M1 |
| 0U, // PseudoVSOXSEG4EI64_V_M4_M1_MASK |
| 0U, // PseudoVSOXSEG4EI64_V_M4_M2 |
| 0U, // PseudoVSOXSEG4EI64_V_M4_M2_MASK |
| 0U, // PseudoVSOXSEG4EI64_V_M4_MF2 |
| 0U, // PseudoVSOXSEG4EI64_V_M4_MF2_MASK |
| 0U, // PseudoVSOXSEG4EI64_V_M8_M1 |
| 0U, // PseudoVSOXSEG4EI64_V_M8_M1_MASK |
| 0U, // PseudoVSOXSEG4EI64_V_M8_M2 |
| 0U, // PseudoVSOXSEG4EI64_V_M8_M2_MASK |
| 0U, // PseudoVSOXSEG4EI8_V_M1_M1 |
| 0U, // PseudoVSOXSEG4EI8_V_M1_M1_MASK |
| 0U, // PseudoVSOXSEG4EI8_V_M1_M2 |
| 0U, // PseudoVSOXSEG4EI8_V_M1_M2_MASK |
| 0U, // PseudoVSOXSEG4EI8_V_M2_M2 |
| 0U, // PseudoVSOXSEG4EI8_V_M2_M2_MASK |
| 0U, // PseudoVSOXSEG4EI8_V_MF2_M1 |
| 0U, // PseudoVSOXSEG4EI8_V_MF2_M1_MASK |
| 0U, // PseudoVSOXSEG4EI8_V_MF2_M2 |
| 0U, // PseudoVSOXSEG4EI8_V_MF2_M2_MASK |
| 0U, // PseudoVSOXSEG4EI8_V_MF2_MF2 |
| 0U, // PseudoVSOXSEG4EI8_V_MF2_MF2_MASK |
| 0U, // PseudoVSOXSEG4EI8_V_MF4_M1 |
| 0U, // PseudoVSOXSEG4EI8_V_MF4_M1_MASK |
| 0U, // PseudoVSOXSEG4EI8_V_MF4_M2 |
| 0U, // PseudoVSOXSEG4EI8_V_MF4_M2_MASK |
| 0U, // PseudoVSOXSEG4EI8_V_MF4_MF2 |
| 0U, // PseudoVSOXSEG4EI8_V_MF4_MF2_MASK |
| 0U, // PseudoVSOXSEG4EI8_V_MF4_MF4 |
| 0U, // PseudoVSOXSEG4EI8_V_MF4_MF4_MASK |
| 0U, // PseudoVSOXSEG4EI8_V_MF8_M1 |
| 0U, // PseudoVSOXSEG4EI8_V_MF8_M1_MASK |
| 0U, // PseudoVSOXSEG4EI8_V_MF8_MF2 |
| 0U, // PseudoVSOXSEG4EI8_V_MF8_MF2_MASK |
| 0U, // PseudoVSOXSEG4EI8_V_MF8_MF4 |
| 0U, // PseudoVSOXSEG4EI8_V_MF8_MF4_MASK |
| 0U, // PseudoVSOXSEG4EI8_V_MF8_MF8 |
| 0U, // PseudoVSOXSEG4EI8_V_MF8_MF8_MASK |
| 0U, // PseudoVSOXSEG5EI16_V_M1_M1 |
| 0U, // PseudoVSOXSEG5EI16_V_M1_M1_MASK |
| 0U, // PseudoVSOXSEG5EI16_V_M1_MF2 |
| 0U, // PseudoVSOXSEG5EI16_V_M1_MF2_MASK |
| 0U, // PseudoVSOXSEG5EI16_V_M2_M1 |
| 0U, // PseudoVSOXSEG5EI16_V_M2_M1_MASK |
| 0U, // PseudoVSOXSEG5EI16_V_MF2_M1 |
| 0U, // PseudoVSOXSEG5EI16_V_MF2_M1_MASK |
| 0U, // PseudoVSOXSEG5EI16_V_MF2_MF2 |
| 0U, // PseudoVSOXSEG5EI16_V_MF2_MF2_MASK |
| 0U, // PseudoVSOXSEG5EI16_V_MF2_MF4 |
| 0U, // PseudoVSOXSEG5EI16_V_MF2_MF4_MASK |
| 0U, // PseudoVSOXSEG5EI16_V_MF4_M1 |
| 0U, // PseudoVSOXSEG5EI16_V_MF4_M1_MASK |
| 0U, // PseudoVSOXSEG5EI16_V_MF4_MF2 |
| 0U, // PseudoVSOXSEG5EI16_V_MF4_MF2_MASK |
| 0U, // PseudoVSOXSEG5EI16_V_MF4_MF4 |
| 0U, // PseudoVSOXSEG5EI16_V_MF4_MF4_MASK |
| 0U, // PseudoVSOXSEG5EI16_V_MF4_MF8 |
| 0U, // PseudoVSOXSEG5EI16_V_MF4_MF8_MASK |
| 0U, // PseudoVSOXSEG5EI32_V_M1_M1 |
| 0U, // PseudoVSOXSEG5EI32_V_M1_M1_MASK |
| 0U, // PseudoVSOXSEG5EI32_V_M1_MF2 |
| 0U, // PseudoVSOXSEG5EI32_V_M1_MF2_MASK |
| 0U, // PseudoVSOXSEG5EI32_V_M1_MF4 |
| 0U, // PseudoVSOXSEG5EI32_V_M1_MF4_MASK |
| 0U, // PseudoVSOXSEG5EI32_V_M2_M1 |
| 0U, // PseudoVSOXSEG5EI32_V_M2_M1_MASK |
| 0U, // PseudoVSOXSEG5EI32_V_M2_MF2 |
| 0U, // PseudoVSOXSEG5EI32_V_M2_MF2_MASK |
| 0U, // PseudoVSOXSEG5EI32_V_M4_M1 |
| 0U, // PseudoVSOXSEG5EI32_V_M4_M1_MASK |
| 0U, // PseudoVSOXSEG5EI32_V_MF2_M1 |
| 0U, // PseudoVSOXSEG5EI32_V_MF2_M1_MASK |
| 0U, // PseudoVSOXSEG5EI32_V_MF2_MF2 |
| 0U, // PseudoVSOXSEG5EI32_V_MF2_MF2_MASK |
| 0U, // PseudoVSOXSEG5EI32_V_MF2_MF4 |
| 0U, // PseudoVSOXSEG5EI32_V_MF2_MF4_MASK |
| 0U, // PseudoVSOXSEG5EI32_V_MF2_MF8 |
| 0U, // PseudoVSOXSEG5EI32_V_MF2_MF8_MASK |
| 0U, // PseudoVSOXSEG5EI64_V_M1_M1 |
| 0U, // PseudoVSOXSEG5EI64_V_M1_M1_MASK |
| 0U, // PseudoVSOXSEG5EI64_V_M1_MF2 |
| 0U, // PseudoVSOXSEG5EI64_V_M1_MF2_MASK |
| 0U, // PseudoVSOXSEG5EI64_V_M1_MF4 |
| 0U, // PseudoVSOXSEG5EI64_V_M1_MF4_MASK |
| 0U, // PseudoVSOXSEG5EI64_V_M1_MF8 |
| 0U, // PseudoVSOXSEG5EI64_V_M1_MF8_MASK |
| 0U, // PseudoVSOXSEG5EI64_V_M2_M1 |
| 0U, // PseudoVSOXSEG5EI64_V_M2_M1_MASK |
| 0U, // PseudoVSOXSEG5EI64_V_M2_MF2 |
| 0U, // PseudoVSOXSEG5EI64_V_M2_MF2_MASK |
| 0U, // PseudoVSOXSEG5EI64_V_M2_MF4 |
| 0U, // PseudoVSOXSEG5EI64_V_M2_MF4_MASK |
| 0U, // PseudoVSOXSEG5EI64_V_M4_M1 |
| 0U, // PseudoVSOXSEG5EI64_V_M4_M1_MASK |
| 0U, // PseudoVSOXSEG5EI64_V_M4_MF2 |
| 0U, // PseudoVSOXSEG5EI64_V_M4_MF2_MASK |
| 0U, // PseudoVSOXSEG5EI64_V_M8_M1 |
| 0U, // PseudoVSOXSEG5EI64_V_M8_M1_MASK |
| 0U, // PseudoVSOXSEG5EI8_V_M1_M1 |
| 0U, // PseudoVSOXSEG5EI8_V_M1_M1_MASK |
| 0U, // PseudoVSOXSEG5EI8_V_MF2_M1 |
| 0U, // PseudoVSOXSEG5EI8_V_MF2_M1_MASK |
| 0U, // PseudoVSOXSEG5EI8_V_MF2_MF2 |
| 0U, // PseudoVSOXSEG5EI8_V_MF2_MF2_MASK |
| 0U, // PseudoVSOXSEG5EI8_V_MF4_M1 |
| 0U, // PseudoVSOXSEG5EI8_V_MF4_M1_MASK |
| 0U, // PseudoVSOXSEG5EI8_V_MF4_MF2 |
| 0U, // PseudoVSOXSEG5EI8_V_MF4_MF2_MASK |
| 0U, // PseudoVSOXSEG5EI8_V_MF4_MF4 |
| 0U, // PseudoVSOXSEG5EI8_V_MF4_MF4_MASK |
| 0U, // PseudoVSOXSEG5EI8_V_MF8_M1 |
| 0U, // PseudoVSOXSEG5EI8_V_MF8_M1_MASK |
| 0U, // PseudoVSOXSEG5EI8_V_MF8_MF2 |
| 0U, // PseudoVSOXSEG5EI8_V_MF8_MF2_MASK |
| 0U, // PseudoVSOXSEG5EI8_V_MF8_MF4 |
| 0U, // PseudoVSOXSEG5EI8_V_MF8_MF4_MASK |
| 0U, // PseudoVSOXSEG5EI8_V_MF8_MF8 |
| 0U, // PseudoVSOXSEG5EI8_V_MF8_MF8_MASK |
| 0U, // PseudoVSOXSEG6EI16_V_M1_M1 |
| 0U, // PseudoVSOXSEG6EI16_V_M1_M1_MASK |
| 0U, // PseudoVSOXSEG6EI16_V_M1_MF2 |
| 0U, // PseudoVSOXSEG6EI16_V_M1_MF2_MASK |
| 0U, // PseudoVSOXSEG6EI16_V_M2_M1 |
| 0U, // PseudoVSOXSEG6EI16_V_M2_M1_MASK |
| 0U, // PseudoVSOXSEG6EI16_V_MF2_M1 |
| 0U, // PseudoVSOXSEG6EI16_V_MF2_M1_MASK |
| 0U, // PseudoVSOXSEG6EI16_V_MF2_MF2 |
| 0U, // PseudoVSOXSEG6EI16_V_MF2_MF2_MASK |
| 0U, // PseudoVSOXSEG6EI16_V_MF2_MF4 |
| 0U, // PseudoVSOXSEG6EI16_V_MF2_MF4_MASK |
| 0U, // PseudoVSOXSEG6EI16_V_MF4_M1 |
| 0U, // PseudoVSOXSEG6EI16_V_MF4_M1_MASK |
| 0U, // PseudoVSOXSEG6EI16_V_MF4_MF2 |
| 0U, // PseudoVSOXSEG6EI16_V_MF4_MF2_MASK |
| 0U, // PseudoVSOXSEG6EI16_V_MF4_MF4 |
| 0U, // PseudoVSOXSEG6EI16_V_MF4_MF4_MASK |
| 0U, // PseudoVSOXSEG6EI16_V_MF4_MF8 |
| 0U, // PseudoVSOXSEG6EI16_V_MF4_MF8_MASK |
| 0U, // PseudoVSOXSEG6EI32_V_M1_M1 |
| 0U, // PseudoVSOXSEG6EI32_V_M1_M1_MASK |
| 0U, // PseudoVSOXSEG6EI32_V_M1_MF2 |
| 0U, // PseudoVSOXSEG6EI32_V_M1_MF2_MASK |
| 0U, // PseudoVSOXSEG6EI32_V_M1_MF4 |
| 0U, // PseudoVSOXSEG6EI32_V_M1_MF4_MASK |
| 0U, // PseudoVSOXSEG6EI32_V_M2_M1 |
| 0U, // PseudoVSOXSEG6EI32_V_M2_M1_MASK |
| 0U, // PseudoVSOXSEG6EI32_V_M2_MF2 |
| 0U, // PseudoVSOXSEG6EI32_V_M2_MF2_MASK |
| 0U, // PseudoVSOXSEG6EI32_V_M4_M1 |
| 0U, // PseudoVSOXSEG6EI32_V_M4_M1_MASK |
| 0U, // PseudoVSOXSEG6EI32_V_MF2_M1 |
| 0U, // PseudoVSOXSEG6EI32_V_MF2_M1_MASK |
| 0U, // PseudoVSOXSEG6EI32_V_MF2_MF2 |
| 0U, // PseudoVSOXSEG6EI32_V_MF2_MF2_MASK |
| 0U, // PseudoVSOXSEG6EI32_V_MF2_MF4 |
| 0U, // PseudoVSOXSEG6EI32_V_MF2_MF4_MASK |
| 0U, // PseudoVSOXSEG6EI32_V_MF2_MF8 |
| 0U, // PseudoVSOXSEG6EI32_V_MF2_MF8_MASK |
| 0U, // PseudoVSOXSEG6EI64_V_M1_M1 |
| 0U, // PseudoVSOXSEG6EI64_V_M1_M1_MASK |
| 0U, // PseudoVSOXSEG6EI64_V_M1_MF2 |
| 0U, // PseudoVSOXSEG6EI64_V_M1_MF2_MASK |
| 0U, // PseudoVSOXSEG6EI64_V_M1_MF4 |
| 0U, // PseudoVSOXSEG6EI64_V_M1_MF4_MASK |
| 0U, // PseudoVSOXSEG6EI64_V_M1_MF8 |
| 0U, // PseudoVSOXSEG6EI64_V_M1_MF8_MASK |
| 0U, // PseudoVSOXSEG6EI64_V_M2_M1 |
| 0U, // PseudoVSOXSEG6EI64_V_M2_M1_MASK |
| 0U, // PseudoVSOXSEG6EI64_V_M2_MF2 |
| 0U, // PseudoVSOXSEG6EI64_V_M2_MF2_MASK |
| 0U, // PseudoVSOXSEG6EI64_V_M2_MF4 |
| 0U, // PseudoVSOXSEG6EI64_V_M2_MF4_MASK |
| 0U, // PseudoVSOXSEG6EI64_V_M4_M1 |
| 0U, // PseudoVSOXSEG6EI64_V_M4_M1_MASK |
| 0U, // PseudoVSOXSEG6EI64_V_M4_MF2 |
| 0U, // PseudoVSOXSEG6EI64_V_M4_MF2_MASK |
| 0U, // PseudoVSOXSEG6EI64_V_M8_M1 |
| 0U, // PseudoVSOXSEG6EI64_V_M8_M1_MASK |
| 0U, // PseudoVSOXSEG6EI8_V_M1_M1 |
| 0U, // PseudoVSOXSEG6EI8_V_M1_M1_MASK |
| 0U, // PseudoVSOXSEG6EI8_V_MF2_M1 |
| 0U, // PseudoVSOXSEG6EI8_V_MF2_M1_MASK |
| 0U, // PseudoVSOXSEG6EI8_V_MF2_MF2 |
| 0U, // PseudoVSOXSEG6EI8_V_MF2_MF2_MASK |
| 0U, // PseudoVSOXSEG6EI8_V_MF4_M1 |
| 0U, // PseudoVSOXSEG6EI8_V_MF4_M1_MASK |
| 0U, // PseudoVSOXSEG6EI8_V_MF4_MF2 |
| 0U, // PseudoVSOXSEG6EI8_V_MF4_MF2_MASK |
| 0U, // PseudoVSOXSEG6EI8_V_MF4_MF4 |
| 0U, // PseudoVSOXSEG6EI8_V_MF4_MF4_MASK |
| 0U, // PseudoVSOXSEG6EI8_V_MF8_M1 |
| 0U, // PseudoVSOXSEG6EI8_V_MF8_M1_MASK |
| 0U, // PseudoVSOXSEG6EI8_V_MF8_MF2 |
| 0U, // PseudoVSOXSEG6EI8_V_MF8_MF2_MASK |
| 0U, // PseudoVSOXSEG6EI8_V_MF8_MF4 |
| 0U, // PseudoVSOXSEG6EI8_V_MF8_MF4_MASK |
| 0U, // PseudoVSOXSEG6EI8_V_MF8_MF8 |
| 0U, // PseudoVSOXSEG6EI8_V_MF8_MF8_MASK |
| 0U, // PseudoVSOXSEG7EI16_V_M1_M1 |
| 0U, // PseudoVSOXSEG7EI16_V_M1_M1_MASK |
| 0U, // PseudoVSOXSEG7EI16_V_M1_MF2 |
| 0U, // PseudoVSOXSEG7EI16_V_M1_MF2_MASK |
| 0U, // PseudoVSOXSEG7EI16_V_M2_M1 |
| 0U, // PseudoVSOXSEG7EI16_V_M2_M1_MASK |
| 0U, // PseudoVSOXSEG7EI16_V_MF2_M1 |
| 0U, // PseudoVSOXSEG7EI16_V_MF2_M1_MASK |
| 0U, // PseudoVSOXSEG7EI16_V_MF2_MF2 |
| 0U, // PseudoVSOXSEG7EI16_V_MF2_MF2_MASK |
| 0U, // PseudoVSOXSEG7EI16_V_MF2_MF4 |
| 0U, // PseudoVSOXSEG7EI16_V_MF2_MF4_MASK |
| 0U, // PseudoVSOXSEG7EI16_V_MF4_M1 |
| 0U, // PseudoVSOXSEG7EI16_V_MF4_M1_MASK |
| 0U, // PseudoVSOXSEG7EI16_V_MF4_MF2 |
| 0U, // PseudoVSOXSEG7EI16_V_MF4_MF2_MASK |
| 0U, // PseudoVSOXSEG7EI16_V_MF4_MF4 |
| 0U, // PseudoVSOXSEG7EI16_V_MF4_MF4_MASK |
| 0U, // PseudoVSOXSEG7EI16_V_MF4_MF8 |
| 0U, // PseudoVSOXSEG7EI16_V_MF4_MF8_MASK |
| 0U, // PseudoVSOXSEG7EI32_V_M1_M1 |
| 0U, // PseudoVSOXSEG7EI32_V_M1_M1_MASK |
| 0U, // PseudoVSOXSEG7EI32_V_M1_MF2 |
| 0U, // PseudoVSOXSEG7EI32_V_M1_MF2_MASK |
| 0U, // PseudoVSOXSEG7EI32_V_M1_MF4 |
| 0U, // PseudoVSOXSEG7EI32_V_M1_MF4_MASK |
| 0U, // PseudoVSOXSEG7EI32_V_M2_M1 |
| 0U, // PseudoVSOXSEG7EI32_V_M2_M1_MASK |
| 0U, // PseudoVSOXSEG7EI32_V_M2_MF2 |
| 0U, // PseudoVSOXSEG7EI32_V_M2_MF2_MASK |
| 0U, // PseudoVSOXSEG7EI32_V_M4_M1 |
| 0U, // PseudoVSOXSEG7EI32_V_M4_M1_MASK |
| 0U, // PseudoVSOXSEG7EI32_V_MF2_M1 |
| 0U, // PseudoVSOXSEG7EI32_V_MF2_M1_MASK |
| 0U, // PseudoVSOXSEG7EI32_V_MF2_MF2 |
| 0U, // PseudoVSOXSEG7EI32_V_MF2_MF2_MASK |
| 0U, // PseudoVSOXSEG7EI32_V_MF2_MF4 |
| 0U, // PseudoVSOXSEG7EI32_V_MF2_MF4_MASK |
| 0U, // PseudoVSOXSEG7EI32_V_MF2_MF8 |
| 0U, // PseudoVSOXSEG7EI32_V_MF2_MF8_MASK |
| 0U, // PseudoVSOXSEG7EI64_V_M1_M1 |
| 0U, // PseudoVSOXSEG7EI64_V_M1_M1_MASK |
| 0U, // PseudoVSOXSEG7EI64_V_M1_MF2 |
| 0U, // PseudoVSOXSEG7EI64_V_M1_MF2_MASK |
| 0U, // PseudoVSOXSEG7EI64_V_M1_MF4 |
| 0U, // PseudoVSOXSEG7EI64_V_M1_MF4_MASK |
| 0U, // PseudoVSOXSEG7EI64_V_M1_MF8 |
| 0U, // PseudoVSOXSEG7EI64_V_M1_MF8_MASK |
| 0U, // PseudoVSOXSEG7EI64_V_M2_M1 |
| 0U, // PseudoVSOXSEG7EI64_V_M2_M1_MASK |
| 0U, // PseudoVSOXSEG7EI64_V_M2_MF2 |
| 0U, // PseudoVSOXSEG7EI64_V_M2_MF2_MASK |
| 0U, // PseudoVSOXSEG7EI64_V_M2_MF4 |
| 0U, // PseudoVSOXSEG7EI64_V_M2_MF4_MASK |
| 0U, // PseudoVSOXSEG7EI64_V_M4_M1 |
| 0U, // PseudoVSOXSEG7EI64_V_M4_M1_MASK |
| 0U, // PseudoVSOXSEG7EI64_V_M4_MF2 |
| 0U, // PseudoVSOXSEG7EI64_V_M4_MF2_MASK |
| 0U, // PseudoVSOXSEG7EI64_V_M8_M1 |
| 0U, // PseudoVSOXSEG7EI64_V_M8_M1_MASK |
| 0U, // PseudoVSOXSEG7EI8_V_M1_M1 |
| 0U, // PseudoVSOXSEG7EI8_V_M1_M1_MASK |
| 0U, // PseudoVSOXSEG7EI8_V_MF2_M1 |
| 0U, // PseudoVSOXSEG7EI8_V_MF2_M1_MASK |
| 0U, // PseudoVSOXSEG7EI8_V_MF2_MF2 |
| 0U, // PseudoVSOXSEG7EI8_V_MF2_MF2_MASK |
| 0U, // PseudoVSOXSEG7EI8_V_MF4_M1 |
| 0U, // PseudoVSOXSEG7EI8_V_MF4_M1_MASK |
| 0U, // PseudoVSOXSEG7EI8_V_MF4_MF2 |
| 0U, // PseudoVSOXSEG7EI8_V_MF4_MF2_MASK |
| 0U, // PseudoVSOXSEG7EI8_V_MF4_MF4 |
| 0U, // PseudoVSOXSEG7EI8_V_MF4_MF4_MASK |
| 0U, // PseudoVSOXSEG7EI8_V_MF8_M1 |
| 0U, // PseudoVSOXSEG7EI8_V_MF8_M1_MASK |
| 0U, // PseudoVSOXSEG7EI8_V_MF8_MF2 |
| 0U, // PseudoVSOXSEG7EI8_V_MF8_MF2_MASK |
| 0U, // PseudoVSOXSEG7EI8_V_MF8_MF4 |
| 0U, // PseudoVSOXSEG7EI8_V_MF8_MF4_MASK |
| 0U, // PseudoVSOXSEG7EI8_V_MF8_MF8 |
| 0U, // PseudoVSOXSEG7EI8_V_MF8_MF8_MASK |
| 0U, // PseudoVSOXSEG8EI16_V_M1_M1 |
| 0U, // PseudoVSOXSEG8EI16_V_M1_M1_MASK |
| 0U, // PseudoVSOXSEG8EI16_V_M1_MF2 |
| 0U, // PseudoVSOXSEG8EI16_V_M1_MF2_MASK |
| 0U, // PseudoVSOXSEG8EI16_V_M2_M1 |
| 0U, // PseudoVSOXSEG8EI16_V_M2_M1_MASK |
| 0U, // PseudoVSOXSEG8EI16_V_MF2_M1 |
| 0U, // PseudoVSOXSEG8EI16_V_MF2_M1_MASK |
| 0U, // PseudoVSOXSEG8EI16_V_MF2_MF2 |
| 0U, // PseudoVSOXSEG8EI16_V_MF2_MF2_MASK |
| 0U, // PseudoVSOXSEG8EI16_V_MF2_MF4 |
| 0U, // PseudoVSOXSEG8EI16_V_MF2_MF4_MASK |
| 0U, // PseudoVSOXSEG8EI16_V_MF4_M1 |
| 0U, // PseudoVSOXSEG8EI16_V_MF4_M1_MASK |
| 0U, // PseudoVSOXSEG8EI16_V_MF4_MF2 |
| 0U, // PseudoVSOXSEG8EI16_V_MF4_MF2_MASK |
| 0U, // PseudoVSOXSEG8EI16_V_MF4_MF4 |
| 0U, // PseudoVSOXSEG8EI16_V_MF4_MF4_MASK |
| 0U, // PseudoVSOXSEG8EI16_V_MF4_MF8 |
| 0U, // PseudoVSOXSEG8EI16_V_MF4_MF8_MASK |
| 0U, // PseudoVSOXSEG8EI32_V_M1_M1 |
| 0U, // PseudoVSOXSEG8EI32_V_M1_M1_MASK |
| 0U, // PseudoVSOXSEG8EI32_V_M1_MF2 |
| 0U, // PseudoVSOXSEG8EI32_V_M1_MF2_MASK |
| 0U, // PseudoVSOXSEG8EI32_V_M1_MF4 |
| 0U, // PseudoVSOXSEG8EI32_V_M1_MF4_MASK |
| 0U, // PseudoVSOXSEG8EI32_V_M2_M1 |
| 0U, // PseudoVSOXSEG8EI32_V_M2_M1_MASK |
| 0U, // PseudoVSOXSEG8EI32_V_M2_MF2 |
| 0U, // PseudoVSOXSEG8EI32_V_M2_MF2_MASK |
| 0U, // PseudoVSOXSEG8EI32_V_M4_M1 |
| 0U, // PseudoVSOXSEG8EI32_V_M4_M1_MASK |
| 0U, // PseudoVSOXSEG8EI32_V_MF2_M1 |
| 0U, // PseudoVSOXSEG8EI32_V_MF2_M1_MASK |
| 0U, // PseudoVSOXSEG8EI32_V_MF2_MF2 |
| 0U, // PseudoVSOXSEG8EI32_V_MF2_MF2_MASK |
| 0U, // PseudoVSOXSEG8EI32_V_MF2_MF4 |
| 0U, // PseudoVSOXSEG8EI32_V_MF2_MF4_MASK |
| 0U, // PseudoVSOXSEG8EI32_V_MF2_MF8 |
| 0U, // PseudoVSOXSEG8EI32_V_MF2_MF8_MASK |
| 0U, // PseudoVSOXSEG8EI64_V_M1_M1 |
| 0U, // PseudoVSOXSEG8EI64_V_M1_M1_MASK |
| 0U, // PseudoVSOXSEG8EI64_V_M1_MF2 |
| 0U, // PseudoVSOXSEG8EI64_V_M1_MF2_MASK |
| 0U, // PseudoVSOXSEG8EI64_V_M1_MF4 |
| 0U, // PseudoVSOXSEG8EI64_V_M1_MF4_MASK |
| 0U, // PseudoVSOXSEG8EI64_V_M1_MF8 |
| 0U, // PseudoVSOXSEG8EI64_V_M1_MF8_MASK |
| 0U, // PseudoVSOXSEG8EI64_V_M2_M1 |
| 0U, // PseudoVSOXSEG8EI64_V_M2_M1_MASK |
| 0U, // PseudoVSOXSEG8EI64_V_M2_MF2 |
| 0U, // PseudoVSOXSEG8EI64_V_M2_MF2_MASK |
| 0U, // PseudoVSOXSEG8EI64_V_M2_MF4 |
| 0U, // PseudoVSOXSEG8EI64_V_M2_MF4_MASK |
| 0U, // PseudoVSOXSEG8EI64_V_M4_M1 |
| 0U, // PseudoVSOXSEG8EI64_V_M4_M1_MASK |
| 0U, // PseudoVSOXSEG8EI64_V_M4_MF2 |
| 0U, // PseudoVSOXSEG8EI64_V_M4_MF2_MASK |
| 0U, // PseudoVSOXSEG8EI64_V_M8_M1 |
| 0U, // PseudoVSOXSEG8EI64_V_M8_M1_MASK |
| 0U, // PseudoVSOXSEG8EI8_V_M1_M1 |
| 0U, // PseudoVSOXSEG8EI8_V_M1_M1_MASK |
| 0U, // PseudoVSOXSEG8EI8_V_MF2_M1 |
| 0U, // PseudoVSOXSEG8EI8_V_MF2_M1_MASK |
| 0U, // PseudoVSOXSEG8EI8_V_MF2_MF2 |
| 0U, // PseudoVSOXSEG8EI8_V_MF2_MF2_MASK |
| 0U, // PseudoVSOXSEG8EI8_V_MF4_M1 |
| 0U, // PseudoVSOXSEG8EI8_V_MF4_M1_MASK |
| 0U, // PseudoVSOXSEG8EI8_V_MF4_MF2 |
| 0U, // PseudoVSOXSEG8EI8_V_MF4_MF2_MASK |
| 0U, // PseudoVSOXSEG8EI8_V_MF4_MF4 |
| 0U, // PseudoVSOXSEG8EI8_V_MF4_MF4_MASK |
| 0U, // PseudoVSOXSEG8EI8_V_MF8_M1 |
| 0U, // PseudoVSOXSEG8EI8_V_MF8_M1_MASK |
| 0U, // PseudoVSOXSEG8EI8_V_MF8_MF2 |
| 0U, // PseudoVSOXSEG8EI8_V_MF8_MF2_MASK |
| 0U, // PseudoVSOXSEG8EI8_V_MF8_MF4 |
| 0U, // PseudoVSOXSEG8EI8_V_MF8_MF4_MASK |
| 0U, // PseudoVSOXSEG8EI8_V_MF8_MF8 |
| 0U, // PseudoVSOXSEG8EI8_V_MF8_MF8_MASK |
| 0U, // PseudoVSPILL2_M1 |
| 0U, // PseudoVSPILL2_M2 |
| 0U, // PseudoVSPILL2_M4 |
| 0U, // PseudoVSPILL2_MF2 |
| 0U, // PseudoVSPILL2_MF4 |
| 0U, // PseudoVSPILL2_MF8 |
| 0U, // PseudoVSPILL3_M1 |
| 0U, // PseudoVSPILL3_M2 |
| 0U, // PseudoVSPILL3_MF2 |
| 0U, // PseudoVSPILL3_MF4 |
| 0U, // PseudoVSPILL3_MF8 |
| 0U, // PseudoVSPILL4_M1 |
| 0U, // PseudoVSPILL4_M2 |
| 0U, // PseudoVSPILL4_MF2 |
| 0U, // PseudoVSPILL4_MF4 |
| 0U, // PseudoVSPILL4_MF8 |
| 0U, // PseudoVSPILL5_M1 |
| 0U, // PseudoVSPILL5_MF2 |
| 0U, // PseudoVSPILL5_MF4 |
| 0U, // PseudoVSPILL5_MF8 |
| 0U, // PseudoVSPILL6_M1 |
| 0U, // PseudoVSPILL6_MF2 |
| 0U, // PseudoVSPILL6_MF4 |
| 0U, // PseudoVSPILL6_MF8 |
| 0U, // PseudoVSPILL7_M1 |
| 0U, // PseudoVSPILL7_MF2 |
| 0U, // PseudoVSPILL7_MF4 |
| 0U, // PseudoVSPILL7_MF8 |
| 0U, // PseudoVSPILL8_M1 |
| 0U, // PseudoVSPILL8_MF2 |
| 0U, // PseudoVSPILL8_MF4 |
| 0U, // PseudoVSPILL8_MF8 |
| 0U, // PseudoVSRA_VI_M1 |
| 0U, // PseudoVSRA_VI_M1_MASK |
| 0U, // PseudoVSRA_VI_M1_TU |
| 0U, // PseudoVSRA_VI_M2 |
| 0U, // PseudoVSRA_VI_M2_MASK |
| 0U, // PseudoVSRA_VI_M2_TU |
| 0U, // PseudoVSRA_VI_M4 |
| 0U, // PseudoVSRA_VI_M4_MASK |
| 0U, // PseudoVSRA_VI_M4_TU |
| 0U, // PseudoVSRA_VI_M8 |
| 0U, // PseudoVSRA_VI_M8_MASK |
| 0U, // PseudoVSRA_VI_M8_TU |
| 0U, // PseudoVSRA_VI_MF2 |
| 0U, // PseudoVSRA_VI_MF2_MASK |
| 0U, // PseudoVSRA_VI_MF2_TU |
| 0U, // PseudoVSRA_VI_MF4 |
| 0U, // PseudoVSRA_VI_MF4_MASK |
| 0U, // PseudoVSRA_VI_MF4_TU |
| 0U, // PseudoVSRA_VI_MF8 |
| 0U, // PseudoVSRA_VI_MF8_MASK |
| 0U, // PseudoVSRA_VI_MF8_TU |
| 0U, // PseudoVSRA_VV_M1 |
| 0U, // PseudoVSRA_VV_M1_MASK |
| 0U, // PseudoVSRA_VV_M1_TU |
| 0U, // PseudoVSRA_VV_M2 |
| 0U, // PseudoVSRA_VV_M2_MASK |
| 0U, // PseudoVSRA_VV_M2_TU |
| 0U, // PseudoVSRA_VV_M4 |
| 0U, // PseudoVSRA_VV_M4_MASK |
| 0U, // PseudoVSRA_VV_M4_TU |
| 0U, // PseudoVSRA_VV_M8 |
| 0U, // PseudoVSRA_VV_M8_MASK |
| 0U, // PseudoVSRA_VV_M8_TU |
| 0U, // PseudoVSRA_VV_MF2 |
| 0U, // PseudoVSRA_VV_MF2_MASK |
| 0U, // PseudoVSRA_VV_MF2_TU |
| 0U, // PseudoVSRA_VV_MF4 |
| 0U, // PseudoVSRA_VV_MF4_MASK |
| 0U, // PseudoVSRA_VV_MF4_TU |
| 0U, // PseudoVSRA_VV_MF8 |
| 0U, // PseudoVSRA_VV_MF8_MASK |
| 0U, // PseudoVSRA_VV_MF8_TU |
| 0U, // PseudoVSRA_VX_M1 |
| 0U, // PseudoVSRA_VX_M1_MASK |
| 0U, // PseudoVSRA_VX_M1_TU |
| 0U, // PseudoVSRA_VX_M2 |
| 0U, // PseudoVSRA_VX_M2_MASK |
| 0U, // PseudoVSRA_VX_M2_TU |
| 0U, // PseudoVSRA_VX_M4 |
| 0U, // PseudoVSRA_VX_M4_MASK |
| 0U, // PseudoVSRA_VX_M4_TU |
| 0U, // PseudoVSRA_VX_M8 |
| 0U, // PseudoVSRA_VX_M8_MASK |
| 0U, // PseudoVSRA_VX_M8_TU |
| 0U, // PseudoVSRA_VX_MF2 |
| 0U, // PseudoVSRA_VX_MF2_MASK |
| 0U, // PseudoVSRA_VX_MF2_TU |
| 0U, // PseudoVSRA_VX_MF4 |
| 0U, // PseudoVSRA_VX_MF4_MASK |
| 0U, // PseudoVSRA_VX_MF4_TU |
| 0U, // PseudoVSRA_VX_MF8 |
| 0U, // PseudoVSRA_VX_MF8_MASK |
| 0U, // PseudoVSRA_VX_MF8_TU |
| 0U, // PseudoVSRL_VI_M1 |
| 0U, // PseudoVSRL_VI_M1_MASK |
| 0U, // PseudoVSRL_VI_M1_TU |
| 0U, // PseudoVSRL_VI_M2 |
| 0U, // PseudoVSRL_VI_M2_MASK |
| 0U, // PseudoVSRL_VI_M2_TU |
| 0U, // PseudoVSRL_VI_M4 |
| 0U, // PseudoVSRL_VI_M4_MASK |
| 0U, // PseudoVSRL_VI_M4_TU |
| 0U, // PseudoVSRL_VI_M8 |
| 0U, // PseudoVSRL_VI_M8_MASK |
| 0U, // PseudoVSRL_VI_M8_TU |
| 0U, // PseudoVSRL_VI_MF2 |
| 0U, // PseudoVSRL_VI_MF2_MASK |
| 0U, // PseudoVSRL_VI_MF2_TU |
| 0U, // PseudoVSRL_VI_MF4 |
| 0U, // PseudoVSRL_VI_MF4_MASK |
| 0U, // PseudoVSRL_VI_MF4_TU |
| 0U, // PseudoVSRL_VI_MF8 |
| 0U, // PseudoVSRL_VI_MF8_MASK |
| 0U, // PseudoVSRL_VI_MF8_TU |
| 0U, // PseudoVSRL_VV_M1 |
| 0U, // PseudoVSRL_VV_M1_MASK |
| 0U, // PseudoVSRL_VV_M1_TU |
| 0U, // PseudoVSRL_VV_M2 |
| 0U, // PseudoVSRL_VV_M2_MASK |
| 0U, // PseudoVSRL_VV_M2_TU |
| 0U, // PseudoVSRL_VV_M4 |
| 0U, // PseudoVSRL_VV_M4_MASK |
| 0U, // PseudoVSRL_VV_M4_TU |
| 0U, // PseudoVSRL_VV_M8 |
| 0U, // PseudoVSRL_VV_M8_MASK |
| 0U, // PseudoVSRL_VV_M8_TU |
| 0U, // PseudoVSRL_VV_MF2 |
| 0U, // PseudoVSRL_VV_MF2_MASK |
| 0U, // PseudoVSRL_VV_MF2_TU |
| 0U, // PseudoVSRL_VV_MF4 |
| 0U, // PseudoVSRL_VV_MF4_MASK |
| 0U, // PseudoVSRL_VV_MF4_TU |
| 0U, // PseudoVSRL_VV_MF8 |
| 0U, // PseudoVSRL_VV_MF8_MASK |
| 0U, // PseudoVSRL_VV_MF8_TU |
| 0U, // PseudoVSRL_VX_M1 |
| 0U, // PseudoVSRL_VX_M1_MASK |
| 0U, // PseudoVSRL_VX_M1_TU |
| 0U, // PseudoVSRL_VX_M2 |
| 0U, // PseudoVSRL_VX_M2_MASK |
| 0U, // PseudoVSRL_VX_M2_TU |
| 0U, // PseudoVSRL_VX_M4 |
| 0U, // PseudoVSRL_VX_M4_MASK |
| 0U, // PseudoVSRL_VX_M4_TU |
| 0U, // PseudoVSRL_VX_M8 |
| 0U, // PseudoVSRL_VX_M8_MASK |
| 0U, // PseudoVSRL_VX_M8_TU |
| 0U, // PseudoVSRL_VX_MF2 |
| 0U, // PseudoVSRL_VX_MF2_MASK |
| 0U, // PseudoVSRL_VX_MF2_TU |
| 0U, // PseudoVSRL_VX_MF4 |
| 0U, // PseudoVSRL_VX_MF4_MASK |
| 0U, // PseudoVSRL_VX_MF4_TU |
| 0U, // PseudoVSRL_VX_MF8 |
| 0U, // PseudoVSRL_VX_MF8_MASK |
| 0U, // PseudoVSRL_VX_MF8_TU |
| 0U, // PseudoVSSE16_V_M1 |
| 0U, // PseudoVSSE16_V_M1_MASK |
| 0U, // PseudoVSSE16_V_M2 |
| 0U, // PseudoVSSE16_V_M2_MASK |
| 0U, // PseudoVSSE16_V_M4 |
| 0U, // PseudoVSSE16_V_M4_MASK |
| 0U, // PseudoVSSE16_V_M8 |
| 0U, // PseudoVSSE16_V_M8_MASK |
| 0U, // PseudoVSSE16_V_MF2 |
| 0U, // PseudoVSSE16_V_MF2_MASK |
| 0U, // PseudoVSSE16_V_MF4 |
| 0U, // PseudoVSSE16_V_MF4_MASK |
| 0U, // PseudoVSSE32_V_M1 |
| 0U, // PseudoVSSE32_V_M1_MASK |
| 0U, // PseudoVSSE32_V_M2 |
| 0U, // PseudoVSSE32_V_M2_MASK |
| 0U, // PseudoVSSE32_V_M4 |
| 0U, // PseudoVSSE32_V_M4_MASK |
| 0U, // PseudoVSSE32_V_M8 |
| 0U, // PseudoVSSE32_V_M8_MASK |
| 0U, // PseudoVSSE32_V_MF2 |
| 0U, // PseudoVSSE32_V_MF2_MASK |
| 0U, // PseudoVSSE64_V_M1 |
| 0U, // PseudoVSSE64_V_M1_MASK |
| 0U, // PseudoVSSE64_V_M2 |
| 0U, // PseudoVSSE64_V_M2_MASK |
| 0U, // PseudoVSSE64_V_M4 |
| 0U, // PseudoVSSE64_V_M4_MASK |
| 0U, // PseudoVSSE64_V_M8 |
| 0U, // PseudoVSSE64_V_M8_MASK |
| 0U, // PseudoVSSE8_V_M1 |
| 0U, // PseudoVSSE8_V_M1_MASK |
| 0U, // PseudoVSSE8_V_M2 |
| 0U, // PseudoVSSE8_V_M2_MASK |
| 0U, // PseudoVSSE8_V_M4 |
| 0U, // PseudoVSSE8_V_M4_MASK |
| 0U, // PseudoVSSE8_V_M8 |
| 0U, // PseudoVSSE8_V_M8_MASK |
| 0U, // PseudoVSSE8_V_MF2 |
| 0U, // PseudoVSSE8_V_MF2_MASK |
| 0U, // PseudoVSSE8_V_MF4 |
| 0U, // PseudoVSSE8_V_MF4_MASK |
| 0U, // PseudoVSSE8_V_MF8 |
| 0U, // PseudoVSSE8_V_MF8_MASK |
| 0U, // PseudoVSSEG2E16_V_M1 |
| 0U, // PseudoVSSEG2E16_V_M1_MASK |
| 0U, // PseudoVSSEG2E16_V_M2 |
| 0U, // PseudoVSSEG2E16_V_M2_MASK |
| 0U, // PseudoVSSEG2E16_V_M4 |
| 0U, // PseudoVSSEG2E16_V_M4_MASK |
| 0U, // PseudoVSSEG2E16_V_MF2 |
| 0U, // PseudoVSSEG2E16_V_MF2_MASK |
| 0U, // PseudoVSSEG2E16_V_MF4 |
| 0U, // PseudoVSSEG2E16_V_MF4_MASK |
| 0U, // PseudoVSSEG2E32_V_M1 |
| 0U, // PseudoVSSEG2E32_V_M1_MASK |
| 0U, // PseudoVSSEG2E32_V_M2 |
| 0U, // PseudoVSSEG2E32_V_M2_MASK |
| 0U, // PseudoVSSEG2E32_V_M4 |
| 0U, // PseudoVSSEG2E32_V_M4_MASK |
| 0U, // PseudoVSSEG2E32_V_MF2 |
| 0U, // PseudoVSSEG2E32_V_MF2_MASK |
| 0U, // PseudoVSSEG2E64_V_M1 |
| 0U, // PseudoVSSEG2E64_V_M1_MASK |
| 0U, // PseudoVSSEG2E64_V_M2 |
| 0U, // PseudoVSSEG2E64_V_M2_MASK |
| 0U, // PseudoVSSEG2E64_V_M4 |
| 0U, // PseudoVSSEG2E64_V_M4_MASK |
| 0U, // PseudoVSSEG2E8_V_M1 |
| 0U, // PseudoVSSEG2E8_V_M1_MASK |
| 0U, // PseudoVSSEG2E8_V_M2 |
| 0U, // PseudoVSSEG2E8_V_M2_MASK |
| 0U, // PseudoVSSEG2E8_V_M4 |
| 0U, // PseudoVSSEG2E8_V_M4_MASK |
| 0U, // PseudoVSSEG2E8_V_MF2 |
| 0U, // PseudoVSSEG2E8_V_MF2_MASK |
| 0U, // PseudoVSSEG2E8_V_MF4 |
| 0U, // PseudoVSSEG2E8_V_MF4_MASK |
| 0U, // PseudoVSSEG2E8_V_MF8 |
| 0U, // PseudoVSSEG2E8_V_MF8_MASK |
| 0U, // PseudoVSSEG3E16_V_M1 |
| 0U, // PseudoVSSEG3E16_V_M1_MASK |
| 0U, // PseudoVSSEG3E16_V_M2 |
| 0U, // PseudoVSSEG3E16_V_M2_MASK |
| 0U, // PseudoVSSEG3E16_V_MF2 |
| 0U, // PseudoVSSEG3E16_V_MF2_MASK |
| 0U, // PseudoVSSEG3E16_V_MF4 |
| 0U, // PseudoVSSEG3E16_V_MF4_MASK |
| 0U, // PseudoVSSEG3E32_V_M1 |
| 0U, // PseudoVSSEG3E32_V_M1_MASK |
| 0U, // PseudoVSSEG3E32_V_M2 |
| 0U, // PseudoVSSEG3E32_V_M2_MASK |
| 0U, // PseudoVSSEG3E32_V_MF2 |
| 0U, // PseudoVSSEG3E32_V_MF2_MASK |
| 0U, // PseudoVSSEG3E64_V_M1 |
| 0U, // PseudoVSSEG3E64_V_M1_MASK |
| 0U, // PseudoVSSEG3E64_V_M2 |
| 0U, // PseudoVSSEG3E64_V_M2_MASK |
| 0U, // PseudoVSSEG3E8_V_M1 |
| 0U, // PseudoVSSEG3E8_V_M1_MASK |
| 0U, // PseudoVSSEG3E8_V_M2 |
| 0U, // PseudoVSSEG3E8_V_M2_MASK |
| 0U, // PseudoVSSEG3E8_V_MF2 |
| 0U, // PseudoVSSEG3E8_V_MF2_MASK |
| 0U, // PseudoVSSEG3E8_V_MF4 |
| 0U, // PseudoVSSEG3E8_V_MF4_MASK |
| 0U, // PseudoVSSEG3E8_V_MF8 |
| 0U, // PseudoVSSEG3E8_V_MF8_MASK |
| 0U, // PseudoVSSEG4E16_V_M1 |
| 0U, // PseudoVSSEG4E16_V_M1_MASK |
| 0U, // PseudoVSSEG4E16_V_M2 |
| 0U, // PseudoVSSEG4E16_V_M2_MASK |
| 0U, // PseudoVSSEG4E16_V_MF2 |
| 0U, // PseudoVSSEG4E16_V_MF2_MASK |
| 0U, // PseudoVSSEG4E16_V_MF4 |
| 0U, // PseudoVSSEG4E16_V_MF4_MASK |
| 0U, // PseudoVSSEG4E32_V_M1 |
| 0U, // PseudoVSSEG4E32_V_M1_MASK |
| 0U, // PseudoVSSEG4E32_V_M2 |
| 0U, // PseudoVSSEG4E32_V_M2_MASK |
| 0U, // PseudoVSSEG4E32_V_MF2 |
| 0U, // PseudoVSSEG4E32_V_MF2_MASK |
| 0U, // PseudoVSSEG4E64_V_M1 |
| 0U, // PseudoVSSEG4E64_V_M1_MASK |
| 0U, // PseudoVSSEG4E64_V_M2 |
| 0U, // PseudoVSSEG4E64_V_M2_MASK |
| 0U, // PseudoVSSEG4E8_V_M1 |
| 0U, // PseudoVSSEG4E8_V_M1_MASK |
| 0U, // PseudoVSSEG4E8_V_M2 |
| 0U, // PseudoVSSEG4E8_V_M2_MASK |
| 0U, // PseudoVSSEG4E8_V_MF2 |
| 0U, // PseudoVSSEG4E8_V_MF2_MASK |
| 0U, // PseudoVSSEG4E8_V_MF4 |
| 0U, // PseudoVSSEG4E8_V_MF4_MASK |
| 0U, // PseudoVSSEG4E8_V_MF8 |
| 0U, // PseudoVSSEG4E8_V_MF8_MASK |
| 0U, // PseudoVSSEG5E16_V_M1 |
| 0U, // PseudoVSSEG5E16_V_M1_MASK |
| 0U, // PseudoVSSEG5E16_V_MF2 |
| 0U, // PseudoVSSEG5E16_V_MF2_MASK |
| 0U, // PseudoVSSEG5E16_V_MF4 |
| 0U, // PseudoVSSEG5E16_V_MF4_MASK |
| 0U, // PseudoVSSEG5E32_V_M1 |
| 0U, // PseudoVSSEG5E32_V_M1_MASK |
| 0U, // PseudoVSSEG5E32_V_MF2 |
| 0U, // PseudoVSSEG5E32_V_MF2_MASK |
| 0U, // PseudoVSSEG5E64_V_M1 |
| 0U, // PseudoVSSEG5E64_V_M1_MASK |
| 0U, // PseudoVSSEG5E8_V_M1 |
| 0U, // PseudoVSSEG5E8_V_M1_MASK |
| 0U, // PseudoVSSEG5E8_V_MF2 |
| 0U, // PseudoVSSEG5E8_V_MF2_MASK |
| 0U, // PseudoVSSEG5E8_V_MF4 |
| 0U, // PseudoVSSEG5E8_V_MF4_MASK |
| 0U, // PseudoVSSEG5E8_V_MF8 |
| 0U, // PseudoVSSEG5E8_V_MF8_MASK |
| 0U, // PseudoVSSEG6E16_V_M1 |
| 0U, // PseudoVSSEG6E16_V_M1_MASK |
| 0U, // PseudoVSSEG6E16_V_MF2 |
| 0U, // PseudoVSSEG6E16_V_MF2_MASK |
| 0U, // PseudoVSSEG6E16_V_MF4 |
| 0U, // PseudoVSSEG6E16_V_MF4_MASK |
| 0U, // PseudoVSSEG6E32_V_M1 |
| 0U, // PseudoVSSEG6E32_V_M1_MASK |
| 0U, // PseudoVSSEG6E32_V_MF2 |
| 0U, // PseudoVSSEG6E32_V_MF2_MASK |
| 0U, // PseudoVSSEG6E64_V_M1 |
| 0U, // PseudoVSSEG6E64_V_M1_MASK |
| 0U, // PseudoVSSEG6E8_V_M1 |
| 0U, // PseudoVSSEG6E8_V_M1_MASK |
| 0U, // PseudoVSSEG6E8_V_MF2 |
| 0U, // PseudoVSSEG6E8_V_MF2_MASK |
| 0U, // PseudoVSSEG6E8_V_MF4 |
| 0U, // PseudoVSSEG6E8_V_MF4_MASK |
| 0U, // PseudoVSSEG6E8_V_MF8 |
| 0U, // PseudoVSSEG6E8_V_MF8_MASK |
| 0U, // PseudoVSSEG7E16_V_M1 |
| 0U, // PseudoVSSEG7E16_V_M1_MASK |
| 0U, // PseudoVSSEG7E16_V_MF2 |
| 0U, // PseudoVSSEG7E16_V_MF2_MASK |
| 0U, // PseudoVSSEG7E16_V_MF4 |
| 0U, // PseudoVSSEG7E16_V_MF4_MASK |
| 0U, // PseudoVSSEG7E32_V_M1 |
| 0U, // PseudoVSSEG7E32_V_M1_MASK |
| 0U, // PseudoVSSEG7E32_V_MF2 |
| 0U, // PseudoVSSEG7E32_V_MF2_MASK |
| 0U, // PseudoVSSEG7E64_V_M1 |
| 0U, // PseudoVSSEG7E64_V_M1_MASK |
| 0U, // PseudoVSSEG7E8_V_M1 |
| 0U, // PseudoVSSEG7E8_V_M1_MASK |
| 0U, // PseudoVSSEG7E8_V_MF2 |
| 0U, // PseudoVSSEG7E8_V_MF2_MASK |
| 0U, // PseudoVSSEG7E8_V_MF4 |
| 0U, // PseudoVSSEG7E8_V_MF4_MASK |
| 0U, // PseudoVSSEG7E8_V_MF8 |
| 0U, // PseudoVSSEG7E8_V_MF8_MASK |
| 0U, // PseudoVSSEG8E16_V_M1 |
| 0U, // PseudoVSSEG8E16_V_M1_MASK |
| 0U, // PseudoVSSEG8E16_V_MF2 |
| 0U, // PseudoVSSEG8E16_V_MF2_MASK |
| 0U, // PseudoVSSEG8E16_V_MF4 |
| 0U, // PseudoVSSEG8E16_V_MF4_MASK |
| 0U, // PseudoVSSEG8E32_V_M1 |
| 0U, // PseudoVSSEG8E32_V_M1_MASK |
| 0U, // PseudoVSSEG8E32_V_MF2 |
| 0U, // PseudoVSSEG8E32_V_MF2_MASK |
| 0U, // PseudoVSSEG8E64_V_M1 |
| 0U, // PseudoVSSEG8E64_V_M1_MASK |
| 0U, // PseudoVSSEG8E8_V_M1 |
| 0U, // PseudoVSSEG8E8_V_M1_MASK |
| 0U, // PseudoVSSEG8E8_V_MF2 |
| 0U, // PseudoVSSEG8E8_V_MF2_MASK |
| 0U, // PseudoVSSEG8E8_V_MF4 |
| 0U, // PseudoVSSEG8E8_V_MF4_MASK |
| 0U, // PseudoVSSEG8E8_V_MF8 |
| 0U, // PseudoVSSEG8E8_V_MF8_MASK |
| 0U, // PseudoVSSRA_VI_M1 |
| 0U, // PseudoVSSRA_VI_M1_MASK |
| 0U, // PseudoVSSRA_VI_M1_TU |
| 0U, // PseudoVSSRA_VI_M2 |
| 0U, // PseudoVSSRA_VI_M2_MASK |
| 0U, // PseudoVSSRA_VI_M2_TU |
| 0U, // PseudoVSSRA_VI_M4 |
| 0U, // PseudoVSSRA_VI_M4_MASK |
| 0U, // PseudoVSSRA_VI_M4_TU |
| 0U, // PseudoVSSRA_VI_M8 |
| 0U, // PseudoVSSRA_VI_M8_MASK |
| 0U, // PseudoVSSRA_VI_M8_TU |
| 0U, // PseudoVSSRA_VI_MF2 |
| 0U, // PseudoVSSRA_VI_MF2_MASK |
| 0U, // PseudoVSSRA_VI_MF2_TU |
| 0U, // PseudoVSSRA_VI_MF4 |
| 0U, // PseudoVSSRA_VI_MF4_MASK |
| 0U, // PseudoVSSRA_VI_MF4_TU |
| 0U, // PseudoVSSRA_VI_MF8 |
| 0U, // PseudoVSSRA_VI_MF8_MASK |
| 0U, // PseudoVSSRA_VI_MF8_TU |
| 0U, // PseudoVSSRA_VV_M1 |
| 0U, // PseudoVSSRA_VV_M1_MASK |
| 0U, // PseudoVSSRA_VV_M1_TU |
| 0U, // PseudoVSSRA_VV_M2 |
| 0U, // PseudoVSSRA_VV_M2_MASK |
| 0U, // PseudoVSSRA_VV_M2_TU |
| 0U, // PseudoVSSRA_VV_M4 |
| 0U, // PseudoVSSRA_VV_M4_MASK |
| 0U, // PseudoVSSRA_VV_M4_TU |
| 0U, // PseudoVSSRA_VV_M8 |
| 0U, // PseudoVSSRA_VV_M8_MASK |
| 0U, // PseudoVSSRA_VV_M8_TU |
| 0U, // PseudoVSSRA_VV_MF2 |
| 0U, // PseudoVSSRA_VV_MF2_MASK |
| 0U, // PseudoVSSRA_VV_MF2_TU |
| 0U, // PseudoVSSRA_VV_MF4 |
| 0U, // PseudoVSSRA_VV_MF4_MASK |
| 0U, // PseudoVSSRA_VV_MF4_TU |
| 0U, // PseudoVSSRA_VV_MF8 |
| 0U, // PseudoVSSRA_VV_MF8_MASK |
| 0U, // PseudoVSSRA_VV_MF8_TU |
| 0U, // PseudoVSSRA_VX_M1 |
| 0U, // PseudoVSSRA_VX_M1_MASK |
| 0U, // PseudoVSSRA_VX_M1_TU |
| 0U, // PseudoVSSRA_VX_M2 |
| 0U, // PseudoVSSRA_VX_M2_MASK |
| 0U, // PseudoVSSRA_VX_M2_TU |
| 0U, // PseudoVSSRA_VX_M4 |
| 0U, // PseudoVSSRA_VX_M4_MASK |
| 0U, // PseudoVSSRA_VX_M4_TU |
| 0U, // PseudoVSSRA_VX_M8 |
| 0U, // PseudoVSSRA_VX_M8_MASK |
| 0U, // PseudoVSSRA_VX_M8_TU |
| 0U, // PseudoVSSRA_VX_MF2 |
| 0U, // PseudoVSSRA_VX_MF2_MASK |
| 0U, // PseudoVSSRA_VX_MF2_TU |
| 0U, // PseudoVSSRA_VX_MF4 |
| 0U, // PseudoVSSRA_VX_MF4_MASK |
| 0U, // PseudoVSSRA_VX_MF4_TU |
| 0U, // PseudoVSSRA_VX_MF8 |
| 0U, // PseudoVSSRA_VX_MF8_MASK |
| 0U, // PseudoVSSRA_VX_MF8_TU |
| 0U, // PseudoVSSRL_VI_M1 |
| 0U, // PseudoVSSRL_VI_M1_MASK |
| 0U, // PseudoVSSRL_VI_M1_TU |
| 0U, // PseudoVSSRL_VI_M2 |
| 0U, // PseudoVSSRL_VI_M2_MASK |
| 0U, // PseudoVSSRL_VI_M2_TU |
| 0U, // PseudoVSSRL_VI_M4 |
| 0U, // PseudoVSSRL_VI_M4_MASK |
| 0U, // PseudoVSSRL_VI_M4_TU |
| 0U, // PseudoVSSRL_VI_M8 |
| 0U, // PseudoVSSRL_VI_M8_MASK |
| 0U, // PseudoVSSRL_VI_M8_TU |
| 0U, // PseudoVSSRL_VI_MF2 |
| 0U, // PseudoVSSRL_VI_MF2_MASK |
| 0U, // PseudoVSSRL_VI_MF2_TU |
| 0U, // PseudoVSSRL_VI_MF4 |
| 0U, // PseudoVSSRL_VI_MF4_MASK |
| 0U, // PseudoVSSRL_VI_MF4_TU |
| 0U, // PseudoVSSRL_VI_MF8 |
| 0U, // PseudoVSSRL_VI_MF8_MASK |
| 0U, // PseudoVSSRL_VI_MF8_TU |
| 0U, // PseudoVSSRL_VV_M1 |
| 0U, // PseudoVSSRL_VV_M1_MASK |
| 0U, // PseudoVSSRL_VV_M1_TU |
| 0U, // PseudoVSSRL_VV_M2 |
| 0U, // PseudoVSSRL_VV_M2_MASK |
| 0U, // PseudoVSSRL_VV_M2_TU |
| 0U, // PseudoVSSRL_VV_M4 |
| 0U, // PseudoVSSRL_VV_M4_MASK |
| 0U, // PseudoVSSRL_VV_M4_TU |
| 0U, // PseudoVSSRL_VV_M8 |
| 0U, // PseudoVSSRL_VV_M8_MASK |
| 0U, // PseudoVSSRL_VV_M8_TU |
| 0U, // PseudoVSSRL_VV_MF2 |
| 0U, // PseudoVSSRL_VV_MF2_MASK |
| 0U, // PseudoVSSRL_VV_MF2_TU |
| 0U, // PseudoVSSRL_VV_MF4 |
| 0U, // PseudoVSSRL_VV_MF4_MASK |
| 0U, // PseudoVSSRL_VV_MF4_TU |
| 0U, // PseudoVSSRL_VV_MF8 |
| 0U, // PseudoVSSRL_VV_MF8_MASK |
| 0U, // PseudoVSSRL_VV_MF8_TU |
| 0U, // PseudoVSSRL_VX_M1 |
| 0U, // PseudoVSSRL_VX_M1_MASK |
| 0U, // PseudoVSSRL_VX_M1_TU |
| 0U, // PseudoVSSRL_VX_M2 |
| 0U, // PseudoVSSRL_VX_M2_MASK |
| 0U, // PseudoVSSRL_VX_M2_TU |
| 0U, // PseudoVSSRL_VX_M4 |
| 0U, // PseudoVSSRL_VX_M4_MASK |
| 0U, // PseudoVSSRL_VX_M4_TU |
| 0U, // PseudoVSSRL_VX_M8 |
| 0U, // PseudoVSSRL_VX_M8_MASK |
| 0U, // PseudoVSSRL_VX_M8_TU |
| 0U, // PseudoVSSRL_VX_MF2 |
| 0U, // PseudoVSSRL_VX_MF2_MASK |
| 0U, // PseudoVSSRL_VX_MF2_TU |
| 0U, // PseudoVSSRL_VX_MF4 |
| 0U, // PseudoVSSRL_VX_MF4_MASK |
| 0U, // PseudoVSSRL_VX_MF4_TU |
| 0U, // PseudoVSSRL_VX_MF8 |
| 0U, // PseudoVSSRL_VX_MF8_MASK |
| 0U, // PseudoVSSRL_VX_MF8_TU |
| 0U, // PseudoVSSSEG2E16_V_M1 |
| 0U, // PseudoVSSSEG2E16_V_M1_MASK |
| 0U, // PseudoVSSSEG2E16_V_M2 |
| 0U, // PseudoVSSSEG2E16_V_M2_MASK |
| 0U, // PseudoVSSSEG2E16_V_M4 |
| 0U, // PseudoVSSSEG2E16_V_M4_MASK |
| 0U, // PseudoVSSSEG2E16_V_MF2 |
| 0U, // PseudoVSSSEG2E16_V_MF2_MASK |
| 0U, // PseudoVSSSEG2E16_V_MF4 |
| 0U, // PseudoVSSSEG2E16_V_MF4_MASK |
| 0U, // PseudoVSSSEG2E32_V_M1 |
| 0U, // PseudoVSSSEG2E32_V_M1_MASK |
| 0U, // PseudoVSSSEG2E32_V_M2 |
| 0U, // PseudoVSSSEG2E32_V_M2_MASK |
| 0U, // PseudoVSSSEG2E32_V_M4 |
| 0U, // PseudoVSSSEG2E32_V_M4_MASK |
| 0U, // PseudoVSSSEG2E32_V_MF2 |
| 0U, // PseudoVSSSEG2E32_V_MF2_MASK |
| 0U, // PseudoVSSSEG2E64_V_M1 |
| 0U, // PseudoVSSSEG2E64_V_M1_MASK |
| 0U, // PseudoVSSSEG2E64_V_M2 |
| 0U, // PseudoVSSSEG2E64_V_M2_MASK |
| 0U, // PseudoVSSSEG2E64_V_M4 |
| 0U, // PseudoVSSSEG2E64_V_M4_MASK |
| 0U, // PseudoVSSSEG2E8_V_M1 |
| 0U, // PseudoVSSSEG2E8_V_M1_MASK |
| 0U, // PseudoVSSSEG2E8_V_M2 |
| 0U, // PseudoVSSSEG2E8_V_M2_MASK |
| 0U, // PseudoVSSSEG2E8_V_M4 |
| 0U, // PseudoVSSSEG2E8_V_M4_MASK |
| 0U, // PseudoVSSSEG2E8_V_MF2 |
| 0U, // PseudoVSSSEG2E8_V_MF2_MASK |
| 0U, // PseudoVSSSEG2E8_V_MF4 |
| 0U, // PseudoVSSSEG2E8_V_MF4_MASK |
| 0U, // PseudoVSSSEG2E8_V_MF8 |
| 0U, // PseudoVSSSEG2E8_V_MF8_MASK |
| 0U, // PseudoVSSSEG3E16_V_M1 |
| 0U, // PseudoVSSSEG3E16_V_M1_MASK |
| 0U, // PseudoVSSSEG3E16_V_M2 |
| 0U, // PseudoVSSSEG3E16_V_M2_MASK |
| 0U, // PseudoVSSSEG3E16_V_MF2 |
| 0U, // PseudoVSSSEG3E16_V_MF2_MASK |
| 0U, // PseudoVSSSEG3E16_V_MF4 |
| 0U, // PseudoVSSSEG3E16_V_MF4_MASK |
| 0U, // PseudoVSSSEG3E32_V_M1 |
| 0U, // PseudoVSSSEG3E32_V_M1_MASK |
| 0U, // PseudoVSSSEG3E32_V_M2 |
| 0U, // PseudoVSSSEG3E32_V_M2_MASK |
| 0U, // PseudoVSSSEG3E32_V_MF2 |
| 0U, // PseudoVSSSEG3E32_V_MF2_MASK |
| 0U, // PseudoVSSSEG3E64_V_M1 |
| 0U, // PseudoVSSSEG3E64_V_M1_MASK |
| 0U, // PseudoVSSSEG3E64_V_M2 |
| 0U, // PseudoVSSSEG3E64_V_M2_MASK |
| 0U, // PseudoVSSSEG3E8_V_M1 |
| 0U, // PseudoVSSSEG3E8_V_M1_MASK |
| 0U, // PseudoVSSSEG3E8_V_M2 |
| 0U, // PseudoVSSSEG3E8_V_M2_MASK |
| 0U, // PseudoVSSSEG3E8_V_MF2 |
| 0U, // PseudoVSSSEG3E8_V_MF2_MASK |
| 0U, // PseudoVSSSEG3E8_V_MF4 |
| 0U, // PseudoVSSSEG3E8_V_MF4_MASK |
| 0U, // PseudoVSSSEG3E8_V_MF8 |
| 0U, // PseudoVSSSEG3E8_V_MF8_MASK |
| 0U, // PseudoVSSSEG4E16_V_M1 |
| 0U, // PseudoVSSSEG4E16_V_M1_MASK |
| 0U, // PseudoVSSSEG4E16_V_M2 |
| 0U, // PseudoVSSSEG4E16_V_M2_MASK |
| 0U, // PseudoVSSSEG4E16_V_MF2 |
| 0U, // PseudoVSSSEG4E16_V_MF2_MASK |
| 0U, // PseudoVSSSEG4E16_V_MF4 |
| 0U, // PseudoVSSSEG4E16_V_MF4_MASK |
| 0U, // PseudoVSSSEG4E32_V_M1 |
| 0U, // PseudoVSSSEG4E32_V_M1_MASK |
| 0U, // PseudoVSSSEG4E32_V_M2 |
| 0U, // PseudoVSSSEG4E32_V_M2_MASK |
| 0U, // PseudoVSSSEG4E32_V_MF2 |
| 0U, // PseudoVSSSEG4E32_V_MF2_MASK |
| 0U, // PseudoVSSSEG4E64_V_M1 |
| 0U, // PseudoVSSSEG4E64_V_M1_MASK |
| 0U, // PseudoVSSSEG4E64_V_M2 |
| 0U, // PseudoVSSSEG4E64_V_M2_MASK |
| 0U, // PseudoVSSSEG4E8_V_M1 |
| 0U, // PseudoVSSSEG4E8_V_M1_MASK |
| 0U, // PseudoVSSSEG4E8_V_M2 |
| 0U, // PseudoVSSSEG4E8_V_M2_MASK |
| 0U, // PseudoVSSSEG4E8_V_MF2 |
| 0U, // PseudoVSSSEG4E8_V_MF2_MASK |
| 0U, // PseudoVSSSEG4E8_V_MF4 |
| 0U, // PseudoVSSSEG4E8_V_MF4_MASK |
| 0U, // PseudoVSSSEG4E8_V_MF8 |
| 0U, // PseudoVSSSEG4E8_V_MF8_MASK |
| 0U, // PseudoVSSSEG5E16_V_M1 |
| 0U, // PseudoVSSSEG5E16_V_M1_MASK |
| 0U, // PseudoVSSSEG5E16_V_MF2 |
| 0U, // PseudoVSSSEG5E16_V_MF2_MASK |
| 0U, // PseudoVSSSEG5E16_V_MF4 |
| 0U, // PseudoVSSSEG5E16_V_MF4_MASK |
| 0U, // PseudoVSSSEG5E32_V_M1 |
| 0U, // PseudoVSSSEG5E32_V_M1_MASK |
| 0U, // PseudoVSSSEG5E32_V_MF2 |
| 0U, // PseudoVSSSEG5E32_V_MF2_MASK |
| 0U, // PseudoVSSSEG5E64_V_M1 |
| 0U, // PseudoVSSSEG5E64_V_M1_MASK |
| 0U, // PseudoVSSSEG5E8_V_M1 |
| 0U, // PseudoVSSSEG5E8_V_M1_MASK |
| 0U, // PseudoVSSSEG5E8_V_MF2 |
| 0U, // PseudoVSSSEG5E8_V_MF2_MASK |
| 0U, // PseudoVSSSEG5E8_V_MF4 |
| 0U, // PseudoVSSSEG5E8_V_MF4_MASK |
| 0U, // PseudoVSSSEG5E8_V_MF8 |
| 0U, // PseudoVSSSEG5E8_V_MF8_MASK |
| 0U, // PseudoVSSSEG6E16_V_M1 |
| 0U, // PseudoVSSSEG6E16_V_M1_MASK |
| 0U, // PseudoVSSSEG6E16_V_MF2 |
| 0U, // PseudoVSSSEG6E16_V_MF2_MASK |
| 0U, // PseudoVSSSEG6E16_V_MF4 |
| 0U, // PseudoVSSSEG6E16_V_MF4_MASK |
| 0U, // PseudoVSSSEG6E32_V_M1 |
| 0U, // PseudoVSSSEG6E32_V_M1_MASK |
| 0U, // PseudoVSSSEG6E32_V_MF2 |
| 0U, // PseudoVSSSEG6E32_V_MF2_MASK |
| 0U, // PseudoVSSSEG6E64_V_M1 |
| 0U, // PseudoVSSSEG6E64_V_M1_MASK |
| 0U, // PseudoVSSSEG6E8_V_M1 |
| 0U, // PseudoVSSSEG6E8_V_M1_MASK |
| 0U, // PseudoVSSSEG6E8_V_MF2 |
| 0U, // PseudoVSSSEG6E8_V_MF2_MASK |
| 0U, // PseudoVSSSEG6E8_V_MF4 |
| 0U, // PseudoVSSSEG6E8_V_MF4_MASK |
| 0U, // PseudoVSSSEG6E8_V_MF8 |
| 0U, // PseudoVSSSEG6E8_V_MF8_MASK |
| 0U, // PseudoVSSSEG7E16_V_M1 |
| 0U, // PseudoVSSSEG7E16_V_M1_MASK |
| 0U, // PseudoVSSSEG7E16_V_MF2 |
| 0U, // PseudoVSSSEG7E16_V_MF2_MASK |
| 0U, // PseudoVSSSEG7E16_V_MF4 |
| 0U, // PseudoVSSSEG7E16_V_MF4_MASK |
| 0U, // PseudoVSSSEG7E32_V_M1 |
| 0U, // PseudoVSSSEG7E32_V_M1_MASK |
| 0U, // PseudoVSSSEG7E32_V_MF2 |
| 0U, // PseudoVSSSEG7E32_V_MF2_MASK |
| 0U, // PseudoVSSSEG7E64_V_M1 |
| 0U, // PseudoVSSSEG7E64_V_M1_MASK |
| 0U, // PseudoVSSSEG7E8_V_M1 |
| 0U, // PseudoVSSSEG7E8_V_M1_MASK |
| 0U, // PseudoVSSSEG7E8_V_MF2 |
| 0U, // PseudoVSSSEG7E8_V_MF2_MASK |
| 0U, // PseudoVSSSEG7E8_V_MF4 |
| 0U, // PseudoVSSSEG7E8_V_MF4_MASK |
| 0U, // PseudoVSSSEG7E8_V_MF8 |
| 0U, // PseudoVSSSEG7E8_V_MF8_MASK |
| 0U, // PseudoVSSSEG8E16_V_M1 |
| 0U, // PseudoVSSSEG8E16_V_M1_MASK |
| 0U, // PseudoVSSSEG8E16_V_MF2 |
| 0U, // PseudoVSSSEG8E16_V_MF2_MASK |
| 0U, // PseudoVSSSEG8E16_V_MF4 |
| 0U, // PseudoVSSSEG8E16_V_MF4_MASK |
| 0U, // PseudoVSSSEG8E32_V_M1 |
| 0U, // PseudoVSSSEG8E32_V_M1_MASK |
| 0U, // PseudoVSSSEG8E32_V_MF2 |
| 0U, // PseudoVSSSEG8E32_V_MF2_MASK |
| 0U, // PseudoVSSSEG8E64_V_M1 |
| 0U, // PseudoVSSSEG8E64_V_M1_MASK |
| 0U, // PseudoVSSSEG8E8_V_M1 |
| 0U, // PseudoVSSSEG8E8_V_M1_MASK |
| 0U, // PseudoVSSSEG8E8_V_MF2 |
| 0U, // PseudoVSSSEG8E8_V_MF2_MASK |
| 0U, // PseudoVSSSEG8E8_V_MF4 |
| 0U, // PseudoVSSSEG8E8_V_MF4_MASK |
| 0U, // PseudoVSSSEG8E8_V_MF8 |
| 0U, // PseudoVSSSEG8E8_V_MF8_MASK |
| 0U, // PseudoVSSUBU_VV_M1 |
| 0U, // PseudoVSSUBU_VV_M1_MASK |
| 0U, // PseudoVSSUBU_VV_M1_TU |
| 0U, // PseudoVSSUBU_VV_M2 |
| 0U, // PseudoVSSUBU_VV_M2_MASK |
| 0U, // PseudoVSSUBU_VV_M2_TU |
| 0U, // PseudoVSSUBU_VV_M4 |
| 0U, // PseudoVSSUBU_VV_M4_MASK |
| 0U, // PseudoVSSUBU_VV_M4_TU |
| 0U, // PseudoVSSUBU_VV_M8 |
| 0U, // PseudoVSSUBU_VV_M8_MASK |
| 0U, // PseudoVSSUBU_VV_M8_TU |
| 0U, // PseudoVSSUBU_VV_MF2 |
| 0U, // PseudoVSSUBU_VV_MF2_MASK |
| 0U, // PseudoVSSUBU_VV_MF2_TU |
| 0U, // PseudoVSSUBU_VV_MF4 |
| 0U, // PseudoVSSUBU_VV_MF4_MASK |
| 0U, // PseudoVSSUBU_VV_MF4_TU |
| 0U, // PseudoVSSUBU_VV_MF8 |
| 0U, // PseudoVSSUBU_VV_MF8_MASK |
| 0U, // PseudoVSSUBU_VV_MF8_TU |
| 0U, // PseudoVSSUBU_VX_M1 |
| 0U, // PseudoVSSUBU_VX_M1_MASK |
| 0U, // PseudoVSSUBU_VX_M1_TU |
| 0U, // PseudoVSSUBU_VX_M2 |
| 0U, // PseudoVSSUBU_VX_M2_MASK |
| 0U, // PseudoVSSUBU_VX_M2_TU |
| 0U, // PseudoVSSUBU_VX_M4 |
| 0U, // PseudoVSSUBU_VX_M4_MASK |
| 0U, // PseudoVSSUBU_VX_M4_TU |
| 0U, // PseudoVSSUBU_VX_M8 |
| 0U, // PseudoVSSUBU_VX_M8_MASK |
| 0U, // PseudoVSSUBU_VX_M8_TU |
| 0U, // PseudoVSSUBU_VX_MF2 |
| 0U, // PseudoVSSUBU_VX_MF2_MASK |
| 0U, // PseudoVSSUBU_VX_MF2_TU |
| 0U, // PseudoVSSUBU_VX_MF4 |
| 0U, // PseudoVSSUBU_VX_MF4_MASK |
| 0U, // PseudoVSSUBU_VX_MF4_TU |
| 0U, // PseudoVSSUBU_VX_MF8 |
| 0U, // PseudoVSSUBU_VX_MF8_MASK |
| 0U, // PseudoVSSUBU_VX_MF8_TU |
| 0U, // PseudoVSSUB_VV_M1 |
| 0U, // PseudoVSSUB_VV_M1_MASK |
| 0U, // PseudoVSSUB_VV_M1_TU |
| 0U, // PseudoVSSUB_VV_M2 |
| 0U, // PseudoVSSUB_VV_M2_MASK |
| 0U, // PseudoVSSUB_VV_M2_TU |
| 0U, // PseudoVSSUB_VV_M4 |
| 0U, // PseudoVSSUB_VV_M4_MASK |
| 0U, // PseudoVSSUB_VV_M4_TU |
| 0U, // PseudoVSSUB_VV_M8 |
| 0U, // PseudoVSSUB_VV_M8_MASK |
| 0U, // PseudoVSSUB_VV_M8_TU |
| 0U, // PseudoVSSUB_VV_MF2 |
| 0U, // PseudoVSSUB_VV_MF2_MASK |
| 0U, // PseudoVSSUB_VV_MF2_TU |
| 0U, // PseudoVSSUB_VV_MF4 |
| 0U, // PseudoVSSUB_VV_MF4_MASK |
| 0U, // PseudoVSSUB_VV_MF4_TU |
| 0U, // PseudoVSSUB_VV_MF8 |
| 0U, // PseudoVSSUB_VV_MF8_MASK |
| 0U, // PseudoVSSUB_VV_MF8_TU |
| 0U, // PseudoVSSUB_VX_M1 |
| 0U, // PseudoVSSUB_VX_M1_MASK |
| 0U, // PseudoVSSUB_VX_M1_TU |
| 0U, // PseudoVSSUB_VX_M2 |
| 0U, // PseudoVSSUB_VX_M2_MASK |
| 0U, // PseudoVSSUB_VX_M2_TU |
| 0U, // PseudoVSSUB_VX_M4 |
| 0U, // PseudoVSSUB_VX_M4_MASK |
| 0U, // PseudoVSSUB_VX_M4_TU |
| 0U, // PseudoVSSUB_VX_M8 |
| 0U, // PseudoVSSUB_VX_M8_MASK |
| 0U, // PseudoVSSUB_VX_M8_TU |
| 0U, // PseudoVSSUB_VX_MF2 |
| 0U, // PseudoVSSUB_VX_MF2_MASK |
| 0U, // PseudoVSSUB_VX_MF2_TU |
| 0U, // PseudoVSSUB_VX_MF4 |
| 0U, // PseudoVSSUB_VX_MF4_MASK |
| 0U, // PseudoVSSUB_VX_MF4_TU |
| 0U, // PseudoVSSUB_VX_MF8 |
| 0U, // PseudoVSSUB_VX_MF8_MASK |
| 0U, // PseudoVSSUB_VX_MF8_TU |
| 0U, // PseudoVSUB_VV_M1 |
| 0U, // PseudoVSUB_VV_M1_MASK |
| 0U, // PseudoVSUB_VV_M1_TU |
| 0U, // PseudoVSUB_VV_M2 |
| 0U, // PseudoVSUB_VV_M2_MASK |
| 0U, // PseudoVSUB_VV_M2_TU |
| 0U, // PseudoVSUB_VV_M4 |
| 0U, // PseudoVSUB_VV_M4_MASK |
| 0U, // PseudoVSUB_VV_M4_TU |
| 0U, // PseudoVSUB_VV_M8 |
| 0U, // PseudoVSUB_VV_M8_MASK |
| 0U, // PseudoVSUB_VV_M8_TU |
| 0U, // PseudoVSUB_VV_MF2 |
| 0U, // PseudoVSUB_VV_MF2_MASK |
| 0U, // PseudoVSUB_VV_MF2_TU |
| 0U, // PseudoVSUB_VV_MF4 |
| 0U, // PseudoVSUB_VV_MF4_MASK |
| 0U, // PseudoVSUB_VV_MF4_TU |
| 0U, // PseudoVSUB_VV_MF8 |
| 0U, // PseudoVSUB_VV_MF8_MASK |
| 0U, // PseudoVSUB_VV_MF8_TU |
| 0U, // PseudoVSUB_VX_M1 |
| 0U, // PseudoVSUB_VX_M1_MASK |
| 0U, // PseudoVSUB_VX_M1_TU |
| 0U, // PseudoVSUB_VX_M2 |
| 0U, // PseudoVSUB_VX_M2_MASK |
| 0U, // PseudoVSUB_VX_M2_TU |
| 0U, // PseudoVSUB_VX_M4 |
| 0U, // PseudoVSUB_VX_M4_MASK |
| 0U, // PseudoVSUB_VX_M4_TU |
| 0U, // PseudoVSUB_VX_M8 |
| 0U, // PseudoVSUB_VX_M8_MASK |
| 0U, // PseudoVSUB_VX_M8_TU |
| 0U, // PseudoVSUB_VX_MF2 |
| 0U, // PseudoVSUB_VX_MF2_MASK |
| 0U, // PseudoVSUB_VX_MF2_TU |
| 0U, // PseudoVSUB_VX_MF4 |
| 0U, // PseudoVSUB_VX_MF4_MASK |
| 0U, // PseudoVSUB_VX_MF4_TU |
| 0U, // PseudoVSUB_VX_MF8 |
| 0U, // PseudoVSUB_VX_MF8_MASK |
| 0U, // PseudoVSUB_VX_MF8_TU |
| 0U, // PseudoVSUXEI16_V_M1_M1 |
| 0U, // PseudoVSUXEI16_V_M1_M1_MASK |
| 0U, // PseudoVSUXEI16_V_M1_M2 |
| 0U, // PseudoVSUXEI16_V_M1_M2_MASK |
| 0U, // PseudoVSUXEI16_V_M1_M4 |
| 0U, // PseudoVSUXEI16_V_M1_M4_MASK |
| 0U, // PseudoVSUXEI16_V_M1_MF2 |
| 0U, // PseudoVSUXEI16_V_M1_MF2_MASK |
| 0U, // PseudoVSUXEI16_V_M2_M1 |
| 0U, // PseudoVSUXEI16_V_M2_M1_MASK |
| 0U, // PseudoVSUXEI16_V_M2_M2 |
| 0U, // PseudoVSUXEI16_V_M2_M2_MASK |
| 0U, // PseudoVSUXEI16_V_M2_M4 |
| 0U, // PseudoVSUXEI16_V_M2_M4_MASK |
| 0U, // PseudoVSUXEI16_V_M2_M8 |
| 0U, // PseudoVSUXEI16_V_M2_M8_MASK |
| 0U, // PseudoVSUXEI16_V_M4_M2 |
| 0U, // PseudoVSUXEI16_V_M4_M2_MASK |
| 0U, // PseudoVSUXEI16_V_M4_M4 |
| 0U, // PseudoVSUXEI16_V_M4_M4_MASK |
| 0U, // PseudoVSUXEI16_V_M4_M8 |
| 0U, // PseudoVSUXEI16_V_M4_M8_MASK |
| 0U, // PseudoVSUXEI16_V_M8_M4 |
| 0U, // PseudoVSUXEI16_V_M8_M4_MASK |
| 0U, // PseudoVSUXEI16_V_M8_M8 |
| 0U, // PseudoVSUXEI16_V_M8_M8_MASK |
| 0U, // PseudoVSUXEI16_V_MF2_M1 |
| 0U, // PseudoVSUXEI16_V_MF2_M1_MASK |
| 0U, // PseudoVSUXEI16_V_MF2_M2 |
| 0U, // PseudoVSUXEI16_V_MF2_M2_MASK |
| 0U, // PseudoVSUXEI16_V_MF2_MF2 |
| 0U, // PseudoVSUXEI16_V_MF2_MF2_MASK |
| 0U, // PseudoVSUXEI16_V_MF2_MF4 |
| 0U, // PseudoVSUXEI16_V_MF2_MF4_MASK |
| 0U, // PseudoVSUXEI16_V_MF4_M1 |
| 0U, // PseudoVSUXEI16_V_MF4_M1_MASK |
| 0U, // PseudoVSUXEI16_V_MF4_MF2 |
| 0U, // PseudoVSUXEI16_V_MF4_MF2_MASK |
| 0U, // PseudoVSUXEI16_V_MF4_MF4 |
| 0U, // PseudoVSUXEI16_V_MF4_MF4_MASK |
| 0U, // PseudoVSUXEI16_V_MF4_MF8 |
| 0U, // PseudoVSUXEI16_V_MF4_MF8_MASK |
| 0U, // PseudoVSUXEI32_V_M1_M1 |
| 0U, // PseudoVSUXEI32_V_M1_M1_MASK |
| 0U, // PseudoVSUXEI32_V_M1_M2 |
| 0U, // PseudoVSUXEI32_V_M1_M2_MASK |
| 0U, // PseudoVSUXEI32_V_M1_MF2 |
| 0U, // PseudoVSUXEI32_V_M1_MF2_MASK |
| 0U, // PseudoVSUXEI32_V_M1_MF4 |
| 0U, // PseudoVSUXEI32_V_M1_MF4_MASK |
| 0U, // PseudoVSUXEI32_V_M2_M1 |
| 0U, // PseudoVSUXEI32_V_M2_M1_MASK |
| 0U, // PseudoVSUXEI32_V_M2_M2 |
| 0U, // PseudoVSUXEI32_V_M2_M2_MASK |
| 0U, // PseudoVSUXEI32_V_M2_M4 |
| 0U, // PseudoVSUXEI32_V_M2_M4_MASK |
| 0U, // PseudoVSUXEI32_V_M2_MF2 |
| 0U, // PseudoVSUXEI32_V_M2_MF2_MASK |
| 0U, // PseudoVSUXEI32_V_M4_M1 |
| 0U, // PseudoVSUXEI32_V_M4_M1_MASK |
| 0U, // PseudoVSUXEI32_V_M4_M2 |
| 0U, // PseudoVSUXEI32_V_M4_M2_MASK |
| 0U, // PseudoVSUXEI32_V_M4_M4 |
| 0U, // PseudoVSUXEI32_V_M4_M4_MASK |
| 0U, // PseudoVSUXEI32_V_M4_M8 |
| 0U, // PseudoVSUXEI32_V_M4_M8_MASK |
| 0U, // PseudoVSUXEI32_V_M8_M2 |
| 0U, // PseudoVSUXEI32_V_M8_M2_MASK |
| 0U, // PseudoVSUXEI32_V_M8_M4 |
| 0U, // PseudoVSUXEI32_V_M8_M4_MASK |
| 0U, // PseudoVSUXEI32_V_M8_M8 |
| 0U, // PseudoVSUXEI32_V_M8_M8_MASK |
| 0U, // PseudoVSUXEI32_V_MF2_M1 |
| 0U, // PseudoVSUXEI32_V_MF2_M1_MASK |
| 0U, // PseudoVSUXEI32_V_MF2_MF2 |
| 0U, // PseudoVSUXEI32_V_MF2_MF2_MASK |
| 0U, // PseudoVSUXEI32_V_MF2_MF4 |
| 0U, // PseudoVSUXEI32_V_MF2_MF4_MASK |
| 0U, // PseudoVSUXEI32_V_MF2_MF8 |
| 0U, // PseudoVSUXEI32_V_MF2_MF8_MASK |
| 0U, // PseudoVSUXEI64_V_M1_M1 |
| 0U, // PseudoVSUXEI64_V_M1_M1_MASK |
| 0U, // PseudoVSUXEI64_V_M1_MF2 |
| 0U, // PseudoVSUXEI64_V_M1_MF2_MASK |
| 0U, // PseudoVSUXEI64_V_M1_MF4 |
| 0U, // PseudoVSUXEI64_V_M1_MF4_MASK |
| 0U, // PseudoVSUXEI64_V_M1_MF8 |
| 0U, // PseudoVSUXEI64_V_M1_MF8_MASK |
| 0U, // PseudoVSUXEI64_V_M2_M1 |
| 0U, // PseudoVSUXEI64_V_M2_M1_MASK |
| 0U, // PseudoVSUXEI64_V_M2_M2 |
| 0U, // PseudoVSUXEI64_V_M2_M2_MASK |
| 0U, // PseudoVSUXEI64_V_M2_MF2 |
| 0U, // PseudoVSUXEI64_V_M2_MF2_MASK |
| 0U, // PseudoVSUXEI64_V_M2_MF4 |
| 0U, // PseudoVSUXEI64_V_M2_MF4_MASK |
| 0U, // PseudoVSUXEI64_V_M4_M1 |
| 0U, // PseudoVSUXEI64_V_M4_M1_MASK |
| 0U, // PseudoVSUXEI64_V_M4_M2 |
| 0U, // PseudoVSUXEI64_V_M4_M2_MASK |
| 0U, // PseudoVSUXEI64_V_M4_M4 |
| 0U, // PseudoVSUXEI64_V_M4_M4_MASK |
| 0U, // PseudoVSUXEI64_V_M4_MF2 |
| 0U, // PseudoVSUXEI64_V_M4_MF2_MASK |
| 0U, // PseudoVSUXEI64_V_M8_M1 |
| 0U, // PseudoVSUXEI64_V_M8_M1_MASK |
| 0U, // PseudoVSUXEI64_V_M8_M2 |
| 0U, // PseudoVSUXEI64_V_M8_M2_MASK |
| 0U, // PseudoVSUXEI64_V_M8_M4 |
| 0U, // PseudoVSUXEI64_V_M8_M4_MASK |
| 0U, // PseudoVSUXEI64_V_M8_M8 |
| 0U, // PseudoVSUXEI64_V_M8_M8_MASK |
| 0U, // PseudoVSUXEI8_V_M1_M1 |
| 0U, // PseudoVSUXEI8_V_M1_M1_MASK |
| 0U, // PseudoVSUXEI8_V_M1_M2 |
| 0U, // PseudoVSUXEI8_V_M1_M2_MASK |
| 0U, // PseudoVSUXEI8_V_M1_M4 |
| 0U, // PseudoVSUXEI8_V_M1_M4_MASK |
| 0U, // PseudoVSUXEI8_V_M1_M8 |
| 0U, // PseudoVSUXEI8_V_M1_M8_MASK |
| 0U, // PseudoVSUXEI8_V_M2_M2 |
| 0U, // PseudoVSUXEI8_V_M2_M2_MASK |
| 0U, // PseudoVSUXEI8_V_M2_M4 |
| 0U, // PseudoVSUXEI8_V_M2_M4_MASK |
| 0U, // PseudoVSUXEI8_V_M2_M8 |
| 0U, // PseudoVSUXEI8_V_M2_M8_MASK |
| 0U, // PseudoVSUXEI8_V_M4_M4 |
| 0U, // PseudoVSUXEI8_V_M4_M4_MASK |
| 0U, // PseudoVSUXEI8_V_M4_M8 |
| 0U, // PseudoVSUXEI8_V_M4_M8_MASK |
| 0U, // PseudoVSUXEI8_V_M8_M8 |
| 0U, // PseudoVSUXEI8_V_M8_M8_MASK |
| 0U, // PseudoVSUXEI8_V_MF2_M1 |
| 0U, // PseudoVSUXEI8_V_MF2_M1_MASK |
| 0U, // PseudoVSUXEI8_V_MF2_M2 |
| 0U, // PseudoVSUXEI8_V_MF2_M2_MASK |
| 0U, // PseudoVSUXEI8_V_MF2_M4 |
| 0U, // PseudoVSUXEI8_V_MF2_M4_MASK |
| 0U, // PseudoVSUXEI8_V_MF2_MF2 |
| 0U, // PseudoVSUXEI8_V_MF2_MF2_MASK |
| 0U, // PseudoVSUXEI8_V_MF4_M1 |
| 0U, // PseudoVSUXEI8_V_MF4_M1_MASK |
| 0U, // PseudoVSUXEI8_V_MF4_M2 |
| 0U, // PseudoVSUXEI8_V_MF4_M2_MASK |
| 0U, // PseudoVSUXEI8_V_MF4_MF2 |
| 0U, // PseudoVSUXEI8_V_MF4_MF2_MASK |
| 0U, // PseudoVSUXEI8_V_MF4_MF4 |
| 0U, // PseudoVSUXEI8_V_MF4_MF4_MASK |
| 0U, // PseudoVSUXEI8_V_MF8_M1 |
| 0U, // PseudoVSUXEI8_V_MF8_M1_MASK |
| 0U, // PseudoVSUXEI8_V_MF8_MF2 |
| 0U, // PseudoVSUXEI8_V_MF8_MF2_MASK |
| 0U, // PseudoVSUXEI8_V_MF8_MF4 |
| 0U, // PseudoVSUXEI8_V_MF8_MF4_MASK |
| 0U, // PseudoVSUXEI8_V_MF8_MF8 |
| 0U, // PseudoVSUXEI8_V_MF8_MF8_MASK |
| 0U, // PseudoVSUXSEG2EI16_V_M1_M1 |
| 0U, // PseudoVSUXSEG2EI16_V_M1_M1_MASK |
| 0U, // PseudoVSUXSEG2EI16_V_M1_M2 |
| 0U, // PseudoVSUXSEG2EI16_V_M1_M2_MASK |
| 0U, // PseudoVSUXSEG2EI16_V_M1_M4 |
| 0U, // PseudoVSUXSEG2EI16_V_M1_M4_MASK |
| 0U, // PseudoVSUXSEG2EI16_V_M1_MF2 |
| 0U, // PseudoVSUXSEG2EI16_V_M1_MF2_MASK |
| 0U, // PseudoVSUXSEG2EI16_V_M2_M1 |
| 0U, // PseudoVSUXSEG2EI16_V_M2_M1_MASK |
| 0U, // PseudoVSUXSEG2EI16_V_M2_M2 |
| 0U, // PseudoVSUXSEG2EI16_V_M2_M2_MASK |
| 0U, // PseudoVSUXSEG2EI16_V_M2_M4 |
| 0U, // PseudoVSUXSEG2EI16_V_M2_M4_MASK |
| 0U, // PseudoVSUXSEG2EI16_V_M4_M2 |
| 0U, // PseudoVSUXSEG2EI16_V_M4_M2_MASK |
| 0U, // PseudoVSUXSEG2EI16_V_M4_M4 |
| 0U, // PseudoVSUXSEG2EI16_V_M4_M4_MASK |
| 0U, // PseudoVSUXSEG2EI16_V_M8_M4 |
| 0U, // PseudoVSUXSEG2EI16_V_M8_M4_MASK |
| 0U, // PseudoVSUXSEG2EI16_V_MF2_M1 |
| 0U, // PseudoVSUXSEG2EI16_V_MF2_M1_MASK |
| 0U, // PseudoVSUXSEG2EI16_V_MF2_M2 |
| 0U, // PseudoVSUXSEG2EI16_V_MF2_M2_MASK |
| 0U, // PseudoVSUXSEG2EI16_V_MF2_MF2 |
| 0U, // PseudoVSUXSEG2EI16_V_MF2_MF2_MASK |
| 0U, // PseudoVSUXSEG2EI16_V_MF2_MF4 |
| 0U, // PseudoVSUXSEG2EI16_V_MF2_MF4_MASK |
| 0U, // PseudoVSUXSEG2EI16_V_MF4_M1 |
| 0U, // PseudoVSUXSEG2EI16_V_MF4_M1_MASK |
| 0U, // PseudoVSUXSEG2EI16_V_MF4_MF2 |
| 0U, // PseudoVSUXSEG2EI16_V_MF4_MF2_MASK |
| 0U, // PseudoVSUXSEG2EI16_V_MF4_MF4 |
| 0U, // PseudoVSUXSEG2EI16_V_MF4_MF4_MASK |
| 0U, // PseudoVSUXSEG2EI16_V_MF4_MF8 |
| 0U, // PseudoVSUXSEG2EI16_V_MF4_MF8_MASK |
| 0U, // PseudoVSUXSEG2EI32_V_M1_M1 |
| 0U, // PseudoVSUXSEG2EI32_V_M1_M1_MASK |
| 0U, // PseudoVSUXSEG2EI32_V_M1_M2 |
| 0U, // PseudoVSUXSEG2EI32_V_M1_M2_MASK |
| 0U, // PseudoVSUXSEG2EI32_V_M1_MF2 |
| 0U, // PseudoVSUXSEG2EI32_V_M1_MF2_MASK |
| 0U, // PseudoVSUXSEG2EI32_V_M1_MF4 |
| 0U, // PseudoVSUXSEG2EI32_V_M1_MF4_MASK |
| 0U, // PseudoVSUXSEG2EI32_V_M2_M1 |
| 0U, // PseudoVSUXSEG2EI32_V_M2_M1_MASK |
| 0U, // PseudoVSUXSEG2EI32_V_M2_M2 |
| 0U, // PseudoVSUXSEG2EI32_V_M2_M2_MASK |
| 0U, // PseudoVSUXSEG2EI32_V_M2_M4 |
| 0U, // PseudoVSUXSEG2EI32_V_M2_M4_MASK |
| 0U, // PseudoVSUXSEG2EI32_V_M2_MF2 |
| 0U, // PseudoVSUXSEG2EI32_V_M2_MF2_MASK |
| 0U, // PseudoVSUXSEG2EI32_V_M4_M1 |
| 0U, // PseudoVSUXSEG2EI32_V_M4_M1_MASK |
| 0U, // PseudoVSUXSEG2EI32_V_M4_M2 |
| 0U, // PseudoVSUXSEG2EI32_V_M4_M2_MASK |
| 0U, // PseudoVSUXSEG2EI32_V_M4_M4 |
| 0U, // PseudoVSUXSEG2EI32_V_M4_M4_MASK |
| 0U, // PseudoVSUXSEG2EI32_V_M8_M2 |
| 0U, // PseudoVSUXSEG2EI32_V_M8_M2_MASK |
| 0U, // PseudoVSUXSEG2EI32_V_M8_M4 |
| 0U, // PseudoVSUXSEG2EI32_V_M8_M4_MASK |
| 0U, // PseudoVSUXSEG2EI32_V_MF2_M1 |
| 0U, // PseudoVSUXSEG2EI32_V_MF2_M1_MASK |
| 0U, // PseudoVSUXSEG2EI32_V_MF2_MF2 |
| 0U, // PseudoVSUXSEG2EI32_V_MF2_MF2_MASK |
| 0U, // PseudoVSUXSEG2EI32_V_MF2_MF4 |
| 0U, // PseudoVSUXSEG2EI32_V_MF2_MF4_MASK |
| 0U, // PseudoVSUXSEG2EI32_V_MF2_MF8 |
| 0U, // PseudoVSUXSEG2EI32_V_MF2_MF8_MASK |
| 0U, // PseudoVSUXSEG2EI64_V_M1_M1 |
| 0U, // PseudoVSUXSEG2EI64_V_M1_M1_MASK |
| 0U, // PseudoVSUXSEG2EI64_V_M1_MF2 |
| 0U, // PseudoVSUXSEG2EI64_V_M1_MF2_MASK |
| 0U, // PseudoVSUXSEG2EI64_V_M1_MF4 |
| 0U, // PseudoVSUXSEG2EI64_V_M1_MF4_MASK |
| 0U, // PseudoVSUXSEG2EI64_V_M1_MF8 |
| 0U, // PseudoVSUXSEG2EI64_V_M1_MF8_MASK |
| 0U, // PseudoVSUXSEG2EI64_V_M2_M1 |
| 0U, // PseudoVSUXSEG2EI64_V_M2_M1_MASK |
| 0U, // PseudoVSUXSEG2EI64_V_M2_M2 |
| 0U, // PseudoVSUXSEG2EI64_V_M2_M2_MASK |
| 0U, // PseudoVSUXSEG2EI64_V_M2_MF2 |
| 0U, // PseudoVSUXSEG2EI64_V_M2_MF2_MASK |
| 0U, // PseudoVSUXSEG2EI64_V_M2_MF4 |
| 0U, // PseudoVSUXSEG2EI64_V_M2_MF4_MASK |
| 0U, // PseudoVSUXSEG2EI64_V_M4_M1 |
| 0U, // PseudoVSUXSEG2EI64_V_M4_M1_MASK |
| 0U, // PseudoVSUXSEG2EI64_V_M4_M2 |
| 0U, // PseudoVSUXSEG2EI64_V_M4_M2_MASK |
| 0U, // PseudoVSUXSEG2EI64_V_M4_M4 |
| 0U, // PseudoVSUXSEG2EI64_V_M4_M4_MASK |
| 0U, // PseudoVSUXSEG2EI64_V_M4_MF2 |
| 0U, // PseudoVSUXSEG2EI64_V_M4_MF2_MASK |
| 0U, // PseudoVSUXSEG2EI64_V_M8_M1 |
| 0U, // PseudoVSUXSEG2EI64_V_M8_M1_MASK |
| 0U, // PseudoVSUXSEG2EI64_V_M8_M2 |
| 0U, // PseudoVSUXSEG2EI64_V_M8_M2_MASK |
| 0U, // PseudoVSUXSEG2EI64_V_M8_M4 |
| 0U, // PseudoVSUXSEG2EI64_V_M8_M4_MASK |
| 0U, // PseudoVSUXSEG2EI8_V_M1_M1 |
| 0U, // PseudoVSUXSEG2EI8_V_M1_M1_MASK |
| 0U, // PseudoVSUXSEG2EI8_V_M1_M2 |
| 0U, // PseudoVSUXSEG2EI8_V_M1_M2_MASK |
| 0U, // PseudoVSUXSEG2EI8_V_M1_M4 |
| 0U, // PseudoVSUXSEG2EI8_V_M1_M4_MASK |
| 0U, // PseudoVSUXSEG2EI8_V_M2_M2 |
| 0U, // PseudoVSUXSEG2EI8_V_M2_M2_MASK |
| 0U, // PseudoVSUXSEG2EI8_V_M2_M4 |
| 0U, // PseudoVSUXSEG2EI8_V_M2_M4_MASK |
| 0U, // PseudoVSUXSEG2EI8_V_M4_M4 |
| 0U, // PseudoVSUXSEG2EI8_V_M4_M4_MASK |
| 0U, // PseudoVSUXSEG2EI8_V_MF2_M1 |
| 0U, // PseudoVSUXSEG2EI8_V_MF2_M1_MASK |
| 0U, // PseudoVSUXSEG2EI8_V_MF2_M2 |
| 0U, // PseudoVSUXSEG2EI8_V_MF2_M2_MASK |
| 0U, // PseudoVSUXSEG2EI8_V_MF2_M4 |
| 0U, // PseudoVSUXSEG2EI8_V_MF2_M4_MASK |
| 0U, // PseudoVSUXSEG2EI8_V_MF2_MF2 |
| 0U, // PseudoVSUXSEG2EI8_V_MF2_MF2_MASK |
| 0U, // PseudoVSUXSEG2EI8_V_MF4_M1 |
| 0U, // PseudoVSUXSEG2EI8_V_MF4_M1_MASK |
| 0U, // PseudoVSUXSEG2EI8_V_MF4_M2 |
| 0U, // PseudoVSUXSEG2EI8_V_MF4_M2_MASK |
| 0U, // PseudoVSUXSEG2EI8_V_MF4_MF2 |
| 0U, // PseudoVSUXSEG2EI8_V_MF4_MF2_MASK |
| 0U, // PseudoVSUXSEG2EI8_V_MF4_MF4 |
| 0U, // PseudoVSUXSEG2EI8_V_MF4_MF4_MASK |
| 0U, // PseudoVSUXSEG2EI8_V_MF8_M1 |
| 0U, // PseudoVSUXSEG2EI8_V_MF8_M1_MASK |
| 0U, // PseudoVSUXSEG2EI8_V_MF8_MF2 |
| 0U, // PseudoVSUXSEG2EI8_V_MF8_MF2_MASK |
| 0U, // PseudoVSUXSEG2EI8_V_MF8_MF4 |
| 0U, // PseudoVSUXSEG2EI8_V_MF8_MF4_MASK |
| 0U, // PseudoVSUXSEG2EI8_V_MF8_MF8 |
| 0U, // PseudoVSUXSEG2EI8_V_MF8_MF8_MASK |
| 0U, // PseudoVSUXSEG3EI16_V_M1_M1 |
| 0U, // PseudoVSUXSEG3EI16_V_M1_M1_MASK |
| 0U, // PseudoVSUXSEG3EI16_V_M1_M2 |
| 0U, // PseudoVSUXSEG3EI16_V_M1_M2_MASK |
| 0U, // PseudoVSUXSEG3EI16_V_M1_MF2 |
| 0U, // PseudoVSUXSEG3EI16_V_M1_MF2_MASK |
| 0U, // PseudoVSUXSEG3EI16_V_M2_M1 |
| 0U, // PseudoVSUXSEG3EI16_V_M2_M1_MASK |
| 0U, // PseudoVSUXSEG3EI16_V_M2_M2 |
| 0U, // PseudoVSUXSEG3EI16_V_M2_M2_MASK |
| 0U, // PseudoVSUXSEG3EI16_V_M4_M2 |
| 0U, // PseudoVSUXSEG3EI16_V_M4_M2_MASK |
| 0U, // PseudoVSUXSEG3EI16_V_MF2_M1 |
| 0U, // PseudoVSUXSEG3EI16_V_MF2_M1_MASK |
| 0U, // PseudoVSUXSEG3EI16_V_MF2_M2 |
| 0U, // PseudoVSUXSEG3EI16_V_MF2_M2_MASK |
| 0U, // PseudoVSUXSEG3EI16_V_MF2_MF2 |
| 0U, // PseudoVSUXSEG3EI16_V_MF2_MF2_MASK |
| 0U, // PseudoVSUXSEG3EI16_V_MF2_MF4 |
| 0U, // PseudoVSUXSEG3EI16_V_MF2_MF4_MASK |
| 0U, // PseudoVSUXSEG3EI16_V_MF4_M1 |
| 0U, // PseudoVSUXSEG3EI16_V_MF4_M1_MASK |
| 0U, // PseudoVSUXSEG3EI16_V_MF4_MF2 |
| 0U, // PseudoVSUXSEG3EI16_V_MF4_MF2_MASK |
| 0U, // PseudoVSUXSEG3EI16_V_MF4_MF4 |
| 0U, // PseudoVSUXSEG3EI16_V_MF4_MF4_MASK |
| 0U, // PseudoVSUXSEG3EI16_V_MF4_MF8 |
| 0U, // PseudoVSUXSEG3EI16_V_MF4_MF8_MASK |
| 0U, // PseudoVSUXSEG3EI32_V_M1_M1 |
| 0U, // PseudoVSUXSEG3EI32_V_M1_M1_MASK |
| 0U, // PseudoVSUXSEG3EI32_V_M1_M2 |
| 0U, // PseudoVSUXSEG3EI32_V_M1_M2_MASK |
| 0U, // PseudoVSUXSEG3EI32_V_M1_MF2 |
| 0U, // PseudoVSUXSEG3EI32_V_M1_MF2_MASK |
| 0U, // PseudoVSUXSEG3EI32_V_M1_MF4 |
| 0U, // PseudoVSUXSEG3EI32_V_M1_MF4_MASK |
| 0U, // PseudoVSUXSEG3EI32_V_M2_M1 |
| 0U, // PseudoVSUXSEG3EI32_V_M2_M1_MASK |
| 0U, // PseudoVSUXSEG3EI32_V_M2_M2 |
| 0U, // PseudoVSUXSEG3EI32_V_M2_M2_MASK |
| 0U, // PseudoVSUXSEG3EI32_V_M2_MF2 |
| 0U, // PseudoVSUXSEG3EI32_V_M2_MF2_MASK |
| 0U, // PseudoVSUXSEG3EI32_V_M4_M1 |
| 0U, // PseudoVSUXSEG3EI32_V_M4_M1_MASK |
| 0U, // PseudoVSUXSEG3EI32_V_M4_M2 |
| 0U, // PseudoVSUXSEG3EI32_V_M4_M2_MASK |
| 0U, // PseudoVSUXSEG3EI32_V_M8_M2 |
| 0U, // PseudoVSUXSEG3EI32_V_M8_M2_MASK |
| 0U, // PseudoVSUXSEG3EI32_V_MF2_M1 |
| 0U, // PseudoVSUXSEG3EI32_V_MF2_M1_MASK |
| 0U, // PseudoVSUXSEG3EI32_V_MF2_MF2 |
| 0U, // PseudoVSUXSEG3EI32_V_MF2_MF2_MASK |
| 0U, // PseudoVSUXSEG3EI32_V_MF2_MF4 |
| 0U, // PseudoVSUXSEG3EI32_V_MF2_MF4_MASK |
| 0U, // PseudoVSUXSEG3EI32_V_MF2_MF8 |
| 0U, // PseudoVSUXSEG3EI32_V_MF2_MF8_MASK |
| 0U, // PseudoVSUXSEG3EI64_V_M1_M1 |
| 0U, // PseudoVSUXSEG3EI64_V_M1_M1_MASK |
| 0U, // PseudoVSUXSEG3EI64_V_M1_MF2 |
| 0U, // PseudoVSUXSEG3EI64_V_M1_MF2_MASK |
| 0U, // PseudoVSUXSEG3EI64_V_M1_MF4 |
| 0U, // PseudoVSUXSEG3EI64_V_M1_MF4_MASK |
| 0U, // PseudoVSUXSEG3EI64_V_M1_MF8 |
| 0U, // PseudoVSUXSEG3EI64_V_M1_MF8_MASK |
| 0U, // PseudoVSUXSEG3EI64_V_M2_M1 |
| 0U, // PseudoVSUXSEG3EI64_V_M2_M1_MASK |
| 0U, // PseudoVSUXSEG3EI64_V_M2_M2 |
| 0U, // PseudoVSUXSEG3EI64_V_M2_M2_MASK |
| 0U, // PseudoVSUXSEG3EI64_V_M2_MF2 |
| 0U, // PseudoVSUXSEG3EI64_V_M2_MF2_MASK |
| 0U, // PseudoVSUXSEG3EI64_V_M2_MF4 |
| 0U, // PseudoVSUXSEG3EI64_V_M2_MF4_MASK |
| 0U, // PseudoVSUXSEG3EI64_V_M4_M1 |
| 0U, // PseudoVSUXSEG3EI64_V_M4_M1_MASK |
| 0U, // PseudoVSUXSEG3EI64_V_M4_M2 |
| 0U, // PseudoVSUXSEG3EI64_V_M4_M2_MASK |
| 0U, // PseudoVSUXSEG3EI64_V_M4_MF2 |
| 0U, // PseudoVSUXSEG3EI64_V_M4_MF2_MASK |
| 0U, // PseudoVSUXSEG3EI64_V_M8_M1 |
| 0U, // PseudoVSUXSEG3EI64_V_M8_M1_MASK |
| 0U, // PseudoVSUXSEG3EI64_V_M8_M2 |
| 0U, // PseudoVSUXSEG3EI64_V_M8_M2_MASK |
| 0U, // PseudoVSUXSEG3EI8_V_M1_M1 |
| 0U, // PseudoVSUXSEG3EI8_V_M1_M1_MASK |
| 0U, // PseudoVSUXSEG3EI8_V_M1_M2 |
| 0U, // PseudoVSUXSEG3EI8_V_M1_M2_MASK |
| 0U, // PseudoVSUXSEG3EI8_V_M2_M2 |
| 0U, // PseudoVSUXSEG3EI8_V_M2_M2_MASK |
| 0U, // PseudoVSUXSEG3EI8_V_MF2_M1 |
| 0U, // PseudoVSUXSEG3EI8_V_MF2_M1_MASK |
| 0U, // PseudoVSUXSEG3EI8_V_MF2_M2 |
| 0U, // PseudoVSUXSEG3EI8_V_MF2_M2_MASK |
| 0U, // PseudoVSUXSEG3EI8_V_MF2_MF2 |
| 0U, // PseudoVSUXSEG3EI8_V_MF2_MF2_MASK |
| 0U, // PseudoVSUXSEG3EI8_V_MF4_M1 |
| 0U, // PseudoVSUXSEG3EI8_V_MF4_M1_MASK |
| 0U, // PseudoVSUXSEG3EI8_V_MF4_M2 |
| 0U, // PseudoVSUXSEG3EI8_V_MF4_M2_MASK |
| 0U, // PseudoVSUXSEG3EI8_V_MF4_MF2 |
| 0U, // PseudoVSUXSEG3EI8_V_MF4_MF2_MASK |
| 0U, // PseudoVSUXSEG3EI8_V_MF4_MF4 |
| 0U, // PseudoVSUXSEG3EI8_V_MF4_MF4_MASK |
| 0U, // PseudoVSUXSEG3EI8_V_MF8_M1 |
| 0U, // PseudoVSUXSEG3EI8_V_MF8_M1_MASK |
| 0U, // PseudoVSUXSEG3EI8_V_MF8_MF2 |
| 0U, // PseudoVSUXSEG3EI8_V_MF8_MF2_MASK |
| 0U, // PseudoVSUXSEG3EI8_V_MF8_MF4 |
| 0U, // PseudoVSUXSEG3EI8_V_MF8_MF4_MASK |
| 0U, // PseudoVSUXSEG3EI8_V_MF8_MF8 |
| 0U, // PseudoVSUXSEG3EI8_V_MF8_MF8_MASK |
| 0U, // PseudoVSUXSEG4EI16_V_M1_M1 |
| 0U, // PseudoVSUXSEG4EI16_V_M1_M1_MASK |
| 0U, // PseudoVSUXSEG4EI16_V_M1_M2 |
| 0U, // PseudoVSUXSEG4EI16_V_M1_M2_MASK |
| 0U, // PseudoVSUXSEG4EI16_V_M1_MF2 |
| 0U, // PseudoVSUXSEG4EI16_V_M1_MF2_MASK |
| 0U, // PseudoVSUXSEG4EI16_V_M2_M1 |
| 0U, // PseudoVSUXSEG4EI16_V_M2_M1_MASK |
| 0U, // PseudoVSUXSEG4EI16_V_M2_M2 |
| 0U, // PseudoVSUXSEG4EI16_V_M2_M2_MASK |
| 0U, // PseudoVSUXSEG4EI16_V_M4_M2 |
| 0U, // PseudoVSUXSEG4EI16_V_M4_M2_MASK |
| 0U, // PseudoVSUXSEG4EI16_V_MF2_M1 |
| 0U, // PseudoVSUXSEG4EI16_V_MF2_M1_MASK |
| 0U, // PseudoVSUXSEG4EI16_V_MF2_M2 |
| 0U, // PseudoVSUXSEG4EI16_V_MF2_M2_MASK |
| 0U, // PseudoVSUXSEG4EI16_V_MF2_MF2 |
| 0U, // PseudoVSUXSEG4EI16_V_MF2_MF2_MASK |
| 0U, // PseudoVSUXSEG4EI16_V_MF2_MF4 |
| 0U, // PseudoVSUXSEG4EI16_V_MF2_MF4_MASK |
| 0U, // PseudoVSUXSEG4EI16_V_MF4_M1 |
| 0U, // PseudoVSUXSEG4EI16_V_MF4_M1_MASK |
| 0U, // PseudoVSUXSEG4EI16_V_MF4_MF2 |
| 0U, // PseudoVSUXSEG4EI16_V_MF4_MF2_MASK |
| 0U, // PseudoVSUXSEG4EI16_V_MF4_MF4 |
| 0U, // PseudoVSUXSEG4EI16_V_MF4_MF4_MASK |
| 0U, // PseudoVSUXSEG4EI16_V_MF4_MF8 |
| 0U, // PseudoVSUXSEG4EI16_V_MF4_MF8_MASK |
| 0U, // PseudoVSUXSEG4EI32_V_M1_M1 |
| 0U, // PseudoVSUXSEG4EI32_V_M1_M1_MASK |
| 0U, // PseudoVSUXSEG4EI32_V_M1_M2 |
| 0U, // PseudoVSUXSEG4EI32_V_M1_M2_MASK |
| 0U, // PseudoVSUXSEG4EI32_V_M1_MF2 |
| 0U, // PseudoVSUXSEG4EI32_V_M1_MF2_MASK |
| 0U, // PseudoVSUXSEG4EI32_V_M1_MF4 |
| 0U, // PseudoVSUXSEG4EI32_V_M1_MF4_MASK |
| 0U, // PseudoVSUXSEG4EI32_V_M2_M1 |
| 0U, // PseudoVSUXSEG4EI32_V_M2_M1_MASK |
| 0U, // PseudoVSUXSEG4EI32_V_M2_M2 |
| 0U, // PseudoVSUXSEG4EI32_V_M2_M2_MASK |
| 0U, // PseudoVSUXSEG4EI32_V_M2_MF2 |
| 0U, // PseudoVSUXSEG4EI32_V_M2_MF2_MASK |
| 0U, // PseudoVSUXSEG4EI32_V_M4_M1 |
| 0U, // PseudoVSUXSEG4EI32_V_M4_M1_MASK |
| 0U, // PseudoVSUXSEG4EI32_V_M4_M2 |
| 0U, // PseudoVSUXSEG4EI32_V_M4_M2_MASK |
| 0U, // PseudoVSUXSEG4EI32_V_M8_M2 |
| 0U, // PseudoVSUXSEG4EI32_V_M8_M2_MASK |
| 0U, // PseudoVSUXSEG4EI32_V_MF2_M1 |
| 0U, // PseudoVSUXSEG4EI32_V_MF2_M1_MASK |
| 0U, // PseudoVSUXSEG4EI32_V_MF2_MF2 |
| 0U, // PseudoVSUXSEG4EI32_V_MF2_MF2_MASK |
| 0U, // PseudoVSUXSEG4EI32_V_MF2_MF4 |
| 0U, // PseudoVSUXSEG4EI32_V_MF2_MF4_MASK |
| 0U, // PseudoVSUXSEG4EI32_V_MF2_MF8 |
| 0U, // PseudoVSUXSEG4EI32_V_MF2_MF8_MASK |
| 0U, // PseudoVSUXSEG4EI64_V_M1_M1 |
| 0U, // PseudoVSUXSEG4EI64_V_M1_M1_MASK |
| 0U, // PseudoVSUXSEG4EI64_V_M1_MF2 |
| 0U, // PseudoVSUXSEG4EI64_V_M1_MF2_MASK |
| 0U, // PseudoVSUXSEG4EI64_V_M1_MF4 |
| 0U, // PseudoVSUXSEG4EI64_V_M1_MF4_MASK |
| 0U, // PseudoVSUXSEG4EI64_V_M1_MF8 |
| 0U, // PseudoVSUXSEG4EI64_V_M1_MF8_MASK |
| 0U, // PseudoVSUXSEG4EI64_V_M2_M1 |
| 0U, // PseudoVSUXSEG4EI64_V_M2_M1_MASK |
| 0U, // PseudoVSUXSEG4EI64_V_M2_M2 |
| 0U, // PseudoVSUXSEG4EI64_V_M2_M2_MASK |
| 0U, // PseudoVSUXSEG4EI64_V_M2_MF2 |
| 0U, // PseudoVSUXSEG4EI64_V_M2_MF2_MASK |
| 0U, // PseudoVSUXSEG4EI64_V_M2_MF4 |
| 0U, // PseudoVSUXSEG4EI64_V_M2_MF4_MASK |
| 0U, // PseudoVSUXSEG4EI64_V_M4_M1 |
| 0U, // PseudoVSUXSEG4EI64_V_M4_M1_MASK |
| 0U, // PseudoVSUXSEG4EI64_V_M4_M2 |
| 0U, // PseudoVSUXSEG4EI64_V_M4_M2_MASK |
| 0U, // PseudoVSUXSEG4EI64_V_M4_MF2 |
| 0U, // PseudoVSUXSEG4EI64_V_M4_MF2_MASK |
| 0U, // PseudoVSUXSEG4EI64_V_M8_M1 |
| 0U, // PseudoVSUXSEG4EI64_V_M8_M1_MASK |
| 0U, // PseudoVSUXSEG4EI64_V_M8_M2 |
| 0U, // PseudoVSUXSEG4EI64_V_M8_M2_MASK |
| 0U, // PseudoVSUXSEG4EI8_V_M1_M1 |
| 0U, // PseudoVSUXSEG4EI8_V_M1_M1_MASK |
| 0U, // PseudoVSUXSEG4EI8_V_M1_M2 |
| 0U, // PseudoVSUXSEG4EI8_V_M1_M2_MASK |
| 0U, // PseudoVSUXSEG4EI8_V_M2_M2 |
| 0U, // PseudoVSUXSEG4EI8_V_M2_M2_MASK |
| 0U, // PseudoVSUXSEG4EI8_V_MF2_M1 |
| 0U, // PseudoVSUXSEG4EI8_V_MF2_M1_MASK |
| 0U, // PseudoVSUXSEG4EI8_V_MF2_M2 |
| 0U, // PseudoVSUXSEG4EI8_V_MF2_M2_MASK |
| 0U, // PseudoVSUXSEG4EI8_V_MF2_MF2 |
| 0U, // PseudoVSUXSEG4EI8_V_MF2_MF2_MASK |
| 0U, // PseudoVSUXSEG4EI8_V_MF4_M1 |
| 0U, // PseudoVSUXSEG4EI8_V_MF4_M1_MASK |
| 0U, // PseudoVSUXSEG4EI8_V_MF4_M2 |
| 0U, // PseudoVSUXSEG4EI8_V_MF4_M2_MASK |
| 0U, // PseudoVSUXSEG4EI8_V_MF4_MF2 |
| 0U, // PseudoVSUXSEG4EI8_V_MF4_MF2_MASK |
| 0U, // PseudoVSUXSEG4EI8_V_MF4_MF4 |
| 0U, // PseudoVSUXSEG4EI8_V_MF4_MF4_MASK |
| 0U, // PseudoVSUXSEG4EI8_V_MF8_M1 |
| 0U, // PseudoVSUXSEG4EI8_V_MF8_M1_MASK |
| 0U, // PseudoVSUXSEG4EI8_V_MF8_MF2 |
| 0U, // PseudoVSUXSEG4EI8_V_MF8_MF2_MASK |
| 0U, // PseudoVSUXSEG4EI8_V_MF8_MF4 |
| 0U, // PseudoVSUXSEG4EI8_V_MF8_MF4_MASK |
| 0U, // PseudoVSUXSEG4EI8_V_MF8_MF8 |
| 0U, // PseudoVSUXSEG4EI8_V_MF8_MF8_MASK |
| 0U, // PseudoVSUXSEG5EI16_V_M1_M1 |
| 0U, // PseudoVSUXSEG5EI16_V_M1_M1_MASK |
| 0U, // PseudoVSUXSEG5EI16_V_M1_MF2 |
| 0U, // PseudoVSUXSEG5EI16_V_M1_MF2_MASK |
| 0U, // PseudoVSUXSEG5EI16_V_M2_M1 |
| 0U, // PseudoVSUXSEG5EI16_V_M2_M1_MASK |
| 0U, // PseudoVSUXSEG5EI16_V_MF2_M1 |
| 0U, // PseudoVSUXSEG5EI16_V_MF2_M1_MASK |
| 0U, // PseudoVSUXSEG5EI16_V_MF2_MF2 |
| 0U, // PseudoVSUXSEG5EI16_V_MF2_MF2_MASK |
| 0U, // PseudoVSUXSEG5EI16_V_MF2_MF4 |
| 0U, // PseudoVSUXSEG5EI16_V_MF2_MF4_MASK |
| 0U, // PseudoVSUXSEG5EI16_V_MF4_M1 |
| 0U, // PseudoVSUXSEG5EI16_V_MF4_M1_MASK |
| 0U, // PseudoVSUXSEG5EI16_V_MF4_MF2 |
| 0U, // PseudoVSUXSEG5EI16_V_MF4_MF2_MASK |
| 0U, // PseudoVSUXSEG5EI16_V_MF4_MF4 |
| 0U, // PseudoVSUXSEG5EI16_V_MF4_MF4_MASK |
| 0U, // PseudoVSUXSEG5EI16_V_MF4_MF8 |
| 0U, // PseudoVSUXSEG5EI16_V_MF4_MF8_MASK |
| 0U, // PseudoVSUXSEG5EI32_V_M1_M1 |
| 0U, // PseudoVSUXSEG5EI32_V_M1_M1_MASK |
| 0U, // PseudoVSUXSEG5EI32_V_M1_MF2 |
| 0U, // PseudoVSUXSEG5EI32_V_M1_MF2_MASK |
| 0U, // PseudoVSUXSEG5EI32_V_M1_MF4 |
| 0U, // PseudoVSUXSEG5EI32_V_M1_MF4_MASK |
| 0U, // PseudoVSUXSEG5EI32_V_M2_M1 |
| 0U, // PseudoVSUXSEG5EI32_V_M2_M1_MASK |
| 0U, // PseudoVSUXSEG5EI32_V_M2_MF2 |
| 0U, // PseudoVSUXSEG5EI32_V_M2_MF2_MASK |
| 0U, // PseudoVSUXSEG5EI32_V_M4_M1 |
| 0U, // PseudoVSUXSEG5EI32_V_M4_M1_MASK |
| 0U, // PseudoVSUXSEG5EI32_V_MF2_M1 |
| 0U, // PseudoVSUXSEG5EI32_V_MF2_M1_MASK |
| 0U, // PseudoVSUXSEG5EI32_V_MF2_MF2 |
| 0U, // PseudoVSUXSEG5EI32_V_MF2_MF2_MASK |
| 0U, // PseudoVSUXSEG5EI32_V_MF2_MF4 |
| 0U, // PseudoVSUXSEG5EI32_V_MF2_MF4_MASK |
| 0U, // PseudoVSUXSEG5EI32_V_MF2_MF8 |
| 0U, // PseudoVSUXSEG5EI32_V_MF2_MF8_MASK |
| 0U, // PseudoVSUXSEG5EI64_V_M1_M1 |
| 0U, // PseudoVSUXSEG5EI64_V_M1_M1_MASK |
| 0U, // PseudoVSUXSEG5EI64_V_M1_MF2 |
| 0U, // PseudoVSUXSEG5EI64_V_M1_MF2_MASK |
| 0U, // PseudoVSUXSEG5EI64_V_M1_MF4 |
| 0U, // PseudoVSUXSEG5EI64_V_M1_MF4_MASK |
| 0U, // PseudoVSUXSEG5EI64_V_M1_MF8 |
| 0U, // PseudoVSUXSEG5EI64_V_M1_MF8_MASK |
| 0U, // PseudoVSUXSEG5EI64_V_M2_M1 |
| 0U, // PseudoVSUXSEG5EI64_V_M2_M1_MASK |
| 0U, // PseudoVSUXSEG5EI64_V_M2_MF2 |
| 0U, // PseudoVSUXSEG5EI64_V_M2_MF2_MASK |
| 0U, // PseudoVSUXSEG5EI64_V_M2_MF4 |
| 0U, // PseudoVSUXSEG5EI64_V_M2_MF4_MASK |
| 0U, // PseudoVSUXSEG5EI64_V_M4_M1 |
| 0U, // PseudoVSUXSEG5EI64_V_M4_M1_MASK |
| 0U, // PseudoVSUXSEG5EI64_V_M4_MF2 |
| 0U, // PseudoVSUXSEG5EI64_V_M4_MF2_MASK |
| 0U, // PseudoVSUXSEG5EI64_V_M8_M1 |
| 0U, // PseudoVSUXSEG5EI64_V_M8_M1_MASK |
| 0U, // PseudoVSUXSEG5EI8_V_M1_M1 |
| 0U, // PseudoVSUXSEG5EI8_V_M1_M1_MASK |
| 0U, // PseudoVSUXSEG5EI8_V_MF2_M1 |
| 0U, // PseudoVSUXSEG5EI8_V_MF2_M1_MASK |
| 0U, // PseudoVSUXSEG5EI8_V_MF2_MF2 |
| 0U, // PseudoVSUXSEG5EI8_V_MF2_MF2_MASK |
| 0U, // PseudoVSUXSEG5EI8_V_MF4_M1 |
| 0U, // PseudoVSUXSEG5EI8_V_MF4_M1_MASK |
| 0U, // PseudoVSUXSEG5EI8_V_MF4_MF2 |
| 0U, // PseudoVSUXSEG5EI8_V_MF4_MF2_MASK |
| 0U, // PseudoVSUXSEG5EI8_V_MF4_MF4 |
| 0U, // PseudoVSUXSEG5EI8_V_MF4_MF4_MASK |
| 0U, // PseudoVSUXSEG5EI8_V_MF8_M1 |
| 0U, // PseudoVSUXSEG5EI8_V_MF8_M1_MASK |
| 0U, // PseudoVSUXSEG5EI8_V_MF8_MF2 |
| 0U, // PseudoVSUXSEG5EI8_V_MF8_MF2_MASK |
| 0U, // PseudoVSUXSEG5EI8_V_MF8_MF4 |
| 0U, // PseudoVSUXSEG5EI8_V_MF8_MF4_MASK |
| 0U, // PseudoVSUXSEG5EI8_V_MF8_MF8 |
| 0U, // PseudoVSUXSEG5EI8_V_MF8_MF8_MASK |
| 0U, // PseudoVSUXSEG6EI16_V_M1_M1 |
| 0U, // PseudoVSUXSEG6EI16_V_M1_M1_MASK |
| 0U, // PseudoVSUXSEG6EI16_V_M1_MF2 |
| 0U, // PseudoVSUXSEG6EI16_V_M1_MF2_MASK |
| 0U, // PseudoVSUXSEG6EI16_V_M2_M1 |
| 0U, // PseudoVSUXSEG6EI16_V_M2_M1_MASK |
| 0U, // PseudoVSUXSEG6EI16_V_MF2_M1 |
| 0U, // PseudoVSUXSEG6EI16_V_MF2_M1_MASK |
| 0U, // PseudoVSUXSEG6EI16_V_MF2_MF2 |
| 0U, // PseudoVSUXSEG6EI16_V_MF2_MF2_MASK |
| 0U, // PseudoVSUXSEG6EI16_V_MF2_MF4 |
| 0U, // PseudoVSUXSEG6EI16_V_MF2_MF4_MASK |
| 0U, // PseudoVSUXSEG6EI16_V_MF4_M1 |
| 0U, // PseudoVSUXSEG6EI16_V_MF4_M1_MASK |
| 0U, // PseudoVSUXSEG6EI16_V_MF4_MF2 |
| 0U, // PseudoVSUXSEG6EI16_V_MF4_MF2_MASK |
| 0U, // PseudoVSUXSEG6EI16_V_MF4_MF4 |
| 0U, // PseudoVSUXSEG6EI16_V_MF4_MF4_MASK |
| 0U, // PseudoVSUXSEG6EI16_V_MF4_MF8 |
| 0U, // PseudoVSUXSEG6EI16_V_MF4_MF8_MASK |
| 0U, // PseudoVSUXSEG6EI32_V_M1_M1 |
| 0U, // PseudoVSUXSEG6EI32_V_M1_M1_MASK |
| 0U, // PseudoVSUXSEG6EI32_V_M1_MF2 |
| 0U, // PseudoVSUXSEG6EI32_V_M1_MF2_MASK |
| 0U, // PseudoVSUXSEG6EI32_V_M1_MF4 |
| 0U, // PseudoVSUXSEG6EI32_V_M1_MF4_MASK |
| 0U, // PseudoVSUXSEG6EI32_V_M2_M1 |
| 0U, // PseudoVSUXSEG6EI32_V_M2_M1_MASK |
| 0U, // PseudoVSUXSEG6EI32_V_M2_MF2 |
| 0U, // PseudoVSUXSEG6EI32_V_M2_MF2_MASK |
| 0U, // PseudoVSUXSEG6EI32_V_M4_M1 |
| 0U, // PseudoVSUXSEG6EI32_V_M4_M1_MASK |
| 0U, // PseudoVSUXSEG6EI32_V_MF2_M1 |
| 0U, // PseudoVSUXSEG6EI32_V_MF2_M1_MASK |
| 0U, // PseudoVSUXSEG6EI32_V_MF2_MF2 |
| 0U, // PseudoVSUXSEG6EI32_V_MF2_MF2_MASK |
| 0U, // PseudoVSUXSEG6EI32_V_MF2_MF4 |
| 0U, // PseudoVSUXSEG6EI32_V_MF2_MF4_MASK |
| 0U, // PseudoVSUXSEG6EI32_V_MF2_MF8 |
| 0U, // PseudoVSUXSEG6EI32_V_MF2_MF8_MASK |
| 0U, // PseudoVSUXSEG6EI64_V_M1_M1 |
| 0U, // PseudoVSUXSEG6EI64_V_M1_M1_MASK |
| 0U, // PseudoVSUXSEG6EI64_V_M1_MF2 |
| 0U, // PseudoVSUXSEG6EI64_V_M1_MF2_MASK |
| 0U, // PseudoVSUXSEG6EI64_V_M1_MF4 |
| 0U, // PseudoVSUXSEG6EI64_V_M1_MF4_MASK |
| 0U, // PseudoVSUXSEG6EI64_V_M1_MF8 |
| 0U, // PseudoVSUXSEG6EI64_V_M1_MF8_MASK |
| 0U, // PseudoVSUXSEG6EI64_V_M2_M1 |
| 0U, // PseudoVSUXSEG6EI64_V_M2_M1_MASK |
| 0U, // PseudoVSUXSEG6EI64_V_M2_MF2 |
| 0U, // PseudoVSUXSEG6EI64_V_M2_MF2_MASK |
| 0U, // PseudoVSUXSEG6EI64_V_M2_MF4 |
| 0U, // PseudoVSUXSEG6EI64_V_M2_MF4_MASK |
| 0U, // PseudoVSUXSEG6EI64_V_M4_M1 |
| 0U, // PseudoVSUXSEG6EI64_V_M4_M1_MASK |
| 0U, // PseudoVSUXSEG6EI64_V_M4_MF2 |
| 0U, // PseudoVSUXSEG6EI64_V_M4_MF2_MASK |
| 0U, // PseudoVSUXSEG6EI64_V_M8_M1 |
| 0U, // PseudoVSUXSEG6EI64_V_M8_M1_MASK |
| 0U, // PseudoVSUXSEG6EI8_V_M1_M1 |
| 0U, // PseudoVSUXSEG6EI8_V_M1_M1_MASK |
| 0U, // PseudoVSUXSEG6EI8_V_MF2_M1 |
| 0U, // PseudoVSUXSEG6EI8_V_MF2_M1_MASK |
| 0U, // PseudoVSUXSEG6EI8_V_MF2_MF2 |
| 0U, // PseudoVSUXSEG6EI8_V_MF2_MF2_MASK |
| 0U, // PseudoVSUXSEG6EI8_V_MF4_M1 |
| 0U, // PseudoVSUXSEG6EI8_V_MF4_M1_MASK |
| 0U, // PseudoVSUXSEG6EI8_V_MF4_MF2 |
| 0U, // PseudoVSUXSEG6EI8_V_MF4_MF2_MASK |
| 0U, // PseudoVSUXSEG6EI8_V_MF4_MF4 |
| 0U, // PseudoVSUXSEG6EI8_V_MF4_MF4_MASK |
| 0U, // PseudoVSUXSEG6EI8_V_MF8_M1 |
| 0U, // PseudoVSUXSEG6EI8_V_MF8_M1_MASK |
| 0U, // PseudoVSUXSEG6EI8_V_MF8_MF2 |
| 0U, // PseudoVSUXSEG6EI8_V_MF8_MF2_MASK |
| 0U, // PseudoVSUXSEG6EI8_V_MF8_MF4 |
| 0U, // PseudoVSUXSEG6EI8_V_MF8_MF4_MASK |
| 0U, // PseudoVSUXSEG6EI8_V_MF8_MF8 |
| 0U, // PseudoVSUXSEG6EI8_V_MF8_MF8_MASK |
| 0U, // PseudoVSUXSEG7EI16_V_M1_M1 |
| 0U, // PseudoVSUXSEG7EI16_V_M1_M1_MASK |
| 0U, // PseudoVSUXSEG7EI16_V_M1_MF2 |
| 0U, // PseudoVSUXSEG7EI16_V_M1_MF2_MASK |
| 0U, // PseudoVSUXSEG7EI16_V_M2_M1 |
| 0U, // PseudoVSUXSEG7EI16_V_M2_M1_MASK |
| 0U, // PseudoVSUXSEG7EI16_V_MF2_M1 |
| 0U, // PseudoVSUXSEG7EI16_V_MF2_M1_MASK |
| 0U, // PseudoVSUXSEG7EI16_V_MF2_MF2 |
| 0U, // PseudoVSUXSEG7EI16_V_MF2_MF2_MASK |
| 0U, // PseudoVSUXSEG7EI16_V_MF2_MF4 |
| 0U, // PseudoVSUXSEG7EI16_V_MF2_MF4_MASK |
| 0U, // PseudoVSUXSEG7EI16_V_MF4_M1 |
| 0U, // PseudoVSUXSEG7EI16_V_MF4_M1_MASK |
| 0U, // PseudoVSUXSEG7EI16_V_MF4_MF2 |
| 0U, // PseudoVSUXSEG7EI16_V_MF4_MF2_MASK |
| 0U, // PseudoVSUXSEG7EI16_V_MF4_MF4 |
| 0U, // PseudoVSUXSEG7EI16_V_MF4_MF4_MASK |
| 0U, // PseudoVSUXSEG7EI16_V_MF4_MF8 |
| 0U, // PseudoVSUXSEG7EI16_V_MF4_MF8_MASK |
| 0U, // PseudoVSUXSEG7EI32_V_M1_M1 |
| 0U, // PseudoVSUXSEG7EI32_V_M1_M1_MASK |
| 0U, // PseudoVSUXSEG7EI32_V_M1_MF2 |
| 0U, // PseudoVSUXSEG7EI32_V_M1_MF2_MASK |
| 0U, // PseudoVSUXSEG7EI32_V_M1_MF4 |
| 0U, // PseudoVSUXSEG7EI32_V_M1_MF4_MASK |
| 0U, // PseudoVSUXSEG7EI32_V_M2_M1 |
| 0U, // PseudoVSUXSEG7EI32_V_M2_M1_MASK |
| 0U, // PseudoVSUXSEG7EI32_V_M2_MF2 |
| 0U, // PseudoVSUXSEG7EI32_V_M2_MF2_MASK |
| 0U, // PseudoVSUXSEG7EI32_V_M4_M1 |
| 0U, // PseudoVSUXSEG7EI32_V_M4_M1_MASK |
| 0U, // PseudoVSUXSEG7EI32_V_MF2_M1 |
| 0U, // PseudoVSUXSEG7EI32_V_MF2_M1_MASK |
| 0U, // PseudoVSUXSEG7EI32_V_MF2_MF2 |
| 0U, // PseudoVSUXSEG7EI32_V_MF2_MF2_MASK |
| 0U, // PseudoVSUXSEG7EI32_V_MF2_MF4 |
| 0U, // PseudoVSUXSEG7EI32_V_MF2_MF4_MASK |
| 0U, // PseudoVSUXSEG7EI32_V_MF2_MF8 |
| 0U, // PseudoVSUXSEG7EI32_V_MF2_MF8_MASK |
| 0U, // PseudoVSUXSEG7EI64_V_M1_M1 |
| 0U, // PseudoVSUXSEG7EI64_V_M1_M1_MASK |
| 0U, // PseudoVSUXSEG7EI64_V_M1_MF2 |
| 0U, // PseudoVSUXSEG7EI64_V_M1_MF2_MASK |
| 0U, // PseudoVSUXSEG7EI64_V_M1_MF4 |
| 0U, // PseudoVSUXSEG7EI64_V_M1_MF4_MASK |
| 0U, // PseudoVSUXSEG7EI64_V_M1_MF8 |
| 0U, // PseudoVSUXSEG7EI64_V_M1_MF8_MASK |
| 0U, // PseudoVSUXSEG7EI64_V_M2_M1 |
| 0U, // PseudoVSUXSEG7EI64_V_M2_M1_MASK |
| 0U, // PseudoVSUXSEG7EI64_V_M2_MF2 |
| 0U, // PseudoVSUXSEG7EI64_V_M2_MF2_MASK |
| 0U, // PseudoVSUXSEG7EI64_V_M2_MF4 |
| 0U, // PseudoVSUXSEG7EI64_V_M2_MF4_MASK |
| 0U, // PseudoVSUXSEG7EI64_V_M4_M1 |
| 0U, // PseudoVSUXSEG7EI64_V_M4_M1_MASK |
| 0U, // PseudoVSUXSEG7EI64_V_M4_MF2 |
| 0U, // PseudoVSUXSEG7EI64_V_M4_MF2_MASK |
| 0U, // PseudoVSUXSEG7EI64_V_M8_M1 |
| 0U, // PseudoVSUXSEG7EI64_V_M8_M1_MASK |
| 0U, // PseudoVSUXSEG7EI8_V_M1_M1 |
| 0U, // PseudoVSUXSEG7EI8_V_M1_M1_MASK |
| 0U, // PseudoVSUXSEG7EI8_V_MF2_M1 |
| 0U, // PseudoVSUXSEG7EI8_V_MF2_M1_MASK |
| 0U, // PseudoVSUXSEG7EI8_V_MF2_MF2 |
| 0U, // PseudoVSUXSEG7EI8_V_MF2_MF2_MASK |
| 0U, // PseudoVSUXSEG7EI8_V_MF4_M1 |
| 0U, // PseudoVSUXSEG7EI8_V_MF4_M1_MASK |
| 0U, // PseudoVSUXSEG7EI8_V_MF4_MF2 |
| 0U, // PseudoVSUXSEG7EI8_V_MF4_MF2_MASK |
| 0U, // PseudoVSUXSEG7EI8_V_MF4_MF4 |
| 0U, // PseudoVSUXSEG7EI8_V_MF4_MF4_MASK |
| 0U, // PseudoVSUXSEG7EI8_V_MF8_M1 |
| 0U, // PseudoVSUXSEG7EI8_V_MF8_M1_MASK |
| 0U, // PseudoVSUXSEG7EI8_V_MF8_MF2 |
| 0U, // PseudoVSUXSEG7EI8_V_MF8_MF2_MASK |
| 0U, // PseudoVSUXSEG7EI8_V_MF8_MF4 |
| 0U, // PseudoVSUXSEG7EI8_V_MF8_MF4_MASK |
| 0U, // PseudoVSUXSEG7EI8_V_MF8_MF8 |
| 0U, // PseudoVSUXSEG7EI8_V_MF8_MF8_MASK |
| 0U, // PseudoVSUXSEG8EI16_V_M1_M1 |
| 0U, // PseudoVSUXSEG8EI16_V_M1_M1_MASK |
| 0U, // PseudoVSUXSEG8EI16_V_M1_MF2 |
| 0U, // PseudoVSUXSEG8EI16_V_M1_MF2_MASK |
| 0U, // PseudoVSUXSEG8EI16_V_M2_M1 |
| 0U, // PseudoVSUXSEG8EI16_V_M2_M1_MASK |
| 0U, // PseudoVSUXSEG8EI16_V_MF2_M1 |
| 0U, // PseudoVSUXSEG8EI16_V_MF2_M1_MASK |
| 0U, // PseudoVSUXSEG8EI16_V_MF2_MF2 |
| 0U, // PseudoVSUXSEG8EI16_V_MF2_MF2_MASK |
| 0U, // PseudoVSUXSEG8EI16_V_MF2_MF4 |
| 0U, // PseudoVSUXSEG8EI16_V_MF2_MF4_MASK |
| 0U, // PseudoVSUXSEG8EI16_V_MF4_M1 |
| 0U, // PseudoVSUXSEG8EI16_V_MF4_M1_MASK |
| 0U, // PseudoVSUXSEG8EI16_V_MF4_MF2 |
| 0U, // PseudoVSUXSEG8EI16_V_MF4_MF2_MASK |
| 0U, // PseudoVSUXSEG8EI16_V_MF4_MF4 |
| 0U, // PseudoVSUXSEG8EI16_V_MF4_MF4_MASK |
| 0U, // PseudoVSUXSEG8EI16_V_MF4_MF8 |
| 0U, // PseudoVSUXSEG8EI16_V_MF4_MF8_MASK |
| 0U, // PseudoVSUXSEG8EI32_V_M1_M1 |
| 0U, // PseudoVSUXSEG8EI32_V_M1_M1_MASK |
| 0U, // PseudoVSUXSEG8EI32_V_M1_MF2 |
| 0U, // PseudoVSUXSEG8EI32_V_M1_MF2_MASK |
| 0U, // PseudoVSUXSEG8EI32_V_M1_MF4 |
| 0U, // PseudoVSUXSEG8EI32_V_M1_MF4_MASK |
| 0U, // PseudoVSUXSEG8EI32_V_M2_M1 |
| 0U, // PseudoVSUXSEG8EI32_V_M2_M1_MASK |
| 0U, // PseudoVSUXSEG8EI32_V_M2_MF2 |
| 0U, // PseudoVSUXSEG8EI32_V_M2_MF2_MASK |
| 0U, // PseudoVSUXSEG8EI32_V_M4_M1 |
| 0U, // PseudoVSUXSEG8EI32_V_M4_M1_MASK |
| 0U, // PseudoVSUXSEG8EI32_V_MF2_M1 |
| 0U, // PseudoVSUXSEG8EI32_V_MF2_M1_MASK |
| 0U, // PseudoVSUXSEG8EI32_V_MF2_MF2 |
| 0U, // PseudoVSUXSEG8EI32_V_MF2_MF2_MASK |
| 0U, // PseudoVSUXSEG8EI32_V_MF2_MF4 |
| 0U, // PseudoVSUXSEG8EI32_V_MF2_MF4_MASK |
| 0U, // PseudoVSUXSEG8EI32_V_MF2_MF8 |
| 0U, // PseudoVSUXSEG8EI32_V_MF2_MF8_MASK |
| 0U, // PseudoVSUXSEG8EI64_V_M1_M1 |
| 0U, // PseudoVSUXSEG8EI64_V_M1_M1_MASK |
| 0U, // PseudoVSUXSEG8EI64_V_M1_MF2 |
| 0U, // PseudoVSUXSEG8EI64_V_M1_MF2_MASK |
| 0U, // PseudoVSUXSEG8EI64_V_M1_MF4 |
| 0U, // PseudoVSUXSEG8EI64_V_M1_MF4_MASK |
| 0U, // PseudoVSUXSEG8EI64_V_M1_MF8 |
| 0U, // PseudoVSUXSEG8EI64_V_M1_MF8_MASK |
| 0U, // PseudoVSUXSEG8EI64_V_M2_M1 |
| 0U, // PseudoVSUXSEG8EI64_V_M2_M1_MASK |
| 0U, // PseudoVSUXSEG8EI64_V_M2_MF2 |
| 0U, // PseudoVSUXSEG8EI64_V_M2_MF2_MASK |
| 0U, // PseudoVSUXSEG8EI64_V_M2_MF4 |
| 0U, // PseudoVSUXSEG8EI64_V_M2_MF4_MASK |
| 0U, // PseudoVSUXSEG8EI64_V_M4_M1 |
| 0U, // PseudoVSUXSEG8EI64_V_M4_M1_MASK |
| 0U, // PseudoVSUXSEG8EI64_V_M4_MF2 |
| 0U, // PseudoVSUXSEG8EI64_V_M4_MF2_MASK |
| 0U, // PseudoVSUXSEG8EI64_V_M8_M1 |
| 0U, // PseudoVSUXSEG8EI64_V_M8_M1_MASK |
| 0U, // PseudoVSUXSEG8EI8_V_M1_M1 |
| 0U, // PseudoVSUXSEG8EI8_V_M1_M1_MASK |
| 0U, // PseudoVSUXSEG8EI8_V_MF2_M1 |
| 0U, // PseudoVSUXSEG8EI8_V_MF2_M1_MASK |
| 0U, // PseudoVSUXSEG8EI8_V_MF2_MF2 |
| 0U, // PseudoVSUXSEG8EI8_V_MF2_MF2_MASK |
| 0U, // PseudoVSUXSEG8EI8_V_MF4_M1 |
| 0U, // PseudoVSUXSEG8EI8_V_MF4_M1_MASK |
| 0U, // PseudoVSUXSEG8EI8_V_MF4_MF2 |
| 0U, // PseudoVSUXSEG8EI8_V_MF4_MF2_MASK |
| 0U, // PseudoVSUXSEG8EI8_V_MF4_MF4 |
| 0U, // PseudoVSUXSEG8EI8_V_MF4_MF4_MASK |
| 0U, // PseudoVSUXSEG8EI8_V_MF8_M1 |
| 0U, // PseudoVSUXSEG8EI8_V_MF8_M1_MASK |
| 0U, // PseudoVSUXSEG8EI8_V_MF8_MF2 |
| 0U, // PseudoVSUXSEG8EI8_V_MF8_MF2_MASK |
| 0U, // PseudoVSUXSEG8EI8_V_MF8_MF4 |
| 0U, // PseudoVSUXSEG8EI8_V_MF8_MF4_MASK |
| 0U, // PseudoVSUXSEG8EI8_V_MF8_MF8 |
| 0U, // PseudoVSUXSEG8EI8_V_MF8_MF8_MASK |
| 0U, // PseudoVWADDU_VV_M1 |
| 0U, // PseudoVWADDU_VV_M1_MASK |
| 0U, // PseudoVWADDU_VV_M1_TU |
| 0U, // PseudoVWADDU_VV_M2 |
| 0U, // PseudoVWADDU_VV_M2_MASK |
| 0U, // PseudoVWADDU_VV_M2_TU |
| 0U, // PseudoVWADDU_VV_M4 |
| 0U, // PseudoVWADDU_VV_M4_MASK |
| 0U, // PseudoVWADDU_VV_M4_TU |
| 0U, // PseudoVWADDU_VV_MF2 |
| 0U, // PseudoVWADDU_VV_MF2_MASK |
| 0U, // PseudoVWADDU_VV_MF2_TU |
| 0U, // PseudoVWADDU_VV_MF4 |
| 0U, // PseudoVWADDU_VV_MF4_MASK |
| 0U, // PseudoVWADDU_VV_MF4_TU |
| 0U, // PseudoVWADDU_VV_MF8 |
| 0U, // PseudoVWADDU_VV_MF8_MASK |
| 0U, // PseudoVWADDU_VV_MF8_TU |
| 0U, // PseudoVWADDU_VX_M1 |
| 0U, // PseudoVWADDU_VX_M1_MASK |
| 0U, // PseudoVWADDU_VX_M1_TU |
| 0U, // PseudoVWADDU_VX_M2 |
| 0U, // PseudoVWADDU_VX_M2_MASK |
| 0U, // PseudoVWADDU_VX_M2_TU |
| 0U, // PseudoVWADDU_VX_M4 |
| 0U, // PseudoVWADDU_VX_M4_MASK |
| 0U, // PseudoVWADDU_VX_M4_TU |
| 0U, // PseudoVWADDU_VX_MF2 |
| 0U, // PseudoVWADDU_VX_MF2_MASK |
| 0U, // PseudoVWADDU_VX_MF2_TU |
| 0U, // PseudoVWADDU_VX_MF4 |
| 0U, // PseudoVWADDU_VX_MF4_MASK |
| 0U, // PseudoVWADDU_VX_MF4_TU |
| 0U, // PseudoVWADDU_VX_MF8 |
| 0U, // PseudoVWADDU_VX_MF8_MASK |
| 0U, // PseudoVWADDU_VX_MF8_TU |
| 0U, // PseudoVWADDU_WV_M1 |
| 0U, // PseudoVWADDU_WV_M1_MASK |
| 0U, // PseudoVWADDU_WV_M1_MASK_TIED |
| 0U, // PseudoVWADDU_WV_M1_TIED |
| 0U, // PseudoVWADDU_WV_M1_TU |
| 0U, // PseudoVWADDU_WV_M2 |
| 0U, // PseudoVWADDU_WV_M2_MASK |
| 0U, // PseudoVWADDU_WV_M2_MASK_TIED |
| 0U, // PseudoVWADDU_WV_M2_TIED |
| 0U, // PseudoVWADDU_WV_M2_TU |
| 0U, // PseudoVWADDU_WV_M4 |
| 0U, // PseudoVWADDU_WV_M4_MASK |
| 0U, // PseudoVWADDU_WV_M4_MASK_TIED |
| 0U, // PseudoVWADDU_WV_M4_TIED |
| 0U, // PseudoVWADDU_WV_M4_TU |
| 0U, // PseudoVWADDU_WV_MF2 |
| 0U, // PseudoVWADDU_WV_MF2_MASK |
| 0U, // PseudoVWADDU_WV_MF2_MASK_TIED |
| 0U, // PseudoVWADDU_WV_MF2_TIED |
| 0U, // PseudoVWADDU_WV_MF2_TU |
| 0U, // PseudoVWADDU_WV_MF4 |
| 0U, // PseudoVWADDU_WV_MF4_MASK |
| 0U, // PseudoVWADDU_WV_MF4_MASK_TIED |
| 0U, // PseudoVWADDU_WV_MF4_TIED |
| 0U, // PseudoVWADDU_WV_MF4_TU |
| 0U, // PseudoVWADDU_WV_MF8 |
| 0U, // PseudoVWADDU_WV_MF8_MASK |
| 0U, // PseudoVWADDU_WV_MF8_MASK_TIED |
| 0U, // PseudoVWADDU_WV_MF8_TIED |
| 0U, // PseudoVWADDU_WV_MF8_TU |
| 0U, // PseudoVWADDU_WX_M1 |
| 0U, // PseudoVWADDU_WX_M1_MASK |
| 0U, // PseudoVWADDU_WX_M1_TU |
| 0U, // PseudoVWADDU_WX_M2 |
| 0U, // PseudoVWADDU_WX_M2_MASK |
| 0U, // PseudoVWADDU_WX_M2_TU |
| 0U, // PseudoVWADDU_WX_M4 |
| 0U, // PseudoVWADDU_WX_M4_MASK |
| 0U, // PseudoVWADDU_WX_M4_TU |
| 0U, // PseudoVWADDU_WX_MF2 |
| 0U, // PseudoVWADDU_WX_MF2_MASK |
| 0U, // PseudoVWADDU_WX_MF2_TU |
| 0U, // PseudoVWADDU_WX_MF4 |
| 0U, // PseudoVWADDU_WX_MF4_MASK |
| 0U, // PseudoVWADDU_WX_MF4_TU |
| 0U, // PseudoVWADDU_WX_MF8 |
| 0U, // PseudoVWADDU_WX_MF8_MASK |
| 0U, // PseudoVWADDU_WX_MF8_TU |
| 0U, // PseudoVWADD_VV_M1 |
| 0U, // PseudoVWADD_VV_M1_MASK |
| 0U, // PseudoVWADD_VV_M1_TU |
| 0U, // PseudoVWADD_VV_M2 |
| 0U, // PseudoVWADD_VV_M2_MASK |
| 0U, // PseudoVWADD_VV_M2_TU |
| 0U, // PseudoVWADD_VV_M4 |
| 0U, // PseudoVWADD_VV_M4_MASK |
| 0U, // PseudoVWADD_VV_M4_TU |
| 0U, // PseudoVWADD_VV_MF2 |
| 0U, // PseudoVWADD_VV_MF2_MASK |
| 0U, // PseudoVWADD_VV_MF2_TU |
| 0U, // PseudoVWADD_VV_MF4 |
| 0U, // PseudoVWADD_VV_MF4_MASK |
| 0U, // PseudoVWADD_VV_MF4_TU |
| 0U, // PseudoVWADD_VV_MF8 |
| 0U, // PseudoVWADD_VV_MF8_MASK |
| 0U, // PseudoVWADD_VV_MF8_TU |
| 0U, // PseudoVWADD_VX_M1 |
| 0U, // PseudoVWADD_VX_M1_MASK |
| 0U, // PseudoVWADD_VX_M1_TU |
| 0U, // PseudoVWADD_VX_M2 |
| 0U, // PseudoVWADD_VX_M2_MASK |
| 0U, // PseudoVWADD_VX_M2_TU |
| 0U, // PseudoVWADD_VX_M4 |
| 0U, // PseudoVWADD_VX_M4_MASK |
| 0U, // PseudoVWADD_VX_M4_TU |
| 0U, // PseudoVWADD_VX_MF2 |
| 0U, // PseudoVWADD_VX_MF2_MASK |
| 0U, // PseudoVWADD_VX_MF2_TU |
| 0U, // PseudoVWADD_VX_MF4 |
| 0U, // PseudoVWADD_VX_MF4_MASK |
| 0U, // PseudoVWADD_VX_MF4_TU |
| 0U, // PseudoVWADD_VX_MF8 |
| 0U, // PseudoVWADD_VX_MF8_MASK |
| 0U, // PseudoVWADD_VX_MF8_TU |
| 0U, // PseudoVWADD_WV_M1 |
| 0U, // PseudoVWADD_WV_M1_MASK |
| 0U, // PseudoVWADD_WV_M1_MASK_TIED |
| 0U, // PseudoVWADD_WV_M1_TIED |
| 0U, // PseudoVWADD_WV_M1_TU |
| 0U, // PseudoVWADD_WV_M2 |
| 0U, // PseudoVWADD_WV_M2_MASK |
| 0U, // PseudoVWADD_WV_M2_MASK_TIED |
| 0U, // PseudoVWADD_WV_M2_TIED |
| 0U, // PseudoVWADD_WV_M2_TU |
| 0U, // PseudoVWADD_WV_M4 |
| 0U, // PseudoVWADD_WV_M4_MASK |
| 0U, // PseudoVWADD_WV_M4_MASK_TIED |
| 0U, // PseudoVWADD_WV_M4_TIED |
| 0U, // PseudoVWADD_WV_M4_TU |
| 0U, // PseudoVWADD_WV_MF2 |
| 0U, // PseudoVWADD_WV_MF2_MASK |
| 0U, // PseudoVWADD_WV_MF2_MASK_TIED |
| 0U, // PseudoVWADD_WV_MF2_TIED |
| 0U, // PseudoVWADD_WV_MF2_TU |
| 0U, // PseudoVWADD_WV_MF4 |
| 0U, // PseudoVWADD_WV_MF4_MASK |
| 0U, // PseudoVWADD_WV_MF4_MASK_TIED |
| 0U, // PseudoVWADD_WV_MF4_TIED |
| 0U, // PseudoVWADD_WV_MF4_TU |
| 0U, // PseudoVWADD_WV_MF8 |
| 0U, // PseudoVWADD_WV_MF8_MASK |
| 0U, // PseudoVWADD_WV_MF8_MASK_TIED |
| 0U, // PseudoVWADD_WV_MF8_TIED |
| 0U, // PseudoVWADD_WV_MF8_TU |
| 0U, // PseudoVWADD_WX_M1 |
| 0U, // PseudoVWADD_WX_M1_MASK |
| 0U, // PseudoVWADD_WX_M1_TU |
| 0U, // PseudoVWADD_WX_M2 |
| 0U, // PseudoVWADD_WX_M2_MASK |
| 0U, // PseudoVWADD_WX_M2_TU |
| 0U, // PseudoVWADD_WX_M4 |
| 0U, // PseudoVWADD_WX_M4_MASK |
| 0U, // PseudoVWADD_WX_M4_TU |
| 0U, // PseudoVWADD_WX_MF2 |
| 0U, // PseudoVWADD_WX_MF2_MASK |
| 0U, // PseudoVWADD_WX_MF2_TU |
| 0U, // PseudoVWADD_WX_MF4 |
| 0U, // PseudoVWADD_WX_MF4_MASK |
| 0U, // PseudoVWADD_WX_MF4_TU |
| 0U, // PseudoVWADD_WX_MF8 |
| 0U, // PseudoVWADD_WX_MF8_MASK |
| 0U, // PseudoVWADD_WX_MF8_TU |
| 0U, // PseudoVWMACCSU_VV_M1 |
| 0U, // PseudoVWMACCSU_VV_M1_MASK |
| 0U, // PseudoVWMACCSU_VV_M2 |
| 0U, // PseudoVWMACCSU_VV_M2_MASK |
| 0U, // PseudoVWMACCSU_VV_M4 |
| 0U, // PseudoVWMACCSU_VV_M4_MASK |
| 0U, // PseudoVWMACCSU_VV_MF2 |
| 0U, // PseudoVWMACCSU_VV_MF2_MASK |
| 0U, // PseudoVWMACCSU_VV_MF4 |
| 0U, // PseudoVWMACCSU_VV_MF4_MASK |
| 0U, // PseudoVWMACCSU_VV_MF8 |
| 0U, // PseudoVWMACCSU_VV_MF8_MASK |
| 0U, // PseudoVWMACCSU_VX_M1 |
| 0U, // PseudoVWMACCSU_VX_M1_MASK |
| 0U, // PseudoVWMACCSU_VX_M2 |
| 0U, // PseudoVWMACCSU_VX_M2_MASK |
| 0U, // PseudoVWMACCSU_VX_M4 |
| 0U, // PseudoVWMACCSU_VX_M4_MASK |
| 0U, // PseudoVWMACCSU_VX_MF2 |
| 0U, // PseudoVWMACCSU_VX_MF2_MASK |
| 0U, // PseudoVWMACCSU_VX_MF4 |
| 0U, // PseudoVWMACCSU_VX_MF4_MASK |
| 0U, // PseudoVWMACCSU_VX_MF8 |
| 0U, // PseudoVWMACCSU_VX_MF8_MASK |
| 0U, // PseudoVWMACCUS_VX_M1 |
| 0U, // PseudoVWMACCUS_VX_M1_MASK |
| 0U, // PseudoVWMACCUS_VX_M2 |
| 0U, // PseudoVWMACCUS_VX_M2_MASK |
| 0U, // PseudoVWMACCUS_VX_M4 |
| 0U, // PseudoVWMACCUS_VX_M4_MASK |
| 0U, // PseudoVWMACCUS_VX_MF2 |
| 0U, // PseudoVWMACCUS_VX_MF2_MASK |
| 0U, // PseudoVWMACCUS_VX_MF4 |
| 0U, // PseudoVWMACCUS_VX_MF4_MASK |
| 0U, // PseudoVWMACCUS_VX_MF8 |
| 0U, // PseudoVWMACCUS_VX_MF8_MASK |
| 0U, // PseudoVWMACCU_VV_M1 |
| 0U, // PseudoVWMACCU_VV_M1_MASK |
| 0U, // PseudoVWMACCU_VV_M2 |
| 0U, // PseudoVWMACCU_VV_M2_MASK |
| 0U, // PseudoVWMACCU_VV_M4 |
| 0U, // PseudoVWMACCU_VV_M4_MASK |
| 0U, // PseudoVWMACCU_VV_MF2 |
| 0U, // PseudoVWMACCU_VV_MF2_MASK |
| 0U, // PseudoVWMACCU_VV_MF4 |
| 0U, // PseudoVWMACCU_VV_MF4_MASK |
| 0U, // PseudoVWMACCU_VV_MF8 |
| 0U, // PseudoVWMACCU_VV_MF8_MASK |
| 0U, // PseudoVWMACCU_VX_M1 |
| 0U, // PseudoVWMACCU_VX_M1_MASK |
| 0U, // PseudoVWMACCU_VX_M2 |
| 0U, // PseudoVWMACCU_VX_M2_MASK |
| 0U, // PseudoVWMACCU_VX_M4 |
| 0U, // PseudoVWMACCU_VX_M4_MASK |
| 0U, // PseudoVWMACCU_VX_MF2 |
| 0U, // PseudoVWMACCU_VX_MF2_MASK |
| 0U, // PseudoVWMACCU_VX_MF4 |
| 0U, // PseudoVWMACCU_VX_MF4_MASK |
| 0U, // PseudoVWMACCU_VX_MF8 |
| 0U, // PseudoVWMACCU_VX_MF8_MASK |
| 0U, // PseudoVWMACC_VV_M1 |
| 0U, // PseudoVWMACC_VV_M1_MASK |
| 0U, // PseudoVWMACC_VV_M2 |
| 0U, // PseudoVWMACC_VV_M2_MASK |
| 0U, // PseudoVWMACC_VV_M4 |
| 0U, // PseudoVWMACC_VV_M4_MASK |
| 0U, // PseudoVWMACC_VV_MF2 |
| 0U, // PseudoVWMACC_VV_MF2_MASK |
| 0U, // PseudoVWMACC_VV_MF4 |
| 0U, // PseudoVWMACC_VV_MF4_MASK |
| 0U, // PseudoVWMACC_VV_MF8 |
| 0U, // PseudoVWMACC_VV_MF8_MASK |
| 0U, // PseudoVWMACC_VX_M1 |
| 0U, // PseudoVWMACC_VX_M1_MASK |
| 0U, // PseudoVWMACC_VX_M2 |
| 0U, // PseudoVWMACC_VX_M2_MASK |
| 0U, // PseudoVWMACC_VX_M4 |
| 0U, // PseudoVWMACC_VX_M4_MASK |
| 0U, // PseudoVWMACC_VX_MF2 |
| 0U, // PseudoVWMACC_VX_MF2_MASK |
| 0U, // PseudoVWMACC_VX_MF4 |
| 0U, // PseudoVWMACC_VX_MF4_MASK |
| 0U, // PseudoVWMACC_VX_MF8 |
| 0U, // PseudoVWMACC_VX_MF8_MASK |
| 0U, // PseudoVWMULSU_VV_M1 |
| 0U, // PseudoVWMULSU_VV_M1_MASK |
| 0U, // PseudoVWMULSU_VV_M1_TU |
| 0U, // PseudoVWMULSU_VV_M2 |
| 0U, // PseudoVWMULSU_VV_M2_MASK |
| 0U, // PseudoVWMULSU_VV_M2_TU |
| 0U, // PseudoVWMULSU_VV_M4 |
| 0U, // PseudoVWMULSU_VV_M4_MASK |
| 0U, // PseudoVWMULSU_VV_M4_TU |
| 0U, // PseudoVWMULSU_VV_MF2 |
| 0U, // PseudoVWMULSU_VV_MF2_MASK |
| 0U, // PseudoVWMULSU_VV_MF2_TU |
| 0U, // PseudoVWMULSU_VV_MF4 |
| 0U, // PseudoVWMULSU_VV_MF4_MASK |
| 0U, // PseudoVWMULSU_VV_MF4_TU |
| 0U, // PseudoVWMULSU_VV_MF8 |
| 0U, // PseudoVWMULSU_VV_MF8_MASK |
| 0U, // PseudoVWMULSU_VV_MF8_TU |
| 0U, // PseudoVWMULSU_VX_M1 |
| 0U, // PseudoVWMULSU_VX_M1_MASK |
| 0U, // PseudoVWMULSU_VX_M1_TU |
| 0U, // PseudoVWMULSU_VX_M2 |
| 0U, // PseudoVWMULSU_VX_M2_MASK |
| 0U, // PseudoVWMULSU_VX_M2_TU |
| 0U, // PseudoVWMULSU_VX_M4 |
| 0U, // PseudoVWMULSU_VX_M4_MASK |
| 0U, // PseudoVWMULSU_VX_M4_TU |
| 0U, // PseudoVWMULSU_VX_MF2 |
| 0U, // PseudoVWMULSU_VX_MF2_MASK |
| 0U, // PseudoVWMULSU_VX_MF2_TU |
| 0U, // PseudoVWMULSU_VX_MF4 |
| 0U, // PseudoVWMULSU_VX_MF4_MASK |
| 0U, // PseudoVWMULSU_VX_MF4_TU |
| 0U, // PseudoVWMULSU_VX_MF8 |
| 0U, // PseudoVWMULSU_VX_MF8_MASK |
| 0U, // PseudoVWMULSU_VX_MF8_TU |
| 0U, // PseudoVWMULU_VV_M1 |
| 0U, // PseudoVWMULU_VV_M1_MASK |
| 0U, // PseudoVWMULU_VV_M1_TU |
| 0U, // PseudoVWMULU_VV_M2 |
| 0U, // PseudoVWMULU_VV_M2_MASK |
| 0U, // PseudoVWMULU_VV_M2_TU |
| 0U, // PseudoVWMULU_VV_M4 |
| 0U, // PseudoVWMULU_VV_M4_MASK |
| 0U, // PseudoVWMULU_VV_M4_TU |
| 0U, // PseudoVWMULU_VV_MF2 |
| 0U, // PseudoVWMULU_VV_MF2_MASK |
| 0U, // PseudoVWMULU_VV_MF2_TU |
| 0U, // PseudoVWMULU_VV_MF4 |
| 0U, // PseudoVWMULU_VV_MF4_MASK |
| 0U, // PseudoVWMULU_VV_MF4_TU |
| 0U, // PseudoVWMULU_VV_MF8 |
| 0U, // PseudoVWMULU_VV_MF8_MASK |
| 0U, // PseudoVWMULU_VV_MF8_TU |
| 0U, // PseudoVWMULU_VX_M1 |
| 0U, // PseudoVWMULU_VX_M1_MASK |
| 0U, // PseudoVWMULU_VX_M1_TU |
| 0U, // PseudoVWMULU_VX_M2 |
| 0U, // PseudoVWMULU_VX_M2_MASK |
| 0U, // PseudoVWMULU_VX_M2_TU |
| 0U, // PseudoVWMULU_VX_M4 |
| 0U, // PseudoVWMULU_VX_M4_MASK |
| 0U, // PseudoVWMULU_VX_M4_TU |
| 0U, // PseudoVWMULU_VX_MF2 |
| 0U, // PseudoVWMULU_VX_MF2_MASK |
| 0U, // PseudoVWMULU_VX_MF2_TU |
| 0U, // PseudoVWMULU_VX_MF4 |
| 0U, // PseudoVWMULU_VX_MF4_MASK |
| 0U, // PseudoVWMULU_VX_MF4_TU |
| 0U, // PseudoVWMULU_VX_MF8 |
| 0U, // PseudoVWMULU_VX_MF8_MASK |
| 0U, // PseudoVWMULU_VX_MF8_TU |
| 0U, // PseudoVWMUL_VV_M1 |
| 0U, // PseudoVWMUL_VV_M1_MASK |
| 0U, // PseudoVWMUL_VV_M1_TU |
| 0U, // PseudoVWMUL_VV_M2 |
| 0U, // PseudoVWMUL_VV_M2_MASK |
| 0U, // PseudoVWMUL_VV_M2_TU |
| 0U, // PseudoVWMUL_VV_M4 |
| 0U, // PseudoVWMUL_VV_M4_MASK |
| 0U, // PseudoVWMUL_VV_M4_TU |
| 0U, // PseudoVWMUL_VV_MF2 |
| 0U, // PseudoVWMUL_VV_MF2_MASK |
| 0U, // PseudoVWMUL_VV_MF2_TU |
| 0U, // PseudoVWMUL_VV_MF4 |
| 0U, // PseudoVWMUL_VV_MF4_MASK |
| 0U, // PseudoVWMUL_VV_MF4_TU |
| 0U, // PseudoVWMUL_VV_MF8 |
| 0U, // PseudoVWMUL_VV_MF8_MASK |
| 0U, // PseudoVWMUL_VV_MF8_TU |
| 0U, // PseudoVWMUL_VX_M1 |
| 0U, // PseudoVWMUL_VX_M1_MASK |
| 0U, // PseudoVWMUL_VX_M1_TU |
| 0U, // PseudoVWMUL_VX_M2 |
| 0U, // PseudoVWMUL_VX_M2_MASK |
| 0U, // PseudoVWMUL_VX_M2_TU |
| 0U, // PseudoVWMUL_VX_M4 |
| 0U, // PseudoVWMUL_VX_M4_MASK |
| 0U, // PseudoVWMUL_VX_M4_TU |
| 0U, // PseudoVWMUL_VX_MF2 |
| 0U, // PseudoVWMUL_VX_MF2_MASK |
| 0U, // PseudoVWMUL_VX_MF2_TU |
| 0U, // PseudoVWMUL_VX_MF4 |
| 0U, // PseudoVWMUL_VX_MF4_MASK |
| 0U, // PseudoVWMUL_VX_MF4_TU |
| 0U, // PseudoVWMUL_VX_MF8 |
| 0U, // PseudoVWMUL_VX_MF8_MASK |
| 0U, // PseudoVWMUL_VX_MF8_TU |
| 0U, // PseudoVWREDSUMU_VS_M1 |
| 0U, // PseudoVWREDSUMU_VS_M1_MASK |
| 0U, // PseudoVWREDSUMU_VS_M2 |
| 0U, // PseudoVWREDSUMU_VS_M2_MASK |
| 0U, // PseudoVWREDSUMU_VS_M4 |
| 0U, // PseudoVWREDSUMU_VS_M4_MASK |
| 0U, // PseudoVWREDSUMU_VS_M8 |
| 0U, // PseudoVWREDSUMU_VS_M8_MASK |
| 0U, // PseudoVWREDSUMU_VS_MF2 |
| 0U, // PseudoVWREDSUMU_VS_MF2_MASK |
| 0U, // PseudoVWREDSUMU_VS_MF4 |
| 0U, // PseudoVWREDSUMU_VS_MF4_MASK |
| 0U, // PseudoVWREDSUMU_VS_MF8 |
| 0U, // PseudoVWREDSUMU_VS_MF8_MASK |
| 0U, // PseudoVWREDSUM_VS_M1 |
| 0U, // PseudoVWREDSUM_VS_M1_MASK |
| 0U, // PseudoVWREDSUM_VS_M2 |
| 0U, // PseudoVWREDSUM_VS_M2_MASK |
| 0U, // PseudoVWREDSUM_VS_M4 |
| 0U, // PseudoVWREDSUM_VS_M4_MASK |
| 0U, // PseudoVWREDSUM_VS_M8 |
| 0U, // PseudoVWREDSUM_VS_M8_MASK |
| 0U, // PseudoVWREDSUM_VS_MF2 |
| 0U, // PseudoVWREDSUM_VS_MF2_MASK |
| 0U, // PseudoVWREDSUM_VS_MF4 |
| 0U, // PseudoVWREDSUM_VS_MF4_MASK |
| 0U, // PseudoVWREDSUM_VS_MF8 |
| 0U, // PseudoVWREDSUM_VS_MF8_MASK |
| 0U, // PseudoVWSUBU_VV_M1 |
| 0U, // PseudoVWSUBU_VV_M1_MASK |
| 0U, // PseudoVWSUBU_VV_M1_TU |
| 0U, // PseudoVWSUBU_VV_M2 |
| 0U, // PseudoVWSUBU_VV_M2_MASK |
| 0U, // PseudoVWSUBU_VV_M2_TU |
| 0U, // PseudoVWSUBU_VV_M4 |
| 0U, // PseudoVWSUBU_VV_M4_MASK |
| 0U, // PseudoVWSUBU_VV_M4_TU |
| 0U, // PseudoVWSUBU_VV_MF2 |
| 0U, // PseudoVWSUBU_VV_MF2_MASK |
| 0U, // PseudoVWSUBU_VV_MF2_TU |
| 0U, // PseudoVWSUBU_VV_MF4 |
| 0U, // PseudoVWSUBU_VV_MF4_MASK |
| 0U, // PseudoVWSUBU_VV_MF4_TU |
| 0U, // PseudoVWSUBU_VV_MF8 |
| 0U, // PseudoVWSUBU_VV_MF8_MASK |
| 0U, // PseudoVWSUBU_VV_MF8_TU |
| 0U, // PseudoVWSUBU_VX_M1 |
| 0U, // PseudoVWSUBU_VX_M1_MASK |
| 0U, // PseudoVWSUBU_VX_M1_TU |
| 0U, // PseudoVWSUBU_VX_M2 |
| 0U, // PseudoVWSUBU_VX_M2_MASK |
| 0U, // PseudoVWSUBU_VX_M2_TU |
| 0U, // PseudoVWSUBU_VX_M4 |
| 0U, // PseudoVWSUBU_VX_M4_MASK |
| 0U, // PseudoVWSUBU_VX_M4_TU |
| 0U, // PseudoVWSUBU_VX_MF2 |
| 0U, // PseudoVWSUBU_VX_MF2_MASK |
| 0U, // PseudoVWSUBU_VX_MF2_TU |
| 0U, // PseudoVWSUBU_VX_MF4 |
| 0U, // PseudoVWSUBU_VX_MF4_MASK |
| 0U, // PseudoVWSUBU_VX_MF4_TU |
| 0U, // PseudoVWSUBU_VX_MF8 |
| 0U, // PseudoVWSUBU_VX_MF8_MASK |
| 0U, // PseudoVWSUBU_VX_MF8_TU |
| 0U, // PseudoVWSUBU_WV_M1 |
| 0U, // PseudoVWSUBU_WV_M1_MASK |
| 0U, // PseudoVWSUBU_WV_M1_MASK_TIED |
| 0U, // PseudoVWSUBU_WV_M1_TIED |
| 0U, // PseudoVWSUBU_WV_M1_TU |
| 0U, // PseudoVWSUBU_WV_M2 |
| 0U, // PseudoVWSUBU_WV_M2_MASK |
| 0U, // PseudoVWSUBU_WV_M2_MASK_TIED |
| 0U, // PseudoVWSUBU_WV_M2_TIED |
| 0U, // PseudoVWSUBU_WV_M2_TU |
| 0U, // PseudoVWSUBU_WV_M4 |
| 0U, // PseudoVWSUBU_WV_M4_MASK |
| 0U, // PseudoVWSUBU_WV_M4_MASK_TIED |
| 0U, // PseudoVWSUBU_WV_M4_TIED |
| 0U, // PseudoVWSUBU_WV_M4_TU |
| 0U, // PseudoVWSUBU_WV_MF2 |
| 0U, // PseudoVWSUBU_WV_MF2_MASK |
| 0U, // PseudoVWSUBU_WV_MF2_MASK_TIED |
| 0U, // PseudoVWSUBU_WV_MF2_TIED |
| 0U, // PseudoVWSUBU_WV_MF2_TU |
| 0U, // PseudoVWSUBU_WV_MF4 |
| 0U, // PseudoVWSUBU_WV_MF4_MASK |
| 0U, // PseudoVWSUBU_WV_MF4_MASK_TIED |
| 0U, // PseudoVWSUBU_WV_MF4_TIED |
| 0U, // PseudoVWSUBU_WV_MF4_TU |
| 0U, // PseudoVWSUBU_WV_MF8 |
| 0U, // PseudoVWSUBU_WV_MF8_MASK |
| 0U, // PseudoVWSUBU_WV_MF8_MASK_TIED |
| 0U, // PseudoVWSUBU_WV_MF8_TIED |
| 0U, // PseudoVWSUBU_WV_MF8_TU |
| 0U, // PseudoVWSUBU_WX_M1 |
| 0U, // PseudoVWSUBU_WX_M1_MASK |
| 0U, // PseudoVWSUBU_WX_M1_TU |
| 0U, // PseudoVWSUBU_WX_M2 |
| 0U, // PseudoVWSUBU_WX_M2_MASK |
| 0U, // PseudoVWSUBU_WX_M2_TU |
| 0U, // PseudoVWSUBU_WX_M4 |
| 0U, // PseudoVWSUBU_WX_M4_MASK |
| 0U, // PseudoVWSUBU_WX_M4_TU |
| 0U, // PseudoVWSUBU_WX_MF2 |
| 0U, // PseudoVWSUBU_WX_MF2_MASK |
| 0U, // PseudoVWSUBU_WX_MF2_TU |
| 0U, // PseudoVWSUBU_WX_MF4 |
| 0U, // PseudoVWSUBU_WX_MF4_MASK |
| 0U, // PseudoVWSUBU_WX_MF4_TU |
| 0U, // PseudoVWSUBU_WX_MF8 |
| 0U, // PseudoVWSUBU_WX_MF8_MASK |
| 0U, // PseudoVWSUBU_WX_MF8_TU |
| 0U, // PseudoVWSUB_VV_M1 |
| 0U, // PseudoVWSUB_VV_M1_MASK |
| 0U, // PseudoVWSUB_VV_M1_TU |
| 0U, // PseudoVWSUB_VV_M2 |
| 0U, // PseudoVWSUB_VV_M2_MASK |
| 0U, // PseudoVWSUB_VV_M2_TU |
| 0U, // PseudoVWSUB_VV_M4 |
| 0U, // PseudoVWSUB_VV_M4_MASK |
| 0U, // PseudoVWSUB_VV_M4_TU |
| 0U, // PseudoVWSUB_VV_MF2 |
| 0U, // PseudoVWSUB_VV_MF2_MASK |
| 0U, // PseudoVWSUB_VV_MF2_TU |
| 0U, // PseudoVWSUB_VV_MF4 |
| 0U, // PseudoVWSUB_VV_MF4_MASK |
| 0U, // PseudoVWSUB_VV_MF4_TU |
| 0U, // PseudoVWSUB_VV_MF8 |
| 0U, // PseudoVWSUB_VV_MF8_MASK |
| 0U, // PseudoVWSUB_VV_MF8_TU |
| 0U, // PseudoVWSUB_VX_M1 |
| 0U, // PseudoVWSUB_VX_M1_MASK |
| 0U, // PseudoVWSUB_VX_M1_TU |
| 0U, // PseudoVWSUB_VX_M2 |
| 0U, // PseudoVWSUB_VX_M2_MASK |
| 0U, // PseudoVWSUB_VX_M2_TU |
| 0U, // PseudoVWSUB_VX_M4 |
| 0U, // PseudoVWSUB_VX_M4_MASK |
| 0U, // PseudoVWSUB_VX_M4_TU |
| 0U, // PseudoVWSUB_VX_MF2 |
| 0U, // PseudoVWSUB_VX_MF2_MASK |
| 0U, // PseudoVWSUB_VX_MF2_TU |
| 0U, // PseudoVWSUB_VX_MF4 |
| 0U, // PseudoVWSUB_VX_MF4_MASK |
| 0U, // PseudoVWSUB_VX_MF4_TU |
| 0U, // PseudoVWSUB_VX_MF8 |
| 0U, // PseudoVWSUB_VX_MF8_MASK |
| 0U, // PseudoVWSUB_VX_MF8_TU |
| 0U, // PseudoVWSUB_WV_M1 |
| 0U, // PseudoVWSUB_WV_M1_MASK |
| 0U, // PseudoVWSUB_WV_M1_MASK_TIED |
| 0U, // PseudoVWSUB_WV_M1_TIED |
| 0U, // PseudoVWSUB_WV_M1_TU |
| 0U, // PseudoVWSUB_WV_M2 |
| 0U, // PseudoVWSUB_WV_M2_MASK |
| 0U, // PseudoVWSUB_WV_M2_MASK_TIED |
| 0U, // PseudoVWSUB_WV_M2_TIED |
| 0U, // PseudoVWSUB_WV_M2_TU |
| 0U, // PseudoVWSUB_WV_M4 |
| 0U, // PseudoVWSUB_WV_M4_MASK |
| 0U, // PseudoVWSUB_WV_M4_MASK_TIED |
| 0U, // PseudoVWSUB_WV_M4_TIED |
| 0U, // PseudoVWSUB_WV_M4_TU |
| 0U, // PseudoVWSUB_WV_MF2 |
| 0U, // PseudoVWSUB_WV_MF2_MASK |
| 0U, // PseudoVWSUB_WV_MF2_MASK_TIED |
| 0U, // PseudoVWSUB_WV_MF2_TIED |
| 0U, // PseudoVWSUB_WV_MF2_TU |
| 0U, // PseudoVWSUB_WV_MF4 |
| 0U, // PseudoVWSUB_WV_MF4_MASK |
| 0U, // PseudoVWSUB_WV_MF4_MASK_TIED |
| 0U, // PseudoVWSUB_WV_MF4_TIED |
| 0U, // PseudoVWSUB_WV_MF4_TU |
| 0U, // PseudoVWSUB_WV_MF8 |
| 0U, // PseudoVWSUB_WV_MF8_MASK |
| 0U, // PseudoVWSUB_WV_MF8_MASK_TIED |
| 0U, // PseudoVWSUB_WV_MF8_TIED |
| 0U, // PseudoVWSUB_WV_MF8_TU |
| 0U, // PseudoVWSUB_WX_M1 |
| 0U, // PseudoVWSUB_WX_M1_MASK |
| 0U, // PseudoVWSUB_WX_M1_TU |
| 0U, // PseudoVWSUB_WX_M2 |
| 0U, // PseudoVWSUB_WX_M2_MASK |
| 0U, // PseudoVWSUB_WX_M2_TU |
| 0U, // PseudoVWSUB_WX_M4 |
| 0U, // PseudoVWSUB_WX_M4_MASK |
| 0U, // PseudoVWSUB_WX_M4_TU |
| 0U, // PseudoVWSUB_WX_MF2 |
| 0U, // PseudoVWSUB_WX_MF2_MASK |
| 0U, // PseudoVWSUB_WX_MF2_TU |
| 0U, // PseudoVWSUB_WX_MF4 |
| 0U, // PseudoVWSUB_WX_MF4_MASK |
| 0U, // PseudoVWSUB_WX_MF4_TU |
| 0U, // PseudoVWSUB_WX_MF8 |
| 0U, // PseudoVWSUB_WX_MF8_MASK |
| 0U, // PseudoVWSUB_WX_MF8_TU |
| 0U, // PseudoVXOR_VI_M1 |
| 0U, // PseudoVXOR_VI_M1_MASK |
| 0U, // PseudoVXOR_VI_M1_TU |
| 0U, // PseudoVXOR_VI_M2 |
| 0U, // PseudoVXOR_VI_M2_MASK |
| 0U, // PseudoVXOR_VI_M2_TU |
| 0U, // PseudoVXOR_VI_M4 |
| 0U, // PseudoVXOR_VI_M4_MASK |
| 0U, // PseudoVXOR_VI_M4_TU |
| 0U, // PseudoVXOR_VI_M8 |
| 0U, // PseudoVXOR_VI_M8_MASK |
| 0U, // PseudoVXOR_VI_M8_TU |
| 0U, // PseudoVXOR_VI_MF2 |
| 0U, // PseudoVXOR_VI_MF2_MASK |
| 0U, // PseudoVXOR_VI_MF2_TU |
| 0U, // PseudoVXOR_VI_MF4 |
| 0U, // PseudoVXOR_VI_MF4_MASK |
| 0U, // PseudoVXOR_VI_MF4_TU |
| 0U, // PseudoVXOR_VI_MF8 |
| 0U, // PseudoVXOR_VI_MF8_MASK |
| 0U, // PseudoVXOR_VI_MF8_TU |
| 0U, // PseudoVXOR_VV_M1 |
| 0U, // PseudoVXOR_VV_M1_MASK |
| 0U, // PseudoVXOR_VV_M1_TU |
| 0U, // PseudoVXOR_VV_M2 |
| 0U, // PseudoVXOR_VV_M2_MASK |
| 0U, // PseudoVXOR_VV_M2_TU |
| 0U, // PseudoVXOR_VV_M4 |
| 0U, // PseudoVXOR_VV_M4_MASK |
| 0U, // PseudoVXOR_VV_M4_TU |
| 0U, // PseudoVXOR_VV_M8 |
| 0U, // PseudoVXOR_VV_M8_MASK |
| 0U, // PseudoVXOR_VV_M8_TU |
| 0U, // PseudoVXOR_VV_MF2 |
| 0U, // PseudoVXOR_VV_MF2_MASK |
| 0U, // PseudoVXOR_VV_MF2_TU |
| 0U, // PseudoVXOR_VV_MF4 |
| 0U, // PseudoVXOR_VV_MF4_MASK |
| 0U, // PseudoVXOR_VV_MF4_TU |
| 0U, // PseudoVXOR_VV_MF8 |
| 0U, // PseudoVXOR_VV_MF8_MASK |
| 0U, // PseudoVXOR_VV_MF8_TU |
| 0U, // PseudoVXOR_VX_M1 |
| 0U, // PseudoVXOR_VX_M1_MASK |
| 0U, // PseudoVXOR_VX_M1_TU |
| 0U, // PseudoVXOR_VX_M2 |
| 0U, // PseudoVXOR_VX_M2_MASK |
| 0U, // PseudoVXOR_VX_M2_TU |
| 0U, // PseudoVXOR_VX_M4 |
| 0U, // PseudoVXOR_VX_M4_MASK |
| 0U, // PseudoVXOR_VX_M4_TU |
| 0U, // PseudoVXOR_VX_M8 |
| 0U, // PseudoVXOR_VX_M8_MASK |
| 0U, // PseudoVXOR_VX_M8_TU |
| 0U, // PseudoVXOR_VX_MF2 |
| 0U, // PseudoVXOR_VX_MF2_MASK |
| 0U, // PseudoVXOR_VX_MF2_TU |
| 0U, // PseudoVXOR_VX_MF4 |
| 0U, // PseudoVXOR_VX_MF4_MASK |
| 0U, // PseudoVXOR_VX_MF4_TU |
| 0U, // PseudoVXOR_VX_MF8 |
| 0U, // PseudoVXOR_VX_MF8_MASK |
| 0U, // PseudoVXOR_VX_MF8_TU |
| 0U, // PseudoVZEXT_VF2_M1 |
| 0U, // PseudoVZEXT_VF2_M1_MASK |
| 0U, // PseudoVZEXT_VF2_M1_TU |
| 0U, // PseudoVZEXT_VF2_M2 |
| 0U, // PseudoVZEXT_VF2_M2_MASK |
| 0U, // PseudoVZEXT_VF2_M2_TU |
| 0U, // PseudoVZEXT_VF2_M4 |
| 0U, // PseudoVZEXT_VF2_M4_MASK |
| 0U, // PseudoVZEXT_VF2_M4_TU |
| 0U, // PseudoVZEXT_VF2_M8 |
| 0U, // PseudoVZEXT_VF2_M8_MASK |
| 0U, // PseudoVZEXT_VF2_M8_TU |
| 0U, // PseudoVZEXT_VF2_MF2 |
| 0U, // PseudoVZEXT_VF2_MF2_MASK |
| 0U, // PseudoVZEXT_VF2_MF2_TU |
| 0U, // PseudoVZEXT_VF2_MF4 |
| 0U, // PseudoVZEXT_VF2_MF4_MASK |
| 0U, // PseudoVZEXT_VF2_MF4_TU |
| 0U, // PseudoVZEXT_VF4_M1 |
| 0U, // PseudoVZEXT_VF4_M1_MASK |
| 0U, // PseudoVZEXT_VF4_M1_TU |
| 0U, // PseudoVZEXT_VF4_M2 |
| 0U, // PseudoVZEXT_VF4_M2_MASK |
| 0U, // PseudoVZEXT_VF4_M2_TU |
| 0U, // PseudoVZEXT_VF4_M4 |
| 0U, // PseudoVZEXT_VF4_M4_MASK |
| 0U, // PseudoVZEXT_VF4_M4_TU |
| 0U, // PseudoVZEXT_VF4_M8 |
| 0U, // PseudoVZEXT_VF4_M8_MASK |
| 0U, // PseudoVZEXT_VF4_M8_TU |
| 0U, // PseudoVZEXT_VF4_MF2 |
| 0U, // PseudoVZEXT_VF4_MF2_MASK |
| 0U, // PseudoVZEXT_VF4_MF2_TU |
| 0U, // PseudoVZEXT_VF8_M1 |
| 0U, // PseudoVZEXT_VF8_M1_MASK |
| 0U, // PseudoVZEXT_VF8_M1_TU |
| 0U, // PseudoVZEXT_VF8_M2 |
| 0U, // PseudoVZEXT_VF8_M2_MASK |
| 0U, // PseudoVZEXT_VF8_M2_TU |
| 0U, // PseudoVZEXT_VF8_M4 |
| 0U, // PseudoVZEXT_VF8_M4_MASK |
| 0U, // PseudoVZEXT_VF8_M4_TU |
| 0U, // PseudoVZEXT_VF8_M8 |
| 0U, // PseudoVZEXT_VF8_M8_MASK |
| 0U, // PseudoVZEXT_VF8_M8_TU |
| 0U, // PseudoZEXT_H |
| 0U, // PseudoZEXT_W |
| 0U, // ReadCycleWide |
| 0U, // ReadFFLAGS |
| 0U, // ReadFRM |
| 0U, // Select_FPR16_Using_CC_GPR |
| 0U, // Select_FPR32_Using_CC_GPR |
| 0U, // Select_FPR64_Using_CC_GPR |
| 0U, // Select_GPR_Using_CC_GPR |
| 0U, // SplitF64Pseudo |
| 0U, // SwapFRMImm |
| 0U, // WriteFFLAGS |
| 0U, // WriteFRM |
| 0U, // WriteFRMImm |
| 0U, // ADD |
| 0U, // ADDI |
| 0U, // ADDIW |
| 0U, // ADDW |
| 0U, // ADD_UW |
| 0U, // AES32DSI |
| 0U, // AES32DSMI |
| 0U, // AES32ESI |
| 0U, // AES32ESMI |
| 0U, // AES64DS |
| 0U, // AES64DSM |
| 0U, // AES64ES |
| 0U, // AES64ESM |
| 0U, // AES64IM |
| 0U, // AES64KS1I |
| 0U, // AES64KS2 |
| 0U, // AMOADD_D |
| 0U, // AMOADD_D_AQ |
| 0U, // AMOADD_D_AQ_RL |
| 0U, // AMOADD_D_RL |
| 0U, // AMOADD_W |
| 0U, // AMOADD_W_AQ |
| 0U, // AMOADD_W_AQ_RL |
| 0U, // AMOADD_W_RL |
| 0U, // AMOAND_D |
| 0U, // AMOAND_D_AQ |
| 0U, // AMOAND_D_AQ_RL |
| 0U, // AMOAND_D_RL |
| 0U, // AMOAND_W |
| 0U, // AMOAND_W_AQ |
| 0U, // AMOAND_W_AQ_RL |
| 0U, // AMOAND_W_RL |
| 0U, // AMOMAXU_D |
| 0U, // AMOMAXU_D_AQ |
| 0U, // AMOMAXU_D_AQ_RL |
| 0U, // AMOMAXU_D_RL |
| 0U, // AMOMAXU_W |
| 0U, // AMOMAXU_W_AQ |
| 0U, // AMOMAXU_W_AQ_RL |
| 0U, // AMOMAXU_W_RL |
| 0U, // AMOMAX_D |
| 0U, // AMOMAX_D_AQ |
| 0U, // AMOMAX_D_AQ_RL |
| 0U, // AMOMAX_D_RL |
| 0U, // AMOMAX_W |
| 0U, // AMOMAX_W_AQ |
| 0U, // AMOMAX_W_AQ_RL |
| 0U, // AMOMAX_W_RL |
| 0U, // AMOMINU_D |
| 0U, // AMOMINU_D_AQ |
| 0U, // AMOMINU_D_AQ_RL |
| 0U, // AMOMINU_D_RL |
| 0U, // AMOMINU_W |
| 0U, // AMOMINU_W_AQ |
| 0U, // AMOMINU_W_AQ_RL |
| 0U, // AMOMINU_W_RL |
| 0U, // AMOMIN_D |
| 0U, // AMOMIN_D_AQ |
| 0U, // AMOMIN_D_AQ_RL |
| 0U, // AMOMIN_D_RL |
| 0U, // AMOMIN_W |
| 0U, // AMOMIN_W_AQ |
| 0U, // AMOMIN_W_AQ_RL |
| 0U, // AMOMIN_W_RL |
| 0U, // AMOOR_D |
| 0U, // AMOOR_D_AQ |
| 0U, // AMOOR_D_AQ_RL |
| 0U, // AMOOR_D_RL |
| 0U, // AMOOR_W |
| 0U, // AMOOR_W_AQ |
| 0U, // AMOOR_W_AQ_RL |
| 0U, // AMOOR_W_RL |
| 0U, // AMOSWAP_D |
| 0U, // AMOSWAP_D_AQ |
| 0U, // AMOSWAP_D_AQ_RL |
| 0U, // AMOSWAP_D_RL |
| 0U, // AMOSWAP_W |
| 0U, // AMOSWAP_W_AQ |
| 0U, // AMOSWAP_W_AQ_RL |
| 0U, // AMOSWAP_W_RL |
| 0U, // AMOXOR_D |
| 0U, // AMOXOR_D_AQ |
| 0U, // AMOXOR_D_AQ_RL |
| 0U, // AMOXOR_D_RL |
| 0U, // AMOXOR_W |
| 0U, // AMOXOR_W_AQ |
| 0U, // AMOXOR_W_AQ_RL |
| 0U, // AMOXOR_W_RL |
| 0U, // AND |
| 0U, // ANDI |
| 0U, // ANDN |
| 0U, // AUIPC |
| 0U, // BCLR |
| 0U, // BCLRI |
| 0U, // BEQ |
| 0U, // BEXT |
| 0U, // BEXTI |
| 0U, // BGE |
| 0U, // BGEU |
| 0U, // BINV |
| 0U, // BINVI |
| 0U, // BLT |
| 0U, // BLTU |
| 0U, // BNE |
| 0U, // BREV8 |
| 0U, // BSET |
| 0U, // BSETI |
| 0U, // CBO_CLEAN |
| 0U, // CBO_FLUSH |
| 0U, // CBO_INVAL |
| 0U, // CBO_ZERO |
| 0U, // CLMUL |
| 0U, // CLMULH |
| 0U, // CLMULR |
| 0U, // CLZ |
| 0U, // CLZW |
| 0U, // CPOP |
| 0U, // CPOPW |
| 0U, // CSRRC |
| 0U, // CSRRCI |
| 0U, // CSRRS |
| 0U, // CSRRSI |
| 0U, // CSRRW |
| 0U, // CSRRWI |
| 0U, // CTZ |
| 0U, // CTZW |
| 0U, // C_ADD |
| 0U, // C_ADDI |
| 0U, // C_ADDI16SP |
| 0U, // C_ADDI4SPN |
| 0U, // C_ADDIW |
| 0U, // C_ADDI_HINT_IMM_ZERO |
| 0U, // C_ADDI_HINT_X0 |
| 0U, // C_ADDI_NOP |
| 0U, // C_ADDW |
| 0U, // C_ADD_HINT |
| 0U, // C_AND |
| 0U, // C_ANDI |
| 0U, // C_BEQZ |
| 0U, // C_BNEZ |
| 0U, // C_EBREAK |
| 0U, // C_FLD |
| 0U, // C_FLDSP |
| 0U, // C_FLW |
| 0U, // C_FLWSP |
| 0U, // C_FSD |
| 0U, // C_FSDSP |
| 0U, // C_FSW |
| 0U, // C_FSWSP |
| 0U, // C_J |
| 0U, // C_JAL |
| 0U, // C_JALR |
| 0U, // C_JR |
| 0U, // C_LD |
| 0U, // C_LDSP |
| 0U, // C_LI |
| 0U, // C_LI_HINT |
| 0U, // C_LUI |
| 0U, // C_LUI_HINT |
| 0U, // C_LW |
| 0U, // C_LWSP |
| 0U, // C_MV |
| 0U, // C_MV_HINT |
| 0U, // C_NOP |
| 0U, // C_NOP_HINT |
| 0U, // C_OR |
| 0U, // C_SD |
| 0U, // C_SDSP |
| 0U, // C_SLLI |
| 0U, // C_SLLI64_HINT |
| 0U, // C_SLLI_HINT |
| 0U, // C_SRAI |
| 0U, // C_SRAI64_HINT |
| 0U, // C_SRLI |
| 0U, // C_SRLI64_HINT |
| 0U, // C_SUB |
| 0U, // C_SUBW |
| 0U, // C_SW |
| 0U, // C_SWSP |
| 0U, // C_UNIMP |
| 0U, // C_XOR |
| 0U, // DIV |
| 0U, // DIVU |
| 0U, // DIVUW |
| 0U, // DIVW |
| 0U, // DRET |
| 0U, // EBREAK |
| 0U, // ECALL |
| 0U, // FADD_D |
| 0U, // FADD_D_IN32X |
| 0U, // FADD_D_INX |
| 0U, // FADD_H |
| 0U, // FADD_H_INX |
| 0U, // FADD_S |
| 0U, // FADD_S_INX |
| 0U, // FCLASS_D |
| 0U, // FCLASS_D_IN32X |
| 0U, // FCLASS_D_INX |
| 0U, // FCLASS_H |
| 0U, // FCLASS_H_INX |
| 0U, // FCLASS_S |
| 0U, // FCLASS_S_INX |
| 0U, // FCVT_D_H |
| 0U, // FCVT_D_H_INX |
| 0U, // FCVT_D_L |
| 0U, // FCVT_D_LU |
| 0U, // FCVT_D_LU_INX |
| 0U, // FCVT_D_L_INX |
| 0U, // FCVT_D_S |
| 0U, // FCVT_D_S_IN32X |
| 0U, // FCVT_D_S_INX |
| 0U, // FCVT_D_W |
| 0U, // FCVT_D_WU |
| 0U, // FCVT_D_WU_IN32X |
| 0U, // FCVT_D_WU_INX |
| 0U, // FCVT_D_W_IN32X |
| 0U, // FCVT_D_W_INX |
| 0U, // FCVT_H_D |
| 0U, // FCVT_H_D_INX |
| 0U, // FCVT_H_L |
| 0U, // FCVT_H_LU |
| 0U, // FCVT_H_LU_INX |
| 0U, // FCVT_H_L_INX |
| 0U, // FCVT_H_S |
| 0U, // FCVT_H_S_INX |
| 0U, // FCVT_H_W |
| 0U, // FCVT_H_WU |
| 0U, // FCVT_H_WU_INX |
| 0U, // FCVT_H_W_INX |
| 0U, // FCVT_LU_D |
| 0U, // FCVT_LU_D_INX |
| 0U, // FCVT_LU_H |
| 0U, // FCVT_LU_H_INX |
| 0U, // FCVT_LU_S |
| 0U, // FCVT_LU_S_INX |
| 0U, // FCVT_L_D |
| 0U, // FCVT_L_D_INX |
| 0U, // FCVT_L_H |
| 0U, // FCVT_L_H_INX |
| 0U, // FCVT_L_S |
| 0U, // FCVT_L_S_INX |
| 0U, // FCVT_S_D |
| 0U, // FCVT_S_D_IN32X |
| 0U, // FCVT_S_D_INX |
| 0U, // FCVT_S_H |
| 0U, // FCVT_S_H_INX |
| 0U, // FCVT_S_L |
| 0U, // FCVT_S_LU |
| 0U, // FCVT_S_LU_INX |
| 0U, // FCVT_S_L_INX |
| 0U, // FCVT_S_W |
| 0U, // FCVT_S_WU |
| 0U, // FCVT_S_WU_INX |
| 0U, // FCVT_S_W_INX |
| 0U, // FCVT_WU_D |
| 0U, // FCVT_WU_D_IN32X |
| 0U, // FCVT_WU_D_INX |
| 0U, // FCVT_WU_H |
| 0U, // FCVT_WU_H_INX |
| 0U, // FCVT_WU_S |
| 0U, // FCVT_WU_S_INX |
| 0U, // FCVT_W_D |
| 0U, // FCVT_W_D_IN32X |
| 0U, // FCVT_W_D_INX |
| 0U, // FCVT_W_H |
| 0U, // FCVT_W_H_INX |
| 0U, // FCVT_W_S |
| 0U, // FCVT_W_S_INX |
| 0U, // FDIV_D |
| 0U, // FDIV_D_IN32X |
| 0U, // FDIV_D_INX |
| 0U, // FDIV_H |
| 0U, // FDIV_H_INX |
| 0U, // FDIV_S |
| 0U, // FDIV_S_INX |
| 0U, // FENCE |
| 0U, // FENCE_I |
| 0U, // FENCE_TSO |
| 0U, // FEQ_D |
| 0U, // FEQ_D_IN32X |
| 0U, // FEQ_D_INX |
| 0U, // FEQ_H |
| 0U, // FEQ_H_INX |
| 0U, // FEQ_S |
| 0U, // FEQ_S_INX |
| 0U, // FLD |
| 0U, // FLE_D |
| 0U, // FLE_D_IN32X |
| 0U, // FLE_D_INX |
| 0U, // FLE_H |
| 0U, // FLE_H_INX |
| 0U, // FLE_S |
| 0U, // FLE_S_INX |
| 0U, // FLH |
| 0U, // FLT_D |
| 0U, // FLT_D_IN32X |
| 0U, // FLT_D_INX |
| 0U, // FLT_H |
| 0U, // FLT_H_INX |
| 0U, // FLT_S |
| 0U, // FLT_S_INX |
| 0U, // FLW |
| 2U, // FMADD_D |
| 2U, // FMADD_D_IN32X |
| 2U, // FMADD_D_INX |
| 2U, // FMADD_H |
| 2U, // FMADD_H_INX |
| 2U, // FMADD_S |
| 2U, // FMADD_S_INX |
| 0U, // FMAX_D |
| 0U, // FMAX_D_IN32X |
| 0U, // FMAX_D_INX |
| 0U, // FMAX_H |
| 0U, // FMAX_H_INX |
| 0U, // FMAX_S |
| 0U, // FMAX_S_INX |
| 0U, // FMIN_D |
| 0U, // FMIN_D_IN32X |
| 0U, // FMIN_D_INX |
| 0U, // FMIN_H |
| 0U, // FMIN_H_INX |
| 0U, // FMIN_S |
| 0U, // FMIN_S_INX |
| 2U, // FMSUB_D |
| 2U, // FMSUB_D_IN32X |
| 2U, // FMSUB_D_INX |
| 2U, // FMSUB_H |
| 2U, // FMSUB_H_INX |
| 2U, // FMSUB_S |
| 2U, // FMSUB_S_INX |
| 0U, // FMUL_D |
| 0U, // FMUL_D_IN32X |
| 0U, // FMUL_D_INX |
| 0U, // FMUL_H |
| 0U, // FMUL_H_INX |
| 0U, // FMUL_S |
| 0U, // FMUL_S_INX |
| 0U, // FMV_D_X |
| 0U, // FMV_H_X |
| 0U, // FMV_W_X |
| 0U, // FMV_X_D |
| 0U, // FMV_X_H |
| 0U, // FMV_X_W |
| 2U, // FNMADD_D |
| 2U, // FNMADD_D_IN32X |
| 2U, // FNMADD_D_INX |
| 2U, // FNMADD_H |
| 2U, // FNMADD_H_INX |
| 2U, // FNMADD_S |
| 2U, // FNMADD_S_INX |
| 2U, // FNMSUB_D |
| 2U, // FNMSUB_D_IN32X |
| 2U, // FNMSUB_D_INX |
| 2U, // FNMSUB_H |
| 2U, // FNMSUB_H_INX |
| 2U, // FNMSUB_S |
| 2U, // FNMSUB_S_INX |
| 0U, // FSD |
| 0U, // FSGNJN_D |
| 0U, // FSGNJN_D_IN32X |
| 0U, // FSGNJN_D_INX |
| 0U, // FSGNJN_H |
| 0U, // FSGNJN_H_INX |
| 0U, // FSGNJN_S |
| 0U, // FSGNJN_S_INX |
| 0U, // FSGNJX_D |
| 0U, // FSGNJX_D_IN32X |
| 0U, // FSGNJX_D_INX |
| 0U, // FSGNJX_H |
| 0U, // FSGNJX_H_INX |
| 0U, // FSGNJX_S |
| 0U, // FSGNJX_S_INX |
| 0U, // FSGNJ_D |
| 0U, // FSGNJ_D_IN32X |
| 0U, // FSGNJ_D_INX |
| 0U, // FSGNJ_H |
| 0U, // FSGNJ_H_INX |
| 0U, // FSGNJ_S |
| 0U, // FSGNJ_S_INX |
| 0U, // FSH |
| 0U, // FSQRT_D |
| 0U, // FSQRT_D_IN32X |
| 0U, // FSQRT_D_INX |
| 0U, // FSQRT_H |
| 0U, // FSQRT_H_INX |
| 0U, // FSQRT_S |
| 0U, // FSQRT_S_INX |
| 0U, // FSUB_D |
| 0U, // FSUB_D_IN32X |
| 0U, // FSUB_D_INX |
| 0U, // FSUB_H |
| 0U, // FSUB_H_INX |
| 0U, // FSUB_S |
| 0U, // FSUB_S_INX |
| 0U, // FSW |
| 0U, // HFENCE_GVMA |
| 0U, // HFENCE_VVMA |
| 0U, // HINVAL_GVMA |
| 0U, // HINVAL_VVMA |
| 0U, // HLVX_HU |
| 0U, // HLVX_WU |
| 0U, // HLV_B |
| 0U, // HLV_BU |
| 0U, // HLV_D |
| 0U, // HLV_H |
| 0U, // HLV_HU |
| 0U, // HLV_W |
| 0U, // HLV_WU |
| 0U, // HSV_B |
| 0U, // HSV_D |
| 0U, // HSV_H |
| 0U, // HSV_W |
| 6U, // InsnB |
| 10U, // InsnI |
| 1U, // InsnI_Mem |
| 0U, // InsnJ |
| 1U, // InsnR |
| 15U, // InsnR4 |
| 1U, // InsnS |
| 0U, // InsnU |
| 0U, // JAL |
| 0U, // JALR |
| 0U, // LB |
| 0U, // LBU |
| 0U, // LD |
| 0U, // LH |
| 0U, // LHU |
| 0U, // LR_D |
| 0U, // LR_D_AQ |
| 0U, // LR_D_AQ_RL |
| 0U, // LR_D_RL |
| 0U, // LR_W |
| 0U, // LR_W_AQ |
| 0U, // LR_W_AQ_RL |
| 0U, // LR_W_RL |
| 0U, // LUI |
| 0U, // LW |
| 0U, // LWU |
| 0U, // MAX |
| 0U, // MAXU |
| 0U, // MIN |
| 0U, // MINU |
| 0U, // MRET |
| 0U, // MUL |
| 0U, // MULH |
| 0U, // MULHSU |
| 0U, // MULHU |
| 0U, // MULW |
| 0U, // OR |
| 0U, // ORC_B |
| 0U, // ORI |
| 0U, // ORN |
| 0U, // PACK |
| 0U, // PACKH |
| 0U, // PACKW |
| 0U, // PREFETCH_I |
| 0U, // PREFETCH_R |
| 0U, // PREFETCH_W |
| 0U, // REM |
| 0U, // REMU |
| 0U, // REMUW |
| 0U, // REMW |
| 0U, // REV8_RV32 |
| 0U, // REV8_RV64 |
| 0U, // ROL |
| 0U, // ROLW |
| 0U, // ROR |
| 0U, // RORI |
| 0U, // RORIW |
| 0U, // RORW |
| 0U, // SB |
| 0U, // SC_D |
| 0U, // SC_D_AQ |
| 0U, // SC_D_AQ_RL |
| 0U, // SC_D_RL |
| 0U, // SC_W |
| 0U, // SC_W_AQ |
| 0U, // SC_W_AQ_RL |
| 0U, // SC_W_RL |
| 0U, // SD |
| 0U, // SEXT_B |
| 0U, // SEXT_H |
| 0U, // SFENCE_INVAL_IR |
| 0U, // SFENCE_VMA |
| 0U, // SFENCE_W_INVAL |
| 0U, // SH |
| 0U, // SH1ADD |
| 0U, // SH1ADD_UW |
| 0U, // SH2ADD |
| 0U, // SH2ADD_UW |
| 0U, // SH3ADD |
| 0U, // SH3ADD_UW |
| 0U, // SHA256SIG0 |
| 0U, // SHA256SIG1 |
| 0U, // SHA256SUM0 |
| 0U, // SHA256SUM1 |
| 0U, // SHA512SIG0 |
| 0U, // SHA512SIG0H |
| 0U, // SHA512SIG0L |
| 0U, // SHA512SIG1 |
| 0U, // SHA512SIG1H |
| 0U, // SHA512SIG1L |
| 0U, // SHA512SUM0 |
| 0U, // SHA512SUM0R |
| 0U, // SHA512SUM1 |
| 0U, // SHA512SUM1R |
| 0U, // SINVAL_VMA |
| 0U, // SLL |
| 0U, // SLLI |
| 0U, // SLLIW |
| 0U, // SLLI_UW |
| 0U, // SLLW |
| 0U, // SLT |
| 0U, // SLTI |
| 0U, // SLTIU |
| 0U, // SLTU |
| 0U, // SM3P0 |
| 0U, // SM3P1 |
| 0U, // SM4ED |
| 0U, // SM4KS |
| 0U, // SRA |
| 0U, // SRAI |
| 0U, // SRAIW |
| 0U, // SRAW |
| 0U, // SRET |
| 0U, // SRL |
| 0U, // SRLI |
| 0U, // SRLIW |
| 0U, // SRLW |
| 0U, // SUB |
| 0U, // SUBW |
| 0U, // SW |
| 0U, // THVdotVMAQASU_VV |
| 0U, // THVdotVMAQASU_VX |
| 0U, // THVdotVMAQAUS_VX |
| 0U, // THVdotVMAQAU_VV |
| 0U, // THVdotVMAQAU_VX |
| 0U, // THVdotVMAQA_VV |
| 0U, // THVdotVMAQA_VX |
| 0U, // UNIMP |
| 0U, // UNZIP_RV32 |
| 0U, // URET |
| 0U, // VAADDU_VV |
| 0U, // VAADDU_VX |
| 0U, // VAADD_VV |
| 0U, // VAADD_VX |
| 0U, // VADC_VIM |
| 0U, // VADC_VVM |
| 0U, // VADC_VXM |
| 0U, // VADD_VI |
| 0U, // VADD_VV |
| 0U, // VADD_VX |
| 0U, // VAND_VI |
| 0U, // VAND_VV |
| 0U, // VAND_VX |
| 0U, // VASUBU_VV |
| 0U, // VASUBU_VX |
| 0U, // VASUB_VV |
| 0U, // VASUB_VX |
| 0U, // VCOMPRESS_VM |
| 0U, // VCPOP_M |
| 0U, // VDIVU_VV |
| 0U, // VDIVU_VX |
| 0U, // VDIV_VV |
| 0U, // VDIV_VX |
| 0U, // VFADD_VF |
| 0U, // VFADD_VV |
| 0U, // VFCLASS_V |
| 0U, // VFCVT_F_XU_V |
| 0U, // VFCVT_F_X_V |
| 0U, // VFCVT_RTZ_XU_F_V |
| 0U, // VFCVT_RTZ_X_F_V |
| 0U, // VFCVT_XU_F_V |
| 0U, // VFCVT_X_F_V |
| 0U, // VFDIV_VF |
| 0U, // VFDIV_VV |
| 0U, // VFIRST_M |
| 0U, // VFMACC_VF |
| 0U, // VFMACC_VV |
| 0U, // VFMADD_VF |
| 0U, // VFMADD_VV |
| 0U, // VFMAX_VF |
| 0U, // VFMAX_VV |
| 0U, // VFMERGE_VFM |
| 0U, // VFMIN_VF |
| 0U, // VFMIN_VV |
| 0U, // VFMSAC_VF |
| 0U, // VFMSAC_VV |
| 0U, // VFMSUB_VF |
| 0U, // VFMSUB_VV |
| 0U, // VFMUL_VF |
| 0U, // VFMUL_VV |
| 0U, // VFMV_F_S |
| 0U, // VFMV_S_F |
| 0U, // VFMV_V_F |
| 0U, // VFNCVT_F_F_W |
| 0U, // VFNCVT_F_XU_W |
| 0U, // VFNCVT_F_X_W |
| 0U, // VFNCVT_ROD_F_F_W |
| 0U, // VFNCVT_RTZ_XU_F_W |
| 0U, // VFNCVT_RTZ_X_F_W |
| 0U, // VFNCVT_XU_F_W |
| 0U, // VFNCVT_X_F_W |
| 0U, // VFNMACC_VF |
| 0U, // VFNMACC_VV |
| 0U, // VFNMADD_VF |
| 0U, // VFNMADD_VV |
| 0U, // VFNMSAC_VF |
| 0U, // VFNMSAC_VV |
| 0U, // VFNMSUB_VF |
| 0U, // VFNMSUB_VV |
| 0U, // VFRDIV_VF |
| 0U, // VFREC7_V |
| 0U, // VFREDMAX_VS |
| 0U, // VFREDMIN_VS |
| 0U, // VFREDOSUM_VS |
| 0U, // VFREDUSUM_VS |
| 0U, // VFRSQRT7_V |
| 0U, // VFRSUB_VF |
| 0U, // VFSGNJN_VF |
| 0U, // VFSGNJN_VV |
| 0U, // VFSGNJX_VF |
| 0U, // VFSGNJX_VV |
| 0U, // VFSGNJ_VF |
| 0U, // VFSGNJ_VV |
| 0U, // VFSLIDE1DOWN_VF |
| 0U, // VFSLIDE1UP_VF |
| 0U, // VFSQRT_V |
| 0U, // VFSUB_VF |
| 0U, // VFSUB_VV |
| 0U, // VFWADD_VF |
| 0U, // VFWADD_VV |
| 0U, // VFWADD_WF |
| 0U, // VFWADD_WV |
| 0U, // VFWCVT_F_F_V |
| 0U, // VFWCVT_F_XU_V |
| 0U, // VFWCVT_F_X_V |
| 0U, // VFWCVT_RTZ_XU_F_V |
| 0U, // VFWCVT_RTZ_X_F_V |
| 0U, // VFWCVT_XU_F_V |
| 0U, // VFWCVT_X_F_V |
| 0U, // VFWMACC_VF |
| 0U, // VFWMACC_VV |
| 0U, // VFWMSAC_VF |
| 0U, // VFWMSAC_VV |
| 0U, // VFWMUL_VF |
| 0U, // VFWMUL_VV |
| 0U, // VFWNMACC_VF |
| 0U, // VFWNMACC_VV |
| 0U, // VFWNMSAC_VF |
| 0U, // VFWNMSAC_VV |
| 0U, // VFWREDOSUM_VS |
| 0U, // VFWREDUSUM_VS |
| 0U, // VFWSUB_VF |
| 0U, // VFWSUB_VV |
| 0U, // VFWSUB_WF |
| 0U, // VFWSUB_WV |
| 0U, // VID_V |
| 0U, // VIOTA_M |
| 0U, // VL1RE16_V |
| 0U, // VL1RE32_V |
| 0U, // VL1RE64_V |
| 0U, // VL1RE8_V |
| 0U, // VL2RE16_V |
| 0U, // VL2RE32_V |
| 0U, // VL2RE64_V |
| 0U, // VL2RE8_V |
| 0U, // VL4RE16_V |
| 0U, // VL4RE32_V |
| 0U, // VL4RE64_V |
| 0U, // VL4RE8_V |
| 0U, // VL8RE16_V |
| 0U, // VL8RE32_V |
| 0U, // VL8RE64_V |
| 0U, // VL8RE8_V |
| 0U, // VLE16FF_V |
| 0U, // VLE16_V |
| 0U, // VLE32FF_V |
| 0U, // VLE32_V |
| 0U, // VLE64FF_V |
| 0U, // VLE64_V |
| 0U, // VLE8FF_V |
| 0U, // VLE8_V |
| 0U, // VLM_V |
| 0U, // VLOXEI16_V |
| 0U, // VLOXEI32_V |
| 0U, // VLOXEI64_V |
| 0U, // VLOXEI8_V |
| 0U, // VLOXSEG2EI16_V |
| 0U, // VLOXSEG2EI32_V |
| 0U, // VLOXSEG2EI64_V |
| 0U, // VLOXSEG2EI8_V |
| 0U, // VLOXSEG3EI16_V |
| 0U, // VLOXSEG3EI32_V |
| 0U, // VLOXSEG3EI64_V |
| 0U, // VLOXSEG3EI8_V |
| 0U, // VLOXSEG4EI16_V |
| 0U, // VLOXSEG4EI32_V |
| 0U, // VLOXSEG4EI64_V |
| 0U, // VLOXSEG4EI8_V |
| 0U, // VLOXSEG5EI16_V |
| 0U, // VLOXSEG5EI32_V |
| 0U, // VLOXSEG5EI64_V |
| 0U, // VLOXSEG5EI8_V |
| 0U, // VLOXSEG6EI16_V |
| 0U, // VLOXSEG6EI32_V |
| 0U, // VLOXSEG6EI64_V |
| 0U, // VLOXSEG6EI8_V |
| 0U, // VLOXSEG7EI16_V |
| 0U, // VLOXSEG7EI32_V |
| 0U, // VLOXSEG7EI64_V |
| 0U, // VLOXSEG7EI8_V |
| 0U, // VLOXSEG8EI16_V |
| 0U, // VLOXSEG8EI32_V |
| 0U, // VLOXSEG8EI64_V |
| 0U, // VLOXSEG8EI8_V |
| 0U, // VLSE16_V |
| 0U, // VLSE32_V |
| 0U, // VLSE64_V |
| 0U, // VLSE8_V |
| 0U, // VLSEG2E16FF_V |
| 0U, // VLSEG2E16_V |
| 0U, // VLSEG2E32FF_V |
| 0U, // VLSEG2E32_V |
| 0U, // VLSEG2E64FF_V |
| 0U, // VLSEG2E64_V |
| 0U, // VLSEG2E8FF_V |
| 0U, // VLSEG2E8_V |
| 0U, // VLSEG3E16FF_V |
| 0U, // VLSEG3E16_V |
| 0U, // VLSEG3E32FF_V |
| 0U, // VLSEG3E32_V |
| 0U, // VLSEG3E64FF_V |
| 0U, // VLSEG3E64_V |
| 0U, // VLSEG3E8FF_V |
| 0U, // VLSEG3E8_V |
| 0U, // VLSEG4E16FF_V |
| 0U, // VLSEG4E16_V |
| 0U, // VLSEG4E32FF_V |
| 0U, // VLSEG4E32_V |
| 0U, // VLSEG4E64FF_V |
| 0U, // VLSEG4E64_V |
| 0U, // VLSEG4E8FF_V |
| 0U, // VLSEG4E8_V |
| 0U, // VLSEG5E16FF_V |
| 0U, // VLSEG5E16_V |
| 0U, // VLSEG5E32FF_V |
| 0U, // VLSEG5E32_V |
| 0U, // VLSEG5E64FF_V |
| 0U, // VLSEG5E64_V |
| 0U, // VLSEG5E8FF_V |
| 0U, // VLSEG5E8_V |
| 0U, // VLSEG6E16FF_V |
| 0U, // VLSEG6E16_V |
| 0U, // VLSEG6E32FF_V |
| 0U, // VLSEG6E32_V |
| 0U, // VLSEG6E64FF_V |
| 0U, // VLSEG6E64_V |
| 0U, // VLSEG6E8FF_V |
| 0U, // VLSEG6E8_V |
| 0U, // VLSEG7E16FF_V |
| 0U, // VLSEG7E16_V |
| 0U, // VLSEG7E32FF_V |
| 0U, // VLSEG7E32_V |
| 0U, // VLSEG7E64FF_V |
| 0U, // VLSEG7E64_V |
| 0U, // VLSEG7E8FF_V |
| 0U, // VLSEG7E8_V |
| 0U, // VLSEG8E16FF_V |
| 0U, // VLSEG8E16_V |
| 0U, // VLSEG8E32FF_V |
| 0U, // VLSEG8E32_V |
| 0U, // VLSEG8E64FF_V |
| 0U, // VLSEG8E64_V |
| 0U, // VLSEG8E8FF_V |
| 0U, // VLSEG8E8_V |
| 0U, // VLSSEG2E16_V |
| 0U, // VLSSEG2E32_V |
| 0U, // VLSSEG2E64_V |
| 0U, // VLSSEG2E8_V |
| 0U, // VLSSEG3E16_V |
| 0U, // VLSSEG3E32_V |
| 0U, // VLSSEG3E64_V |
| 0U, // VLSSEG3E8_V |
| 0U, // VLSSEG4E16_V |
| 0U, // VLSSEG4E32_V |
| 0U, // VLSSEG4E64_V |
| 0U, // VLSSEG4E8_V |
| 0U, // VLSSEG5E16_V |
| 0U, // VLSSEG5E32_V |
| 0U, // VLSSEG5E64_V |
| 0U, // VLSSEG5E8_V |
| 0U, // VLSSEG6E16_V |
| 0U, // VLSSEG6E32_V |
| 0U, // VLSSEG6E64_V |
| 0U, // VLSSEG6E8_V |
| 0U, // VLSSEG7E16_V |
| 0U, // VLSSEG7E32_V |
| 0U, // VLSSEG7E64_V |
| 0U, // VLSSEG7E8_V |
| 0U, // VLSSEG8E16_V |
| 0U, // VLSSEG8E32_V |
| 0U, // VLSSEG8E64_V |
| 0U, // VLSSEG8E8_V |
| 0U, // VLUXEI16_V |
| 0U, // VLUXEI32_V |
| 0U, // VLUXEI64_V |
| 0U, // VLUXEI8_V |
| 0U, // VLUXSEG2EI16_V |
| 0U, // VLUXSEG2EI32_V |
| 0U, // VLUXSEG2EI64_V |
| 0U, // VLUXSEG2EI8_V |
| 0U, // VLUXSEG3EI16_V |
| 0U, // VLUXSEG3EI32_V |
| 0U, // VLUXSEG3EI64_V |
| 0U, // VLUXSEG3EI8_V |
| 0U, // VLUXSEG4EI16_V |
| 0U, // VLUXSEG4EI32_V |
| 0U, // VLUXSEG4EI64_V |
| 0U, // VLUXSEG4EI8_V |
| 0U, // VLUXSEG5EI16_V |
| 0U, // VLUXSEG5EI32_V |
| 0U, // VLUXSEG5EI64_V |
| 0U, // VLUXSEG5EI8_V |
| 0U, // VLUXSEG6EI16_V |
| 0U, // VLUXSEG6EI32_V |
| 0U, // VLUXSEG6EI64_V |
| 0U, // VLUXSEG6EI8_V |
| 0U, // VLUXSEG7EI16_V |
| 0U, // VLUXSEG7EI32_V |
| 0U, // VLUXSEG7EI64_V |
| 0U, // VLUXSEG7EI8_V |
| 0U, // VLUXSEG8EI16_V |
| 0U, // VLUXSEG8EI32_V |
| 0U, // VLUXSEG8EI64_V |
| 0U, // VLUXSEG8EI8_V |
| 0U, // VMACC_VV |
| 0U, // VMACC_VX |
| 0U, // VMADC_VI |
| 0U, // VMADC_VIM |
| 0U, // VMADC_VV |
| 0U, // VMADC_VVM |
| 0U, // VMADC_VX |
| 0U, // VMADC_VXM |
| 0U, // VMADD_VV |
| 0U, // VMADD_VX |
| 0U, // VMANDN_MM |
| 0U, // VMAND_MM |
| 0U, // VMAXU_VV |
| 0U, // VMAXU_VX |
| 0U, // VMAX_VV |
| 0U, // VMAX_VX |
| 0U, // VMERGE_VIM |
| 0U, // VMERGE_VVM |
| 0U, // VMERGE_VXM |
| 0U, // VMFEQ_VF |
| 0U, // VMFEQ_VV |
| 0U, // VMFGE_VF |
| 0U, // VMFGT_VF |
| 0U, // VMFLE_VF |
| 0U, // VMFLE_VV |
| 0U, // VMFLT_VF |
| 0U, // VMFLT_VV |
| 0U, // VMFNE_VF |
| 0U, // VMFNE_VV |
| 0U, // VMINU_VV |
| 0U, // VMINU_VX |
| 0U, // VMIN_VV |
| 0U, // VMIN_VX |
| 0U, // VMNAND_MM |
| 0U, // VMNOR_MM |
| 0U, // VMORN_MM |
| 0U, // VMOR_MM |
| 0U, // VMSBC_VV |
| 0U, // VMSBC_VVM |
| 0U, // VMSBC_VX |
| 0U, // VMSBC_VXM |
| 0U, // VMSBF_M |
| 0U, // VMSEQ_VI |
| 0U, // VMSEQ_VV |
| 0U, // VMSEQ_VX |
| 0U, // VMSGTU_VI |
| 0U, // VMSGTU_VX |
| 0U, // VMSGT_VI |
| 0U, // VMSGT_VX |
| 0U, // VMSIF_M |
| 0U, // VMSLEU_VI |
| 0U, // VMSLEU_VV |
| 0U, // VMSLEU_VX |
| 0U, // VMSLE_VI |
| 0U, // VMSLE_VV |
| 0U, // VMSLE_VX |
| 0U, // VMSLTU_VV |
| 0U, // VMSLTU_VX |
| 0U, // VMSLT_VV |
| 0U, // VMSLT_VX |
| 0U, // VMSNE_VI |
| 0U, // VMSNE_VV |
| 0U, // VMSNE_VX |
| 0U, // VMSOF_M |
| 0U, // VMULHSU_VV |
| 0U, // VMULHSU_VX |
| 0U, // VMULHU_VV |
| 0U, // VMULHU_VX |
| 0U, // VMULH_VV |
| 0U, // VMULH_VX |
| 0U, // VMUL_VV |
| 0U, // VMUL_VX |
| 0U, // VMV1R_V |
| 0U, // VMV2R_V |
| 0U, // VMV4R_V |
| 0U, // VMV8R_V |
| 0U, // VMV_S_X |
| 0U, // VMV_V_I |
| 0U, // VMV_V_V |
| 0U, // VMV_V_X |
| 0U, // VMV_X_S |
| 0U, // VMXNOR_MM |
| 0U, // VMXOR_MM |
| 0U, // VNCLIPU_WI |
| 0U, // VNCLIPU_WV |
| 0U, // VNCLIPU_WX |
| 0U, // VNCLIP_WI |
| 0U, // VNCLIP_WV |
| 0U, // VNCLIP_WX |
| 0U, // VNMSAC_VV |
| 0U, // VNMSAC_VX |
| 0U, // VNMSUB_VV |
| 0U, // VNMSUB_VX |
| 0U, // VNSRA_WI |
| 0U, // VNSRA_WV |
| 0U, // VNSRA_WX |
| 0U, // VNSRL_WI |
| 0U, // VNSRL_WV |
| 0U, // VNSRL_WX |
| 0U, // VOR_VI |
| 0U, // VOR_VV |
| 0U, // VOR_VX |
| 0U, // VREDAND_VS |
| 0U, // VREDMAXU_VS |
| 0U, // VREDMAX_VS |
| 0U, // VREDMINU_VS |
| 0U, // VREDMIN_VS |
| 0U, // VREDOR_VS |
| 0U, // VREDSUM_VS |
| 0U, // VREDXOR_VS |
| 0U, // VREMU_VV |
| 0U, // VREMU_VX |
| 0U, // VREM_VV |
| 0U, // VREM_VX |
| 0U, // VRGATHEREI16_VV |
| 0U, // VRGATHER_VI |
| 0U, // VRGATHER_VV |
| 0U, // VRGATHER_VX |
| 0U, // VRSUB_VI |
| 0U, // VRSUB_VX |
| 0U, // VS1R_V |
| 0U, // VS2R_V |
| 0U, // VS4R_V |
| 0U, // VS8R_V |
| 0U, // VSADDU_VI |
| 0U, // VSADDU_VV |
| 0U, // VSADDU_VX |
| 0U, // VSADD_VI |
| 0U, // VSADD_VV |
| 0U, // VSADD_VX |
| 0U, // VSBC_VVM |
| 0U, // VSBC_VXM |
| 0U, // VSE16_V |
| 0U, // VSE32_V |
| 0U, // VSE64_V |
| 0U, // VSE8_V |
| 0U, // VSETIVLI |
| 0U, // VSETVL |
| 0U, // VSETVLI |
| 0U, // VSEXT_VF2 |
| 0U, // VSEXT_VF4 |
| 0U, // VSEXT_VF8 |
| 0U, // VSLIDE1DOWN_VX |
| 0U, // VSLIDE1UP_VX |
| 0U, // VSLIDEDOWN_VI |
| 0U, // VSLIDEDOWN_VX |
| 0U, // VSLIDEUP_VI |
| 0U, // VSLIDEUP_VX |
| 0U, // VSLL_VI |
| 0U, // VSLL_VV |
| 0U, // VSLL_VX |
| 0U, // VSMUL_VV |
| 0U, // VSMUL_VX |
| 0U, // VSM_V |
| 0U, // VSOXEI16_V |
| 0U, // VSOXEI32_V |
| 0U, // VSOXEI64_V |
| 0U, // VSOXEI8_V |
| 0U, // VSOXSEG2EI16_V |
| 0U, // VSOXSEG2EI32_V |
| 0U, // VSOXSEG2EI64_V |
| 0U, // VSOXSEG2EI8_V |
| 0U, // VSOXSEG3EI16_V |
| 0U, // VSOXSEG3EI32_V |
| 0U, // VSOXSEG3EI64_V |
| 0U, // VSOXSEG3EI8_V |
| 0U, // VSOXSEG4EI16_V |
| 0U, // VSOXSEG4EI32_V |
| 0U, // VSOXSEG4EI64_V |
| 0U, // VSOXSEG4EI8_V |
| 0U, // VSOXSEG5EI16_V |
| 0U, // VSOXSEG5EI32_V |
| 0U, // VSOXSEG5EI64_V |
| 0U, // VSOXSEG5EI8_V |
| 0U, // VSOXSEG6EI16_V |
| 0U, // VSOXSEG6EI32_V |
| 0U, // VSOXSEG6EI64_V |
| 0U, // VSOXSEG6EI8_V |
| 0U, // VSOXSEG7EI16_V |
| 0U, // VSOXSEG7EI32_V |
| 0U, // VSOXSEG7EI64_V |
| 0U, // VSOXSEG7EI8_V |
| 0U, // VSOXSEG8EI16_V |
| 0U, // VSOXSEG8EI32_V |
| 0U, // VSOXSEG8EI64_V |
| 0U, // VSOXSEG8EI8_V |
| 0U, // VSRA_VI |
| 0U, // VSRA_VV |
| 0U, // VSRA_VX |
| 0U, // VSRL_VI |
| 0U, // VSRL_VV |
| 0U, // VSRL_VX |
| 0U, // VSSE16_V |
| 0U, // VSSE32_V |
| 0U, // VSSE64_V |
| 0U, // VSSE8_V |
| 0U, // VSSEG2E16_V |
| 0U, // VSSEG2E32_V |
| 0U, // VSSEG2E64_V |
| 0U, // VSSEG2E8_V |
| 0U, // VSSEG3E16_V |
| 0U, // VSSEG3E32_V |
| 0U, // VSSEG3E64_V |
| 0U, // VSSEG3E8_V |
| 0U, // VSSEG4E16_V |
| 0U, // VSSEG4E32_V |
| 0U, // VSSEG4E64_V |
| 0U, // VSSEG4E8_V |
| 0U, // VSSEG5E16_V |
| 0U, // VSSEG5E32_V |
| 0U, // VSSEG5E64_V |
| 0U, // VSSEG5E8_V |
| 0U, // VSSEG6E16_V |
| 0U, // VSSEG6E32_V |
| 0U, // VSSEG6E64_V |
| 0U, // VSSEG6E8_V |
| 0U, // VSSEG7E16_V |
| 0U, // VSSEG7E32_V |
| 0U, // VSSEG7E64_V |
| 0U, // VSSEG7E8_V |
| 0U, // VSSEG8E16_V |
| 0U, // VSSEG8E32_V |
| 0U, // VSSEG8E64_V |
| 0U, // VSSEG8E8_V |
| 0U, // VSSRA_VI |
| 0U, // VSSRA_VV |
| 0U, // VSSRA_VX |
| 0U, // VSSRL_VI |
| 0U, // VSSRL_VV |
| 0U, // VSSRL_VX |
| 0U, // VSSSEG2E16_V |
| 0U, // VSSSEG2E32_V |
| 0U, // VSSSEG2E64_V |
| 0U, // VSSSEG2E8_V |
| 0U, // VSSSEG3E16_V |
| 0U, // VSSSEG3E32_V |
| 0U, // VSSSEG3E64_V |
| 0U, // VSSSEG3E8_V |
| 0U, // VSSSEG4E16_V |
| 0U, // VSSSEG4E32_V |
| 0U, // VSSSEG4E64_V |
| 0U, // VSSSEG4E8_V |
| 0U, // VSSSEG5E16_V |
| 0U, // VSSSEG5E32_V |
| 0U, // VSSSEG5E64_V |
| 0U, // VSSSEG5E8_V |
| 0U, // VSSSEG6E16_V |
| 0U, // VSSSEG6E32_V |
| 0U, // VSSSEG6E64_V |
| 0U, // VSSSEG6E8_V |
| 0U, // VSSSEG7E16_V |
| 0U, // VSSSEG7E32_V |
| 0U, // VSSSEG7E64_V |
| 0U, // VSSSEG7E8_V |
| 0U, // VSSSEG8E16_V |
| 0U, // VSSSEG8E32_V |
| 0U, // VSSSEG8E64_V |
| 0U, // VSSSEG8E8_V |
| 0U, // VSSUBU_VV |
| 0U, // VSSUBU_VX |
| 0U, // VSSUB_VV |
| 0U, // VSSUB_VX |
| 0U, // VSUB_VV |
| 0U, // VSUB_VX |
| 0U, // VSUXEI16_V |
| 0U, // VSUXEI32_V |
| 0U, // VSUXEI64_V |
| 0U, // VSUXEI8_V |
| 0U, // VSUXSEG2EI16_V |
| 0U, // VSUXSEG2EI32_V |
| 0U, // VSUXSEG2EI64_V |
| 0U, // VSUXSEG2EI8_V |
| 0U, // VSUXSEG3EI16_V |
| 0U, // VSUXSEG3EI32_V |
| 0U, // VSUXSEG3EI64_V |
| 0U, // VSUXSEG3EI8_V |
| 0U, // VSUXSEG4EI16_V |
| 0U, // VSUXSEG4EI32_V |
| 0U, // VSUXSEG4EI64_V |
| 0U, // VSUXSEG4EI8_V |
| 0U, // VSUXSEG5EI16_V |
| 0U, // VSUXSEG5EI32_V |
| 0U, // VSUXSEG5EI64_V |
| 0U, // VSUXSEG5EI8_V |
| 0U, // VSUXSEG6EI16_V |
| 0U, // VSUXSEG6EI32_V |
| 0U, // VSUXSEG6EI64_V |
| 0U, // VSUXSEG6EI8_V |
| 0U, // VSUXSEG7EI16_V |
| 0U, // VSUXSEG7EI32_V |
| 0U, // VSUXSEG7EI64_V |
| 0U, // VSUXSEG7EI8_V |
| 0U, // VSUXSEG8EI16_V |
| 0U, // VSUXSEG8EI32_V |
| 0U, // VSUXSEG8EI64_V |
| 0U, // VSUXSEG8EI8_V |
| 0U, // VT_MASKC |
| 0U, // VT_MASKCN |
| 0U, // VWADDU_VV |
| 0U, // VWADDU_VX |
| 0U, // VWADDU_WV |
| 0U, // VWADDU_WX |
| 0U, // VWADD_VV |
| 0U, // VWADD_VX |
| 0U, // VWADD_WV |
| 0U, // VWADD_WX |
| 0U, // VWMACCSU_VV |
| 0U, // VWMACCSU_VX |
| 0U, // VWMACCUS_VX |
| 0U, // VWMACCU_VV |
| 0U, // VWMACCU_VX |
| 0U, // VWMACC_VV |
| 0U, // VWMACC_VX |
| 0U, // VWMULSU_VV |
| 0U, // VWMULSU_VX |
| 0U, // VWMULU_VV |
| 0U, // VWMULU_VX |
| 0U, // VWMUL_VV |
| 0U, // VWMUL_VX |
| 0U, // VWREDSUMU_VS |
| 0U, // VWREDSUM_VS |
| 0U, // VWSUBU_VV |
| 0U, // VWSUBU_VX |
| 0U, // VWSUBU_WV |
| 0U, // VWSUBU_WX |
| 0U, // VWSUB_VV |
| 0U, // VWSUB_VX |
| 0U, // VWSUB_WV |
| 0U, // VWSUB_WX |
| 0U, // VXOR_VI |
| 0U, // VXOR_VV |
| 0U, // VXOR_VX |
| 0U, // VZEXT_VF2 |
| 0U, // VZEXT_VF4 |
| 0U, // VZEXT_VF8 |
| 0U, // WFI |
| 0U, // WRS_NTO |
| 0U, // WRS_STO |
| 0U, // XNOR |
| 0U, // XOR |
| 0U, // XORI |
| 0U, // XPERM4 |
| 0U, // XPERM8 |
| 0U, // ZEXT_H_RV32 |
| 0U, // ZEXT_H_RV64 |
| 0U, // ZIP_RV32 |
| }; |
| |
| // Emit the opcode for the instruction. |
| uint64_t Bits = 0; |
| Bits |= (uint64_t)OpInfo0[MI->getOpcode()] << 0; |
| Bits |= (uint64_t)OpInfo1[MI->getOpcode()] << 32; |
| return {AsmStrs+(Bits & 16383)-1, Bits}; |
| |
| } |
| /// printInstruction - This method is automatically generated by tablegen |
| /// from the instruction set description. |
| LLVM_NO_PROFILE_INSTRUMENT_FUNCTION |
| void RISCVInstPrinter::printInstruction(const MCInst *MI, uint64_t Address, const MCSubtargetInfo &STI, raw_ostream &O) { |
| O << "\t"; |
| |
| auto MnemonicInfo = getMnemonic(MI); |
| |
| O << MnemonicInfo.first; |
| |
| uint64_t Bits = MnemonicInfo.second; |
| assert(Bits != 0 && "Cannot print this instruction."); |
| |
| // Fragment 0 encoded into 3 bits for 6 unique commands. |
| switch ((Bits >> 14) & 7) { |
| default: llvm_unreachable("Invalid command number."); |
| case 0: |
| // DBG_VALUE, DBG_VALUE_LIST, DBG_INSTR_REF, DBG_PHI, DBG_LABEL, BUNDLE, ... |
| return; |
| break; |
| case 1: |
| // PseudoAddTPRel, PseudoCALL, PseudoCALLReg, PseudoLA, PseudoLA_TLS_GD, ... |
| printOperand(MI, 0, STI, O); |
| break; |
| case 2: |
| // PseudoFLD, PseudoFLH, PseudoFLW, PseudoFSD, PseudoFSH, PseudoFSW, Pseu... |
| printOperand(MI, 1, STI, O); |
| break; |
| case 3: |
| // CBO_CLEAN, CBO_FLUSH, CBO_INVAL, CBO_ZERO |
| printZeroOffsetMemOp(MI, 0, STI, O); |
| return; |
| break; |
| case 4: |
| // C_J, C_JAL |
| printBranchOperand(MI, Address, 0, STI, O); |
| return; |
| break; |
| case 5: |
| // FENCE |
| printFenceArg(MI, 0, STI, O); |
| O << ", "; |
| printFenceArg(MI, 1, STI, O); |
| return; |
| break; |
| } |
| |
| |
| // Fragment 1 encoded into 3 bits for 5 unique commands. |
| switch ((Bits >> 17) & 7) { |
| default: llvm_unreachable("Invalid command number."); |
| case 0: |
| // PseudoAddTPRel, PseudoCALLReg, PseudoFLD, PseudoFLH, PseudoFLW, Pseudo... |
| O << ", "; |
| break; |
| case 1: |
| // PseudoCALL, PseudoTAIL, C_JALR, C_JR, C_NOP_HINT, C_SLLI64_HINT, C_SRA... |
| return; |
| break; |
| case 2: |
| // PREFETCH_I, PREFETCH_R, PREFETCH_W |
| O << '('; |
| printOperand(MI, 0, STI, O); |
| O << ')'; |
| return; |
| break; |
| case 3: |
| // VID_V |
| printVMaskReg(MI, 1, STI, O); |
| return; |
| break; |
| case 4: |
| // VL1RE16_V, VL1RE32_V, VL1RE64_V, VL1RE8_V, VL2RE16_V, VL2RE32_V, VL2RE... |
| O << ", ("; |
| printOperand(MI, 1, STI, O); |
| break; |
| } |
| |
| |
| // Fragment 2 encoded into 3 bits for 8 unique commands. |
| switch ((Bits >> 20) & 7) { |
| default: llvm_unreachable("Invalid command number."); |
| case 0: |
| // PseudoAddTPRel, PseudoCALLReg, PseudoLA, PseudoLA_TLS_GD, PseudoLA_TLS... |
| printOperand(MI, 1, STI, O); |
| break; |
| case 1: |
| // PseudoFLD, PseudoFLH, PseudoFLW, PseudoFSD, PseudoFSH, PseudoFSW, Pseu... |
| printOperand(MI, 2, STI, O); |
| break; |
| case 2: |
| // PseudoJump, InsnJ, InsnU |
| printOperand(MI, 0, STI, O); |
| break; |
| case 3: |
| // CSRRC, CSRRCI, CSRRS, CSRRSI, CSRRW, CSRRWI |
| printCSRSystemRegister(MI, 1, STI, O); |
| O << ", "; |
| printOperand(MI, 2, STI, O); |
| return; |
| break; |
| case 4: |
| // C_BEQZ, C_BNEZ, JAL |
| printBranchOperand(MI, Address, 1, STI, O); |
| return; |
| break; |
| case 5: |
| // HLVX_HU, HLVX_WU, HLV_B, HLV_BU, HLV_D, HLV_H, HLV_HU, HLV_W, HLV_WU, ... |
| printZeroOffsetMemOp(MI, 1, STI, O); |
| return; |
| break; |
| case 6: |
| // VL1RE16_V, VL1RE32_V, VL1RE64_V, VL1RE8_V, VL2RE16_V, VL2RE32_V, VL2RE... |
| O << ')'; |
| break; |
| case 7: |
| // VLOXEI16_V, VLOXEI32_V, VLOXEI64_V, VLOXEI8_V, VLOXSEG2EI16_V, VLOXSEG... |
| O << "), "; |
| printOperand(MI, 2, STI, O); |
| printVMaskReg(MI, 3, STI, O); |
| return; |
| break; |
| } |
| |
| |
| // Fragment 3 encoded into 2 bits for 4 unique commands. |
| switch ((Bits >> 23) & 3) { |
| default: llvm_unreachable("Invalid command number."); |
| case 0: |
| // PseudoAddTPRel, PseudoFLD, PseudoFLH, PseudoFLW, PseudoFSD, PseudoFSH,... |
| O << ", "; |
| break; |
| case 1: |
| // PseudoCALLReg, PseudoJump, PseudoLA, PseudoLA_TLS_GD, PseudoLA_TLS_IE,... |
| return; |
| break; |
| case 2: |
| // C_FLD, C_FLDSP, C_FLW, C_FLWSP, C_FSD, C_FSDSP, C_FSW, C_FSWSP, C_LD, ... |
| O << '('; |
| printOperand(MI, 1, STI, O); |
| O << ')'; |
| return; |
| break; |
| case 3: |
| // VCPOP_M, VFCLASS_V, VFCVT_F_XU_V, VFCVT_F_X_V, VFCVT_RTZ_XU_F_V, VFCVT... |
| printVMaskReg(MI, 2, STI, O); |
| return; |
| break; |
| } |
| |
| |
| // Fragment 4 encoded into 3 bits for 7 unique commands. |
| switch ((Bits >> 25) & 7) { |
| default: llvm_unreachable("Invalid command number."); |
| case 0: |
| // PseudoAddTPRel, PseudoVMSGEU_VI, PseudoVMSGEU_VX, PseudoVMSGEU_VX_M, P... |
| printOperand(MI, 2, STI, O); |
| break; |
| case 1: |
| // PseudoFLD, PseudoFLH, PseudoFLW, PseudoFSD, PseudoFSH, PseudoFSW, Pseu... |
| printOperand(MI, 0, STI, O); |
| break; |
| case 2: |
| // PseudoVMSGEU_VX_M_T, PseudoVMSGE_VX_M_T, InsnR, InsnR4 |
| printOperand(MI, 3, STI, O); |
| break; |
| case 3: |
| // AMOADD_D, AMOADD_D_AQ, AMOADD_D_AQ_RL, AMOADD_D_RL, AMOADD_W, AMOADD_W... |
| printZeroOffsetMemOp(MI, 1, STI, O); |
| return; |
| break; |
| case 4: |
| // BEQ, BGE, BGEU, BLT, BLTU, BNE, InsnJ |
| printBranchOperand(MI, Address, 2, STI, O); |
| return; |
| break; |
| case 5: |
| // FCVT_D_L, FCVT_D_LU, FCVT_D_LU_INX, FCVT_D_L_INX, FCVT_H_D, FCVT_H_D_I... |
| printFRMArg(MI, 2, STI, O); |
| return; |
| break; |
| case 6: |
| // VSETIVLI, VSETVLI |
| printVTypeI(MI, 2, STI, O); |
| return; |
| break; |
| } |
| |
| |
| // Fragment 5 encoded into 3 bits for 5 unique commands. |
| switch ((Bits >> 28) & 7) { |
| default: llvm_unreachable("Invalid command number."); |
| case 0: |
| // PseudoAddTPRel, AES32DSI, AES32DSMI, AES32ESI, AES32ESMI, FADD_D, FADD... |
| O << ", "; |
| break; |
| case 1: |
| // PseudoFLD, PseudoFLH, PseudoFLW, PseudoFSD, PseudoFSH, PseudoFSW, Pseu... |
| return; |
| break; |
| case 2: |
| // PseudoVMSGEU_VI, PseudoVMSGEU_VX_M, PseudoVMSGE_VI, PseudoVMSGE_VX_M, ... |
| printVMaskReg(MI, 3, STI, O); |
| return; |
| break; |
| case 3: |
| // PseudoVMSGEU_VX_M_T, PseudoVMSGE_VX_M_T |
| printVMaskReg(MI, 4, STI, O); |
| O << ", "; |
| printOperand(MI, 1, STI, O); |
| return; |
| break; |
| case 4: |
| // VADC_VIM, VADC_VVM, VADC_VXM, VFMERGE_VFM, VMADC_VIM, VMADC_VVM, VMADC... |
| O << ", v0"; |
| return; |
| break; |
| } |
| |
| |
| // Fragment 6 encoded into 2 bits for 4 unique commands. |
| switch ((Bits >> 31) & 3) { |
| default: llvm_unreachable("Invalid command number."); |
| case 0: |
| // PseudoAddTPRel, AES32DSI, AES32DSMI, AES32ESI, AES32ESMI, FMADD_D, FMA... |
| printOperand(MI, 3, STI, O); |
| break; |
| case 1: |
| // FADD_D, FADD_D_IN32X, FADD_D_INX, FADD_H, FADD_H_INX, FADD_S, FADD_S_I... |
| printFRMArg(MI, 3, STI, O); |
| return; |
| break; |
| case 2: |
| // InsnI_Mem, InsnS |
| printOperand(MI, 4, STI, O); |
| O << '('; |
| printOperand(MI, 3, STI, O); |
| O << ')'; |
| return; |
| break; |
| case 3: |
| // InsnR, InsnR4 |
| printOperand(MI, 0, STI, O); |
| O << ", "; |
| printOperand(MI, 4, STI, O); |
| O << ", "; |
| printOperand(MI, 5, STI, O); |
| break; |
| } |
| |
| |
| // Fragment 7 encoded into 1 bits for 2 unique commands. |
| if ((Bits >> 33) & 1) { |
| // FMADD_D, FMADD_D_IN32X, FMADD_D_INX, FMADD_H, FMADD_H_INX, FMADD_S, FM... |
| O << ", "; |
| } else { |
| // PseudoAddTPRel, AES32DSI, AES32DSMI, AES32ESI, AES32ESMI, InsnR, SM4ED... |
| return; |
| } |
| |
| |
| // Fragment 8 encoded into 2 bits for 4 unique commands. |
| switch ((Bits >> 34) & 3) { |
| default: llvm_unreachable("Invalid command number."); |
| case 0: |
| // FMADD_D, FMADD_D_IN32X, FMADD_D_INX, FMADD_H, FMADD_H_INX, FMADD_S, FM... |
| printFRMArg(MI, 4, STI, O); |
| return; |
| break; |
| case 1: |
| // InsnB |
| printBranchOperand(MI, Address, 4, STI, O); |
| return; |
| break; |
| case 2: |
| // InsnI |
| printOperand(MI, 4, STI, O); |
| return; |
| break; |
| case 3: |
| // InsnR4 |
| printOperand(MI, 6, STI, O); |
| return; |
| break; |
| } |
| |
| } |
| |
| |
| /// getRegisterName - This method is automatically generated by tblgen |
| /// from the register set description. This returns the assembler name |
| /// for the specified register. |
| const char *RISCVInstPrinter:: |
| getRegisterName(MCRegister Reg, unsigned AltIdx) { |
| unsigned RegNo = Reg.id(); |
| assert(RegNo && RegNo < 457 && "Invalid register number!"); |
| |
| |
| #ifdef __GNUC__ |
| #pragma GCC diagnostic push |
| #pragma GCC diagnostic ignored "-Woverlength-strings" |
| #endif |
| static const char AsmStrsABIRegAltName[] = { |
| /* 0 */ "fs10\0" |
| /* 5 */ "ft10\0" |
| /* 10 */ "v10\0" |
| /* 14 */ "v20\0" |
| /* 18 */ "v30\0" |
| /* 22 */ "fa0\0" |
| /* 26 */ "fs0\0" |
| /* 30 */ "ft0\0" |
| /* 34 */ "v0\0" |
| /* 37 */ "fs11\0" |
| /* 42 */ "ft11\0" |
| /* 47 */ "v11\0" |
| /* 51 */ "v21\0" |
| /* 55 */ "v31\0" |
| /* 59 */ "fa1\0" |
| /* 63 */ "fs1\0" |
| /* 67 */ "ft1\0" |
| /* 71 */ "v1\0" |
| /* 74 */ "v12\0" |
| /* 78 */ "v22\0" |
| /* 82 */ "fa2\0" |
| /* 86 */ "fs2\0" |
| /* 90 */ "ft2\0" |
| /* 94 */ "v2\0" |
| /* 97 */ "v13\0" |
| /* 101 */ "v23\0" |
| /* 105 */ "fa3\0" |
| /* 109 */ "fs3\0" |
| /* 113 */ "ft3\0" |
| /* 117 */ "v3\0" |
| /* 120 */ "v14\0" |
| /* 124 */ "v24\0" |
| /* 128 */ "fa4\0" |
| /* 132 */ "fs4\0" |
| /* 136 */ "ft4\0" |
| /* 140 */ "v4\0" |
| /* 143 */ "v15\0" |
| /* 147 */ "v25\0" |
| /* 151 */ "fa5\0" |
| /* 155 */ "fs5\0" |
| /* 159 */ "ft5\0" |
| /* 163 */ "v5\0" |
| /* 166 */ "v16\0" |
| /* 170 */ "v26\0" |
| /* 174 */ "fa6\0" |
| /* 178 */ "fs6\0" |
| /* 182 */ "ft6\0" |
| /* 186 */ "v6\0" |
| /* 189 */ "v17\0" |
| /* 193 */ "v27\0" |
| /* 197 */ "fa7\0" |
| /* 201 */ "fs7\0" |
| /* 205 */ "ft7\0" |
| /* 209 */ "v7\0" |
| /* 212 */ "v18\0" |
| /* 216 */ "v28\0" |
| /* 220 */ "fs8\0" |
| /* 224 */ "ft8\0" |
| /* 228 */ "v8\0" |
| /* 231 */ "v19\0" |
| /* 235 */ "v29\0" |
| /* 239 */ "fs9\0" |
| /* 243 */ "ft9\0" |
| /* 247 */ "v9\0" |
| /* 250 */ "ra\0" |
| /* 253 */ "vlenb\0" |
| /* 259 */ "vtype\0" |
| /* 265 */ "vl\0" |
| /* 268 */ "vxrm\0" |
| /* 273 */ "zero\0" |
| /* 278 */ "gp\0" |
| /* 281 */ "sp\0" |
| /* 284 */ "tp\0" |
| /* 287 */ "vxsat\0" |
| }; |
| #ifdef __GNUC__ |
| #pragma GCC diagnostic pop |
| #endif |
| |
| static const uint16_t RegAsmOffsetABIRegAltName[] = { |
| 4, 4, 265, 253, 259, 268, 287, 34, 71, 94, 117, 140, 163, 186, |
| 209, 228, 247, 10, 47, 74, 97, 120, 143, 166, 189, 212, 231, 14, |
| 51, 78, 101, 124, 147, 170, 193, 216, 235, 18, 55, 273, 250, 281, |
| 278, 284, 31, 68, 91, 27, 64, 23, 60, 83, 106, 129, 152, 175, |
| 198, 87, 110, 133, 156, 179, 202, 221, 240, 1, 38, 114, 137, 160, |
| 183, 30, 67, 90, 113, 136, 159, 182, 205, 26, 63, 22, 59, 82, |
| 105, 128, 151, 174, 197, 86, 109, 132, 155, 178, 201, 220, 239, 0, |
| 37, 224, 243, 5, 42, 30, 67, 90, 113, 136, 159, 182, 205, 26, |
| 63, 22, 59, 82, 105, 128, 151, 174, 197, 86, 109, 132, 155, 178, |
| 201, 220, 239, 0, 37, 224, 243, 5, 42, 30, 67, 90, 113, 136, |
| 159, 182, 205, 26, 63, 22, 59, 82, 105, 128, 151, 174, 197, 86, |
| 109, 132, 155, 178, 201, 220, 239, 0, 37, 224, 243, 5, 42, 273, |
| 281, 284, 68, 27, 23, 83, 129, 175, 87, 133, 179, 221, 1, 114, |
| 160, 34, 34, 34, 94, 140, 140, 186, 228, 228, 228, 10, 74, 74, |
| 120, 166, 166, 166, 212, 14, 14, 78, 124, 124, 124, 170, 216, 216, |
| 18, 71, 94, 117, 140, 163, 186, 209, 228, 247, 10, 47, 74, 97, |
| 120, 143, 166, 189, 212, 231, 14, 51, 78, 101, 124, 147, 170, 193, |
| 216, 235, 18, 34, 94, 140, 186, 228, 10, 74, 120, 166, 212, 14, |
| 78, 124, 170, 216, 34, 140, 228, 74, 166, 14, 124, 34, 71, 94, |
| 117, 140, 163, 186, 209, 228, 247, 10, 47, 74, 97, 120, 143, 166, |
| 189, 212, 231, 14, 51, 78, 101, 124, 147, 170, 193, 216, 235, 34, |
| 94, 140, 186, 228, 10, 74, 120, 166, 212, 14, 78, 124, 170, 34, |
| 71, 94, 117, 140, 163, 186, 209, 228, 247, 10, 47, 74, 97, 120, |
| 143, 166, 189, 212, 231, 14, 51, 78, 101, 124, 147, 170, 193, 216, |
| 34, 94, 140, 186, 228, 10, 74, 120, 166, 212, 14, 78, 124, 34, |
| 71, 94, 117, 140, 163, 186, 209, 228, 247, 10, 47, 74, 97, 120, |
| 143, 166, 189, 212, 231, 14, 51, 78, 101, 124, 147, 170, 193, 34, |
| 71, 94, 117, 140, 163, 186, 209, 228, 247, 10, 47, 74, 97, 120, |
| 143, 166, 189, 212, 231, 14, 51, 78, 101, 124, 147, 170, 34, 71, |
| 94, 117, 140, 163, 186, 209, 228, 247, 10, 47, 74, 97, 120, 143, |
| 166, 189, 212, 231, 14, 51, 78, 101, 124, 147, 34, 71, 94, 117, |
| 140, 163, 186, 209, 228, 247, 10, 47, 74, 97, 120, 143, 166, 189, |
| 212, 231, 14, 51, 78, 101, 124, 34, |
| }; |
| |
| |
| #ifdef __GNUC__ |
| #pragma GCC diagnostic push |
| #pragma GCC diagnostic ignored "-Woverlength-strings" |
| #endif |
| static const char AsmStrsNoRegAltName[] = { |
| /* 0 */ "V3_V4_V5_V6_V7_V8_V9_V10\0" |
| /* 25 */ "f10\0" |
| /* 29 */ "v10\0" |
| /* 33 */ "x10\0" |
| /* 37 */ "V13_V14_V15_V16_V17_V18_V19_V20\0" |
| /* 69 */ "f20\0" |
| /* 73 */ "v20\0" |
| /* 77 */ "x20\0" |
| /* 81 */ "V23_V24_V25_V26_V27_V28_V29_V30\0" |
| /* 113 */ "f30\0" |
| /* 117 */ "v30\0" |
| /* 121 */ "x30\0" |
| /* 125 */ "f0\0" |
| /* 128 */ "v0\0" |
| /* 131 */ "x0\0" |
| /* 134 */ "V4_V5_V6_V7_V8_V9_V10_V11\0" |
| /* 160 */ "f11\0" |
| /* 164 */ "v11\0" |
| /* 168 */ "x11\0" |
| /* 172 */ "V14_V15_V16_V17_V18_V19_V20_V21\0" |
| /* 204 */ "f21\0" |
| /* 208 */ "v21\0" |
| /* 212 */ "x21\0" |
| /* 216 */ "V24_V25_V26_V27_V28_V29_V30_V31\0" |
| /* 248 */ "f31\0" |
| /* 252 */ "v31\0" |
| /* 256 */ "x31\0" |
| /* 260 */ "V0_V1\0" |
| /* 266 */ "f1\0" |
| /* 269 */ "v1\0" |
| /* 272 */ "x1\0" |
| /* 275 */ "V5_V6_V7_V8_V9_V10_V11_V12\0" |
| /* 302 */ "f12\0" |
| /* 306 */ "v12\0" |
| /* 310 */ "x12\0" |
| /* 314 */ "V15_V16_V17_V18_V19_V20_V21_V22\0" |
| /* 346 */ "f22\0" |
| /* 350 */ "v22\0" |
| /* 354 */ "x22\0" |
| /* 358 */ "V4M2_V6M2_V8M2_V10M2\0" |
| /* 379 */ "V14M2_V16M2_V18M2_V20M2\0" |
| /* 403 */ "V24M2_V26M2_V28M2_V30M2\0" |
| /* 427 */ "V6M2_V8M2_V10M2_V12M2\0" |
| /* 449 */ "V16M2_V18M2_V20M2_V22M2\0" |
| /* 473 */ "V0M2_V2M2\0" |
| /* 483 */ "V8M2_V10M2_V12M2_V14M2\0" |
| /* 506 */ "V18M2_V20M2_V22M2_V24M2\0" |
| /* 530 */ "V0M2_V2M2_V4M2\0" |
| /* 545 */ "V10M2_V12M2_V14M2_V16M2\0" |
| /* 569 */ "V20M2_V22M2_V24M2_V26M2\0" |
| /* 593 */ "V0M2_V2M2_V4M2_V6M2\0" |
| /* 613 */ "V12M2_V14M2_V16M2_V18M2\0" |
| /* 637 */ "V22M2_V24M2_V26M2_V28M2\0" |
| /* 661 */ "V2M2_V4M2_V6M2_V8M2\0" |
| /* 681 */ "V0_V1_V2\0" |
| /* 690 */ "f2\0" |
| /* 693 */ "v2\0" |
| /* 696 */ "x2\0" |
| /* 699 */ "V6_V7_V8_V9_V10_V11_V12_V13\0" |
| /* 727 */ "f13\0" |
| /* 731 */ "v13\0" |
| /* 735 */ "x13\0" |
| /* 739 */ "V16_V17_V18_V19_V20_V21_V22_V23\0" |
| /* 771 */ "f23\0" |
| /* 775 */ "v23\0" |
| /* 779 */ "x23\0" |
| /* 783 */ "V0_V1_V2_V3\0" |
| /* 795 */ "f3\0" |
| /* 798 */ "v3\0" |
| /* 801 */ "x3\0" |
| /* 804 */ "V7_V8_V9_V10_V11_V12_V13_V14\0" |
| /* 833 */ "f14\0" |
| /* 837 */ "v14\0" |
| /* 841 */ "x14\0" |
| /* 845 */ "V17_V18_V19_V20_V21_V22_V23_V24\0" |
| /* 877 */ "f24\0" |
| /* 881 */ "v24\0" |
| /* 885 */ "x24\0" |
| /* 889 */ "V16M4_V20M4\0" |
| /* 901 */ "V8M4_V12M4\0" |
| /* 912 */ "V20M4_V24M4\0" |
| /* 924 */ "V0M4_V4M4\0" |
| /* 934 */ "V12M4_V16M4\0" |
| /* 946 */ "V24M4_V28M4\0" |
| /* 958 */ "V4M4_V8M4\0" |
| /* 968 */ "V0_V1_V2_V3_V4\0" |
| /* 983 */ "f4\0" |
| /* 986 */ "v4\0" |
| /* 989 */ "x4\0" |
| /* 992 */ "V8_V9_V10_V11_V12_V13_V14_V15\0" |
| /* 1022 */ "f15\0" |
| /* 1026 */ "v15\0" |
| /* 1030 */ "x15\0" |
| /* 1034 */ "V18_V19_V20_V21_V22_V23_V24_V25\0" |
| /* 1066 */ "f25\0" |
| /* 1070 */ "v25\0" |
| /* 1074 */ "x25\0" |
| /* 1078 */ "V0_V1_V2_V3_V4_V5\0" |
| /* 1096 */ "f5\0" |
| /* 1099 */ "v5\0" |
| /* 1102 */ "x5\0" |
| /* 1105 */ "V9_V10_V11_V12_V13_V14_V15_V16\0" |
| /* 1136 */ "f16\0" |
| /* 1140 */ "v16\0" |
| /* 1144 */ "x16\0" |
| /* 1148 */ "V19_V20_V21_V22_V23_V24_V25_V26\0" |
| /* 1180 */ "f26\0" |
| /* 1184 */ "v26\0" |
| /* 1188 */ "x26\0" |
| /* 1192 */ "V0_V1_V2_V3_V4_V5_V6\0" |
| /* 1213 */ "f6\0" |
| /* 1216 */ "v6\0" |
| /* 1219 */ "x6\0" |
| /* 1222 */ "V10_V11_V12_V13_V14_V15_V16_V17\0" |
| /* 1254 */ "f17\0" |
| /* 1258 */ "v17\0" |
| /* 1262 */ "x17\0" |
| /* 1266 */ "V20_V21_V22_V23_V24_V25_V26_V27\0" |
| /* 1298 */ "f27\0" |
| /* 1302 */ "v27\0" |
| /* 1306 */ "x27\0" |
| /* 1310 */ "V0_V1_V2_V3_V4_V5_V6_V7\0" |
| /* 1334 */ "f7\0" |
| /* 1337 */ "v7\0" |
| /* 1340 */ "x7\0" |
| /* 1343 */ "V11_V12_V13_V14_V15_V16_V17_V18\0" |
| /* 1375 */ "f18\0" |
| /* 1379 */ "v18\0" |
| /* 1383 */ "x18\0" |
| /* 1387 */ "V21_V22_V23_V24_V25_V26_V27_V28\0" |
| /* 1419 */ "f28\0" |
| /* 1423 */ "v28\0" |
| /* 1427 */ "x28\0" |
| /* 1431 */ "V1_V2_V3_V4_V5_V6_V7_V8\0" |
| /* 1455 */ "f8\0" |
| /* 1458 */ "v8\0" |
| /* 1461 */ "x8\0" |
| /* 1464 */ "V12_V13_V14_V15_V16_V17_V18_V19\0" |
| /* 1496 */ "f19\0" |
| /* 1500 */ "v19\0" |
| /* 1504 */ "x19\0" |
| /* 1508 */ "V22_V23_V24_V25_V26_V27_V28_V29\0" |
| /* 1540 */ "f29\0" |
| /* 1544 */ "v29\0" |
| /* 1548 */ "x29\0" |
| /* 1552 */ "V2_V3_V4_V5_V6_V7_V8_V9\0" |
| /* 1576 */ "f9\0" |
| /* 1579 */ "v9\0" |
| /* 1582 */ "x9\0" |
| /* 1585 */ "vlenb\0" |
| /* 1591 */ "vtype\0" |
| /* 1597 */ "vl\0" |
| /* 1600 */ "frm\0" |
| /* 1604 */ "vxrm\0" |
| /* 1609 */ "fflags\0" |
| /* 1616 */ "vxsat\0" |
| }; |
| #ifdef __GNUC__ |
| #pragma GCC diagnostic pop |
| #endif |
| |
| static const uint16_t RegAsmOffsetNoRegAltName[] = { |
| 1609, 1600, 1597, 1585, 1591, 1604, 1616, 128, 269, 693, 798, 986, 1099, 1216, |
| 1337, 1458, 1579, 29, 164, 306, 731, 837, 1026, 1140, 1258, 1379, 1500, 73, |
| 208, 350, 775, 881, 1070, 1184, 1302, 1423, 1544, 117, 252, 131, 272, 696, |
| 801, 989, 1102, 1219, 1340, 1461, 1582, 33, 168, 310, 735, 841, 1030, 1144, |
| 1262, 1383, 1504, 77, 212, 354, 779, 885, 1074, 1188, 1306, 1427, 1548, 121, |
| 256, 125, 266, 690, 795, 983, 1096, 1213, 1334, 1455, 1576, 25, 160, 302, |
| 727, 833, 1022, 1136, 1254, 1375, 1496, 69, 204, 346, 771, 877, 1066, 1180, |
| 1298, 1419, 1540, 113, 248, 125, 266, 690, 795, 983, 1096, 1213, 1334, 1455, |
| 1576, 25, 160, 302, 727, 833, 1022, 1136, 1254, 1375, 1496, 69, 204, 346, |
| 771, 877, 1066, 1180, 1298, 1419, 1540, 113, 248, 125, 266, 690, 795, 983, |
| 1096, 1213, 1334, 1455, 1576, 25, 160, 302, 727, 833, 1022, 1136, 1254, 1375, |
| 1496, 69, 204, 346, 771, 877, 1066, 1180, 1298, 1419, 1540, 113, 248, 131, |
| 696, 989, 1219, 1461, 33, 310, 841, 1144, 1383, 77, 354, 885, 1188, 1427, |
| 121, 128, 128, 128, 693, 986, 986, 1216, 1458, 1458, 1458, 29, 306, 306, |
| 837, 1140, 1140, 1140, 1379, 73, 73, 350, 881, 881, 881, 1184, 1423, 1423, |
| 117, 684, 789, 977, 1090, 1207, 1328, 1449, 1570, 18, 152, 294, 719, 825, |
| 1014, 1128, 1246, 1367, 1488, 61, 196, 338, 763, 869, 1058, 1172, 1290, 1411, |
| 1532, 105, 240, 260, 535, 603, 671, 368, 437, 494, 557, 625, 391, 461, |
| 518, 581, 649, 415, 473, 958, 901, 934, 889, 912, 946, 924, 786, 974, |
| 1087, 1204, 1325, 1446, 1567, 15, 149, 290, 715, 821, 1010, 1124, 1242, 1363, |
| 1484, 57, 192, 334, 759, 865, 1054, 1168, 1286, 1407, 1528, 101, 236, 681, |
| 598, 666, 363, 432, 488, 551, 619, 385, 455, 512, 575, 643, 409, 530, |
| 971, 1084, 1201, 1322, 1443, 1564, 12, 146, 287, 711, 817, 1006, 1120, 1238, |
| 1359, 1480, 53, 188, 330, 755, 861, 1050, 1164, 1282, 1403, 1524, 97, 232, |
| 783, 661, 358, 427, 483, 545, 613, 379, 449, 506, 569, 637, 403, 593, |
| 1081, 1198, 1319, 1440, 1561, 9, 143, 284, 708, 813, 1002, 1116, 1234, 1355, |
| 1476, 49, 184, 326, 751, 857, 1046, 1160, 1278, 1399, 1520, 93, 228, 968, |
| 1195, 1316, 1437, 1558, 6, 140, 281, 705, 810, 998, 1112, 1230, 1351, 1472, |
| 45, 180, 322, 747, 853, 1042, 1156, 1274, 1395, 1516, 89, 224, 1078, 1313, |
| 1434, 1555, 3, 137, 278, 702, 807, 995, 1108, 1226, 1347, 1468, 41, 176, |
| 318, 743, 849, 1038, 1152, 1270, 1391, 1512, 85, 220, 1192, 1431, 1552, 0, |
| 134, 275, 699, 804, 992, 1105, 1222, 1343, 1464, 37, 172, 314, 739, 845, |
| 1034, 1148, 1266, 1387, 1508, 81, 216, 1310, |
| }; |
| |
| switch(AltIdx) { |
| default: llvm_unreachable("Invalid register alt name index!"); |
| case RISCV::ABIRegAltName: |
| assert(*(AsmStrsABIRegAltName+RegAsmOffsetABIRegAltName[RegNo-1]) && |
| "Invalid alt name index for register!"); |
| return AsmStrsABIRegAltName+RegAsmOffsetABIRegAltName[RegNo-1]; |
| case RISCV::NoRegAltName: |
| assert(*(AsmStrsNoRegAltName+RegAsmOffsetNoRegAltName[RegNo-1]) && |
| "Invalid alt name index for register!"); |
| return AsmStrsNoRegAltName+RegAsmOffsetNoRegAltName[RegNo-1]; |
| } |
| } |
| |
| #ifdef PRINT_ALIAS_INSTR |
| #undef PRINT_ALIAS_INSTR |
| |
| static bool RISCVInstPrinterValidateMCOperand(const MCOperand &MCOp, |
| const MCSubtargetInfo &STI, |
| unsigned PredicateIndex); |
| bool RISCVInstPrinter::printAliasInstr(const MCInst *MI, uint64_t Address, const MCSubtargetInfo &STI, raw_ostream &OS) { |
| static const PatternsForOpcode OpToPatterns[] = { |
| {RISCV::ADD, 0, 4 }, |
| {RISCV::ADDI, 4, 3 }, |
| {RISCV::ADDIW, 7, 1 }, |
| {RISCV::ADD_UW, 8, 1 }, |
| {RISCV::BEQ, 9, 1 }, |
| {RISCV::BGE, 10, 2 }, |
| {RISCV::BLT, 12, 2 }, |
| {RISCV::BNE, 14, 1 }, |
| {RISCV::CSRRC, 15, 1 }, |
| {RISCV::CSRRCI, 16, 1 }, |
| {RISCV::CSRRS, 17, 11 }, |
| {RISCV::CSRRSI, 28, 1 }, |
| {RISCV::CSRRW, 29, 7 }, |
| {RISCV::CSRRWI, 36, 5 }, |
| {RISCV::C_ADD_HINT, 41, 4 }, |
| {RISCV::FADD_D, 45, 1 }, |
| {RISCV::FADD_D_IN32X, 46, 1 }, |
| {RISCV::FADD_D_INX, 47, 1 }, |
| {RISCV::FADD_H, 48, 1 }, |
| {RISCV::FADD_H_INX, 49, 1 }, |
| {RISCV::FADD_S, 50, 1 }, |
| {RISCV::FADD_S_INX, 51, 1 }, |
| {RISCV::FCVT_D_L, 52, 1 }, |
| {RISCV::FCVT_D_LU, 53, 1 }, |
| {RISCV::FCVT_D_LU_INX, 54, 1 }, |
| {RISCV::FCVT_D_L_INX, 55, 1 }, |
| {RISCV::FCVT_H_D, 56, 1 }, |
| {RISCV::FCVT_H_D_INX, 57, 1 }, |
| {RISCV::FCVT_H_L, 58, 1 }, |
| {RISCV::FCVT_H_LU, 59, 1 }, |
| {RISCV::FCVT_H_LU_INX, 60, 1 }, |
| {RISCV::FCVT_H_L_INX, 61, 1 }, |
| {RISCV::FCVT_H_S, 62, 1 }, |
| {RISCV::FCVT_H_S_INX, 63, 1 }, |
| {RISCV::FCVT_H_W, 64, 1 }, |
| {RISCV::FCVT_H_WU, 65, 1 }, |
| {RISCV::FCVT_H_WU_INX, 66, 1 }, |
| {RISCV::FCVT_H_W_INX, 67, 1 }, |
| {RISCV::FCVT_LU_D, 68, 1 }, |
| {RISCV::FCVT_LU_D_INX, 69, 1 }, |
| {RISCV::FCVT_LU_H, 70, 1 }, |
| {RISCV::FCVT_LU_H_INX, 71, 1 }, |
| {RISCV::FCVT_LU_S, 72, 1 }, |
| {RISCV::FCVT_LU_S_INX, 73, 1 }, |
| {RISCV::FCVT_L_D, 74, 1 }, |
| {RISCV::FCVT_L_D_INX, 75, 1 }, |
| {RISCV::FCVT_L_H, 76, 1 }, |
| {RISCV::FCVT_L_H_INX, 77, 1 }, |
| {RISCV::FCVT_L_S, 78, 1 }, |
| {RISCV::FCVT_L_S_INX, 79, 1 }, |
| {RISCV::FCVT_S_D, 80, 1 }, |
| {RISCV::FCVT_S_D_IN32X, 81, 1 }, |
| {RISCV::FCVT_S_D_INX, 82, 1 }, |
| {RISCV::FCVT_S_L, 83, 1 }, |
| {RISCV::FCVT_S_LU, 84, 1 }, |
| {RISCV::FCVT_S_LU_INX, 85, 1 }, |
| {RISCV::FCVT_S_L_INX, 86, 1 }, |
| {RISCV::FCVT_S_W, 87, 1 }, |
| {RISCV::FCVT_S_WU, 88, 1 }, |
| {RISCV::FCVT_S_WU_INX, 89, 1 }, |
| {RISCV::FCVT_S_W_INX, 90, 1 }, |
| {RISCV::FCVT_WU_D, 91, 1 }, |
| {RISCV::FCVT_WU_D_IN32X, 92, 1 }, |
| {RISCV::FCVT_WU_D_INX, 93, 1 }, |
| {RISCV::FCVT_WU_H, 94, 1 }, |
| {RISCV::FCVT_WU_H_INX, 95, 1 }, |
| {RISCV::FCVT_WU_S, 96, 1 }, |
| {RISCV::FCVT_WU_S_INX, 97, 1 }, |
| {RISCV::FCVT_W_D, 98, 1 }, |
| {RISCV::FCVT_W_D_IN32X, 99, 1 }, |
| {RISCV::FCVT_W_D_INX, 100, 1 }, |
| {RISCV::FCVT_W_H, 101, 1 }, |
| {RISCV::FCVT_W_H_INX, 102, 1 }, |
| {RISCV::FCVT_W_S, 103, 1 }, |
| {RISCV::FCVT_W_S_INX, 104, 1 }, |
| {RISCV::FDIV_D, 105, 1 }, |
| {RISCV::FDIV_D_IN32X, 106, 1 }, |
| {RISCV::FDIV_D_INX, 107, 1 }, |
| {RISCV::FDIV_H, 108, 1 }, |
| {RISCV::FDIV_H_INX, 109, 1 }, |
| {RISCV::FDIV_S, 110, 1 }, |
| {RISCV::FDIV_S_INX, 111, 1 }, |
| {RISCV::FENCE, 112, 2 }, |
| {RISCV::FMADD_D, 114, 1 }, |
| {RISCV::FMADD_D_IN32X, 115, 1 }, |
| {RISCV::FMADD_D_INX, 116, 1 }, |
| {RISCV::FMADD_H, 117, 1 }, |
| {RISCV::FMADD_H_INX, 118, 1 }, |
| {RISCV::FMADD_S, 119, 1 }, |
| {RISCV::FMADD_S_INX, 120, 1 }, |
| {RISCV::FMSUB_D, 121, 1 }, |
| {RISCV::FMSUB_D_IN32X, 122, 1 }, |
| {RISCV::FMSUB_D_INX, 123, 1 }, |
| {RISCV::FMSUB_H, 124, 1 }, |
| {RISCV::FMSUB_H_INX, 125, 1 }, |
| {RISCV::FMSUB_S, 126, 1 }, |
| {RISCV::FMSUB_S_INX, 127, 1 }, |
| {RISCV::FMUL_D, 128, 1 }, |
| {RISCV::FMUL_D_IN32X, 129, 1 }, |
| {RISCV::FMUL_D_INX, 130, 1 }, |
| {RISCV::FMUL_H, 131, 1 }, |
| {RISCV::FMUL_H_INX, 132, 1 }, |
| {RISCV::FMUL_S, 133, 1 }, |
| {RISCV::FMUL_S_INX, 134, 1 }, |
| {RISCV::FNMADD_D, 135, 1 }, |
| {RISCV::FNMADD_D_IN32X, 136, 1 }, |
| {RISCV::FNMADD_D_INX, 137, 1 }, |
| {RISCV::FNMADD_H, 138, 1 }, |
| {RISCV::FNMADD_H_INX, 139, 1 }, |
| {RISCV::FNMADD_S, 140, 1 }, |
| {RISCV::FNMADD_S_INX, 141, 1 }, |
| {RISCV::FNMSUB_D, 142, 1 }, |
| {RISCV::FNMSUB_D_IN32X, 143, 1 }, |
| {RISCV::FNMSUB_D_INX, 144, 1 }, |
| {RISCV::FNMSUB_H, 145, 1 }, |
| {RISCV::FNMSUB_H_INX, 146, 1 }, |
| {RISCV::FNMSUB_S, 147, 1 }, |
| {RISCV::FNMSUB_S_INX, 148, 1 }, |
| {RISCV::FSGNJN_D, 149, 1 }, |
| {RISCV::FSGNJN_D_IN32X, 150, 1 }, |
| {RISCV::FSGNJN_D_INX, 151, 1 }, |
| {RISCV::FSGNJN_H, 152, 1 }, |
| {RISCV::FSGNJN_H_INX, 153, 1 }, |
| {RISCV::FSGNJN_S, 154, 1 }, |
| {RISCV::FSGNJN_S_INX, 155, 1 }, |
| {RISCV::FSGNJX_D, 156, 1 }, |
| {RISCV::FSGNJX_D_IN32X, 157, 1 }, |
| {RISCV::FSGNJX_D_INX, 158, 1 }, |
| {RISCV::FSGNJX_H, 159, 1 }, |
| {RISCV::FSGNJX_H_INX, 160, 1 }, |
| {RISCV::FSGNJX_S, 161, 1 }, |
| {RISCV::FSGNJX_S_INX, 162, 1 }, |
| {RISCV::FSGNJ_D, 163, 1 }, |
| {RISCV::FSGNJ_H, 164, 1 }, |
| {RISCV::FSGNJ_H_INX, 165, 1 }, |
| {RISCV::FSGNJ_S, 166, 1 }, |
| {RISCV::FSQRT_D, 167, 1 }, |
| {RISCV::FSQRT_D_IN32X, 168, 1 }, |
| {RISCV::FSQRT_D_INX, 169, 1 }, |
| {RISCV::FSQRT_H, 170, 1 }, |
| {RISCV::FSQRT_H_INX, 171, 1 }, |
| {RISCV::FSQRT_S, 172, 1 }, |
| {RISCV::FSQRT_S_INX, 173, 1 }, |
| {RISCV::FSUB_D, 174, 1 }, |
| {RISCV::FSUB_D_IN32X, 175, 1 }, |
| {RISCV::FSUB_D_INX, 176, 1 }, |
| {RISCV::FSUB_H, 177, 1 }, |
| {RISCV::FSUB_H_INX, 178, 1 }, |
| {RISCV::FSUB_S, 179, 1 }, |
| {RISCV::FSUB_S_INX, 180, 1 }, |
| {RISCV::HFENCE_GVMA, 181, 2 }, |
| {RISCV::HFENCE_VVMA, 183, 2 }, |
| {RISCV::JAL, 185, 2 }, |
| {RISCV::JALR, 187, 6 }, |
| {RISCV::SFENCE_VMA, 193, 2 }, |
| {RISCV::SLT, 195, 2 }, |
| {RISCV::SLTIU, 197, 1 }, |
| {RISCV::SLTU, 198, 1 }, |
| {RISCV::SUB, 199, 1 }, |
| {RISCV::SUBW, 200, 1 }, |
| {RISCV::VFSGNJN_VV, 201, 2 }, |
| {RISCV::VFSGNJX_VV, 203, 2 }, |
| {RISCV::VL1RE8_V, 205, 1 }, |
| {RISCV::VL2RE8_V, 206, 1 }, |
| {RISCV::VL4RE8_V, 207, 1 }, |
| {RISCV::VL8RE8_V, 208, 1 }, |
| {RISCV::VMAND_MM, 209, 1 }, |
| {RISCV::VMNAND_MM, 210, 1 }, |
| {RISCV::VMXNOR_MM, 211, 1 }, |
| {RISCV::VMXOR_MM, 212, 1 }, |
| {RISCV::VNSRL_WX, 213, 2 }, |
| {RISCV::VRSUB_VX, 215, 2 }, |
| {RISCV::VWADDU_VX, 217, 2 }, |
| {RISCV::VWADD_VX, 219, 2 }, |
| {RISCV::VXOR_VI, 221, 2 }, |
| {RISCV::XORI, 223, 1 }, |
| }; |
| |
| static const AliasPattern Patterns[] = { |
| // RISCV::ADD - 0 |
| {0, 0, 3, 4 }, |
| {7, 4, 3, 4 }, |
| {16, 8, 3, 4 }, |
| {23, 12, 3, 4 }, |
| // RISCV::ADDI - 4 |
| {31, 16, 3, 3 }, |
| {35, 19, 3, 3 }, |
| {45, 22, 3, 3 }, |
| // RISCV::ADDIW - 7 |
| {55, 25, 3, 4 }, |
| // RISCV::ADD_UW - 8 |
| {69, 29, 3, 5 }, |
| // RISCV::BEQ - 9 |
| {83, 34, 3, 3 }, |
| // RISCV::BGE - 10 |
| {97, 37, 3, 3 }, |
| {111, 40, 3, 3 }, |
| // RISCV::BLT - 12 |
| {125, 43, 3, 3 }, |
| {139, 46, 3, 3 }, |
| // RISCV::BNE - 14 |
| {153, 49, 3, 3 }, |
| // RISCV::CSRRC - 15 |
| {167, 52, 3, 3 }, |
| // RISCV::CSRRCI - 16 |
| {181, 55, 3, 2 }, |
| // RISCV::CSRRS - 17 |
| {196, 57, 3, 4 }, |
| {205, 61, 3, 4 }, |
| {213, 65, 3, 4 }, |
| {224, 69, 3, 3 }, |
| {237, 72, 3, 3 }, |
| {248, 75, 3, 3 }, |
| {258, 78, 3, 4 }, |
| {272, 82, 3, 4 }, |
| {284, 86, 3, 4 }, |
| {295, 90, 3, 3 }, |
| {309, 93, 3, 3 }, |
| // RISCV::CSRRSI - 28 |
| {323, 96, 3, 2 }, |
| // RISCV::CSRRW - 29 |
| {338, 98, 3, 4 }, |
| {347, 102, 3, 4 }, |
| {355, 106, 3, 4 }, |
| {366, 110, 3, 3 }, |
| {380, 113, 3, 4 }, |
| {393, 117, 3, 4 }, |
| {405, 121, 3, 4 }, |
| // RISCV::CSRRWI - 36 |
| {420, 125, 3, 3 }, |
| {429, 128, 3, 3 }, |
| {441, 131, 3, 2 }, |
| {456, 133, 3, 3 }, |
| {469, 136, 3, 3 }, |
| // RISCV::C_ADD_HINT - 41 |
| {485, 139, 3, 6 }, |
| {494, 145, 3, 6 }, |
| {505, 151, 3, 6 }, |
| {514, 157, 3, 6 }, |
| // RISCV::FADD_D - 45 |
| {524, 163, 4, 5 }, |
| // RISCV::FADD_D_IN32X - 46 |
| {524, 168, 4, 6 }, |
| // RISCV::FADD_D_INX - 47 |
| {524, 174, 4, 6 }, |
| // RISCV::FADD_H - 48 |
| {542, 180, 4, 5 }, |
| // RISCV::FADD_H_INX - 49 |
| {542, 185, 4, 5 }, |
| // RISCV::FADD_S - 50 |
| {560, 190, 4, 5 }, |
| // RISCV::FADD_S_INX - 51 |
| {560, 195, 4, 5 }, |
| // RISCV::FCVT_D_L - 52 |
| {578, 200, 3, 5 }, |
| // RISCV::FCVT_D_LU - 53 |
| {594, 205, 3, 5 }, |
| // RISCV::FCVT_D_LU_INX - 54 |
| {594, 210, 3, 5 }, |
| // RISCV::FCVT_D_L_INX - 55 |
| {578, 215, 3, 5 }, |
| // RISCV::FCVT_H_D - 56 |
| {611, 220, 3, 7 }, |
| // RISCV::FCVT_H_D_INX - 57 |
| {611, 227, 3, 7 }, |
| // RISCV::FCVT_H_L - 58 |
| {627, 234, 3, 5 }, |
| // RISCV::FCVT_H_LU - 59 |
| {643, 239, 3, 5 }, |
| // RISCV::FCVT_H_LU_INX - 60 |
| {643, 244, 3, 5 }, |
| // RISCV::FCVT_H_L_INX - 61 |
| {627, 249, 3, 5 }, |
| // RISCV::FCVT_H_S - 62 |
| {660, 254, 3, 6 }, |
| // RISCV::FCVT_H_S_INX - 63 |
| {660, 260, 3, 6 }, |
| // RISCV::FCVT_H_W - 64 |
| {676, 266, 3, 4 }, |
| // RISCV::FCVT_H_WU - 65 |
| {692, 270, 3, 4 }, |
| // RISCV::FCVT_H_WU_INX - 66 |
| {692, 274, 3, 4 }, |
| // RISCV::FCVT_H_W_INX - 67 |
| {676, 278, 3, 4 }, |
| // RISCV::FCVT_LU_D - 68 |
| {709, 282, 3, 5 }, |
| // RISCV::FCVT_LU_D_INX - 69 |
| {709, 287, 3, 5 }, |
| // RISCV::FCVT_LU_H - 70 |
| {726, 292, 3, 5 }, |
| // RISCV::FCVT_LU_H_INX - 71 |
| {726, 297, 3, 5 }, |
| // RISCV::FCVT_LU_S - 72 |
| {743, 302, 3, 5 }, |
| // RISCV::FCVT_LU_S_INX - 73 |
| {743, 307, 3, 5 }, |
| // RISCV::FCVT_L_D - 74 |
| {760, 312, 3, 5 }, |
| // RISCV::FCVT_L_D_INX - 75 |
| {760, 317, 3, 5 }, |
| // RISCV::FCVT_L_H - 76 |
| {776, 322, 3, 5 }, |
| // RISCV::FCVT_L_H_INX - 77 |
| {776, 327, 3, 5 }, |
| // RISCV::FCVT_L_S - 78 |
| {792, 332, 3, 5 }, |
| // RISCV::FCVT_L_S_INX - 79 |
| {792, 337, 3, 5 }, |
| // RISCV::FCVT_S_D - 80 |
| {808, 342, 3, 4 }, |
| // RISCV::FCVT_S_D_IN32X - 81 |
| {808, 346, 3, 5 }, |
| // RISCV::FCVT_S_D_INX - 82 |
| {808, 351, 3, 5 }, |
| // RISCV::FCVT_S_L - 83 |
| {824, 356, 3, 5 }, |
| // RISCV::FCVT_S_LU - 84 |
| {840, 361, 3, 5 }, |
| // RISCV::FCVT_S_LU_INX - 85 |
| {840, 366, 3, 5 }, |
| // RISCV::FCVT_S_L_INX - 86 |
| {824, 371, 3, 5 }, |
| // RISCV::FCVT_S_W - 87 |
| {857, 376, 3, 4 }, |
| // RISCV::FCVT_S_WU - 88 |
| {873, 380, 3, 4 }, |
| // RISCV::FCVT_S_WU_INX - 89 |
| {873, 384, 3, 4 }, |
| // RISCV::FCVT_S_W_INX - 90 |
| {857, 388, 3, 4 }, |
| // RISCV::FCVT_WU_D - 91 |
| {890, 392, 3, 4 }, |
| // RISCV::FCVT_WU_D_IN32X - 92 |
| {890, 396, 3, 5 }, |
| // RISCV::FCVT_WU_D_INX - 93 |
| {890, 401, 3, 5 }, |
| // RISCV::FCVT_WU_H - 94 |
| {907, 406, 3, 4 }, |
| // RISCV::FCVT_WU_H_INX - 95 |
| {907, 410, 3, 4 }, |
| // RISCV::FCVT_WU_S - 96 |
| {924, 414, 3, 4 }, |
| // RISCV::FCVT_WU_S_INX - 97 |
| {924, 418, 3, 4 }, |
| // RISCV::FCVT_W_D - 98 |
| {941, 422, 3, 4 }, |
| // RISCV::FCVT_W_D_IN32X - 99 |
| {941, 426, 3, 5 }, |
| // RISCV::FCVT_W_D_INX - 100 |
| {941, 431, 3, 5 }, |
| // RISCV::FCVT_W_H - 101 |
| {957, 436, 3, 4 }, |
| // RISCV::FCVT_W_H_INX - 102 |
| {957, 440, 3, 4 }, |
| // RISCV::FCVT_W_S - 103 |
| {973, 444, 3, 4 }, |
| // RISCV::FCVT_W_S_INX - 104 |
| {973, 448, 3, 4 }, |
| // RISCV::FDIV_D - 105 |
| {989, 452, 4, 5 }, |
| // RISCV::FDIV_D_IN32X - 106 |
| {989, 457, 4, 6 }, |
| // RISCV::FDIV_D_INX - 107 |
| {989, 463, 4, 6 }, |
| // RISCV::FDIV_H - 108 |
| {1007, 469, 4, 5 }, |
| // RISCV::FDIV_H_INX - 109 |
| {1007, 474, 4, 5 }, |
| // RISCV::FDIV_S - 110 |
| {1025, 479, 4, 5 }, |
| // RISCV::FDIV_S_INX - 111 |
| {1025, 484, 4, 5 }, |
| // RISCV::FENCE - 112 |
| {1043, 489, 2, 2 }, |
| {1049, 491, 2, 3 }, |
| // RISCV::FMADD_D - 114 |
| {1055, 494, 5, 6 }, |
| // RISCV::FMADD_D_IN32X - 115 |
| {1055, 500, 5, 7 }, |
| // RISCV::FMADD_D_INX - 116 |
| {1055, 507, 5, 7 }, |
| // RISCV::FMADD_H - 117 |
| {1078, 514, 5, 6 }, |
| // RISCV::FMADD_H_INX - 118 |
| {1078, 520, 5, 6 }, |
| // RISCV::FMADD_S - 119 |
| {1101, 526, 5, 6 }, |
| // RISCV::FMADD_S_INX - 120 |
| {1101, 532, 5, 6 }, |
| // RISCV::FMSUB_D - 121 |
| {1124, 538, 5, 6 }, |
| // RISCV::FMSUB_D_IN32X - 122 |
| {1124, 544, 5, 7 }, |
| // RISCV::FMSUB_D_INX - 123 |
| {1124, 551, 5, 7 }, |
| // RISCV::FMSUB_H - 124 |
| {1147, 558, 5, 6 }, |
| // RISCV::FMSUB_H_INX - 125 |
| {1147, 564, 5, 6 }, |
| // RISCV::FMSUB_S - 126 |
| {1170, 570, 5, 6 }, |
| // RISCV::FMSUB_S_INX - 127 |
| {1170, 576, 5, 6 }, |
| // RISCV::FMUL_D - 128 |
| {1193, 582, 4, 5 }, |
| // RISCV::FMUL_D_IN32X - 129 |
| {1193, 587, 4, 6 }, |
| // RISCV::FMUL_D_INX - 130 |
| {1193, 593, 4, 6 }, |
| // RISCV::FMUL_H - 131 |
| {1211, 599, 4, 5 }, |
| // RISCV::FMUL_H_INX - 132 |
| {1211, 604, 4, 5 }, |
| // RISCV::FMUL_S - 133 |
| {1229, 609, 4, 5 }, |
| // RISCV::FMUL_S_INX - 134 |
| {1229, 614, 4, 5 }, |
| // RISCV::FNMADD_D - 135 |
| {1247, 619, 5, 6 }, |
| // RISCV::FNMADD_D_IN32X - 136 |
| {1247, 625, 5, 7 }, |
| // RISCV::FNMADD_D_INX - 137 |
| {1247, 632, 5, 7 }, |
| // RISCV::FNMADD_H - 138 |
| {1271, 639, 5, 6 }, |
| // RISCV::FNMADD_H_INX - 139 |
| {1271, 645, 5, 6 }, |
| // RISCV::FNMADD_S - 140 |
| {1295, 651, 5, 6 }, |
| // RISCV::FNMADD_S_INX - 141 |
| {1295, 657, 5, 6 }, |
| // RISCV::FNMSUB_D - 142 |
| {1319, 663, 5, 6 }, |
| // RISCV::FNMSUB_D_IN32X - 143 |
| {1319, 669, 5, 7 }, |
| // RISCV::FNMSUB_D_INX - 144 |
| {1319, 676, 5, 7 }, |
| // RISCV::FNMSUB_H - 145 |
| {1343, 683, 5, 6 }, |
| // RISCV::FNMSUB_H_INX - 146 |
| {1343, 689, 5, 6 }, |
| // RISCV::FNMSUB_S - 147 |
| {1367, 695, 5, 6 }, |
| // RISCV::FNMSUB_S_INX - 148 |
| {1367, 701, 5, 6 }, |
| // RISCV::FSGNJN_D - 149 |
| {1391, 707, 3, 4 }, |
| // RISCV::FSGNJN_D_IN32X - 150 |
| {1391, 711, 3, 5 }, |
| // RISCV::FSGNJN_D_INX - 151 |
| {1391, 716, 3, 5 }, |
| // RISCV::FSGNJN_H - 152 |
| {1405, 721, 3, 4 }, |
| // RISCV::FSGNJN_H_INX - 153 |
| {1405, 725, 3, 4 }, |
| // RISCV::FSGNJN_S - 154 |
| {1419, 729, 3, 4 }, |
| // RISCV::FSGNJN_S_INX - 155 |
| {1419, 733, 3, 4 }, |
| // RISCV::FSGNJX_D - 156 |
| {1433, 737, 3, 4 }, |
| // RISCV::FSGNJX_D_IN32X - 157 |
| {1433, 741, 3, 5 }, |
| // RISCV::FSGNJX_D_INX - 158 |
| {1433, 746, 3, 5 }, |
| // RISCV::FSGNJX_H - 159 |
| {1447, 751, 3, 4 }, |
| // RISCV::FSGNJX_H_INX - 160 |
| {1447, 755, 3, 4 }, |
| // RISCV::FSGNJX_S - 161 |
| {1461, 759, 3, 4 }, |
| // RISCV::FSGNJX_S_INX - 162 |
| {1461, 763, 3, 4 }, |
| // RISCV::FSGNJ_D - 163 |
| {1475, 767, 3, 4 }, |
| // RISCV::FSGNJ_H - 164 |
| {1488, 771, 3, 4 }, |
| // RISCV::FSGNJ_H_INX - 165 |
| {1488, 775, 3, 4 }, |
| // RISCV::FSGNJ_S - 166 |
| {1501, 779, 3, 4 }, |
| // RISCV::FSQRT_D - 167 |
| {1514, 783, 3, 4 }, |
| // RISCV::FSQRT_D_IN32X - 168 |
| {1514, 787, 3, 5 }, |
| // RISCV::FSQRT_D_INX - 169 |
| {1514, 792, 3, 5 }, |
| // RISCV::FSQRT_H - 170 |
| {1529, 797, 3, 4 }, |
| // RISCV::FSQRT_H_INX - 171 |
| {1529, 801, 3, 4 }, |
| // RISCV::FSQRT_S - 172 |
| {1544, 805, 3, 4 }, |
| // RISCV::FSQRT_S_INX - 173 |
| {1544, 809, 3, 4 }, |
| // RISCV::FSUB_D - 174 |
| {1559, 813, 4, 5 }, |
| // RISCV::FSUB_D_IN32X - 175 |
| {1559, 818, 4, 6 }, |
| // RISCV::FSUB_D_INX - 176 |
| {1559, 824, 4, 6 }, |
| // RISCV::FSUB_H - 177 |
| {1577, 830, 4, 5 }, |
| // RISCV::FSUB_H_INX - 178 |
| {1577, 835, 4, 5 }, |
| // RISCV::FSUB_S - 179 |
| {1595, 840, 4, 5 }, |
| // RISCV::FSUB_S_INX - 180 |
| {1595, 845, 4, 5 }, |
| // RISCV::HFENCE_GVMA - 181 |
| {1613, 850, 2, 2 }, |
| {1625, 852, 2, 2 }, |
| // RISCV::HFENCE_VVMA - 183 |
| {1640, 854, 2, 2 }, |
| {1652, 856, 2, 2 }, |
| // RISCV::JAL - 185 |
| {1667, 858, 2, 2 }, |
| {1674, 860, 2, 2 }, |
| // RISCV::JALR - 187 |
| {1683, 862, 3, 3 }, |
| {1687, 865, 3, 3 }, |
| {1693, 868, 3, 3 }, |
| {1701, 871, 3, 3 }, |
| {1713, 874, 3, 3 }, |
| {1723, 877, 3, 3 }, |
| // RISCV::SFENCE_VMA - 193 |
| {1735, 880, 2, 2 }, |
| {1746, 882, 2, 2 }, |
| // RISCV::SLT - 195 |
| {1760, 884, 3, 3 }, |
| {1772, 887, 3, 3 }, |
| // RISCV::SLTIU - 197 |
| {1784, 890, 3, 3 }, |
| // RISCV::SLTU - 198 |
| {1796, 893, 3, 3 }, |
| // RISCV::SUB - 199 |
| {1808, 896, 3, 3 }, |
| // RISCV::SUBW - 200 |
| {1819, 899, 3, 4 }, |
| // RISCV::VFSGNJN_VV - 201 |
| {1831, 903, 4, 6 }, |
| {1850, 909, 4, 6 }, |
| // RISCV::VFSGNJX_VV - 203 |
| {1865, 915, 4, 6 }, |
| {1884, 921, 4, 6 }, |
| // RISCV::VL1RE8_V - 205 |
| {1899, 927, 2, 4 }, |
| // RISCV::VL2RE8_V - 206 |
| {1915, 931, 2, 4 }, |
| // RISCV::VL4RE8_V - 207 |
| {1931, 935, 2, 4 }, |
| // RISCV::VL8RE8_V - 208 |
| {1947, 939, 2, 4 }, |
| // RISCV::VMAND_MM - 209 |
| {1963, 943, 3, 5 }, |
| // RISCV::VMNAND_MM - 210 |
| {1977, 948, 3, 5 }, |
| // RISCV::VMXNOR_MM - 211 |
| {1992, 953, 3, 5 }, |
| // RISCV::VMXOR_MM - 212 |
| {2003, 958, 3, 5 }, |
| // RISCV::VNSRL_WX - 213 |
| {2014, 963, 4, 6 }, |
| {2037, 969, 4, 6 }, |
| // RISCV::VRSUB_VX - 215 |
| {2056, 975, 4, 6 }, |
| {2074, 981, 4, 6 }, |
| // RISCV::VWADDU_VX - 217 |
| {2088, 987, 4, 6 }, |
| {2112, 993, 4, 6 }, |
| // RISCV::VWADD_VX - 219 |
| {2132, 999, 4, 6 }, |
| {2155, 1005, 4, 6 }, |
| // RISCV::VXOR_VI - 221 |
| {2174, 1011, 4, 6 }, |
| {2192, 1017, 4, 6 }, |
| // RISCV::XORI - 223 |
| {2206, 1023, 3, 3 }, |
| }; |
| |
| static const AliasPatternCond Conds[] = { |
| // (ADD X0, X0, X2) - 0 |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_Reg, RISCV::X2}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZihintntl}, |
| // (ADD X0, X0, X3) - 4 |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_Reg, RISCV::X3}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZihintntl}, |
| // (ADD X0, X0, X4) - 8 |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_Reg, RISCV::X4}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZihintntl}, |
| // (ADD X0, X0, X5) - 12 |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_Reg, RISCV::X5}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZihintntl}, |
| // (ADDI X0, X0, 0) - 16 |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_Imm, uint32_t(0)}, |
| // (ADDI GPR:$rd, X0, simm12:$imm) - 19 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_Custom, 1}, |
| // (ADDI GPR:$rd, GPR:$rs, 0) - 22 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(0)}, |
| // (ADDIW GPR:$rd, GPR:$rs, 0) - 25 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(0)}, |
| {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, |
| // (ADD_UW GPR:$rd, GPR:$rs, X0) - 29 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZba}, |
| {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, |
| // (BEQ GPR:$rs, X0, simm13_lsb0:$offset) - 34 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_Custom, 2}, |
| // (BGE X0, GPR:$rs, simm13_lsb0:$offset) - 37 |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Custom, 2}, |
| // (BGE GPR:$rs, X0, simm13_lsb0:$offset) - 40 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_Custom, 2}, |
| // (BLT GPR:$rs, X0, simm13_lsb0:$offset) - 43 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_Custom, 2}, |
| // (BLT X0, GPR:$rs, simm13_lsb0:$offset) - 46 |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Custom, 2}, |
| // (BNE GPR:$rs, X0, simm13_lsb0:$offset) - 49 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_Custom, 2}, |
| // (CSRRC X0, csr_sysreg:$csr, GPR:$rs) - 52 |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_Ignore, 0}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| // (CSRRCI X0, csr_sysreg:$csr, uimm5:$imm) - 55 |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_Ignore, 0}, |
| // (CSRRS GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1 }, X0) - 57 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(3)}, |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, |
| // (CSRRS GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0 }, X0) - 61 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(2)}, |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, |
| // (CSRRS GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1 }, X0) - 65 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(1)}, |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, |
| // (CSRRS GPR:$rd, { 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0 }, X0) - 69 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(3074)}, |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| // (CSRRS GPR:$rd, { 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 }, X0) - 72 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(3072)}, |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| // (CSRRS GPR:$rd, { 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1 }, X0) - 75 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(3073)}, |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| // (CSRRS GPR:$rd, { 1, 1, 0, 0, 1, 0, 0, 0, 0, 0, 1, 0 }, X0) - 78 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(3202)}, |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit}, |
| // (CSRRS GPR:$rd, { 1, 1, 0, 0, 1, 0, 0, 0, 0, 0, 0, 0 }, X0) - 82 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(3200)}, |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit}, |
| // (CSRRS GPR:$rd, { 1, 1, 0, 0, 1, 0, 0, 0, 0, 0, 0, 1 }, X0) - 86 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(3201)}, |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit}, |
| // (CSRRS GPR:$rd, csr_sysreg:$csr, X0) - 90 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Ignore, 0}, |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| // (CSRRS X0, csr_sysreg:$csr, GPR:$rs) - 93 |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_Ignore, 0}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| // (CSRRSI X0, csr_sysreg:$csr, uimm5:$imm) - 96 |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_Ignore, 0}, |
| // (CSRRW X0, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1 }, GPR:$rs) - 98 |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_Imm, uint32_t(3)}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, |
| // (CSRRW X0, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0 }, GPR:$rs) - 102 |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_Imm, uint32_t(2)}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, |
| // (CSRRW X0, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1 }, GPR:$rs) - 106 |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_Imm, uint32_t(1)}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, |
| // (CSRRW X0, csr_sysreg:$csr, GPR:$rs) - 110 |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_Ignore, 0}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| // (CSRRW GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1 }, GPR:$rs) - 113 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(3)}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, |
| // (CSRRW GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0 }, GPR:$rs) - 117 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(2)}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, |
| // (CSRRW GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1 }, GPR:$rs) - 121 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(1)}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, |
| // (CSRRWI X0, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0 }, uimm5:$imm) - 125 |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_Imm, uint32_t(2)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, |
| // (CSRRWI X0, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1 }, uimm5:$imm) - 128 |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_Imm, uint32_t(1)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, |
| // (CSRRWI X0, csr_sysreg:$csr, uimm5:$imm) - 131 |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_Ignore, 0}, |
| // (CSRRWI GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0 }, uimm5:$imm) - 133 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(2)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, |
| // (CSRRWI GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1 }, uimm5:$imm) - 136 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(1)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, |
| // (C_ADD_HINT X0, X2) - 139 |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_Ignore, 0}, |
| {AliasPatternCond::K_Reg, RISCV::X2}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtC}, |
| {AliasPatternCond::K_NegFeature, RISCV::FeatureNoRVCHints}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZihintntl}, |
| // (C_ADD_HINT X0, X3) - 145 |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_Ignore, 0}, |
| {AliasPatternCond::K_Reg, RISCV::X3}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtC}, |
| {AliasPatternCond::K_NegFeature, RISCV::FeatureNoRVCHints}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZihintntl}, |
| // (C_ADD_HINT X0, X4) - 151 |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_Ignore, 0}, |
| {AliasPatternCond::K_Reg, RISCV::X4}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtC}, |
| {AliasPatternCond::K_NegFeature, RISCV::FeatureNoRVCHints}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZihintntl}, |
| // (C_ADD_HINT X0, X5) - 157 |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_Ignore, 0}, |
| {AliasPatternCond::K_Reg, RISCV::X5}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtC}, |
| {AliasPatternCond::K_NegFeature, RISCV::FeatureNoRVCHints}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZihintntl}, |
| // (FADD_D FPR64:$rd, FPR64:$rs1, FPR64:$rs2, { 1, 1, 1 }) - 163 |
| {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD}, |
| // (FADD_D_IN32X FPR64IN32X:$rd, FPR64IN32X:$rs1, FPR64IN32X:$rs2, { 1, 1, 1 }) - 168 |
| {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, |
| {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit}, |
| // (FADD_D_INX FPR64INX:$rd, FPR64INX:$rs1, FPR64INX:$rs2, { 1, 1, 1 }) - 174 |
| {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, |
| {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, |
| // (FADD_H FPR16:$rd, FPR16:$rs1, FPR16:$rs2, { 1, 1, 1 }) - 180 |
| {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh}, |
| // (FADD_H_INX FPR16INX:$rd, FPR16INX:$rs1, FPR16INX:$rs2, { 1, 1, 1 }) - 185 |
| {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx}, |
| // (FADD_S FPR32:$rd, FPR32:$rs1, FPR32:$rs2, { 1, 1, 1 }) - 190 |
| {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, |
| // (FADD_S_INX FPR32INX:$rd, FPR32INX:$rs1, FPR32INX:$rs2, { 1, 1, 1 }) - 195 |
| {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx}, |
| // (FCVT_D_L FPR64:$rd, GPR:$rs1, { 1, 1, 1 }) - 200 |
| {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD}, |
| {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, |
| // (FCVT_D_LU FPR64:$rd, GPR:$rs1, { 1, 1, 1 }) - 205 |
| {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD}, |
| {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, |
| // (FCVT_D_LU_INX FPR64INX:$rd, GPR:$rs1, { 1, 1, 1 }) - 210 |
| {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, |
| {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, |
| // (FCVT_D_L_INX FPR64INX:$rd, GPR:$rs1, { 1, 1, 1 }) - 215 |
| {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, |
| {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, |
| // (FCVT_H_D FPR16:$rd, FPR64:$rs1, { 1, 1, 1 }) - 220 |
| {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZfh}, |
| {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZfhmin}, |
| {AliasPatternCond::K_EndOrFeatures, 0}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD}, |
| // (FCVT_H_D_INX FPR16INX:$rd, FPR64INX:$rs1, { 1, 1, 1 }) - 227 |
| {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZhinx}, |
| {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZhinxmin}, |
| {AliasPatternCond::K_EndOrFeatures, 0}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, |
| // (FCVT_H_L FPR16:$rd, GPR:$rs1, { 1, 1, 1 }) - 234 |
| {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh}, |
| {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, |
| // (FCVT_H_LU FPR16:$rd, GPR:$rs1, { 1, 1, 1 }) - 239 |
| {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh}, |
| {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, |
| // (FCVT_H_LU_INX FPR16INX:$rd, GPR:$rs1, { 1, 1, 1 }) - 244 |
| {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx}, |
| {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, |
| // (FCVT_H_L_INX FPR16INX:$rd, GPR:$rs1, { 1, 1, 1 }) - 249 |
| {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx}, |
| {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, |
| // (FCVT_H_S FPR16:$rd, FPR32:$rs1, { 1, 1, 1 }) - 254 |
| {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZfh}, |
| {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZfhmin}, |
| {AliasPatternCond::K_EndOrFeatures, 0}, |
| // (FCVT_H_S_INX FPR16INX:$rd, FPR32INX:$rs1, { 1, 1, 1 }) - 260 |
| {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZhinx}, |
| {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZhinxmin}, |
| {AliasPatternCond::K_EndOrFeatures, 0}, |
| // (FCVT_H_W FPR16:$rd, GPR:$rs1, { 1, 1, 1 }) - 266 |
| {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh}, |
| // (FCVT_H_WU FPR16:$rd, GPR:$rs1, { 1, 1, 1 }) - 270 |
| {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh}, |
| // (FCVT_H_WU_INX FPR16INX:$rd, GPR:$rs1, { 1, 1, 1 }) - 274 |
| {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx}, |
| // (FCVT_H_W_INX FPR16INX:$rd, GPR:$rs1, { 1, 1, 1 }) - 278 |
| {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx}, |
| // (FCVT_LU_D GPR:$rd, FPR64:$rs1, { 1, 1, 1 }) - 282 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD}, |
| {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, |
| // (FCVT_LU_D_INX GPR:$rd, FPR64INX:$rs1, { 1, 1, 1 }) - 287 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, |
| {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, |
| // (FCVT_LU_H GPR:$rd, FPR16:$rs1, { 1, 1, 1 }) - 292 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh}, |
| {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, |
| // (FCVT_LU_H_INX GPR:$rd, FPR16INX:$rs1, { 1, 1, 1 }) - 297 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx}, |
| {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, |
| // (FCVT_LU_S GPR:$rd, FPR32:$rs1, { 1, 1, 1 }) - 302 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, |
| {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, |
| // (FCVT_LU_S_INX GPR:$rd, FPR32INX:$rs1, { 1, 1, 1 }) - 307 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx}, |
| {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, |
| // (FCVT_L_D GPR:$rd, FPR64:$rs1, { 1, 1, 1 }) - 312 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD}, |
| {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, |
| // (FCVT_L_D_INX GPR:$rd, FPR64INX:$rs1, { 1, 1, 1 }) - 317 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, |
| {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, |
| // (FCVT_L_H GPR:$rd, FPR16:$rs1, { 1, 1, 1 }) - 322 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh}, |
| {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, |
| // (FCVT_L_H_INX GPR:$rd, FPR16INX:$rs1, { 1, 1, 1 }) - 327 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx}, |
| {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, |
| // (FCVT_L_S GPR:$rd, FPR32:$rs1, { 1, 1, 1 }) - 332 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, |
| {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, |
| // (FCVT_L_S_INX GPR:$rd, FPR32INX:$rs1, { 1, 1, 1 }) - 337 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx}, |
| {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, |
| // (FCVT_S_D FPR32:$rd, FPR64:$rs1, { 1, 1, 1 }) - 342 |
| {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD}, |
| // (FCVT_S_D_IN32X FPR32INX:$rd, FPR64IN32X:$rs1, { 1, 1, 1 }) - 346 |
| {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, |
| {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit}, |
| // (FCVT_S_D_INX FPR32INX:$rd, FPR64INX:$rs1, { 1, 1, 1 }) - 351 |
| {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, |
| {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, |
| // (FCVT_S_L FPR32:$rd, GPR:$rs1, { 1, 1, 1 }) - 356 |
| {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, |
| {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, |
| // (FCVT_S_LU FPR32:$rd, GPR:$rs1, { 1, 1, 1 }) - 361 |
| {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, |
| {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, |
| // (FCVT_S_LU_INX FPR32INX:$rd, GPR:$rs1, { 1, 1, 1 }) - 366 |
| {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx}, |
| {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, |
| // (FCVT_S_L_INX FPR32INX:$rd, GPR:$rs1, { 1, 1, 1 }) - 371 |
| {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx}, |
| {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, |
| // (FCVT_S_W FPR32:$rd, GPR:$rs1, { 1, 1, 1 }) - 376 |
| {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, |
| // (FCVT_S_WU FPR32:$rd, GPR:$rs1, { 1, 1, 1 }) - 380 |
| {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, |
| // (FCVT_S_WU_INX FPR32INX:$rd, GPR:$rs1, { 1, 1, 1 }) - 384 |
| {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx}, |
| // (FCVT_S_W_INX FPR32INX:$rd, GPR:$rs1, { 1, 1, 1 }) - 388 |
| {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx}, |
| // (FCVT_WU_D GPR:$rd, FPR64:$rs1, { 1, 1, 1 }) - 392 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD}, |
| // (FCVT_WU_D_IN32X GPR:$rd, FPR64IN32X:$rs1, { 1, 1, 1 }) - 396 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, |
| {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit}, |
| // (FCVT_WU_D_INX GPR:$rd, FPR64INX:$rs1, { 1, 1, 1 }) - 401 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, |
| {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, |
| // (FCVT_WU_H GPR:$rd, FPR16:$rs1, { 1, 1, 1 }) - 406 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh}, |
| // (FCVT_WU_H_INX GPR:$rd, FPR16INX:$rs1, { 1, 1, 1 }) - 410 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx}, |
| // (FCVT_WU_S GPR:$rd, FPR32:$rs1, { 1, 1, 1 }) - 414 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, |
| // (FCVT_WU_S_INX GPR:$rd, FPR32INX:$rs1, { 1, 1, 1 }) - 418 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx}, |
| // (FCVT_W_D GPR:$rd, FPR64:$rs1, { 1, 1, 1 }) - 422 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD}, |
| // (FCVT_W_D_IN32X GPR:$rd, FPR64IN32X:$rs1, { 1, 1, 1 }) - 426 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, |
| {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit}, |
| // (FCVT_W_D_INX GPR:$rd, FPR64INX:$rs1, { 1, 1, 1 }) - 431 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, |
| {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, |
| // (FCVT_W_H GPR:$rd, FPR16:$rs1, { 1, 1, 1 }) - 436 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh}, |
| // (FCVT_W_H_INX GPR:$rd, FPR16INX:$rs1, { 1, 1, 1 }) - 440 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx}, |
| // (FCVT_W_S GPR:$rd, FPR32:$rs1, { 1, 1, 1 }) - 444 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, |
| // (FCVT_W_S_INX GPR:$rd, FPR32INX:$rs1, { 1, 1, 1 }) - 448 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx}, |
| // (FDIV_D FPR64:$rd, FPR64:$rs1, FPR64:$rs2, { 1, 1, 1 }) - 452 |
| {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD}, |
| // (FDIV_D_IN32X FPR64IN32X:$rd, FPR64IN32X:$rs1, FPR64IN32X:$rs2, { 1, 1, 1 }) - 457 |
| {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, |
| {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit}, |
| // (FDIV_D_INX FPR64INX:$rd, FPR64INX:$rs1, FPR64INX:$rs2, { 1, 1, 1 }) - 463 |
| {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, |
| {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, |
| // (FDIV_H FPR16:$rd, FPR16:$rs1, FPR16:$rs2, { 1, 1, 1 }) - 469 |
| {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh}, |
| // (FDIV_H_INX FPR16INX:$rd, FPR16INX:$rs1, FPR16INX:$rs2, { 1, 1, 1 }) - 474 |
| {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx}, |
| // (FDIV_S FPR32:$rd, FPR32:$rs1, FPR32:$rs2, { 1, 1, 1 }) - 479 |
| {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, |
| // (FDIV_S_INX FPR32INX:$rd, FPR32INX:$rs1, FPR32INX:$rs2, { 1, 1, 1 }) - 484 |
| {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx}, |
| // (FENCE 15, 15) - 489 |
| {AliasPatternCond::K_Imm, uint32_t(15)}, |
| {AliasPatternCond::K_Imm, uint32_t(15)}, |
| // (FENCE 1, 0) - 491 |
| {AliasPatternCond::K_Imm, uint32_t(1)}, |
| {AliasPatternCond::K_Imm, uint32_t(0)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZihintpause}, |
| // (FMADD_D FPR64:$rd, FPR64:$rs1, FPR64:$rs2, FPR64:$rs3, { 1, 1, 1 }) - 494 |
| {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD}, |
| // (FMADD_D_IN32X FPR64IN32X:$rd, FPR64IN32X:$rs1, FPR64IN32X:$rs2, FPR64IN32X:$rs3, { 1, 1, 1 }) - 500 |
| {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, |
| {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit}, |
| // (FMADD_D_INX FPR64INX:$rd, FPR64INX:$rs1, FPR64INX:$rs2, FPR64INX:$rs3, { 1, 1, 1 }) - 507 |
| {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, |
| {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, |
| // (FMADD_H FPR16:$rd, FPR16:$rs1, FPR16:$rs2, FPR16:$rs3, { 1, 1, 1 }) - 514 |
| {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh}, |
| // (FMADD_H_INX FPR16INX:$rd, FPR16INX:$rs1, FPR16INX:$rs2, FPR16INX:$rs3, { 1, 1, 1 }) - 520 |
| {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx}, |
| // (FMADD_S FPR32:$rd, FPR32:$rs1, FPR32:$rs2, FPR32:$rs3, { 1, 1, 1 }) - 526 |
| {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, |
| // (FMADD_S_INX FPR32INX:$rd, FPR32INX:$rs1, FPR32INX:$rs2, FPR32INX:$rs3, { 1, 1, 1 }) - 532 |
| {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx}, |
| // (FMSUB_D FPR64:$rd, FPR64:$rs1, FPR64:$rs2, FPR64:$rs3, { 1, 1, 1 }) - 538 |
| {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD}, |
| // (FMSUB_D_IN32X FPR64IN32X:$rd, FPR64IN32X:$rs1, FPR64IN32X:$rs2, FPR64IN32X:$rs3, { 1, 1, 1 }) - 544 |
| {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, |
| {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit}, |
| // (FMSUB_D_INX FPR64INX:$rd, FPR64INX:$rs1, FPR64INX:$rs2, FPR64INX:$rs3, { 1, 1, 1 }) - 551 |
| {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, |
| {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, |
| // (FMSUB_H FPR16:$rd, FPR16:$rs1, FPR16:$rs2, FPR16:$rs3, { 1, 1, 1 }) - 558 |
| {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh}, |
| // (FMSUB_H_INX FPR16INX:$rd, FPR16INX:$rs1, FPR16INX:$rs2, FPR16INX:$rs3, { 1, 1, 1 }) - 564 |
| {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx}, |
| // (FMSUB_S FPR32:$rd, FPR32:$rs1, FPR32:$rs2, FPR32:$rs3, { 1, 1, 1 }) - 570 |
| {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, |
| // (FMSUB_S_INX FPR32INX:$rd, FPR32INX:$rs1, FPR32INX:$rs2, FPR32INX:$rs3, { 1, 1, 1 }) - 576 |
| {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx}, |
| // (FMUL_D FPR64:$rd, FPR64:$rs1, FPR64:$rs2, { 1, 1, 1 }) - 582 |
| {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD}, |
| // (FMUL_D_IN32X FPR64IN32X:$rd, FPR64IN32X:$rs1, FPR64IN32X:$rs2, { 1, 1, 1 }) - 587 |
| {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, |
| {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit}, |
| // (FMUL_D_INX FPR64INX:$rd, FPR64INX:$rs1, FPR64INX:$rs2, { 1, 1, 1 }) - 593 |
| {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, |
| {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, |
| // (FMUL_H FPR16:$rd, FPR16:$rs1, FPR16:$rs2, { 1, 1, 1 }) - 599 |
| {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh}, |
| // (FMUL_H_INX FPR16INX:$rd, FPR16INX:$rs1, FPR16INX:$rs2, { 1, 1, 1 }) - 604 |
| {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx}, |
| // (FMUL_S FPR32:$rd, FPR32:$rs1, FPR32:$rs2, { 1, 1, 1 }) - 609 |
| {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, |
| // (FMUL_S_INX FPR32INX:$rd, FPR32INX:$rs1, FPR32INX:$rs2, { 1, 1, 1 }) - 614 |
| {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx}, |
| // (FNMADD_D FPR64:$rd, FPR64:$rs1, FPR64:$rs2, FPR64:$rs3, { 1, 1, 1 }) - 619 |
| {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD}, |
| // (FNMADD_D_IN32X FPR64IN32X:$rd, FPR64IN32X:$rs1, FPR64IN32X:$rs2, FPR64IN32X:$rs3, { 1, 1, 1 }) - 625 |
| {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, |
| {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit}, |
| // (FNMADD_D_INX FPR64INX:$rd, FPR64INX:$rs1, FPR64INX:$rs2, FPR64INX:$rs3, { 1, 1, 1 }) - 632 |
| {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, |
| {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, |
| // (FNMADD_H FPR16:$rd, FPR16:$rs1, FPR16:$rs2, FPR16:$rs3, { 1, 1, 1 }) - 639 |
| {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh}, |
| // (FNMADD_H_INX FPR16INX:$rd, FPR16INX:$rs1, FPR16INX:$rs2, FPR16INX:$rs3, { 1, 1, 1 }) - 645 |
| {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx}, |
| // (FNMADD_S FPR32:$rd, FPR32:$rs1, FPR32:$rs2, FPR32:$rs3, { 1, 1, 1 }) - 651 |
| {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, |
| // (FNMADD_S_INX FPR32INX:$rd, FPR32INX:$rs1, FPR32INX:$rs2, FPR32INX:$rs3, { 1, 1, 1 }) - 657 |
| {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx}, |
| // (FNMSUB_D FPR64:$rd, FPR64:$rs1, FPR64:$rs2, FPR64:$rs3, { 1, 1, 1 }) - 663 |
| {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD}, |
| // (FNMSUB_D_IN32X FPR64IN32X:$rd, FPR64IN32X:$rs1, FPR64IN32X:$rs2, FPR64IN32X:$rs3, { 1, 1, 1 }) - 669 |
| {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, |
| {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit}, |
| // (FNMSUB_D_INX FPR64INX:$rd, FPR64INX:$rs1, FPR64INX:$rs2, FPR64INX:$rs3, { 1, 1, 1 }) - 676 |
| {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, |
| {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, |
| // (FNMSUB_H FPR16:$rd, FPR16:$rs1, FPR16:$rs2, FPR16:$rs3, { 1, 1, 1 }) - 683 |
| {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh}, |
| // (FNMSUB_H_INX FPR16INX:$rd, FPR16INX:$rs1, FPR16INX:$rs2, FPR16INX:$rs3, { 1, 1, 1 }) - 689 |
| {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx}, |
| // (FNMSUB_S FPR32:$rd, FPR32:$rs1, FPR32:$rs2, FPR32:$rs3, { 1, 1, 1 }) - 695 |
| {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, |
| // (FNMSUB_S_INX FPR32INX:$rd, FPR32INX:$rs1, FPR32INX:$rs2, FPR32INX:$rs3, { 1, 1, 1 }) - 701 |
| {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx}, |
| // (FSGNJN_D FPR64:$rd, FPR64:$rs, FPR64:$rs) - 707 |
| {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, |
| {AliasPatternCond::K_TiedReg, 1}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD}, |
| // (FSGNJN_D_IN32X FPR64IN32X:$rd, FPR64IN32X:$rs, FPR64IN32X:$rs) - 711 |
| {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, |
| {AliasPatternCond::K_TiedReg, 1}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, |
| {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit}, |
| // (FSGNJN_D_INX FPR64INX:$rd, FPR64INX:$rs, FPR64INX:$rs) - 716 |
| {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, |
| {AliasPatternCond::K_TiedReg, 1}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, |
| {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, |
| // (FSGNJN_H FPR16:$rd, FPR16:$rs, FPR16:$rs) - 721 |
| {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, |
| {AliasPatternCond::K_TiedReg, 1}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh}, |
| // (FSGNJN_H_INX FPR16INX:$rd, FPR16INX:$rs, FPR16INX:$rs) - 725 |
| {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, |
| {AliasPatternCond::K_TiedReg, 1}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx}, |
| // (FSGNJN_S FPR32:$rd, FPR32:$rs, FPR32:$rs) - 729 |
| {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, |
| {AliasPatternCond::K_TiedReg, 1}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, |
| // (FSGNJN_S_INX FPR32INX:$rd, FPR32INX:$rs, FPR32INX:$rs) - 733 |
| {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, |
| {AliasPatternCond::K_TiedReg, 1}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx}, |
| // (FSGNJX_D FPR64:$rd, FPR64:$rs, FPR64:$rs) - 737 |
| {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, |
| {AliasPatternCond::K_TiedReg, 1}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD}, |
| // (FSGNJX_D_IN32X FPR64IN32X:$rd, FPR64IN32X:$rs, FPR64IN32X:$rs) - 741 |
| {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, |
| {AliasPatternCond::K_TiedReg, 1}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, |
| {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit}, |
| // (FSGNJX_D_INX FPR64INX:$rd, FPR64INX:$rs, FPR64INX:$rs) - 746 |
| {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, |
| {AliasPatternCond::K_TiedReg, 1}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, |
| {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, |
| // (FSGNJX_H FPR16:$rd, FPR16:$rs, FPR16:$rs) - 751 |
| {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, |
| {AliasPatternCond::K_TiedReg, 1}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh}, |
| // (FSGNJX_H_INX FPR16INX:$rd, FPR16INX:$rs, FPR16INX:$rs) - 755 |
| {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, |
| {AliasPatternCond::K_TiedReg, 1}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx}, |
| // (FSGNJX_S FPR32:$rd, FPR32:$rs, FPR32:$rs) - 759 |
| {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, |
| {AliasPatternCond::K_TiedReg, 1}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, |
| // (FSGNJX_S_INX FPR32INX:$rd, FPR32INX:$rs, FPR32INX:$rs) - 763 |
| {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, |
| {AliasPatternCond::K_TiedReg, 1}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx}, |
| // (FSGNJ_D FPR64:$rd, FPR64:$rs, FPR64:$rs) - 767 |
| {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, |
| {AliasPatternCond::K_TiedReg, 1}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD}, |
| // (FSGNJ_H FPR16:$rd, FPR16:$rs, FPR16:$rs) - 771 |
| {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, |
| {AliasPatternCond::K_TiedReg, 1}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh}, |
| // (FSGNJ_H_INX FPR16INX:$rd, FPR16INX:$rs, FPR16INX:$rs) - 775 |
| {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, |
| {AliasPatternCond::K_TiedReg, 1}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx}, |
| // (FSGNJ_S FPR32:$rd, FPR32:$rs, FPR32:$rs) - 779 |
| {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, |
| {AliasPatternCond::K_TiedReg, 1}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, |
| // (FSQRT_D FPR64:$rd, FPR64:$rs1, { 1, 1, 1 }) - 783 |
| {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD}, |
| // (FSQRT_D_IN32X FPR64IN32X:$rd, FPR64IN32X:$rs1, { 1, 1, 1 }) - 787 |
| {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, |
| {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit}, |
| // (FSQRT_D_INX FPR64INX:$rd, FPR64INX:$rs1, { 1, 1, 1 }) - 792 |
| {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, |
| {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, |
| // (FSQRT_H FPR16:$rd, FPR16:$rs1, { 1, 1, 1 }) - 797 |
| {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh}, |
| // (FSQRT_H_INX FPR16INX:$rd, FPR16INX:$rs1, { 1, 1, 1 }) - 801 |
| {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx}, |
| // (FSQRT_S FPR32:$rd, FPR32:$rs1, { 1, 1, 1 }) - 805 |
| {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, |
| // (FSQRT_S_INX FPR32INX:$rd, FPR32INX:$rs1, { 1, 1, 1 }) - 809 |
| {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx}, |
| // (FSUB_D FPR64:$rd, FPR64:$rs1, FPR64:$rs2, { 1, 1, 1 }) - 813 |
| {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD}, |
| // (FSUB_D_IN32X FPR64IN32X:$rd, FPR64IN32X:$rs1, FPR64IN32X:$rs2, { 1, 1, 1 }) - 818 |
| {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, |
| {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit}, |
| // (FSUB_D_INX FPR64INX:$rd, FPR64INX:$rs1, FPR64INX:$rs2, { 1, 1, 1 }) - 824 |
| {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, |
| {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, |
| // (FSUB_H FPR16:$rd, FPR16:$rs1, FPR16:$rs2, { 1, 1, 1 }) - 830 |
| {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh}, |
| // (FSUB_H_INX FPR16INX:$rd, FPR16INX:$rs1, FPR16INX:$rs2, { 1, 1, 1 }) - 835 |
| {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx}, |
| // (FSUB_S FPR32:$rd, FPR32:$rs1, FPR32:$rs2, { 1, 1, 1 }) - 840 |
| {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, |
| // (FSUB_S_INX FPR32INX:$rd, FPR32INX:$rs1, FPR32INX:$rs2, { 1, 1, 1 }) - 845 |
| {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(7)}, |
| {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx}, |
| // (HFENCE_GVMA X0, X0) - 850 |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| // (HFENCE_GVMA GPR:$rs, X0) - 852 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| // (HFENCE_VVMA X0, X0) - 854 |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| // (HFENCE_VVMA GPR:$rs, X0) - 856 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| // (JAL X0, simm21_lsb0_jal:$offset) - 858 |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_Custom, 3}, |
| // (JAL X1, simm21_lsb0_jal:$offset) - 860 |
| {AliasPatternCond::K_Reg, RISCV::X1}, |
| {AliasPatternCond::K_Custom, 3}, |
| // (JALR X0, X1, 0) - 862 |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_Reg, RISCV::X1}, |
| {AliasPatternCond::K_Imm, uint32_t(0)}, |
| // (JALR X0, GPR:$rs, 0) - 865 |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(0)}, |
| // (JALR X1, GPR:$rs, 0) - 868 |
| {AliasPatternCond::K_Reg, RISCV::X1}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(0)}, |
| // (JALR GPR:$rd, GPR:$rs, 0) - 871 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(0)}, |
| // (JALR X0, GPR:$rs, simm12:$offset) - 874 |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Custom, 1}, |
| // (JALR X1, GPR:$rs, simm12:$offset) - 877 |
| {AliasPatternCond::K_Reg, RISCV::X1}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Custom, 1}, |
| // (SFENCE_VMA X0, X0) - 880 |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| // (SFENCE_VMA GPR:$rs, X0) - 882 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| // (SLT GPR:$rd, GPR:$rs, X0) - 884 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| // (SLT GPR:$rd, X0, GPR:$rs) - 887 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| // (SLTIU GPR:$rd, GPR:$rs, 1) - 890 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(1)}, |
| // (SLTU GPR:$rd, X0, GPR:$rs) - 893 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| // (SUB GPR:$rd, X0, GPR:$rs) - 896 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| // (SUBW GPR:$rd, X0, GPR:$rs) - 899 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, |
| // (VFSGNJN_VV VR:$vd, VR:$vs, VR:$vs, VMaskOp:$vm) - 903 |
| {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, |
| {AliasPatternCond::K_TiedReg, 1}, |
| {AliasPatternCond::K_RegClass, RISCV::VMV0RegClassID}, |
| {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32f}, |
| {AliasPatternCond::K_EndOrFeatures, 0}, |
| // (VFSGNJN_VV VR:$vd, VR:$vs, VR:$vs, zero_reg) - 909 |
| {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, |
| {AliasPatternCond::K_TiedReg, 1}, |
| {AliasPatternCond::K_Reg, RISCV::NoRegister}, |
| {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32f}, |
| {AliasPatternCond::K_EndOrFeatures, 0}, |
| // (VFSGNJX_VV VR:$vd, VR:$vs, VR:$vs, VMaskOp:$vm) - 915 |
| {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, |
| {AliasPatternCond::K_TiedReg, 1}, |
| {AliasPatternCond::K_RegClass, RISCV::VMV0RegClassID}, |
| {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32f}, |
| {AliasPatternCond::K_EndOrFeatures, 0}, |
| // (VFSGNJX_VV VR:$vd, VR:$vs, VR:$vs, zero_reg) - 921 |
| {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, |
| {AliasPatternCond::K_TiedReg, 1}, |
| {AliasPatternCond::K_Reg, RISCV::NoRegister}, |
| {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32f}, |
| {AliasPatternCond::K_EndOrFeatures, 0}, |
| // (VL1RE8_V VR:$vd, GPR:$rs1) - 927 |
| {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x}, |
| {AliasPatternCond::K_EndOrFeatures, 0}, |
| // (VL2RE8_V VRM2:$vd, GPR:$rs1) - 931 |
| {AliasPatternCond::K_RegClass, RISCV::VRM2RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x}, |
| {AliasPatternCond::K_EndOrFeatures, 0}, |
| // (VL4RE8_V VRM4:$vd, GPR:$rs1) - 935 |
| {AliasPatternCond::K_RegClass, RISCV::VRM4RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x}, |
| {AliasPatternCond::K_EndOrFeatures, 0}, |
| // (VL8RE8_V VRM8:$vd, GPR:$rs1) - 939 |
| {AliasPatternCond::K_RegClass, RISCV::VRM8RegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x}, |
| {AliasPatternCond::K_EndOrFeatures, 0}, |
| // (VMAND_MM VR:$vd, VR:$vs, VR:$vs) - 943 |
| {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, |
| {AliasPatternCond::K_TiedReg, 1}, |
| {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x}, |
| {AliasPatternCond::K_EndOrFeatures, 0}, |
| // (VMNAND_MM VR:$vd, VR:$vs, VR:$vs) - 948 |
| {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, |
| {AliasPatternCond::K_TiedReg, 1}, |
| {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x}, |
| {AliasPatternCond::K_EndOrFeatures, 0}, |
| // (VMXNOR_MM VR:$vd, VR:$vd, VR:$vd) - 953 |
| {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, |
| {AliasPatternCond::K_TiedReg, 0}, |
| {AliasPatternCond::K_TiedReg, 0}, |
| {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x}, |
| {AliasPatternCond::K_EndOrFeatures, 0}, |
| // (VMXOR_MM VR:$vd, VR:$vd, VR:$vd) - 958 |
| {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, |
| {AliasPatternCond::K_TiedReg, 0}, |
| {AliasPatternCond::K_TiedReg, 0}, |
| {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x}, |
| {AliasPatternCond::K_EndOrFeatures, 0}, |
| // (VNSRL_WX VR:$vd, VR:$vs, X0, VMaskOp:$vm) - 963 |
| {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_RegClass, RISCV::VMV0RegClassID}, |
| {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x}, |
| {AliasPatternCond::K_EndOrFeatures, 0}, |
| // (VNSRL_WX VR:$vd, VR:$vs, X0, zero_reg) - 969 |
| {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_Reg, RISCV::NoRegister}, |
| {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x}, |
| {AliasPatternCond::K_EndOrFeatures, 0}, |
| // (VRSUB_VX VR:$vd, VR:$vs, X0, VMaskOp:$vm) - 975 |
| {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_RegClass, RISCV::VMV0RegClassID}, |
| {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x}, |
| {AliasPatternCond::K_EndOrFeatures, 0}, |
| // (VRSUB_VX VR:$vd, VR:$vs, X0, zero_reg) - 981 |
| {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_Reg, RISCV::NoRegister}, |
| {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x}, |
| {AliasPatternCond::K_EndOrFeatures, 0}, |
| // (VWADDU_VX VR:$vd, VR:$vs, X0, VMaskOp:$vm) - 987 |
| {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_RegClass, RISCV::VMV0RegClassID}, |
| {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x}, |
| {AliasPatternCond::K_EndOrFeatures, 0}, |
| // (VWADDU_VX VR:$vd, VR:$vs, X0, zero_reg) - 993 |
| {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_Reg, RISCV::NoRegister}, |
| {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x}, |
| {AliasPatternCond::K_EndOrFeatures, 0}, |
| // (VWADD_VX VR:$vd, VR:$vs, X0, VMaskOp:$vm) - 999 |
| {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_RegClass, RISCV::VMV0RegClassID}, |
| {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x}, |
| {AliasPatternCond::K_EndOrFeatures, 0}, |
| // (VWADD_VX VR:$vd, VR:$vs, X0, zero_reg) - 1005 |
| {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, |
| {AliasPatternCond::K_Reg, RISCV::X0}, |
| {AliasPatternCond::K_Reg, RISCV::NoRegister}, |
| {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x}, |
| {AliasPatternCond::K_EndOrFeatures, 0}, |
| // (VXOR_VI VR:$vd, VR:$vs, -1, VMaskOp:$vm) - 1011 |
| {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(-1)}, |
| {AliasPatternCond::K_RegClass, RISCV::VMV0RegClassID}, |
| {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x}, |
| {AliasPatternCond::K_EndOrFeatures, 0}, |
| // (VXOR_VI VR:$vd, VR:$vs, -1, zero_reg) - 1017 |
| {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(-1)}, |
| {AliasPatternCond::K_Reg, RISCV::NoRegister}, |
| {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x}, |
| {AliasPatternCond::K_EndOrFeatures, 0}, |
| // (XORI GPR:$rd, GPR:$rs, -1) - 1023 |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, |
| {AliasPatternCond::K_Imm, uint32_t(-1)}, |
| }; |
| |
| static const char AsmStrings[] = |
| /* 0 */ "ntl.p1\0" |
| /* 7 */ "ntl.pall\0" |
| /* 16 */ "ntl.s1\0" |
| /* 23 */ "ntl.all\0" |
| /* 31 */ "nop\0" |
| /* 35 */ "li $\x01, $\x03\0" |
| /* 45 */ "mv $\x01, $\x02\0" |
| /* 55 */ "sext.w $\x01, $\x02\0" |
| /* 69 */ "zext.w $\x01, $\x02\0" |
| /* 83 */ "beqz $\x01, $\xFF\x03\x01\0" |
| /* 97 */ "blez $\x02, $\xFF\x03\x01\0" |
| /* 111 */ "bgez $\x01, $\xFF\x03\x01\0" |
| /* 125 */ "bltz $\x01, $\xFF\x03\x01\0" |
| /* 139 */ "bgtz $\x02, $\xFF\x03\x01\0" |
| /* 153 */ "bnez $\x01, $\xFF\x03\x01\0" |
| /* 167 */ "csrc $\xFF\x02\x02, $\x03\0" |
| /* 181 */ "csrci $\xFF\x02\x02, $\x03\0" |
| /* 196 */ "frcsr $\x01\0" |
| /* 205 */ "frrm $\x01\0" |
| /* 213 */ "frflags $\x01\0" |
| /* 224 */ "rdinstret $\x01\0" |
| /* 237 */ "rdcycle $\x01\0" |
| /* 248 */ "rdtime $\x01\0" |
| /* 258 */ "rdinstreth $\x01\0" |
| /* 272 */ "rdcycleh $\x01\0" |
| /* 284 */ "rdtimeh $\x01\0" |
| /* 295 */ "csrr $\x01, $\xFF\x02\x02\0" |
| /* 309 */ "csrs $\xFF\x02\x02, $\x03\0" |
| /* 323 */ "csrsi $\xFF\x02\x02, $\x03\0" |
| /* 338 */ "fscsr $\x03\0" |
| /* 347 */ "fsrm $\x03\0" |
| /* 355 */ "fsflags $\x03\0" |
| /* 366 */ "csrw $\xFF\x02\x02, $\x03\0" |
| /* 380 */ "fscsr $\x01, $\x03\0" |
| /* 393 */ "fsrm $\x01, $\x03\0" |
| /* 405 */ "fsflags $\x01, $\x03\0" |
| /* 420 */ "fsrmi $\x03\0" |
| /* 429 */ "fsflagsi $\x03\0" |
| /* 441 */ "csrwi $\xFF\x02\x02, $\x03\0" |
| /* 456 */ "fsrmi $\x01, $\x03\0" |
| /* 469 */ "fsflagsi $\x01, $\x03\0" |
| /* 485 */ "c.ntl.p1\0" |
| /* 494 */ "c.ntl.pall\0" |
| /* 505 */ "c.ntl.s1\0" |
| /* 514 */ "c.ntl.all\0" |
| /* 524 */ "fadd.d $\x01, $\x02, $\x03\0" |
| /* 542 */ "fadd.h $\x01, $\x02, $\x03\0" |
| /* 560 */ "fadd.s $\x01, $\x02, $\x03\0" |
| /* 578 */ "fcvt.d.l $\x01, $\x02\0" |
| /* 594 */ "fcvt.d.lu $\x01, $\x02\0" |
| /* 611 */ "fcvt.h.d $\x01, $\x02\0" |
| /* 627 */ "fcvt.h.l $\x01, $\x02\0" |
| /* 643 */ "fcvt.h.lu $\x01, $\x02\0" |
| /* 660 */ "fcvt.h.s $\x01, $\x02\0" |
| /* 676 */ "fcvt.h.w $\x01, $\x02\0" |
| /* 692 */ "fcvt.h.wu $\x01, $\x02\0" |
| /* 709 */ "fcvt.lu.d $\x01, $\x02\0" |
| /* 726 */ "fcvt.lu.h $\x01, $\x02\0" |
| /* 743 */ "fcvt.lu.s $\x01, $\x02\0" |
| /* 760 */ "fcvt.l.d $\x01, $\x02\0" |
| /* 776 */ "fcvt.l.h $\x01, $\x02\0" |
| /* 792 */ "fcvt.l.s $\x01, $\x02\0" |
| /* 808 */ "fcvt.s.d $\x01, $\x02\0" |
| /* 824 */ "fcvt.s.l $\x01, $\x02\0" |
| /* 840 */ "fcvt.s.lu $\x01, $\x02\0" |
| /* 857 */ "fcvt.s.w $\x01, $\x02\0" |
| /* 873 */ "fcvt.s.wu $\x01, $\x02\0" |
| /* 890 */ "fcvt.wu.d $\x01, $\x02\0" |
| /* 907 */ "fcvt.wu.h $\x01, $\x02\0" |
| /* 924 */ "fcvt.wu.s $\x01, $\x02\0" |
| /* 941 */ "fcvt.w.d $\x01, $\x02\0" |
| /* 957 */ "fcvt.w.h $\x01, $\x02\0" |
| /* 973 */ "fcvt.w.s $\x01, $\x02\0" |
| /* 989 */ "fdiv.d $\x01, $\x02, $\x03\0" |
| /* 1007 */ "fdiv.h $\x01, $\x02, $\x03\0" |
| /* 1025 */ "fdiv.s $\x01, $\x02, $\x03\0" |
| /* 1043 */ "fence\0" |
| /* 1049 */ "pause\0" |
| /* 1055 */ "fmadd.d $\x01, $\x02, $\x03, $\x04\0" |
| /* 1078 */ "fmadd.h $\x01, $\x02, $\x03, $\x04\0" |
| /* 1101 */ "fmadd.s $\x01, $\x02, $\x03, $\x04\0" |
| /* 1124 */ "fmsub.d $\x01, $\x02, $\x03, $\x04\0" |
| /* 1147 */ "fmsub.h $\x01, $\x02, $\x03, $\x04\0" |
| /* 1170 */ "fmsub.s $\x01, $\x02, $\x03, $\x04\0" |
| /* 1193 */ "fmul.d $\x01, $\x02, $\x03\0" |
| /* 1211 */ "fmul.h $\x01, $\x02, $\x03\0" |
| /* 1229 */ "fmul.s $\x01, $\x02, $\x03\0" |
| /* 1247 */ "fnmadd.d $\x01, $\x02, $\x03, $\x04\0" |
| /* 1271 */ "fnmadd.h $\x01, $\x02, $\x03, $\x04\0" |
| /* 1295 */ "fnmadd.s $\x01, $\x02, $\x03, $\x04\0" |
| /* 1319 */ "fnmsub.d $\x01, $\x02, $\x03, $\x04\0" |
| /* 1343 */ "fnmsub.h $\x01, $\x02, $\x03, $\x04\0" |
| /* 1367 */ "fnmsub.s $\x01, $\x02, $\x03, $\x04\0" |
| /* 1391 */ "fneg.d $\x01, $\x02\0" |
| /* 1405 */ "fneg.h $\x01, $\x02\0" |
| /* 1419 */ "fneg.s $\x01, $\x02\0" |
| /* 1433 */ "fabs.d $\x01, $\x02\0" |
| /* 1447 */ "fabs.h $\x01, $\x02\0" |
| /* 1461 */ "fabs.s $\x01, $\x02\0" |
| /* 1475 */ "fmv.d $\x01, $\x02\0" |
| /* 1488 */ "fmv.h $\x01, $\x02\0" |
| /* 1501 */ "fmv.s $\x01, $\x02\0" |
| /* 1514 */ "fsqrt.d $\x01, $\x02\0" |
| /* 1529 */ "fsqrt.h $\x01, $\x02\0" |
| /* 1544 */ "fsqrt.s $\x01, $\x02\0" |
| /* 1559 */ "fsub.d $\x01, $\x02, $\x03\0" |
| /* 1577 */ "fsub.h $\x01, $\x02, $\x03\0" |
| /* 1595 */ "fsub.s $\x01, $\x02, $\x03\0" |
| /* 1613 */ "hfence.gvma\0" |
| /* 1625 */ "hfence.gvma $\x01\0" |
| /* 1640 */ "hfence.vvma\0" |
| /* 1652 */ "hfence.vvma $\x01\0" |
| /* 1667 */ "j $\xFF\x02\x01\0" |
| /* 1674 */ "jal $\xFF\x02\x01\0" |
| /* 1683 */ "ret\0" |
| /* 1687 */ "jr $\x02\0" |
| /* 1693 */ "jalr $\x02\0" |
| /* 1701 */ "jalr $\x01, $\x02\0" |
| /* 1713 */ "jr $\x03($\x02)\0" |
| /* 1723 */ "jalr $\x03($\x02)\0" |
| /* 1735 */ "sfence.vma\0" |
| /* 1746 */ "sfence.vma $\x01\0" |
| /* 1760 */ "sltz $\x01, $\x02\0" |
| /* 1772 */ "sgtz $\x01, $\x03\0" |
| /* 1784 */ "seqz $\x01, $\x02\0" |
| /* 1796 */ "snez $\x01, $\x03\0" |
| /* 1808 */ "neg $\x01, $\x03\0" |
| /* 1819 */ "negw $\x01, $\x03\0" |
| /* 1831 */ "vfneg.v $\x01, $\x02$\xFF\x04\x03\0" |
| /* 1850 */ "vfneg.v $\x01, $\x02\0" |
| /* 1865 */ "vfabs.v $\x01, $\x02$\xFF\x04\x03\0" |
| /* 1884 */ "vfabs.v $\x01, $\x02\0" |
| /* 1899 */ "vl1r.v $\x01, ($\x02)\0" |
| /* 1915 */ "vl2r.v $\x01, ($\x02)\0" |
| /* 1931 */ "vl4r.v $\x01, ($\x02)\0" |
| /* 1947 */ "vl8r.v $\x01, ($\x02)\0" |
| /* 1963 */ "vmmv.m $\x01, $\x02\0" |
| /* 1977 */ "vmnot.m $\x01, $\x02\0" |
| /* 1992 */ "vmset.m $\x01\0" |
| /* 2003 */ "vmclr.m $\x01\0" |
| /* 2014 */ "vncvt.x.x.w $\x01, $\x02$\xFF\x04\x03\0" |
| /* 2037 */ "vncvt.x.x.w $\x01, $\x02\0" |
| /* 2056 */ "vneg.v $\x01, $\x02$\xFF\x04\x03\0" |
| /* 2074 */ "vneg.v $\x01, $\x02\0" |
| /* 2088 */ "vwcvtu.x.x.v $\x01, $\x02$\xFF\x04\x03\0" |
| /* 2112 */ "vwcvtu.x.x.v $\x01, $\x02\0" |
| /* 2132 */ "vwcvt.x.x.v $\x01, $\x02$\xFF\x04\x03\0" |
| /* 2155 */ "vwcvt.x.x.v $\x01, $\x02\0" |
| /* 2174 */ "vnot.v $\x01, $\x02$\xFF\x04\x03\0" |
| /* 2192 */ "vnot.v $\x01, $\x02\0" |
| /* 2206 */ "not $\x01, $\x02\0" |
| ; |
| |
| #ifndef NDEBUG |
| static struct SortCheck { |
| SortCheck(ArrayRef<PatternsForOpcode> OpToPatterns) { |
| assert(std::is_sorted( |
| OpToPatterns.begin(), OpToPatterns.end(), |
| [](const PatternsForOpcode &L, const PatternsForOpcode &R) { |
| return L.Opcode < R.Opcode; |
| }) && |
| "tablegen failed to sort opcode patterns"); |
| } |
| } sortCheckVar(OpToPatterns); |
| #endif |
| |
| AliasMatchingData M { |
| ArrayRef(OpToPatterns), |
| ArrayRef(Patterns), |
| ArrayRef(Conds), |
| StringRef(AsmStrings, std::size(AsmStrings)), |
| &RISCVInstPrinterValidateMCOperand, |
| }; |
| const char *AsmString = matchAliasPatterns(MI, &STI, M); |
| if (!AsmString) return false; |
| |
| unsigned I = 0; |
| while (AsmString[I] != ' ' && AsmString[I] != '\t' && |
| AsmString[I] != '$' && AsmString[I] != '\0') |
| ++I; |
| OS << '\t' << StringRef(AsmString, I); |
| if (AsmString[I] != '\0') { |
| if (AsmString[I] == ' ' || AsmString[I] == '\t') { |
| OS << '\t'; |
| ++I; |
| } |
| do { |
| if (AsmString[I] == '$') { |
| ++I; |
| if (AsmString[I] == (char)0xff) { |
| ++I; |
| int OpIdx = AsmString[I++] - 1; |
| int PrintMethodIdx = AsmString[I++] - 1; |
| printCustomAliasOperand(MI, Address, OpIdx, PrintMethodIdx, STI, OS); |
| } else |
| printOperand(MI, unsigned(AsmString[I++]) - 1, STI, OS); |
| } else { |
| OS << AsmString[I++]; |
| } |
| } while (AsmString[I] != '\0'); |
| } |
| |
| return true; |
| } |
| |
| void RISCVInstPrinter::printCustomAliasOperand( |
| const MCInst *MI, uint64_t Address, unsigned OpIdx, |
| unsigned PrintMethodIdx, |
| const MCSubtargetInfo &STI, |
| raw_ostream &OS) { |
| switch (PrintMethodIdx) { |
| default: |
| llvm_unreachable("Unknown PrintMethod kind"); |
| break; |
| case 0: |
| printBranchOperand(MI, Address, OpIdx, STI, OS); |
| break; |
| case 1: |
| printCSRSystemRegister(MI, OpIdx, STI, OS); |
| break; |
| case 2: |
| printVMaskReg(MI, OpIdx, STI, OS); |
| break; |
| } |
| } |
| |
| static bool RISCVInstPrinterValidateMCOperand(const MCOperand &MCOp, |
| const MCSubtargetInfo &STI, |
| unsigned PredicateIndex) { |
| switch (PredicateIndex) { |
| default: |
| llvm_unreachable("Unknown MCOperandPredicate kind"); |
| break; |
| case 1: { |
| |
| int64_t Imm; |
| if (MCOp.evaluateAsConstantImm(Imm)) |
| return isInt<12>(Imm); |
| return MCOp.isBareSymbolRef(); |
| |
| } |
| case 2: { |
| |
| int64_t Imm; |
| if (MCOp.evaluateAsConstantImm(Imm)) |
| return isShiftedInt<12, 1>(Imm); |
| return MCOp.isBareSymbolRef(); |
| |
| } |
| case 3: { |
| |
| int64_t Imm; |
| if (MCOp.evaluateAsConstantImm(Imm)) |
| return isShiftedInt<20, 1>(Imm); |
| return MCOp.isBareSymbolRef(); |
| |
| } |
| } |
| } |
| |
| #endif // PRINT_ALIAS_INSTR |